DE69300291T2 - Frequenzregelschleife. - Google Patents

Description

• Die vorliegende Erfindung betrifft phasenstarre Schleifen (PLL's) und spezieller PLL-Schaltungen, welche einen Phasenvergleicher mit zwei Eingängen und zwei Ausgängen aufweisen, wobei der erste Ausgang ein Signal liefert, wenn der erste Eingang dem zweiten voreilt, und wobei der zweite Ausgang ein Signal liefert, wenn der zweite Eingang dem ersten voreilt.
• Fig. 1 zeigt eine vereinfachte Darstellung eines Beispiels einer sogenannten "Ladungspumpen"-PLL.
• Ein Phasenvergleicher (PFD) 10 empfängt an einem ersten Eingang ein logisches Signal Fext und an einem zweiten Eingang ein logisches Signal Fvco, welches von einem spannungsgesteuerten Oszillator (VCO) 12 vorgesehen wird. Der Vergleicher 10 spricht normalerweise auffallende Flanken der Signale Fext und Fvco an. Eine Ladungspumpe umfaßt zwei Stromquellen 14, 15 mit demselben Wert I zum Laden oder Entladen von Kondensatoren, welche Teil eines Filters 17 bilden können. Die Quellen 14 und 15 sind in Reihe zwischen einer hohen Spannung Vcc und einer niedrigen Spannung Vss angeschlossen, und sie werden jeweils über einen Ausgang UP bzw. einen Ausgang DOWN des Phasenvergleichers 10 angesteuert. Der Verbindungspunkt zwischen den Quellen 14 und 15 ist mit dem Steuereingang des Oszillators 12 und mit dem Filter 17 verbunden, der mit einer Bezugsspannung G, z.B. Masse, verbunden ist. Der Filter 17 weist im allgemeinen einen Integrationskondensator C1 auf, der in Reihe mit einer Korrekturzelle angeordnet ist, welche einen Widerstand R und einen Kondensator C2 aufweist, die parallel zueinander angeschlossen sind.
• Der Ausgang UP des Phasenvergleichers 10 liefert Impulse (Impulse UP), die eine Dauer haben, welche gleich dem Phasenvorlauf des Signals Fext relativ zu dem Signal Fvco ist. Der Ausgang DOWN liefert Impulse (DOWN-Impulse), die eine Dauer haben, welche gleich der Phasenverzögerung des Signales Fext relativ zu dem Signal Fvco ist. Die Kondensatoren des Filters 17, insbesondere der Kondensator C1, der im Vergleich zu dem Kondensator C2 einen großen Wert hat, werden nach Maßgabe der Phasenbeziehung zwischen den Signalen Fext und Fvco nach und nach geladen oder entladen. Die Spannung Vc an dem Filter 17, welche sich als Funktion dieser Phasenbeziehung ändert, korrigiert die Frequenz des Oszillators 12 mit dem Ziel, den Phasenfehler des Signals Fvco einzuholen. Die Korrekturzelle R, C2 liefert während jeder steigenden Flanke eines UP- oder DOWN-Impulses eine Spannungsspitze, um den Oszillator 12 kurz überzukorrigieren.
• Fig. 2 zeigt Signale Fext, Fvco, UP und DOWN, welche einem beispielhaften Fall entsprechen. Um das Verständnis der Figuren zu vereinfachen, sind die Signale Fext und Fvco in der Form von Impulsen dargestellt, deren Dauer praktisch null ist. Das Signal Fext ist mit einer konstanten Frequenz dargestellt. Jeder Impuls des Signales Fext ist mit En bezeichnet, und der entsprechende Impuls des Signales Fvco ist mit Vn bezeichnet, wobei der Index n eine ganze Zahl ist, welche den Rang des lmpulses kennzeichnet.
• Zu einem Zeitpunkt t&sub0; kommt ein Impuls V&sub0; des Signals Fvco vor dem entsprechenden Impuls E&sub0; des Signals Fext an. Der Vergleicher 10 erfaßt dann einen Phasenvorlauf des Signales Fvco relativ zu dem Signal Fext, und er liefert einen aktiven DOWN- Impuls von dem Impuls V&sub0; bis zu dem Impuls E&sub0;, woraus sich eine Verminderung der Frequenz des Signales Fvco ergibt. Der folgende Impuls V&sub1; liegt immer noch vor dem Impuls E&sub1;, und es tritt dann ein neuer DOWN-Impuls auf, der eine neue Verminderung der Frequenz des Signales Fvco mit sich bringt, usw. Dieser erste Schritt, während dessen DOWN-Impulse erzeugt werden, wird fortgesetzt, bis die Phasen der Impulse Ei-1 und Vi-1 zu einem Zeitpunkt t&sub1; im wesentlichen zusammenfallen.
• Dann wird ein zweiter Schritt ausgelöst, während dessen UP- Impulse erzeugt werden. Ab diesen Impulsen Ei und Vi eilt die Phase des Signales Fvco der Phase des Signales Fext nach. Die PLL gleicht die nacheilende Phase aus, indem sie die Frequenz des Signales Fvco durch UP-Impulse erhöht ..., bis die Phase des Signales Fvco wieder der des Signales Fext voreilt.
• Die beiden vorhergehenden Schritte treten abwechselnd auf, bis die Signale Fext und Fvco synchronisiert sind. Bevor diese Synchronität erreicht wird, oszilliert die Frequenz des Signales Fvco um die Frequenz des Signales Fext.
• Fig. 3A zeigt die Wellenform der Änderung der Frequenz des Signales Fvco für den Fall einer Phasenverschiebung des Signales Fext, nachdem die Signale Fext und Fvco anfänglich synchron sind. Diese Situation entspricht z.B. der von Fig. 2, und sie kann dadurch entstehen, daß ein Impuls (E&sub0;&sub0; in Fig. 2) des Signals Fext fehlt oder verpaßt wird. Im Fall eines fehlenden Impulses E interpretiert die PLL die Situation so, als ob die Phase des Signales Fvco um eine Periode voreilen würde.
• Zu dem Zeitpunkt t&sub0; tritt die Phasenverschiebung des Signals Fext auf. Ab den Zeitpunkt t&sub0; beginnt die Frequenz des Signals Fvco um die Frequenz des Signals Fext zu schwingen und schwingt sich dann langsam auf diese Frequenz ein. Die Zeitpunkte t&sub0; und t&sub1; in Fig. 3 entsprechen den Zeitpunkten t&sub0; und t&sub1; in Fig. 2.
• Fig. 3B illustriert die Wellenform der Frequenz des Signals Fvco, wenn sich die Frequenz des Signals Fext zu einem Zeitpunkt t&sub0; auf einen höheren Wert verschiebt. Ab dem Zeitpunkt t&sub0; nimmt die Frequenz des Signals Fvco zu, sie überschreitet die neue Frequenz des Signals Fext, und sie schwingt dann um die neue Frequenz und schwingt sich langsam bei der neuen Frequenz ein.
• Wenn in Fig. 3B der Zeitpunkt t&sub0; einem Beginn der Schleife entspricht, dann kann der Fall von Fig. 2 auf treten, daß die Phase des Signals Fvco der Phase des Signals Fext voreilt, wobei das Signal Fvco jedoch eine niedrigere Frequenz hat. Dann beginnt, wie gestrichelt dargestellt ist, die Frequenz des Signals Fvco abzunehmen, d.h. sie ändert sich in einer zu der gewünschten Richtung entgegengesetzten Richtung.
• Man bemerkt, daß die PLL den Phasenfehler zwischen den Signalen Fext und Fvco schnell ausgleichen kann, indem sie die Frequenz des Signals Fvco bei jedem Impuls ändert, woraus sich der Nachteil ergibt, daß die Frequenz des Signals Fvco schwingt. Die Schwingungsdauer ist umso länger und die Amplitude ist umso größer, je größer der anfängliche Phasenfehler ist. Eine Phasenverschiebung oder ein fehlender Impuls stört die Schleife erheblich, selbst wenn die Signale Fext und Fvco synchron sind.
• Es kann sogar vorkommen, daß die Frequenz des Signals Fvco während einer speziellen Störung, oder wenn einige der Komponenten schlecht ausgewählt sind, nicht einmal in der Richtung des Signals Fext konvergiert. Die Komponenten des Filters 17 müssen sorgfältig ausgewählt werden, um einen Kompromiß zwischen der Stabilität und der Geschwindigkeit der Synchronisierung zu erreichen.
• Ein weiterer Nachteil des PLL-Typs von Fig. 1 sind die Kondensatoren, insbesondere der Kondensator C&sub1;, und der Widerstand R des Filters 17, welche im allgemeinen große Werte haben und außerhalb einer integrierten Schaltung vorgesehen werden müssen, welche die anderen Elemente der PLL umfaßt.
• Das US-Patent 4,577, 163 offenbart eine digitale phasenstarre Schleife mit einem Frequenzgenerator (Frequenz-Synthesizer), der von einem Zähler gesteuert wird, welcher von einem Phasenvergleicher inkrementiert wird, wenn die Phase des Ausgangs des Generators einem Eingangssignal nacheilt, und der im anderen Fall dekrementiert wird.
• Die französische Patentanmeldung 2,564,664 offenbart eine phasenstarre Schleife, welche mit einem Mittelwert einer Phasenänderung für N Impulse arbeitet, welche von einem Vergleicher vorgesehen werden, und die dann den Oszillator einmal für N Impulse als Funktion dieses Mittelwertes korrigiert.
• Eine Aufgabe der vorliegenden Erfindung ist, eine Frequenzregelschleife vorzusehen, die gegenüber Phasenstörungen wenig empfindlich ist.
• Eine weitere Aufgabe der vorliegenden Erfindung ist, eine derartige Frequenzregelschleife vorzusehen, die eine monoton konvergierende Frequenz hat.
• Eine weitere Aufgabe der vorliegenden Erfindung ist, eine derartige Frequenzregelschleife vorzusehen, die keine weitere Einstellung benötigt.
• Eine weitere Aufgabe der vorliegenden Erfindung ist, eine derartige Frequenzregelschleife vorzusehen, die vollständig integrierbar ist.
• Diese Aufgaben werden bei einer Frequenzregelschleife gemäß Anspruch 1 mit einer Schaltung gelöst, die einen Phasenvergleicher der obengenannten Art aufweist, bei dem jedoch die Angabe des Phasenfehlers abgetastet wird, bevor die Frequenz eines gesteuerten Oszillators verändert wird. Die Abtastperiode wird so gewählt, daß jeder Abtastwert nicht nur eine Phasenbeziehung zwischen den Eingangssignalen des Phasenvergleichers angibt, sondern auch auf zuverlässige Weise die Richtung, in welche sich die Frequenz des Oszillators ändern muß, um schnell zu einer Synchronisierung der Frequenz der Eingangssignale zu gelangen.
• Die vorliegende Erfindung sieht im einzelnen eine Frequenzregelschleife vor, mit: einem Phasenkomparator, welcher an seinem Eingang erste und zweite periodische Signale empfängt und wenigstens während jeder Periode des ersten oder des zweiten Signals ein Phasenfehlersignal vorsieht, das der Phasendifferenz zwischen den Eingangssignalen entspricht; und einem Oszillator, der das zweite Signal vorsieht und von einer Verarbeitungsschaltung gesteuert wird, um das Phasenfehlersignal zu verarbeiten. Gemäß der vorliegenden Erfindung weist die Schleife eine Abtastschaltung auf, die zwischen dem Vergleicher und der Verarbeitungsschaltung angeordnet ist, um der Verarbeitungsschaltung das Phasenfehlersignal nur bei jeder N- ten Periode (N> 1) des ersten oder des zweiten Signals zu liefern.
• Der Phasenkomparator weist einen ersten Ausgang auf, welcher Impulse liefert, wenn die Phase des ersten Signals der Phase des zweiten Signals voreilt, und er hat einen zweiten Ausgang, welcher Impulse liefert, wenn die Phase des zweiten Signals der des ersten Signals voreilt. Die Abtastschaltung liefert jeden N-ten Impuls an die Verarbeitungsschaltung.
• Die Verarbeitungsschaltung weist einen Zähler auf, dessen Zustand die Schwingungsfrequenz festlegt und der einen Inkrement- und einen Dekrementeingang aufweist und die Abtastschaltung umf aßt Mittel zum Übertragen jedes N-ten Impulses entweder zu dem Inkrementeingang, wenn der Impuls an einem, ersten oder zweiten Ausgang des Komparators auftritt, oder zu dem Dekrementeingang, wenn der Impuls an dem anderen, ersten oder zweiten Ausgang auftritt.
• Gemäß einer Ausführungsform der vorliegenden Erfindung ist die Frequenz des Oszillators in Frequenzschritten variabel, und die Anzahl N wird so gewählt, daß sie größer ist als das Verhältnis zwischen der Nennfrequenz des ersten Signals und einem Frequenzschritt.
• Gemäß einer Ausführungsform der vorliegenden Erfindung weist die Schleife eine Einrichtung zum Teilen durch N auf, welche an ihrem Eingang die Impulse empfängt und über ihren Ausgang zwei logische Gatter steuert, deren Ausgänge jeweils mit dem Inkrementeingang und dem Dekrementeingang des Zählers verbunden sind und die jeweils die Impulse von dem einen bzw. dem anderen des ersten und des zweiten Ausgangs des Vergleichers empfangen.
• Gemäß einer Ausführungsform der vorliegenden Erfindung sind die Gatter mit dem Phasenkomparator über monostabile Flip- Flops verbunden.
• Gemäß einer Ausführungsform der vorliegenden Erfindung ist der Teiler eine Einrichtung zum Teilen durch eine programmierbare Zahl N.
• Gemäß einer Ausführungsform der vorliegenden Erfindung weist der Oszillator eine Anordnung aus Kondensatoren auf, von denen jeder abhängig von dem Zustand eines Bits des Zählers angeschlossen oder nicht angeschlossen ist.
• Die obigen sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind in der folgenden Beschreibung spezieller Ausführungsformen mit Bezug auf die Zeichnung mit weiteren Einzelheiten erläutert. In den Figuren zeigen:
• Fig. 1, die bereits beschrieben wurde, eine schematische Darstellung einer herkömmlichen Ladungspumpen-PLL,
• Fig. 2 eine schematische Darstellung von Signalwellenformen bei verschiedenen Punkten der Schaltung von Fig. 1,
• Fig. 3A und 3B Darstellungen von Wellenformen der Schaltung von Fig. 1 während unterschiedlicher Störungen,
• Fig. 4 Signalwellenformen für den Fall, daß auf diese Signale nicht eingewirkt wird,
• Fig. 5 eine Ausführungsform der Frequenzregelschleife gemäß der vorliegenden Erfindung, und
• Fig. 6 Wellenformen der Schaltung von Fig. 5, welche bei einem Frequenzschritt entstehen.
• Die vorliegende Erfindung stützt sich auf die Erkenntnis, daß es bei einer herkömmlichen PLL zu einem beliebigen gegebenen Zeitpunkt für die beiden zu synchronisierenden Signale keine Korrelation zwischen einem Phasenfehler und einem Frequenzfehler gibt, wie dies in der Fig. 2 beim Zeitpunkt t&sub0; gezeigt ist. Die Anmelderin hat dagegen herausgefunden, daß dann, wenn die zu synchronisierenden Signale während einem ausreichend langen Zeitintervall beobachtet werden, am Ende dieses Intervall der Phasenfehler zwischen diesen Signalen effektiv einen Frequenzfehler angibt, wie dies die Fig. 4 ab einem Zeitpunkt t&sub1; zeigt. Die Aufgabe der vorliegenden Erfindung ist, den Phasenfehler während Zeitpunkten abzutasten, zu denen dieser einen Frequenzfehler anzeigt, um dann diesen Frequenzfehler zu korrigieren.
• Fig. 4 zeigt die Ausgangssignale eines Phasenkomparators oder Phasenvergleichers, wie dem Komparator von Fig. 1, für den speziellen Fall, daß das Signal Fvco nicht beeinflußt wird.
• Dieselben Bezugszeichen werden verwendet wie in Fig. 2. Das Signal Fext ist mit einer konstanten Frequenz dargestellt, und das Signal Fvco ist mit einer niedrigeren ebenfalls konstanten Frequenz dargestellt.
• Zu dem Zeitpunkt t&sub0; tritt ein Impuls V&sub0; des Signales Fvco auf, bevor der entsprechende Impuls E&sub0; des Signales Fext auftritt. Da die Frequenz des Signals Fvco konstant und niedriger als die des Signals Fext ist, wird dieser Phasenvorlauf des Signals Fvco nach und nach ausgeglichen, wie durch die DOWN- Impulse mit abnehmender Breite gezeigt ist. Zu einem Zeitpunkt t&sub1; eilt die Phase des Signals Fvco nach. Dann nimmt die nacheilende Phase nach und nach zu, wie durch die UP-Impulse mit zunehmender Breite gezeigt. Theoretisch wird die Breite der UP-Impulse gegen Unendlich zunehmen.
• In der Praxis schafft dies eine Situation, wie sie um den Zeitpunkt t&sub2; dargestellt ist. Unmittelbar vor dem Zeitpunkt t&sub2; kommt ein Impuls E&sub8; vor einem entsprechenden Impuls V&sub8; an. Ein UP-Impuls wird normalerweise zwischen den Impulsen E&sub8; und V&sub8; erzeugt. Der Zeitpunkt t&sub2;, zu dem der Impuls V&sub8; erzeugt wird, tritt jedoch nach dem Zeitpunkt auf, zu dem der Impuls E&sub9; erzeugt wird, d.h. zu einem Zeitpunkt t&sub2; eilt die Phase des Signals Fvco der des Signals Fext um über 360º nach.
• Ein Phasenkomparator, wie der von Fig. 1, ist so ausgelegt, daß dann, wenn einer seiner Ausgänge durch einen Impuls bei einem seiner Eingänge aktiv geworden ist, der Komparator gegenüber jedem anderen Impuls an seinem Eingang unempfindlich ist, solange nicht ein Impuls an seinen anderen Eingang den Komparatorausgang deaktiviert. In Fig. 4 wird also der Impuls E&sub9; des Signals Fext vernachlässigt. Erst der nächste Impuls E'&sub9; wird als der Impuls E&sub9; "angesehen". Wie durch einen kurzen UP- Impuls dargestellt, der den Impulsen E'&sub9; und V&sub9; entspricht, wird die Vernachlässigung eines Impulses des Signals Fext als eine Zunahme des Phasenfehlers betrachtet, weil der Phasenfehler dasselbe Vorzeichen behält.
• Wenn also die Frequenz des Signales Fvco nicht beeinflußt wird, liefert der Phasenkomparator unabhängig von den Anfangsbedingungen am Ende einer bestimmten Zeitspanne (in Fig. 4 ausgehend von t&sub1;) Impulse, welche immer das Vorzeichen des Frequenzverhältnisses zwischen den Signalen Fext und Fvco angibt.
• Fig. 5 zeigt eine vollständig integrierbare Ausführungsform einer Frequenzregelschleife oder frequenzstarren Schleife (FLL) gemäß der vorliegenden Erfindung. Fig. 5 zeigt ebenfalls den Phasenvergleicher 10 von Fig. 1, der an dem Eingang ein externes Signal Fext und ein Signal Fvco von einem gesteuerten Oszillator 20 empfängt und UP- oder DOWN-Impulse als eine Funktion der Phasenbeziehung zwischen den Signalen Fext und Fvco vorsieht. Gemäß dieser Erfindung wird die Frequenz des Oszillators 20 durch einen Bezugswert F bestimmt, der nur alle N UP- oder DOWN-Impulse verändert wird.
• Bei der Ausführungsform von Fig. 5 ist der Oszillator 20 ein herkömmlicher Oszillator&sub1; der um einen Ruhewert schwingt, welcher durch eine Anordnung von Korrekturkondensatoren (C, 2C, 4C...) verändert werden kann. Der Bezugswert F ist im vorliegenden Fall digital, und jedes seiner Bits verbindet oder trennt einen entsprechenden Kondensator der Anordnung. Um eine Änderung der Ruhefrequenz zu bewirken, welche proportional zu dem Bezugswert F ist, hat jeder Kondensator der Anordnung einen Wert, der doppelt so groß ist wie der Wert des vorhergehenden Kondensators. Da die Kondensatoren einfache Korrekturkondensatoren sind, haben sie niedrige Kapazitäten und sind im allgemeinen integrierbar.
• Der digitale Bezugswert F wird von einem Zähler 22 vorgesehen, der einen Inkrementeingang hat, welcher mit dem Ausgang UPC eines ersten UND-Gatters 24 verbunden ist, sowie einen Dekrementeingang, der mit dem Ausgang DOWNC eines zweiten UND-Gatters 25 verbunden ist. Der Ausgang eines Teilers durch N, 27, ist mit einem ersten Eingang jedes Gatters 24 und 25 verbunden. Der zweite Eingang des Gatters 24 ist mit dem UP-Ausgang des Komparators 10 über ein monostabiles Flip-Flop 29 verbunden. Der zweite Eingang des Gatters 24 ist über ein monostabi- les Flip-Flop 30 mit dem DOWN-Ausgang des Komparators 10 verbunden. Die Ausgangssignale der Flip-Flops 29 und 30 werden in einem ODER-Gater 32 kombiniert, bevor sie an den Eingang des Teilers 27 übergeben werden.
• Bei diesem Aufbau empfängt der Teiler 27 jedesmal dann ein Signal, wenn ein Impuls am Komparator 10 vorgesehen wird, und zwar entweder ein UP-Impuls oder ein DOWN-Impuls, und erzeugt bei jedem N-ten Impuls einen Impuls an seinem Ausgang. Das heißt, daß bei jedem N-ten Impuls die Gatter 24 und 25 leitend sind. Dieser N-te Impuls wird daher über das Gatter 24 zu dem Inkrementeingang des Zählers 22 übertragen, wenn es sich um einen UP-Impuls handelt, oder über das Gatter 25 zu dem Dekrementeingang, wenn es ein DOWN-Impuls ist. Eine Erhöhung des Zählers 22 bewirkt, daß die Frequenz des Oszillators 20 um einen Frequenzschritt zunimmt. Eine Verminderung des Zählers 22 bewirkt, daß die Frequenz des Oszillators 20 um einen Frequenzschritt abnimmt. Der Frequenzschritt entspricht der Änderung der Schwingungsfrequenz, welche durch das Umschalten des kleinsten Kondensators der Korrekturkondensatoranordnung (C, 2C, 4C...) bewirkt wird.
• Die monostabilen Flip-Flops 29 und 30 liefern dem Teiler 27 und dem Zähler 22 ausreichend breite Impulse, damit deren fehlerfreier Betrieb gewährleistet ist. Die Flip-Flops 29 und 30 werden nur benötigt, wenn die UP- oder DOWN-Impulse Breiten haben, die kleiner als die Schaltzeiten der Gatter 24 und 25 sind. Solche schmalen Impule laufen Gefahr, nicht zu dem Zähler 22 übertragen zu werden.
• Der Wert N muß richtig bestimmt werden, so daß jeder UP- oder DOWN-Abtastimpuls tatsächlich ein Impuls ist, welcher den Inhalt des Zählers 22 in der richtigen Richtung ändert.
• Es sei angenommen, daß im Falle der Fig. 4 der Zeitpunkt t&sub0; vorliegt. Zu einem Zeitpunkt t&sub0; eilt die Phase des Signals Fvco der Phase des Signals Fext vor, das Signal Fvco hat jedoch eine niedrigere Frequenz. Wenn das Signal Fvco nicht beeinflußt wird, wird seine Phase am Ende einer vorgegebenen Anzahl von Impulsen der des Signals Fext nacheilen. Am Ende dieser Anzahl von Impulsen zeigen UP- oder DOWN-Impulse die richtige Frequenzbeziehung zwischen den Signalen Fext und Fvco an. Diese Anzahl ist gleich dem Verhältnis zwischen der anfänglichen Phasenverschiebung und der Differenz der Perioden der Signale Fvco und Fext. Die Zahl N ist im Idealfall gleich diesem Verhältnis. In der Praxis wird die Zahl N höher als das Verhältnis zwischen der Nominalfrequenz des Signals Fext und dem obengenannten Frequenz schritt gewählt.
• Da der Wert des Zählers 22 bei jedem N-ten UP- oder DOWN-Impuls modifiziert wird, selbst wenn die Signale Fvco und Fext synchron sind, tritt eine verbleibende Frequenzschwingung des Signals Fvco von drei Frequenzschritten um die Frequenz des Signals Fext herum auf. Diese verbleibende Welligkeit wird auf zwei Frequenzschritte vermindert, indem der Wert von N verdoppelt wird. Durch Verdoppeln des Wertes von N wird jedoch die Geschwindigkeit der Synchronisierung vermindert. Um einen zufriedenstellenden Kompromiß zwischen Geschwindigkeit und Genauigkeit zu erreichen, wird der Teiler 27 programmierbar ausgelegt, und er wird am Anfang mit einem Wert N programmiert. Eine klassische Einrichtung zum Erfassen der Synchronität programmiert den Teiler 27 dann beispielsweise auf einen Wert 2N um.
• Fig. 6 zeigt die Ansprechkurve des Signals Fvco für einen Frequenzschritt des Signals Fext. Vor dem Zeitpunkt t&sub0; liegt die Frequenz der Signale Fvco und Fext bei einem Anfangswert. Zu einem Zeitpunkt t&sub0; nimmt die Frequenz des Signals Fext einen neuen höheren Wert an. Dann geht die Frequenz des Signals Fvco konstant und allmählich in der richtigen Richtung schrittweise zu dem neuen Wert.
• Im Falle einer Phasenverschiebung weicht die Frequenz des Signals Fvco maximal um einen Frequenz schritt von der Anfangsfrequenz ab.
• Die frequenzstarre Schleife oder Phasenregelschleife gemäß der vorliegenden Erfindung verhält sich wesentlich stabiler als die herkömmliche PLL von Fig. 1, und sie geht kontinuierlich zu einer Frequenzsynchronisierung, unabhängig von irgendwelchen Störungen oder den Anfangsbedingungen der Schleife.
• Die Frequenzregelschleife gemäß der vorliegenden Erfindung kann vorteilhaft in einem Fernsehgerät eingesetzt werden, um die Mittenfrequenz eines Filters zum Verarbeiten des Chrominanzsignals einzustellen (z.B. eines Glockenfilters gemäß der SECAM-Norm). Diese Filterart muß zwischen den Bildrücklaufperioden aktiv sein, und man kann seine Frequenz zwischen diesen Bildrücklaufperioden genau einstellen. Zu diesem Zweck wird die Filterfrequenz über eine Anordnung von Korrekturkondensatoren (C 2C, 4C...) eingestellt, welche auch zum Korrigieren der Frequenz des gesteuerten Oszillators der Frequenzregelschleife dienen. Bei jedem Bildrücklauf wird die Frequenzregelschleife aktiviert, und ihr wird ein Signal Fext übergeben, dessen Frequenz die Mittenfrequenz ist, welche das Filter haben muß (beispielsweise 4,250 MHz für das Chrominanz-Hilfsträgersignal der SECAM-Norm). Während des Bildrücklaufs wird also die Kondensatoranordnung, welche die Filterfrequenz bestimmt, geeignet eingestellt, so daß der gesteuerte Oszillator bei der Frequenz schwingt, welche so nah wie möglich bei der des Signals Fext liegt. In der Praxis soll bei einer solchen Ausführungsform eine Genauigkeit der Filterfrequenz von ungefähr 7 kHz erreicht werden. Es werden also ein Frequenzschritt von 7 kHz und ein Teilungsverhältnis N von ungefähr 700 gewählt.
• Selbstverständlich kann die vorliegende Erfindung viele Variationen und Modifikationen erfahren, welche sich dem Fachmann auf diesem Gebiet ohne weiteres ergeben. Die verschiedenen Funktionen der oben beschriebenen logischen Schaltungen können insbesondere auf zahlreiche andere Weisen realisiert werden. Der Teiler 27 kann beispielsweise in Form eines Abwärtszähler realisiert werden, dessen Zustand bei jedem N-ten Impuls auf N neu initialisiert wird; die monostabilen Flip-Flops 29 und 30 werden dann vorzugsweise ebenfalls vorgesehen.
• Die vorliegende Erfindung wurde mit digitalen Schaltkreisen beschrieben. Wenn es jedoch nicht erwünscht ist, alle Komponenten zu integrieren, können die Funktionen der digitalen Schaltkreise auch von analogen Schaltungen durchgeführt werden.
• Ähnlich kann der Teiler 27 durch einen Kondensator mit niedrigem Wert (und daher integrierbar) ersetzt werden, der bei jedem UP- oder DOWN-Impuls auf einen konstanten Wert geladen wird. Wenn die Spannung über dem Kondensator einen vorgegebenen Schwellwert überschreitet, wird der dann auftretende UP- oder DOWN-Impuls zu dem Zähler 22 übertragen und der Kondensator wird zur selben Zeit entladen.

Claims (6)

1. Frequenzregelschleife, mit

einem Phasenkomparator (10), welcher erste (Fext) und zweite (Fvco) periodische Signale empfängt und einen ersten Ausgang (UP) aufweist, der Impulse vorsieht, wenn die Phase des ersten Signales (Fext) der des zweiten Signales (Fvxo) voreilt, sowie einen zweiten Ausgang (DOWN) aufweist, der im umgekehrten Fall Impulse vorsieht, einem frequenzgesteuerten Oszillator (20), der das zweite Signal vorsieht, und

einem Zähler (22), dessen Zustand die Frequenz des Oszillators bestimmt und der einen Inkrementeingang (+1) und einen Dekrementeingang (-1) aufweist,

gekennzeichnet durch eine Abtastschaltung (24, 25, 27, 32) zum Übertragen jedes N-ten Impulses, N> 1, entweder zu dem Inkrementeingang, wenn der Impuls an einem, ersten oder zweiten Ausgang des Komparators auftritt, oder zu dem Dekrementeingang, wenn der Impuls an dem anderen, ersten oder zweiten Ausgang auftritt.

2. Frequenzregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenz des Oszillators (20) in Frequenzschritten variabel ist und daß die Zahl N so gewählt wird, daß sie größer ist als das Verhältnis zwischen der Nennfrequenz des ersten Signales (Fext) und einem Frequenzschritt.

3. Frequenzregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Einrichtung zum Teilen durch N (27) aufweist, welche die Impulse (UP, DOWN) empfängt und über ihren Ausgang zwei Logikgatter (24, 25) steuert, deren Ausgänge jeweils mit dem Inkrementeingang bzw. dem Dekrementeingang des Zählers (22) verbunden sind und welche jeweils Impulse von dem ersten bzw. dem zweiten Ausgang des Komparators (10) empfangen.

4. Frequenzregelschleife nach Anspruch 3, dadurch gekennzeichnet, daß die Gatter (24, 25) mit dem Phasenkomparator (10) über monostabile Flip-Flops (29, 30) verbunden sind.

5. Frequenzregelschleife nach Anspruch 3, dadurch gekennzeichne t, daß die Teilereinrichtung (27) eine Einrichtung zum Teilen durch eine programmierbare Zahl N ist.

6. Frequenzregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß der Oszillator (20) eine Anordnung von Kondensatoren (C, 2C, 4C. ..) aufweist, von denen jeder abhängig von dem Zustand eines Bits des Zählers (22) angeschlossen oder nicht angeschlossen ist.