DE69114554T2 - Halbleiteranordnung des Harzverkapselungstyps. - Google Patents

Halbleiteranordnung des Harzverkapselungstyps.

Info

Publication number
DE69114554T2
DE69114554T2 DE69114554T DE69114554T DE69114554T2 DE 69114554 T2 DE69114554 T2 DE 69114554T2 DE 69114554 T DE69114554 T DE 69114554T DE 69114554 T DE69114554 T DE 69114554T DE 69114554 T2 DE69114554 T2 DE 69114554T2
Authority
DE
Germany
Prior art keywords
power supply
wire
lead
chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69114554T
Other languages
English (en)
Other versions
DE69114554D1 (de
Inventor
Kazuichi Komenaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69114554D1 publication Critical patent/DE69114554D1/de
Publication of DE69114554T2 publication Critical patent/DE69114554T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung der mit Harz versiegelten Art, und insbesondere auf eine Halbleitervorrichtung, welche elektrische Signale oder ein elektrisches Potential von einer Zuführung an mehrere auseinanderliegende Pads führt.
  • Wie in den Figuren 8 und 9 gezeigt, ist eine Halbleitervorrichtung der mit Harz versiegelten Art, wie z.B. ein DIP (Dual Inline Package) bekannt.
  • Ein rechteckiger Chipträger 3 wird in Zentralbereich eines Paares von parallelen Rahmenkörpern 2 durch Hängepins 4 gehalten. Eine Vielzahl von Zuführungen 5, welche Anschlüsse zur Zuführung elektrischer Signale sind, werden von den Rahmenkörpern 2 durch Stege 6 gehalten. Die Zuführungen 5 sind entlang der Peripherie des Chipträgers 3 angeordnet. Ein Metallisierungsabschnitt 7 ist an dem inneren Ende jeder Zuführung 5 durch Gold- oder Silberbeschichtung gebildet. Ein Anschlußgehäuse 1 ist auf diese Weise zusammengesetzt. Wie in Figur 9 gezeigt, wird ein Halbleiterchip 8 mit einer Vielzahl von Elektroden-Pads 9 entlang seiner Peripherie auf dem Zentralabschnitt des Chipträgers 3 montiert.
  • In diesem Zustand wird jeder Elektroden-Pad 9, welcher entlang der Peripherie des Halbleiterchips 8 vorgesehen ist, und der entsprechende Metallisierungsabschnitt 7, welcher am inneren Ende jeder Zuführung 5 gebildet ist, durch einen Bonddraht verbunden. Als nächstes wird die gesamte Anordnung außer den äußeren Teilen der Zuführungen 5 Harz-versiegelt durch Gußharz 11. Dann werden die Zuführungen 5 und die Hängepins 4 von den Rahmenkörpern 2 abgeschnitten, und danach werden die Stege 6 entfernt und die Zuführungen 5 werden gebogen, so daß eine Halbleitervorrichtung gebildet wird.
  • In Figur 11 ist die Montierpaste 12, welche den Halbleiterchip 8 auf den Chipträger 3 klebt ein leitfähiger oder nichtleitfähiger Klebstoff.
  • In jüngster Zeit wurden viele Halbleiterchips hergestellt, welche sehr kleine Drähte haben aufgrund der Größenreduktion des Halbleiterchips, so daß der Drahtwiderstand groß wird und ein Rauschproblem auftritt. Insbesondere ist es erforderlich, die Größe der Spannungs- oder Energieversorgungsdrähte des Halbleiterchips zu verkleinern, weil die Spannungsversorgungsdrähte den größten Teil der Fläche des Halbleiterchips einnehmen. In diesem Fall tritt das Problem des Rauschens wahrscheinlicher auf.
  • Wenn das Rauschproblem auftritt, ist es schwierig, den Betrieb der Halbleitervorrichtung zu beschleunigen.
  • Um dieser Situation abzuhelfen, ist vorgeschlagen worden, daß mehrere Pads, welche mit einer Spannungsquelle verbunden sind (Leistungsversorgungspads), auf dem Halbleiterchip vorgesehen sind, wobei jeder Spannungsversorgungspad und jede spannungszuführende Zuführung (Leistungsversorgungszuführung) elektrisch verbunden werden, so daß die Länge der Leistungsversorgungsdrähte von jedem Leistungsversorgungspad kurz wird. Auf diese Weise kann der Drahtwiderstand der Leistungsversorgungsdrähte des Halbleiterchips niedrig werden.
  • Gibt es jedoch eine Spannungsversorgungszuführung und mehrere, auf dem Halbleiterchip weit voneinander entfernte Zuführungspads, wie wenn beispielsweise ein Spannungsversorgungspad in der Nähe der Spannungsversorgungszuführung angeordnet ist, und ein anderer Spannungsversorgungspad gegenüber der Spannungsversorgungszuführung angeordnet ist, ist es unmöglich, die Spannungsversorgungszuführung auf den anderen Spannungsversorgungspad zu ziehen wegen der Störung der anderen Zuführungen, und es ist folglich unmöglich, solch eine Halbleitervorrichtung aufzubauen.
  • Es ist im übrigen zusätzlich zu dem Verhältnis zwischen einer Spannungsversorgungszuführung und mehreren Spannungsversorgungspads möglich, daß die gleiche Situation auftritt hinsichtlich des Verhältnisses zwischen einer Zuführung, welche Signale liefert, und mehreren Elektroden- Pads.
  • EP-A-0 295 459 offenbart eine elektronische Anordnung, welche die im Oberbegriff des beiliegenden Anspruches 1 beschriebenen Merkmale hat. JP-A-62 205 653 beschreibt eine Vorrichtung, welche ein Zuführungsgestell und einen davon unabhängig gebildeten Chipträgerpad hat, und angeschlossen wird nachdem ein Chip auf dem Pad fixiert worden ist. Aus den Proceedings of the Electronics Components Conference (1988), Seiten 552 bis 557, ist es bekannt, daß es möglich ist, mehr als eine Verbindung von einer einzelnen Zuführung eines Zuführungsgestells zu einen angeschlossenen Halbleiterchip vorzusehen.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung der mit Harz versiegelten Art zu schaffen, in welcher es möglich ist, die Halbleitervorrichtung aufzubauen, wenn mehrere Pads, welche die Versorgungsspannung oder Signale von einer Zuführung erhalten, weit voneinander entfernt sind.
  • Die obige Aufgabe wird gelöst durch eine Harz-versiegelte Halbleitervorrichtung, welche umfaßt: ein Zuführungsgestell mit einem Chipträger im Zentralteil des Zuführungsgestelles und einer Vielzahl von Zuführungen, welche entlang der Peripherie des Chipträgers angeordnet sind, wobei jede Zuführung einen Bondplatz an seinem inneren Ende angrenzend an den Chipträger hat, einen Halbleiterchip, welcher auf dem Chipträger montiert ist und eine Vielzahl von Anschluß-Pads auf seiner Oberfläche hat, wobei jeweilige Anschluß-Pads drahtgebondet sind an entsprechende Bondplätze der Zuführungen; und Gußharz, welches das Zuführungsgestell, den Halbleiterchip und die Drahtzuführung versiegelt, dadurch gekennzeichnet, daß ein weiterer Zuführteil des Zuführungsgestelles verbunden ist mit einem der Zuführungen und sich oberhalb und über die Fläche des Halbleiterchips erstreckt zu einem an den Chipträger angrenzenden Bondpfosten, wobei der Bondpfosten durch eine Drahtbondung angeschlossen ist an einen weiteren Anschluß-Pad des Chips.
  • Gemäß der vorliegenden Erfindung wird die Versorgungsspannung zugeführt von einen der versorgungsspannungzuführenden Zuführungen an eine der die Versorgungsspannung empfangenden Pads durch Verbinden der einen Zuführung und des einen Pads, und die Versorgungsspannung wird von der einen Zuführung an einen weiteren Pad, welcher von dem einen Pad weit entfernt ist, geliefert durch Verbinden der einen Zuführung und des weiteren Pads durch die Drahtzuführung. Dementsprechend ist es möglich, die Versorgungsspannung oder Signale von einer Zuführung an mehrere Pads, welche weit voneinander entfernt sind, zu liefern.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Figur 1 ist eine Perspektivansicht einer Halbleitervorrichtung der mit Harz versiegelten Art gemäß der vorliegenden Erfindung;
  • Figur 2 ist eine Querschnittsansicht, welche entlang der Linie II-II von Figur 1 genommen wurde;
  • Figur 3 ist eine Planansicht, welche einen Bettrahmen zeigt;
  • Figur 4 ist eine Planansicht, welche einen Drahtrahmen zeigt;
  • Figur 5 ist eine Planansicht, welche einen Halbleiterchip auf dem Bettrahmen zeigt;
  • Figur 6 ist eine Planansicht, welche den Drahtrahmen und den Bettrahmen zeigen, wobei die Drahtbondung durchgeführt wurde;
  • Figur 8 ist eine Planansicht, welche ein konventionelles Zuführungsgestell zeigt;
  • Figur 9 ist eine Planansicht, welche einen konventionellen Halbleiterchip auf dem Zuführungsgestell zeigt;
  • Figur 10 ist, ähnlich der der Figur 9, eine Planansicht, welche den Halbleiterchip und das Zuführungsgestell zeigt, wobei die Drahtbondung durchgeführt wurde;
  • Figur 11 ist, ähnlich der der Figur 2, eine Querschnittsansicht, welche eine konventionelle Halbleitervorrichtung zeigt.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
  • Eine Ausführung einer Halbleitervorrichtung des Harz- versiegelten Typs gemäß der vorliegenden Erfindung wird verständlicher werden aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen, Figuren 1 bis 7.
  • Wie in den Figuren 1 und 2 gezeigt, wird ein rechteckiger Chipträger 33 von einem Zuführungsgestell 21 durch ein Paar von Hängepins 34 gehalten. Ein Halbleiterchip 51 wird auf den Zentralabschnitt des Chipträgers 33 mit Montierpaste 12 montiert. Jede Zuführung 43 des Zuführungsgestelles 21 ist mit einem Elektrodenpad 52 des Halbleiterchips 51 durch einen Bonddraht 10 verbunden. Eine Drahtzuführung 46 des Zuführungsgestells 21 ist über den Halbleiterchip 51 angeordnet. Der Halbleiterchip 51 wird vollständig Harz- versiegelt durch Gußharz 11.
  • Das Zuführungsgestell 21 besteht aus einem Bettrahmen 31, wie in Figur 3 gezeigt, und einem Drahtrahmen 41, wie in Figur 4 gezeigt, welcher auf die gewünschte Position des Zuführungsgestells 31 gelegt wird.
  • Das bedeutet, daß der Bettrahmen 31 ausgestattet ist mit einem Paar von parallelen Bettrahmenkörpern 32 und dem rechteckigen Chipträger 33, welcher an den Zentralabschnitt der Bettrahmenkörper 32 gehalten wird durch die Hängepins 34. Die Ebene des Chipträgers 33 ist durch das Abwärtsverbiegen der Hängepins 34 unterhalb der Ebene der Bettrahmenkörper 32 angeordnet. Die parallelen Drahtrahmenkörper des Drahtrahmens 41 halten eine Vielzahl von Zuführungen 43 durch Stege 44. Die Zuführungen 43 sind entlang der Peripherie des Chipträgers 33 positioniert, wenn der Drahtrahmen 41 auf den Bettrahmen 31 gelegt wird. Eine der Zuführungen 43 neben dem einen Drahtrahmenkörper 42 ist die Spannungs- oder Energieversorgungszuführung 43a, welche das Vss elektrische Potential (erdelektrisches Potential) liefert. Eine Drahtzuführung 46 ist verbunden mit der Energieversorgungszuführung 43a und erstreckt sich in eine Richtung senkrecht zu den Drahtrahmenkörpern 42, hin zu dem anderen Drahtrahmenkörper 42. Ein Bondpfosten 45 wird gebildet an dem Teil der Drahtzuführung 46, welcher neben dem anderen Drahtrahmenkörper 42 ist. Ein Metallisierungsabschnitt 47 ist am inneren Ende jeder Zuführung 43 gebildet durch Gold- oder Silbermetallisierung. Der Bondpfosten 45 ist ebenfalls metallisiert.
  • Wie in Figur 5 gezeigt, ist der Halbleiterchip 51 ausgestattet mit einer Vielzahl von Elektrodenpads 52 entlang seiner Peripherie. Zwei der Elektrodenpads 52 sind Vss- Energieversorgungspads 52a, 52b, welche longitudinal voneinander entgegengesetzt angeordnet sind.
  • In diesem Fall, in welchem die Energieversorgungspads 52a, 52b weit voneinander entfernt sind, können die Energieversorgungspads 52a, 52b nicht angeschlossen werden durch eine Energieversorgungszuführung eines konventionellen Zuführungsgestells, aber sie können angeschlossen werden an die Energieversorgungszuführung 43a der vorliegenden Erfindung.
  • In Figur 5 ist der Halbleiterchip 51 montiert auf dem Zentralabschnitt des Chipträgers 33 des Bettrahmens 31 durch die Montierpaste 12. In Figur 6, ist der Drahtrahmen 41 auf den Bettrahmen 31 auf solch eine Weise gelegt, daß der Drahtrahmenkörper 42 angepaßt ist an den vorbestimmten Abschnitt des Bettrahmenkörpers 32, danach wird der Drahtrahmenkörper 32 mit dem Bettrahmenkörper 32 verbunden, z.B. durch eine Schweißmaschine.
  • Auf diese Weise besteht das Zuführungsgestell 21 aus zwei Rahmen, nämlich dem Bettrahmen 31 und dem Drahtrahmen 41. Ferner wird der Halbleiterchip 51 auf dem Chipträger 33 montiert, und jede Zuführung 43 ist an der oberen und äußeren Seite jedes Elektrodenpads 52 des Halbleiterchips 51 positioniert. Die Drahtzuführung 46 kreuzt über dem Halbleiterchip 51.
  • In diesem Fall ist die Energieversorgungszuführung 43a angeordnet auf der äußeren Seite des Energieversorgungspads 52a, und die Drahtzuführung 46, welche mit der Energieversorgungszuführung 43a verbunden ist, wird über den Halbleiterchip 51 gezogen, auf die andere Seite der Energieversorgungszuführung 43a, ohne eine Störung durch irgendeine andere Zuführung 43. Der an der Drahtzuführung 46 vorgesehene Bondpfosten 45 kann verhältnismäßig nahe an den Energieversorgungspad 52b heranreichen.
  • Dementsprechend, wie in Figur 7 gezeigt, wird das elektrische Potential Vss dem Energieversorgungspad 52a zugeführt, durch Verbinden der Energieversorgungszuführung 43a und des Energieversorgungspads 52a durch den Bonddraht 10. Da die Drahtzuführung 46 mit der Energieversorgungszuführung 43a verbunden ist, ist das elektrische Potential der Drahtzuführung 46 das elektrische Potential Vss. Dementsprechend wird das elektrische Potential Vss ebenfalls an den Energieversorgungspad 42b geliefert durch Verbinden des Bondpfostens 45 der Drahtzuführung 46 mit dem Energieversorgungspad 52b durch den Bonddraht 10.
  • Somit wird das elektrische Potential Vss an das Energieversorgungspad 52a des Halbleiterchips 51 geliefert, welcher nahe der Energieversorgungszuführung 43a angeordnet ist, welche das elektrische Potential Vss liefert durch Verbinden des Energieversorgungspads 52a mit der Energieversorgungszuführung 43a. Ferner, wird das elektrische Potential Vss von der Energieversorgungszuführung 43a an einen weiteren Energieversorgungspad 52b geliefert, welcher sich weit entfernt von dem Energieversorgungspad 42a befindet, durch Verbinden des Energieversorgungspads 52b mit der Energieversorgungszuführung 43a durch die Drahtzuführung 46, welche oberhalb des Halbleiterchips 51 angeordnet ist, um so nicht mit den anderen Zuführungen 43 in Berührung zu kommen. Danach werden, wie in Figur 7 gezeigt, die anderen Elektrodenpads 52 verbunden mit den Metallisierungsabschnitten 47 der Zuführungen 43.
  • Als nächstes wird die gesamte Anordnung, außer der äußeren Abschnitte der Zuführungen 43 und die Energieversorgungszuführung 43a, Harz-versiegelt durch Gußharz 11. Dann werden die Zuführungen 43, die Energieversorgungszuführung 43a, die Hängepins 34 und die Drahtzuführung 46 von dem Bettrahmenkörper 32 und dem Drahtrahmenkörper 42 abgeschnitten. Danach werden die Stege 44 entfernt und die Zuführungen 43 und die Energieversorgungszuführung 43a werden gebogen, so daß die Halbleitervorrichtung des Harz-versiegelten Typs gemäß der vorliegenden Erfindung aufgebaut ist.
  • Obwohl es so beschrieben ist, daß das elektrische Potential Vss von einer Energieversorgungszuführung 43a an zwei Energieversorgungspads 52a, 52b in der obigen Ausführung geliefert wird, können in dem Fall wo es mehrere Energieversorgungspads in der Nähe zu entweder der Energieversorgungszuführung 43a oder des Bondpfostens 45 gibt, die verschiedenen Energieversorgungspads unabhängig voneinander verbunden sein mit der Energieversorgungszuführung 43a oder dem Bondpfosten 45 durch Bonddrähte 10.
  • Obwohl es so beschrieben ist, daß das elektrische Potential Vss durch die Drahtzuführung 46 an die Energieversorgungspads 52a, 52b geliefert wird, können die elektrischen Signale von einem der Zuführungen 43 an mehrere Elektroden-Pads 52 geliefert werden durch die Drahtzuführung 46, welche die Zuführung 43 und die Elektroden-Pads 52 verbindet.
  • Ferner können nicht nur eine Drahtzuführung 46, sondern auch mehr als zwei Drahtzuführungen 46 verwendet werden. In dem Fall mit mehr als zwei Drahtzuführungen 46, ist es notwendig, die Drahtzuführungen 46 so anzuordnen, daß die Drahtzuführungen 46 nicht miteinander in Kontakt sind durch das Schaffen von Höhendifferenzen zwischen den Drahtzuführungen 46, oder durch Beabstandung der Drahtzuführungen 46.
  • Bezugsziffern in den Ansprüchen dienen dem besseren Verständnis und beschränken nicht den Schutzumfang.

Claims (4)

1. Harz-versiegelte Halbleitervorrichtung, umfassend:
ein Zuführungsgestell (21), welches einen Chipträger (33) auf dem Zentralabschnitt des Zuführungsgestelles (21) hat und eine Vielzahl von Zuführungen (43), welche entlang der Peripherie des Chipträgers (33) angeordnet sind, wobei jede Zuführung einen Bondplatz an seinem inneren Ende neben dem Chipträger hat;
einen Halbleiterchip (51), welcher auf dem Chipträger (33) montiert ist und eine Vielzahl von Kontaktpads (52) auf seiner Oberfläche hat, wobei jeweilige Kontaktpads (52) über Drahtbondung verbunden sind mit jeweiligen Bondplätzen der Zuführungen (43); und
Gußharz (11), welches das Zuführungsgestell (21), den Halbleiterchip (51) und die Drahtzuführung (46) versiegelt, dadurch gekennzeichnet, daß
ein weiterer Zuführungsabschnitt (46) des Zuführungsgestells verbunden ist mit einen der Zuführungen (43) und sich oberhalb und über die Oberfläche des Halbleiterchips (51) erstreckt, hin zu einem Bondpfosten (45), welcher neben dem Chipträger ist, wobei der Bondpfosten (45) durch einen Bonddraht verbunden ist mit einem weiteren Kontaktpad (52) des Chips (51).
2. Harz-versiegelte Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Zuführungsgestell (21) aus einem Bettrahmen (31), welcher den Chipträger (33) hat, besteht und einem Drahtrahmen (41), welcher auf den Bettrahmen (31) gelegt ist und die Zuführungen (43) und den weiteren Zuführungsabschnitt (46) hat.
3. Harz-versiegelte Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Zuführungsabschnitt (46) verbunden ist mit einer Energieversorgungszuführung (43a), und mehr als zwei Kontaktpads (52a, 52b), welche auf dem Chip die Energieversorgungsspannung empfangen, mit dem weiteren Zuführungsabschnitt (46) verbunden sind.
4. Harz-versiegelte Halbleitervorrichtung nach Anspruch 1, worin der weitere Zuführungsabschnitt (46) verbunden ist mit einer Zuführung (43), welche Signale liefert, und mehr als zwei Kontaktpads (52) auf dem Chip mit dem weiteren Zuführungsabschnitt (46) verbunden sind.
DE69114554T 1990-03-13 1991-03-12 Halbleiteranordnung des Harzverkapselungstyps. Expired - Fee Related DE69114554T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2062037A JPH0760837B2 (ja) 1990-03-13 1990-03-13 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE69114554D1 DE69114554D1 (de) 1995-12-21
DE69114554T2 true DE69114554T2 (de) 1996-05-02

Family

ID=13188570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69114554T Expired - Fee Related DE69114554T2 (de) 1990-03-13 1991-03-12 Halbleiteranordnung des Harzverkapselungstyps.

Country Status (4)

Country Link
US (1) US5089879A (de)
EP (1) EP0447922B1 (de)
JP (1) JPH0760837B2 (de)
DE (1) DE69114554T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
EP0468379B1 (de) * 1990-07-21 1999-11-17 Mitsui Chemicals, Inc. Halbleiteranordnung mit einer Packung
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
JP3462921B2 (ja) * 1995-02-14 2003-11-05 三菱電機株式会社 半導体装置
EP0887850A3 (de) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Erzeugung eines Leiterrahmens mit verbesserten thermischen Eigenschaften
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US8120537B2 (en) * 2008-05-09 2012-02-21 Viasat, Inc. Inclined antenna systems and methods
US20090278762A1 (en) * 2008-05-09 2009-11-12 Viasat, Inc. Antenna Modular Sub-array Super Component
CN102515082A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种单载体mems器件封装件及其生产方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011462B2 (ja) * 1977-01-31 1985-03-26 日本電気株式会社 半導体装置
JPS58207657A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置及びその製造方法
JPS6080230A (ja) * 1983-10-07 1985-05-08 Akita Denshi Kk 半導体装置およびその製法
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPS63169051A (ja) * 1987-01-05 1988-07-13 Nec Corp 半導体装置
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US4985751A (en) * 1988-09-13 1991-01-15 Shin-Etsu Chemical Co., Ltd. Resin-encapsulated semiconductor devices

Also Published As

Publication number Publication date
JPH0760837B2 (ja) 1995-06-28
EP0447922A1 (de) 1991-09-25
JPH03263334A (ja) 1991-11-22
DE69114554D1 (de) 1995-12-21
US5089879A (en) 1992-02-18
EP0447922B1 (de) 1995-11-15

Similar Documents

Publication Publication Date Title
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19709295B4 (de) Halbleiterbaugruppe
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE69114554T2 (de) Halbleiteranordnung des Harzverkapselungstyps.
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE69126115T2 (de) Direkte Entkupplung einer Mikroschaltung
DE69737320T2 (de) Halbleitervorrichtung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69213269T2 (de) Metall-Basisplatte wie Wärmesenke für eine Plastikumhüllte Halbleiteranordnung mit erhöhten Teilen zum Löten von Erdschluss-Verbindungsdrähten
DE69524724T2 (de) Elektronische schaltungspackung
DE69618872T2 (de) Integrierte packung mit steckerleitern
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19725625C2 (de) Halbleitergehäuse mit untenliegenden Zuleitungen
DE69321276T2 (de) Halbleiteranordnung mit einem Leitergitter
DE69223825T2 (de) Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee