JP3462921B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3462921B2 JP3462921B2 JP02534095A JP2534095A JP3462921B2 JP 3462921 B2 JP3462921 B2 JP 3462921B2 JP 02534095 A JP02534095 A JP 02534095A JP 2534095 A JP2534095 A JP 2534095A JP 3462921 B2 JP3462921 B2 JP 3462921B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- control signal
- bonding pads
- input buffer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、それぞれの入力ノー
ドに同一の制御信号を受ける複数の入力バッファ回路を
有した半導体装置に係り、特に、上記複数の入力バッフ
ァ回路の入力ノードに同一の制御信号を与える経路に関
するものである。
ドに同一の制御信号を受ける複数の入力バッファ回路を
有した半導体装置に係り、特に、上記複数の入力バッフ
ァ回路の入力ノードに同一の制御信号を与える経路に関
するものである。
【０００２】
【従来の技術】従来の半導体装置は、例えば特開平３−
２１４６６９号公報の第２２図及び第２４図並びにその
関連記載部分、または特開昭６３−２００５５４号公報
第１図及び第２図並びにその関連記載部分に示されてい
るように、半導体チップに形成された複数の接地電位用
ボンディングパッド（及び複数の電源電圧用ボンディン
グパッド）に対して、接地電位用ボンディングパッド
（及び電源電圧用ボンディングパッド）に接続される半
導体チップ内の接地線（及び電源線）のノイズレベルを
低減させるために１本の接地電位用リード端子（及び電
源電圧用リード端子）を設け、複数の接地電位用ボンデ
ィングパッド（及び複数の電源電圧用ボンディングパッ
ド）を１本の接地電位用リード端子（及び電源電圧用リ
ード端子）に複数の金属細線にて電気的に接続している
ものの、クロック信号などの制御信号又はアドレス信号
が与えられるリード端子はそれぞれ１種類の信号に対し
て割り当てられ、しかも、各リード端子に対応して１つ
のボンディングパッドが半導体チップに設けられ、対応
したリード端子とボンディングパッドとを金属細線にて
電気的に接続しているのが一般的であった。
２１４６６９号公報の第２２図及び第２４図並びにその
関連記載部分、または特開昭６３−２００５５４号公報
第１図及び第２図並びにその関連記載部分に示されてい
るように、半導体チップに形成された複数の接地電位用
ボンディングパッド（及び複数の電源電圧用ボンディン
グパッド）に対して、接地電位用ボンディングパッド
（及び電源電圧用ボンディングパッド）に接続される半
導体チップ内の接地線（及び電源線）のノイズレベルを
低減させるために１本の接地電位用リード端子（及び電
源電圧用リード端子）を設け、複数の接地電位用ボンデ
ィングパッド（及び複数の電源電圧用ボンディングパッ
ド）を１本の接地電位用リード端子（及び電源電圧用リ
ード端子）に複数の金属細線にて電気的に接続している
ものの、クロック信号などの制御信号又はアドレス信号
が与えられるリード端子はそれぞれ１種類の信号に対し
て割り当てられ、しかも、各リード端子に対応して１つ
のボンディングパッドが半導体チップに設けられ、対応
したリード端子とボンディングパッドとを金属細線にて
電気的に接続しているのが一般的であった。
【０００３】また、特開昭５９−６３７４４号公報の第
２図及びその関連記載部分には、１本の入出力用のリー
ド端子に対して、近接した入力用ボンディングパッド及
び出力用ボンディングパッドとを設け、入出力用のリー
ド端子と入力用ボンディングパッドとを金属細線にて電
気的に接続するとともに、入出力用のリード端子と出力
用ボンディングパッドとを金属細線にて電気的に接続し
ているものが示されている。
２図及びその関連記載部分には、１本の入出力用のリー
ド端子に対して、近接した入力用ボンディングパッド及
び出力用ボンディングパッドとを設け、入出力用のリー
ド端子と入力用ボンディングパッドとを金属細線にて電
気的に接続するとともに、入出力用のリード端子と出力
用ボンディングパッドとを金属細線にて電気的に接続し
ているものが示されている。
【０００４】
【発明が解決しようとする課題】しかるに、近年、高集
積化、高機能化、高速化を目的とした半導体装置が種々
開発されており、半導体チップに、同一の制御信号によ
って制御される複数の回路を設けたもの、例えば、複数
のメモリセルアレイを有し、各メモリセルアレイごとに
同一の制御信号に基づいて制御するＤＲＡＭや、同期信
号となるクロック信号（制御信号）によって同期を取ら
れて制御されるシンクロナスＤＲＡＭのようなものが提
案されてきている。
積化、高機能化、高速化を目的とした半導体装置が種々
開発されており、半導体チップに、同一の制御信号によ
って制御される複数の回路を設けたもの、例えば、複数
のメモリセルアレイを有し、各メモリセルアレイごとに
同一の制御信号に基づいて制御するＤＲＡＭや、同期信
号となるクロック信号（制御信号）によって同期を取ら
れて制御されるシンクロナスＤＲＡＭのようなものが提
案されてきている。
【０００５】このように同一の制御信号によって制御さ
れる複数の回路を半導体チップに設けられた半導体装置
に、上記した従来技術の延長線に基づいて、１本のリー
ド端子及び金属細線を介して１つのボンディングパッド
に受けた制御信号を、この１つのボンディングパッドか
ら複数の回路に対して施された配線層によって与えた場
合、ボンディングパッドの近辺に設けられた回路と、ボ
ンディングパッドから最も遠い位置に設けられた回路に
対して、配線層の引き回しによる信号伝達時間の差が生
じるため、長い信号経路となる配線層に動作速度が律束
されてしまい、高速化が図れにくいものであった。
れる複数の回路を半導体チップに設けられた半導体装置
に、上記した従来技術の延長線に基づいて、１本のリー
ド端子及び金属細線を介して１つのボンディングパッド
に受けた制御信号を、この１つのボンディングパッドか
ら複数の回路に対して施された配線層によって与えた場
合、ボンディングパッドの近辺に設けられた回路と、ボ
ンディングパッドから最も遠い位置に設けられた回路に
対して、配線層の引き回しによる信号伝達時間の差が生
じるため、長い信号経路となる配線層に動作速度が律束
されてしまい、高速化が図れにくいものであった。
【０００６】この発明は上記した点に鑑みてなされたも
のであり、同一の制御信号を受ける入力バッファ回路を
複数有する半導体装置において、各入力バッファ回路に
対して入力される制御信号の信号遅延差を極力小さくし
た半導体装置を得ることを目的とするものである。
のであり、同一の制御信号を受ける入力バッファ回路を
複数有する半導体装置において、各入力バッファ回路に
対して入力される制御信号の信号遅延差を極力小さくし
た半導体装置を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】この発明は要約すれば、
それぞれに同一の制御信号が入力される複数のボンディ
ングパッドと、これら複数のボンディングパッドに対応
して設けられる複数の入力バッファ回路と、それぞれが
対応した入力バッファ回路の入力ノードと対応したボン
ディングパッドとを電気的に接続する複数の配線層とを
半導体チップに設け、さらに、上記制御信号を受けるリ
ード端子を上記複数のボンディングパッドに対して設け
るとともに、対応したボンディングパッドとリード端子
とをそれぞれ電気的に金属細線にて接続したものであ
る。
それぞれに同一の制御信号が入力される複数のボンディ
ングパッドと、これら複数のボンディングパッドに対応
して設けられる複数の入力バッファ回路と、それぞれが
対応した入力バッファ回路の入力ノードと対応したボン
ディングパッドとを電気的に接続する複数の配線層とを
半導体チップに設け、さらに、上記制御信号を受けるリ
ード端子を上記複数のボンディングパッドに対して設け
るとともに、対応したボンディングパッドとリード端子
とをそれぞれ電気的に金属細線にて接続したものであ
る。
【０００８】すなわち、この発明の第１の観点に係る半
導体装置は、それぞれに同一の制御信号が入力される複
数のボンディングパッドと、これら複数のボンディング
パッドに対応して設けられる複数の入力バッファ回路
と、それぞれが対応した入力バッファ回路の入力ノード
と対応したボンディングパッドとを電気的に接続する複
数の配線層と、複数の入力バッファ回路の出力ノードを
電気的に接続する金属層からなる出力側配線層とを半導
体チップに設け、さらに、上記制御信号を受けるリード
端子を上記複数のボンディングパッドに対して設けると
ともに、対応したボンディングパッドとリード端子とを
それぞれ電気的に金属細線にて接続したものである。
導体装置は、それぞれに同一の制御信号が入力される複
数のボンディングパッドと、これら複数のボンディング
パッドに対応して設けられる複数の入力バッファ回路
と、それぞれが対応した入力バッファ回路の入力ノード
と対応したボンディングパッドとを電気的に接続する複
数の配線層と、複数の入力バッファ回路の出力ノードを
電気的に接続する金属層からなる出力側配線層とを半導
体チップに設け、さらに、上記制御信号を受けるリード
端子を上記複数のボンディングパッドに対して設けると
ともに、対応したボンディングパッドとリード端子とを
それぞれ電気的に金属細線にて接続したものである。
【０００９】この発明の第２の観点に係る半導体装置
は、それぞれに同一の制御信号が入力される複数のボン
ディングパッドと、これら複数のボンディングパッドに
対応して設けられる複数の入力バッファ回路と、それぞ
れが対応した入力バッファ回路の入力ノードと対応した
ボンディングパッドとを電気的に接続する複数の配線層
とを半導体チップに設け、上記制御信号を受けるリード
端子を上記複数のボンディングパッドに対して設け、か
つ、一端に制御信号を外部から受けるためのリード部
と、このリード部の他端から一体形成され、半導体基板
の長辺に並行な接続部とを有するものとし、対応したボ
ンディングパッドとリード端子とをそれぞれ電気的に金
属細線にて接続したものである。好ましくは、ボンディ
ングパッドは、半導体基板長辺に平行な中央線に沿っ
て、２つのボンディングパッド間には別の制御信号を受
ける別ボンディングパッドが配置されるように配置さ
れ、また、半導体基板表面上の絶縁層上に複数の入力バ
ッファ回路の出力ノードを電気的に接続する出力側配線
層が設けられる。
は、それぞれに同一の制御信号が入力される複数のボン
ディングパッドと、これら複数のボンディングパッドに
対応して設けられる複数の入力バッファ回路と、それぞ
れが対応した入力バッファ回路の入力ノードと対応した
ボンディングパッドとを電気的に接続する複数の配線層
とを半導体チップに設け、上記制御信号を受けるリード
端子を上記複数のボンディングパッドに対して設け、か
つ、一端に制御信号を外部から受けるためのリード部
と、このリード部の他端から一体形成され、半導体基板
の長辺に並行な接続部とを有するものとし、対応したボ
ンディングパッドとリード端子とをそれぞれ電気的に金
属細線にて接続したものである。好ましくは、ボンディ
ングパッドは、半導体基板長辺に平行な中央線に沿っ
て、２つのボンディングパッド間には別の制御信号を受
ける別ボンディングパッドが配置されるように配置さ
れ、また、半導体基板表面上の絶縁層上に複数の入力バ
ッファ回路の出力ノードを電気的に接続する出力側配線
層が設けられる。
【００１０】この発明の第３の観点に係る半導体装置
は、半導体基板の長辺と平行な中央線に沿って配置され
た右側列と左側列とを有し、右側列の所定数及び左側列
の所定数それぞれに同一の制御信号が入力される複数の
ボンディングパッドと、これら複数のボンディングパッ
ドのうちの右側列及び左側列の所定数のボンディングパ
ッドに対応して設けられる複数の入力バッファ回路と、
それぞれが対応した入力バッファ回路の入力ノードと対
応したボンディングパッドとを電気的に接続する複数の
配線層とを有した半導体チップを設け、上記制御信号を
受けるリード端子を上記複数のボンディングパッドのう
ちの右側列及び左側列の所定数のボンディングパッドに
対して設け、一端に制御信号を外部から受けるためのリ
ード部と、このリード部の他端から一体形成され、半導
体基板の長辺に並行でかつ、複数のボンディングパッド
の右側列と左側列との間に位置する接続部とを有するも
のとし、対応したボンディングパッドとリード端子とを
それぞれ電気的に金属細線にて接続したものである。
は、半導体基板の長辺と平行な中央線に沿って配置され
た右側列と左側列とを有し、右側列の所定数及び左側列
の所定数それぞれに同一の制御信号が入力される複数の
ボンディングパッドと、これら複数のボンディングパッ
ドのうちの右側列及び左側列の所定数のボンディングパ
ッドに対応して設けられる複数の入力バッファ回路と、
それぞれが対応した入力バッファ回路の入力ノードと対
応したボンディングパッドとを電気的に接続する複数の
配線層とを有した半導体チップを設け、上記制御信号を
受けるリード端子を上記複数のボンディングパッドのう
ちの右側列及び左側列の所定数のボンディングパッドに
対して設け、一端に制御信号を外部から受けるためのリ
ード部と、このリード部の他端から一体形成され、半導
体基板の長辺に並行でかつ、複数のボンディングパッド
の右側列と左側列との間に位置する接続部とを有するも
のとし、対応したボンディングパッドとリード端子とを
それぞれ電気的に金属細線にて接続したものである。
【００１１】この発明の４の観点に係る半導体装置は、
半導体基板の短辺と平行な中央線に沿って配置され、そ
れぞれに同一の制御信号が入力される複数のボンディン
グパッドと、これら複数のボンディングパッドに対応し
て設けられる複数の入力バッファ回路と、それぞれが対
応した入力バッファ回路の入力ノードと対応したボンデ
ィングパッドとを電気的に接続する金属層からなる複数
の配線層とを有した半導体チップを設け、上記制御信号
を受けるリード端子を上記複数のボンディングパッドに
対して設けるとともに、対応したボンディングパッドと
リード端子とをそれぞれ電気的に金属細線にて接続した
ものである。
半導体基板の短辺と平行な中央線に沿って配置され、そ
れぞれに同一の制御信号が入力される複数のボンディン
グパッドと、これら複数のボンディングパッドに対応し
て設けられる複数の入力バッファ回路と、それぞれが対
応した入力バッファ回路の入力ノードと対応したボンデ
ィングパッドとを電気的に接続する金属層からなる複数
の配線層とを有した半導体チップを設け、上記制御信号
を受けるリード端子を上記複数のボンディングパッドに
対して設けるとともに、対応したボンディングパッドと
リード端子とをそれぞれ電気的に金属細線にて接続した
ものである。
【００１２】この発明の第５の観点に係る半導体装置
は、半導体基板の４隅それぞれに配置され、それぞれに
同一の制御信号が入力される複数のボンディングパッド
と、これら複数のボンディングパッドに対応して設けら
れる複数の入力バッファ回路と、それぞれが対応した入
力バッファ回路の入力ノードと対応したボンディングパ
ッドとを電気的に接続する金属層からなる複数の配線層
とを有した半導体チップを設け、上記制御信号を受ける
リード端子を上記複数のボンディングパッドに対して設
け、それぞれが半導体基板の一対の短辺に近接する第１
の部分及び第２の部分を有するリード部と、このリード
部と一体形成され、第１及び第２の部分の他端間に位置
に位置する接続部とを有するものとし、対応したボンデ
ィングパッドとリード端子とをそれぞれ電気的に金属細
線にて接続したものである。
は、半導体基板の４隅それぞれに配置され、それぞれに
同一の制御信号が入力される複数のボンディングパッド
と、これら複数のボンディングパッドに対応して設けら
れる複数の入力バッファ回路と、それぞれが対応した入
力バッファ回路の入力ノードと対応したボンディングパ
ッドとを電気的に接続する金属層からなる複数の配線層
とを有した半導体チップを設け、上記制御信号を受ける
リード端子を上記複数のボンディングパッドに対して設
け、それぞれが半導体基板の一対の短辺に近接する第１
の部分及び第２の部分を有するリード部と、このリード
部と一体形成され、第１及び第２の部分の他端間に位置
に位置する接続部とを有するものとし、対応したボンデ
ィングパッドとリード端子とをそれぞれ電気的に金属細
線にて接続したものである。
【００１３】この発明の第６の観点に係る半導体装置
は、同一の制御信号が入力され、それぞれ第１および第
２の半導体基板上に形成される第１および第２のボンデ
ィングパッドと、それぞれが第１および第２のボンディ
ングパッドに対応して設けられる第１および第２の入力
バッファ回路と、第１の入力バッファ回路の入力ノード
と第１のボンディングパッドとを電気的に接続する第１
の配線および第２の入力バッファ回路の入力ノードと第
２のボンディングパッドとを電気的に接続する第２の配
線とをそれぞれ第１の半導体チップおよび第２の半導体
チップに設け、制御信号を受けるリード端子を第１およ
び第２のボンディングパッドに対して設けるとともに、
第１のボンディングパッドとリード端子とを第１の金属
細線により電気的に接続し、第２のボンディングパッド
とリード端子とを第２の金属細線により電気的に接続し
たものである。
は、同一の制御信号が入力され、それぞれ第１および第
２の半導体基板上に形成される第１および第２のボンデ
ィングパッドと、それぞれが第１および第２のボンディ
ングパッドに対応して設けられる第１および第２の入力
バッファ回路と、第１の入力バッファ回路の入力ノード
と第１のボンディングパッドとを電気的に接続する第１
の配線および第２の入力バッファ回路の入力ノードと第
２のボンディングパッドとを電気的に接続する第２の配
線とをそれぞれ第１の半導体チップおよび第２の半導体
チップに設け、制御信号を受けるリード端子を第１およ
び第２のボンディングパッドに対して設けるとともに、
第１のボンディングパッドとリード端子とを第１の金属
細線により電気的に接続し、第２のボンディングパッド
とリード端子とを第２の金属細線により電気的に接続し
たものである。
【００１４】
【作用】この発明においては、それぞれに同一の制御信
号が入力される複数のボンディングパッドがそれぞれ対
応した入力バッファ回路と近接して配置でき、かつ、各
ボンディングパッドまでの制御信号の遅延差が極力抑え
られている。
号が入力される複数のボンディングパッドがそれぞれ対
応した入力バッファ回路と近接して配置でき、かつ、各
ボンディングパッドまでの制御信号の遅延差が極力抑え
られている。
【００１５】第１の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、しかも、金属層からなる出力側
配線層が、各入力バッファ回路の出力ノードからの出力
の遅延差を極力抑えている。
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、しかも、金属層からなる出力側
配線層が、各入力バッファ回路の出力ノードからの出力
の遅延差を極力抑えている。
【００１６】第２の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、かつリード端子のリード部及び
接続部がボンディングパッドとの接続するための金属細
線を裕度高く配置せしめる。
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、かつリード端子のリード部及び
接続部がボンディングパッドとの接続するための金属細
線を裕度高く配置せしめる。
【００１７】第３の観点に従う発明においては、それぞ
れに同一の制御信号が入力される右側列及び左側列の所
定数のボンディングパッドがそれぞれ対応した入力バッ
ファ回路と近接して配置でき、かつ、各ボンディングパ
ッドまでの制御信号の遅延差が極力抑えられ、しかも、
リード端子のリード部及び接続部がボンディングパッド
との接続するための金属細線を裕度高く配置せしめる。
れに同一の制御信号が入力される右側列及び左側列の所
定数のボンディングパッドがそれぞれ対応した入力バッ
ファ回路と近接して配置でき、かつ、各ボンディングパ
ッドまでの制御信号の遅延差が極力抑えられ、しかも、
リード端子のリード部及び接続部がボンディングパッド
との接続するための金属細線を裕度高く配置せしめる。
【００１８】第４の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられている。
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられている。
【００１９】第５の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、しかも、リード端子のリード部
及び接続部がボンディングパッドとの接続するための金
属細線を裕度高く配置せしめる。
れに同一の制御信号が入力される複数のボンディングパ
ッドがそれぞれ対応した入力バッファ回路と近接して配
置でき、かつ、各ボンディングパッドまでの制御信号の
遅延差が極力抑えられ、しかも、リード端子のリード部
及び接続部がボンディングパッドとの接続するための金
属細線を裕度高く配置せしめる。
【００２０】第６の観点に従う発明においては、それぞ
れに同一の制御信号が入力される第１および第２のボン
ディングパッドがそれぞれ第１および第２の入力バッフ
ァ回路と近接して配置でき、かつ、第１および第２のボ
ンディングパッドまでの制御信号の遅延差が極力抑えら
れている。
れに同一の制御信号が入力される第１および第２のボン
ディングパッドがそれぞれ第１および第２の入力バッフ
ァ回路と近接して配置でき、かつ、第１および第２のボ
ンディングパッドまでの制御信号の遅延差が極力抑えら
れている。
【００２１】
実施例１．図１はこの発明の実施例１を示すものであ
り、図１において、１は長辺１ａと短辺１ｂとを有する
略長方形状の半導体基板、２…２、２ａ〜２ｄはこの半
導体基板の表面上の絶縁層（図示せず）上に形成され、
上記半導体基板１の長辺１ａと平行な中央線１０に沿っ
て右側列と左側列とに配置された、例えばアルミニウム
等の金属によって形成された複数のボンディングパッド
で、この実施例１ではそのうちの４つのボンディングパ
ッド２ａ〜２ｄにはそれぞれ同一の制御信号、例えばク
ロック信号（シンクロナスＤＲＡＭにあっては同期信
号）が入力されるものであり、ボンディングパッド２ａ
は上記半導体基板１の一対の短辺１ｂのうちの一方側の
端部に、ボンディングパッド２ｂ及び２ｃは上記半導体
基板１の中央部に、ボンディングパッド２ｄは上記半導
体基板１の一対の短辺１ｂのうちの他方側の端部にそれ
ぞれ配置されており、２つのボンディングパッド２ａ、
２ｂ間には他の制御信号（例えばアドレス信号など）や
データが入力されるボンディングパッド２…２やデータ
を出力するボンディングパッド２が設けられ（場合によ
っては接地又は電源用のボンディングパッドも設けられ
ている。）、２つのボンディングパッド２ｃ、２ｄ間に
は他の制御信号（例えばアドレス信号など）やデータが
入力されるボンディングパッド２…２やデータを出力す
るボンディングパッド２が設けられている（場合によっ
ては接地又は電源用のボンディングパッドも設けられて
いる。）。
り、図１において、１は長辺１ａと短辺１ｂとを有する
略長方形状の半導体基板、２…２、２ａ〜２ｄはこの半
導体基板の表面上の絶縁層（図示せず）上に形成され、
上記半導体基板１の長辺１ａと平行な中央線１０に沿っ
て右側列と左側列とに配置された、例えばアルミニウム
等の金属によって形成された複数のボンディングパッド
で、この実施例１ではそのうちの４つのボンディングパ
ッド２ａ〜２ｄにはそれぞれ同一の制御信号、例えばク
ロック信号（シンクロナスＤＲＡＭにあっては同期信
号）が入力されるものであり、ボンディングパッド２ａ
は上記半導体基板１の一対の短辺１ｂのうちの一方側の
端部に、ボンディングパッド２ｂ及び２ｃは上記半導体
基板１の中央部に、ボンディングパッド２ｄは上記半導
体基板１の一対の短辺１ｂのうちの他方側の端部にそれ
ぞれ配置されており、２つのボンディングパッド２ａ、
２ｂ間には他の制御信号（例えばアドレス信号など）や
データが入力されるボンディングパッド２…２やデータ
を出力するボンディングパッド２が設けられ（場合によ
っては接地又は電源用のボンディングパッドも設けられ
ている。）、２つのボンディングパッド２ｃ、２ｄ間に
は他の制御信号（例えばアドレス信号など）やデータが
入力されるボンディングパッド２…２やデータを出力す
るボンディングパッド２が設けられている（場合によっ
ては接地又は電源用のボンディングパッドも設けられて
いる。）。
【００２２】３ａ〜３ｄは同一の制御信号が入力される
上記複数のボンディングパッド２ａ〜２ｄにそれぞれ対
応して設けられるとともに上記半導体基板１の表面に形
成される複数の入力バッファ回路で、各入力バッファ回
路は図２に示すように、上記制御信号を受ける入力ノー
ド３１と、上記制御信号に基づいた信号を、上記半導体
基板１の表面に対応した入力バッファ回路と近接して形
成され、上記制御信号に基づいて制御される所望の回路
（図示せず）に出力するための出力ノード３２と、電源
電位ノードＶｃｃとノードＮ１との間に接続され、ゲー
ト電極が上記入力ノード３１に接続されるＰチャネル型
ＭＯＳトランジスタ３３と、ノードＮ１と接地電位ノー
ドとの間に接続され、ゲート電極が上記入力ノード３１
に接続され、上記Ｐチャネル型ＭＯＳトランジスタ３３
とで第１のインバータ回路を構成するＮチャネル型ＭＯ
Ｓトランジスタ３４と、電源電位ノードＶｃｃと出力ノ
ード３２との間に接続され、ゲート電極が上記ノードＮ
１に接続されるＰチャネル型ＭＯＳトランジスタ３５
と、出力ノード３２と接地電位ノードとの間に接続さ
れ、ゲート電極が上記ノードＮ１に接続され、上記Ｐチ
ャネル型ＭＯＳトランジスタ３５とで第２のインバータ
回路を構成するＮチャネル型ＭＯＳトランジスタ３６と
によって構成されているものである。
上記複数のボンディングパッド２ａ〜２ｄにそれぞれ対
応して設けられるとともに上記半導体基板１の表面に形
成される複数の入力バッファ回路で、各入力バッファ回
路は図２に示すように、上記制御信号を受ける入力ノー
ド３１と、上記制御信号に基づいた信号を、上記半導体
基板１の表面に対応した入力バッファ回路と近接して形
成され、上記制御信号に基づいて制御される所望の回路
（図示せず）に出力するための出力ノード３２と、電源
電位ノードＶｃｃとノードＮ１との間に接続され、ゲー
ト電極が上記入力ノード３１に接続されるＰチャネル型
ＭＯＳトランジスタ３３と、ノードＮ１と接地電位ノー
ドとの間に接続され、ゲート電極が上記入力ノード３１
に接続され、上記Ｐチャネル型ＭＯＳトランジスタ３３
とで第１のインバータ回路を構成するＮチャネル型ＭＯ
Ｓトランジスタ３４と、電源電位ノードＶｃｃと出力ノ
ード３２との間に接続され、ゲート電極が上記ノードＮ
１に接続されるＰチャネル型ＭＯＳトランジスタ３５
と、出力ノード３２と接地電位ノードとの間に接続さ
れ、ゲート電極が上記ノードＮ１に接続され、上記Ｐチ
ャネル型ＭＯＳトランジスタ３５とで第２のインバータ
回路を構成するＮチャネル型ＭＯＳトランジスタ３６と
によって構成されているものである。
【００２３】４ａ〜４ｄは上記複数の入力バッファ回路
３ａ〜３ｄに対応して設けられるとともに上記半導体基
板１の表面上の絶縁層（図示せず）上に形成され、それ
ぞれが対応した入力バッファ回路３ａ〜３ｄの入力ノー
ド３１と対応したボンディングパッド２ａ〜２ｄとを電
気的に接続する金属層、例えばアルミニウム層からなる
複数の配線層（入力側配線層）、１００はこれら複数の
ボンディングパッド２…２、２ａ〜２ｄと複数の入力バ
ッファ回路３ａ〜３ｄと、複数の配線層４ａ〜４ｄとを
有した半導体チップを示している。
３ａ〜３ｄに対応して設けられるとともに上記半導体基
板１の表面上の絶縁層（図示せず）上に形成され、それ
ぞれが対応した入力バッファ回路３ａ〜３ｄの入力ノー
ド３１と対応したボンディングパッド２ａ〜２ｄとを電
気的に接続する金属層、例えばアルミニウム層からなる
複数の配線層（入力側配線層）、１００はこれら複数の
ボンディングパッド２…２、２ａ〜２ｄと複数の入力バ
ッファ回路３ａ〜３ｄと、複数の配線層４ａ〜４ｄとを
有した半導体チップを示している。
【００２４】５…５はそれぞれ複数のボンディングパッ
ド２…２それぞれに対応して１対１の関係で設けられ
た、導電性の高い、例えば鉄やアルミニウムの合金から
なるリード端子で、外部から制御信号（例えばアドレス
信号など）やデータが入力されるため、外部へデータを
出力するため、接地電位にされるため、電源電位が供給
されるためのもである。６は上記複数のボンディングパ
ッド２ａ〜２ｄに対して設けられ、一端に例えばクロッ
ク信号などの制御信号を外部から受けるリード端子で、
導電性の高い、例えば鉄やアルミニウムの合金によって
形成されているものである。
ド２…２それぞれに対応して１対１の関係で設けられ
た、導電性の高い、例えば鉄やアルミニウムの合金から
なるリード端子で、外部から制御信号（例えばアドレス
信号など）やデータが入力されるため、外部へデータを
出力するため、接地電位にされるため、電源電位が供給
されるためのもである。６は上記複数のボンディングパ
ッド２ａ〜２ｄに対して設けられ、一端に例えばクロッ
ク信号などの制御信号を外部から受けるリード端子で、
導電性の高い、例えば鉄やアルミニウムの合金によって
形成されているものである。
【００２５】７…７は上記複数のボンディングパッド２
…２それぞれと上記複数のリード端子５…５それぞれに
対応して１対１の関係で設けられ、それぞれが対応した
ボンディングパッド２…２と対応したリード端子５…５
とを電気的に接続する複数の金属細線で、導電性の高
い、例えば鉄やアルミニウムの合金によって形成されて
いるものである。７ａ〜７ｄは上記複数のボンディング
パッド２ａ〜２ｄそれぞれに対応して１対１の関係で設
けられ、それぞれが対応したボンディングパッド２ａ〜
２ｄと上記リード端子６とを電気的に接続する複数の金
属細線で、導電性の高い、例えば鉄やアルミニウムの合
金によって形成されているものである。８は上記半導体
チップ１００とリード端子５及び６と金属細線７…７及
び７ａ〜７ｄを樹脂モールドしているパッケージであ
る。
…２それぞれと上記複数のリード端子５…５それぞれに
対応して１対１の関係で設けられ、それぞれが対応した
ボンディングパッド２…２と対応したリード端子５…５
とを電気的に接続する複数の金属細線で、導電性の高
い、例えば鉄やアルミニウムの合金によって形成されて
いるものである。７ａ〜７ｄは上記複数のボンディング
パッド２ａ〜２ｄそれぞれに対応して１対１の関係で設
けられ、それぞれが対応したボンディングパッド２ａ〜
２ｄと上記リード端子６とを電気的に接続する複数の金
属細線で、導電性の高い、例えば鉄やアルミニウムの合
金によって形成されているものである。８は上記半導体
チップ１００とリード端子５及び６と金属細線７…７及
び７ａ〜７ｄを樹脂モールドしているパッケージであ
る。
【００２６】このように構成された半導体装置にあって
は、半導体チップ１００を制御する、具体的には半導体
チップ１００に形成された入力バッファ回路３ａ〜３ｄ
からの出力を受けて制御される所望の回路を制御するク
ロック信号などからなる制御信号（図３の（ａ）に示
す）がリード端子６に入力されると、この制御信号はリ
ード端子６−金属細線７ａ−ボンディングパッド２ａ、
リード端子６−金属細線７ｂ−ボンディングパッド２
ｂ、リード端子６−金属細線７ｃ−ボンディングパッド
２ｃ、リード端子６−金属細線７ｄ−ボンディングパッ
ド２ｄにそれぞれ伝達される。ボンディングパッド２ａ
〜２ｄに現れた制御信号は、図３の（ｂ）に示すよう
に、リード端子６及び金属細線７ａ〜７ｄが導電性の高
い、例えば鉄やアルミニウムの合金によって形成されて
いるので、リード端子６に入力されてから高速に伝達さ
れるとともに、金属細線７ａ〜７ｄ間に多少の長さの相
違があろうとも、ボンディングパッド２ａ〜２ｄに現れ
た制御信号の間にはほとんど信号伝達時間の遅延差がな
いものである。
は、半導体チップ１００を制御する、具体的には半導体
チップ１００に形成された入力バッファ回路３ａ〜３ｄ
からの出力を受けて制御される所望の回路を制御するク
ロック信号などからなる制御信号（図３の（ａ）に示
す）がリード端子６に入力されると、この制御信号はリ
ード端子６−金属細線７ａ−ボンディングパッド２ａ、
リード端子６−金属細線７ｂ−ボンディングパッド２
ｂ、リード端子６−金属細線７ｃ−ボンディングパッド
２ｃ、リード端子６−金属細線７ｄ−ボンディングパッ
ド２ｄにそれぞれ伝達される。ボンディングパッド２ａ
〜２ｄに現れた制御信号は、図３の（ｂ）に示すよう
に、リード端子６及び金属細線７ａ〜７ｄが導電性の高
い、例えば鉄やアルミニウムの合金によって形成されて
いるので、リード端子６に入力されてから高速に伝達さ
れるとともに、金属細線７ａ〜７ｄ間に多少の長さの相
違があろうとも、ボンディングパッド２ａ〜２ｄに現れ
た制御信号の間にはほとんど信号伝達時間の遅延差がな
いものである。
【００２７】ボンディングパッド２ａ〜２ｄに現れた制
御信号は、それぞれ金属層からなる配線層４ａ〜４ｄを
介して入力バッファ回路３ａ〜３ｄの入力ノード３１に
入力されることになる。ボンディングパッド２ａは半導
体基板１の一対の短辺のうちの一方側の端部に、ボンデ
ィングパッド２ｂ及び２ｃは半導体基板１の中央部に、
ボンディングパッド２ｄは半導体基板１の一対の短辺の
うちの他方側の端部にそれぞれ配置してあるため、制御
信号によって制御される所望の回路が半導体基板１の種
々の場所に形成されていようとも、所望の回路に近接
し、かつ、ボンディングパッド２ａ〜２ｄのいずれかに
近接して入力バッファ回路３ａ〜３ｄを配置することが
できるため、入力バッファ回路３ａ〜３ｄの入力ノード
３１とボンディングパッド２ａ〜２ｄとを接続するため
の配線層４ａ〜４ｄはそれぞれ短くでき、しかも、それ
らの長さの差を信号伝達時間の遅延差が無視できる程度
にできるものである。したがって、リード端子６に入力
された制御信号は、入力バッファ回路３ａ〜３ｄの入力
ノード３１にほとんど信号伝達時間の遅延差がなく入力
され、半導体チップ１００が全体として高速に制御され
ることになるものである。
御信号は、それぞれ金属層からなる配線層４ａ〜４ｄを
介して入力バッファ回路３ａ〜３ｄの入力ノード３１に
入力されることになる。ボンディングパッド２ａは半導
体基板１の一対の短辺のうちの一方側の端部に、ボンデ
ィングパッド２ｂ及び２ｃは半導体基板１の中央部に、
ボンディングパッド２ｄは半導体基板１の一対の短辺の
うちの他方側の端部にそれぞれ配置してあるため、制御
信号によって制御される所望の回路が半導体基板１の種
々の場所に形成されていようとも、所望の回路に近接
し、かつ、ボンディングパッド２ａ〜２ｄのいずれかに
近接して入力バッファ回路３ａ〜３ｄを配置することが
できるため、入力バッファ回路３ａ〜３ｄの入力ノード
３１とボンディングパッド２ａ〜２ｄとを接続するため
の配線層４ａ〜４ｄはそれぞれ短くでき、しかも、それ
らの長さの差を信号伝達時間の遅延差が無視できる程度
にできるものである。したがって、リード端子６に入力
された制御信号は、入力バッファ回路３ａ〜３ｄの入力
ノード３１にほとんど信号伝達時間の遅延差がなく入力
され、半導体チップ１００が全体として高速に制御され
ることになるものである。
【００２８】なお、この実施例１においては、制御信号
によって制御される所望の回路が４つ、それに伴って入
力バッファ回路３ａ〜３ｄ、ボンディングパッド２ａ〜
２ｄ及び金属細線７ａ〜７ｄも４つのものを示したが、
何もこの数に限られるものではなく、複数のものであれ
ば良いものである。
によって制御される所望の回路が４つ、それに伴って入
力バッファ回路３ａ〜３ｄ、ボンディングパッド２ａ〜
２ｄ及び金属細線７ａ〜７ｄも４つのものを示したが、
何もこの数に限られるものではなく、複数のものであれ
ば良いものである。
【００２９】実施例２．図４はこの発明の実施例２を示
すものであり、図１に示した実施例１のものに対して、
さらに、半導体基板１の表面上の絶縁層（図示せず）上
に形成され、複数の入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続する金属層からなる
出力側配線層９を設けたものであり、その他の点につい
ては実施例１と同様である。なお、図４において、図１
に示した符号と同一符号は同一または相当部分を示して
いるものである。
すものであり、図１に示した実施例１のものに対して、
さらに、半導体基板１の表面上の絶縁層（図示せず）上
に形成され、複数の入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続する金属層からなる
出力側配線層９を設けたものであり、その他の点につい
ては実施例１と同様である。なお、図４において、図１
に示した符号と同一符号は同一または相当部分を示して
いるものである。
【００３０】このように構成された半導体装置にあって
も、実施例１と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
も、実施例１と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
【００３１】実施例３．図５はこの発明の実施例３を示
すものであり、図１に示した実施例１のものに対して、
２つのボンディングパッド２ａ及び２ｂに対して共通に
入力バッファ回路３ａを設け、２つのボンディングパッ
ド２ｃ及び２ｄに対して共通に入力バッファ回路３ｃを
設け、入力バッファ回路３ａの入力ノード３１と２つの
ボンディングパッド２ａ及び２ｂとを金属からなる配線
層４ａによって電気的に接続し、入力バッファ回路３ｃ
の入力ノード３１と２つのボンディングパッド２ｃ及び
２ｄとを金属からなる配線層４ｃによって電気的に接続
したものであり、その他の点については実施例１と同様
である。
すものであり、図１に示した実施例１のものに対して、
２つのボンディングパッド２ａ及び２ｂに対して共通に
入力バッファ回路３ａを設け、２つのボンディングパッ
ド２ｃ及び２ｄに対して共通に入力バッファ回路３ｃを
設け、入力バッファ回路３ａの入力ノード３１と２つの
ボンディングパッド２ａ及び２ｂとを金属からなる配線
層４ａによって電気的に接続し、入力バッファ回路３ｃ
の入力ノード３１と２つのボンディングパッド２ｃ及び
２ｄとを金属からなる配線層４ｃによって電気的に接続
したものであり、その他の点については実施例１と同様
である。
【００３２】つまり、それぞれが同一の制御信号が入力
される複数（この実施例３にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例３にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図５において、図１
に示した符号と同一符号は同一または相当部分を示して
いるものである。このように構成された半導体装置にあ
っても、実施例１と同様の効果を奏するものである。
される複数（この実施例３にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例３にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図５において、図１
に示した符号と同一符号は同一または相当部分を示して
いるものである。このように構成された半導体装置にあ
っても、実施例１と同様の効果を奏するものである。
【００３３】実施例４．図６はこの発明の実施例４を示
すものであり、図１に示した実施例１のものに対して、
実施例１のものが４つのボンディングパッド２ａ〜２ｄ
に対して共通にリード端子６を設けていたのに対して、
この実施例４のものにあっては２つのボンディングパッ
ド２ａ及び２ｂに対して共通にリード端子６ａを設け、
２つのボンディングパッド２ｃ及び２ｄに対して共通に
リード端子６ｂを設け、リード端子６ａと対応したボン
ディングパッド２ａ及び２ｂとを金属細線７ａ及び７ｂ
にて電気的に接続し、リード端子６ｂと対応した２つの
ボンディングパッド２ｃ及び２ｄとを金属細線７ｃ及び
７ｄにて電気的に接続したものであり、その他の点につ
いては実施例１と同様である。
すものであり、図１に示した実施例１のものに対して、
実施例１のものが４つのボンディングパッド２ａ〜２ｄ
に対して共通にリード端子６を設けていたのに対して、
この実施例４のものにあっては２つのボンディングパッ
ド２ａ及び２ｂに対して共通にリード端子６ａを設け、
２つのボンディングパッド２ｃ及び２ｄに対して共通に
リード端子６ｂを設け、リード端子６ａと対応したボン
ディングパッド２ａ及び２ｂとを金属細線７ａ及び７ｂ
にて電気的に接続し、リード端子６ｂと対応した２つの
ボンディングパッド２ｃ及び２ｄとを金属細線７ｃ及び
７ｄにて電気的に接続したものであり、その他の点につ
いては実施例１と同様である。
【００３４】つまり、それぞれが同一の制御信号が入力
される複数（この実施例４にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例４にあっては
２つ）のボンディングパッドグループに分割し、リード
端子６ａ及び６ｂそれぞれをボンディングパッドグルー
プに対応して設け、リード端子６ａと対応したボンディ
ングパッドグループのボンディングパッド２ａ及び２ｂ
と一つの金属細線グループを構成する金属細線７ａ及び
７ｂとで電気的に接続し、リード端子６ｂと対応したボ
ンディングパッドグループのボンディングパッド２ｃ及
び２ｄと他の金属細線グループを構成する金属細線７ｃ
及び７ｄとで電気的に接続したものである。なお、図６
において、図１に示した符号と同一符号は同一または相
当部分を示しているものである。このように構成された
半導体装置にあっても、実施例１と同様の効果を奏する
他、リード端子６ａ及び６ｂに接続される金属細線７ａ
〜７ｄの数が減るため、接続が容易であるとともに、他
の金属細線７との電気的短絡に対する裕度が高いもので
ある。
される複数（この実施例４にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例４にあっては
２つ）のボンディングパッドグループに分割し、リード
端子６ａ及び６ｂそれぞれをボンディングパッドグルー
プに対応して設け、リード端子６ａと対応したボンディ
ングパッドグループのボンディングパッド２ａ及び２ｂ
と一つの金属細線グループを構成する金属細線７ａ及び
７ｂとで電気的に接続し、リード端子６ｂと対応したボ
ンディングパッドグループのボンディングパッド２ｃ及
び２ｄと他の金属細線グループを構成する金属細線７ｃ
及び７ｄとで電気的に接続したものである。なお、図６
において、図１に示した符号と同一符号は同一または相
当部分を示しているものである。このように構成された
半導体装置にあっても、実施例１と同様の効果を奏する
他、リード端子６ａ及び６ｂに接続される金属細線７ａ
〜７ｄの数が減るため、接続が容易であるとともに、他
の金属細線７との電気的短絡に対する裕度が高いもので
ある。
【００３５】実施例５．図７はこの発明の実施例５を示
すものであり、図６に示した実施例４のものに対して、
さらに、半導体基板１の表面上の絶縁層（図示せず）上
に形成され、複数の入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続する金属層からなる
出力側配線層９を設けたものであり、その他の点につい
ては実施例４と同様である。なお、図４において、図６
に示した符号と同一符号は同一または相当部分を示して
いるものである。
すものであり、図６に示した実施例４のものに対して、
さらに、半導体基板１の表面上の絶縁層（図示せず）上
に形成され、複数の入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続する金属層からなる
出力側配線層９を設けたものであり、その他の点につい
ては実施例４と同様である。なお、図４において、図６
に示した符号と同一符号は同一または相当部分を示して
いるものである。
【００３６】このように構成された半導体装置にあって
も、実施例４と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
も、実施例４と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
【００３７】実施例６．図８はこの発明の実施例６を示
すものであり、図６に示した実施例４のものに対して、
２つのボンディングパッド２ａ及び２ｂに対して共通に
入力バッファ回路３ａを設け、２つのボンディングパッ
ド２ｃ及び２ｄに対して共通に入力バッファ回路３ｃを
設け、入力バッファ回路３ａの入力ノード３１と２つの
ボンディングパッド２ａ及び２ｂとを金属からなる配線
層４ａによって電気的に接続し、入力バッファ回路３ｃ
の入力ノード３１と２つのボンディングパッド２ｃ及び
２ｄとを金属からなる配線層４ｃによって電気的に接続
したものであり、その他の点については実施例４と同様
である。
すものであり、図６に示した実施例４のものに対して、
２つのボンディングパッド２ａ及び２ｂに対して共通に
入力バッファ回路３ａを設け、２つのボンディングパッ
ド２ｃ及び２ｄに対して共通に入力バッファ回路３ｃを
設け、入力バッファ回路３ａの入力ノード３１と２つの
ボンディングパッド２ａ及び２ｂとを金属からなる配線
層４ａによって電気的に接続し、入力バッファ回路３ｃ
の入力ノード３１と２つのボンディングパッド２ｃ及び
２ｄとを金属からなる配線層４ｃによって電気的に接続
したものであり、その他の点については実施例４と同様
である。
【００３８】つまり、それぞれが同一の制御信号が入力
される複数（この実施例６にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例６にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図８において、図６
に示した符号と同一符号は同一または相当部分を示して
いるものである。このように構成された半導体装置にあ
っても、実施例４と同様の効果を奏するものである。
される複数（この実施例６にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例６にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図８において、図６
に示した符号と同一符号は同一または相当部分を示して
いるものである。このように構成された半導体装置にあ
っても、実施例４と同様の効果を奏するものである。
【００３９】実施例７．図９はこの発明の実施例７を示
すものであり、図１に示した実施例１のものに対して、
リード端子６を、一端に制御信号を外部から受けるため
のリード部６１と、このリード部の他端から一体形成さ
れ、半導体基板１の表面上方に半導体基板１の長辺１ａ
に並行でほぼ長辺１ａと同じ長さ（若干短め）の接続部
６２とを有したものとし、このリード端子６の接続部６
２とボンディングパッド２ａ〜２ｄとを金属細線７ａ〜
７ｄによって電気的に接続したものであり、その他の点
については実施例１と同様である。なお、図９におい
て、図１に示した符号と同一符号は同一または相当部分
を示しているものである。
すものであり、図１に示した実施例１のものに対して、
リード端子６を、一端に制御信号を外部から受けるため
のリード部６１と、このリード部の他端から一体形成さ
れ、半導体基板１の表面上方に半導体基板１の長辺１ａ
に並行でほぼ長辺１ａと同じ長さ（若干短め）の接続部
６２とを有したものとし、このリード端子６の接続部６
２とボンディングパッド２ａ〜２ｄとを金属細線７ａ〜
７ｄによって電気的に接続したものであり、その他の点
については実施例１と同様である。なお、図９におい
て、図１に示した符号と同一符号は同一または相当部分
を示しているものである。
【００４０】このように構成された半導体装置にあって
も、実施例４と同様の効果を奏する他、半導体基板１の
長辺１ａに並行でほぼ長辺１ａと同じ長さの接続部６２
にて複数の金属細線７ａ〜７ｄが接続されるため、他の
金属細線７…７と交差することなくこれら金属細線７…
７、７ａ〜７ｄを配置することができ、接続が容易であ
るとともに、金属細線７…７、７ａ〜７ｄ間の電気的短
絡に対する裕度が高いものである。なお、この実施例７
においては、リード端子６の接続部６２の長さを半導体
基板１の長辺１ａの長さとほぼ同じとしたが、半導体基
板１の長辺１ａの長さの１／２以上あれば同様の効果を
奏するものである。
も、実施例４と同様の効果を奏する他、半導体基板１の
長辺１ａに並行でほぼ長辺１ａと同じ長さの接続部６２
にて複数の金属細線７ａ〜７ｄが接続されるため、他の
金属細線７…７と交差することなくこれら金属細線７…
７、７ａ〜７ｄを配置することができ、接続が容易であ
るとともに、金属細線７…７、７ａ〜７ｄ間の電気的短
絡に対する裕度が高いものである。なお、この実施例７
においては、リード端子６の接続部６２の長さを半導体
基板１の長辺１ａの長さとほぼ同じとしたが、半導体基
板１の長辺１ａの長さの１／２以上あれば同様の効果を
奏するものである。
【００４１】実施例８．図１０はこの発明の実施例８を
示すものであり、図９に示した実施例７のものに対し
て、さらに、半導体基板１の表面上の絶縁層（図示せ
ず）上に形成され、複数の入力バッファ回路３ａ〜３ｄ
のすべての出力ノード３２を電気的に接続する金属層か
らなる出力側配線層９を設けたものであり、その他の点
については実施例７と同様である。なお、図１０におい
て、図９に示した符号と同一符号は同一または相当部分
を示しているものである。
示すものであり、図９に示した実施例７のものに対し
て、さらに、半導体基板１の表面上の絶縁層（図示せ
ず）上に形成され、複数の入力バッファ回路３ａ〜３ｄ
のすべての出力ノード３２を電気的に接続する金属層か
らなる出力側配線層９を設けたものであり、その他の点
については実施例７と同様である。なお、図１０におい
て、図９に示した符号と同一符号は同一または相当部分
を示しているものである。
【００４２】このように構成された半導体装置にあって
も、実施例７と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
も、実施例７と同様の効果を奏する他、金属層からなる
出力側配線層９が入力バッファ回路３ａ〜３ｄのすべて
の出力ノード３２を電気的に接続するため、入力バッフ
ァ回路３ａ〜３ｄの出力ノード３２に現れる制御信号の
信号伝達達時間の遅延差を抑制し、半導体チップ１００
が全体としてさらに高速に制御されることになるもので
ある。
【００４３】実施例９．図１１はこの発明の実施例９を
示すものであり、図９に示した実施例７のものに対し
て、２つのボンディングパッド２ａ及び２ｂに対して共
通に入力バッファ回路３ａを設け、２つのボンディング
パッド２ｃ及び２ｄに対して共通に入力バッファ回路３
ｃを設け、入力バッファ回路３ａの入力ノード３１と２
つのボンディングパッド２ａ及び２ｂとを金属からなる
配線層４ａによって電気的に接続し、入力バッファ回路
３ｃの入力ノード３１と２つのボンディングパッド２ｃ
及び２ｄとを金属からなる配線層４ｃによって電気的に
接続したものであり、その他の点については実施例７と
同様である。
示すものであり、図９に示した実施例７のものに対し
て、２つのボンディングパッド２ａ及び２ｂに対して共
通に入力バッファ回路３ａを設け、２つのボンディング
パッド２ｃ及び２ｄに対して共通に入力バッファ回路３
ｃを設け、入力バッファ回路３ａの入力ノード３１と２
つのボンディングパッド２ａ及び２ｂとを金属からなる
配線層４ａによって電気的に接続し、入力バッファ回路
３ｃの入力ノード３１と２つのボンディングパッド２ｃ
及び２ｄとを金属からなる配線層４ｃによって電気的に
接続したものであり、その他の点については実施例７と
同様である。
【００４４】つまり、それぞれが同一の制御信号が入力
される複数（この実施例９にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例９にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図１１において、図
９に示した符号と同一符号は同一または相当部分を示し
ているものである。このように構成された半導体装置に
あっても、実施例７と同様の効果を奏するものである。
される複数（この実施例９にあっては２つ）のボンディ
ングパッド２ａ〜２ｄを複数（この実施例９にあっては
２つ）のボンディングパッドグループに分割し、入力バ
ッファ回路３ａ及び３ｃそれぞれをボンディングパッド
グループに対応して設け、入力バッファ回路３ａと対応
したボンディングパッドグループのボンディングパッド
２ａ及び２ｂと配線層４ａとで電気的に接続し、入力バ
ッファ回路３ｃと対応したボンディングパッドグループ
のボンディングパッド２ｃ及び２ｄと配線層４ｃとで電
気的に接続したものである。なお、図１１において、図
９に示した符号と同一符号は同一または相当部分を示し
ているものである。このように構成された半導体装置に
あっても、実施例７と同様の効果を奏するものである。
【００４５】実施例１０．図１２はこの発明の実施例１
０を示すものであり、図１に示した実施例１のものに対
して、リード端子６を、それぞれが半導体基板１の表面
上方に半導体基板１の一対の短辺１ｂそれぞれに近接
（この実施例１０のものにあっては中央部に配置された
複数のボンディングパッド７…７、７ａ〜７ｄの最外端
と半導体基板１の短辺１ｂとの間）し、一端に制御信号
を外部から受けるための第１の部分６３及び第２の部分
６４を有し、第１の部分６３及び第２の部分６４それぞ
れの一端に制御信号を外部から受けるためのリード部
と、このリード部の他端、つまり第１の部分６３及び第
２の部分６４それぞれの他端から一体形成され、半導体
基板１の表面上方に半導体基板１の長辺１ａに並行でか
つ、複数のボンディングパッド７…７、７ａ〜７ｄの右
側列（図示上側）と左側列（図示下側）との間（中央線
１０上）に位置する接続部６２とを有したものとし、こ
のリード端子６の接続部６２とボンディングパッド２ａ
〜２ｄとを金属細線７ａ〜７ｄによって電気的に接続し
たものであり、その他の点については実施例１と同様で
ある。なお、図１２において、図１に示した符号と同一
符号は同一または相当部分を示しているものである。
０を示すものであり、図１に示した実施例１のものに対
して、リード端子６を、それぞれが半導体基板１の表面
上方に半導体基板１の一対の短辺１ｂそれぞれに近接
（この実施例１０のものにあっては中央部に配置された
複数のボンディングパッド７…７、７ａ〜７ｄの最外端
と半導体基板１の短辺１ｂとの間）し、一端に制御信号
を外部から受けるための第１の部分６３及び第２の部分
６４を有し、第１の部分６３及び第２の部分６４それぞ
れの一端に制御信号を外部から受けるためのリード部
と、このリード部の他端、つまり第１の部分６３及び第
２の部分６４それぞれの他端から一体形成され、半導体
基板１の表面上方に半導体基板１の長辺１ａに並行でか
つ、複数のボンディングパッド７…７、７ａ〜７ｄの右
側列（図示上側）と左側列（図示下側）との間（中央線
１０上）に位置する接続部６２とを有したものとし、こ
のリード端子６の接続部６２とボンディングパッド２ａ
〜２ｄとを金属細線７ａ〜７ｄによって電気的に接続し
たものであり、その他の点については実施例１と同様で
ある。なお、図１２において、図１に示した符号と同一
符号は同一または相当部分を示しているものである。
【００４６】このように構成された半導体装置にあって
も、実施例１と同様の効果を奏する他、半導体基板１の
長辺１ａに並行で中央部に位置し、ほぼ長辺と同じ長さ
の接続部６２にて複数の金属細線７ａ〜７ｄが接続され
るため、他の金属細線７…７と交差することなくこれら
金属細線７…７、７ａ〜７ｄを配置することができ、接
続が容易であるとともに、金属細線７…７、７ａ〜７ｄ
間の電気的短絡に対する裕度が高いものである。
も、実施例１と同様の効果を奏する他、半導体基板１の
長辺１ａに並行で中央部に位置し、ほぼ長辺と同じ長さ
の接続部６２にて複数の金属細線７ａ〜７ｄが接続され
るため、他の金属細線７…７と交差することなくこれら
金属細線７…７、７ａ〜７ｄを配置することができ、接
続が容易であるとともに、金属細線７…７、７ａ〜７ｄ
間の電気的短絡に対する裕度が高いものである。
【００４７】実施例１１．図１３はこの発明の実施例１
１を示すものであり、図１２に示した実施例１０のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、複数の入力バッファ回路３ａ〜
３ｄのすべての出力ノード３２を電気的に接続する金属
層からなる出力側配線層９を設けたものであり、その他
の点については実施例１０と同様である。なお、図１３
において、図１２に示した符号と同一符号は同一または
相当部分を示しているものである。
１を示すものであり、図１２に示した実施例１０のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、複数の入力バッファ回路３ａ〜
３ｄのすべての出力ノード３２を電気的に接続する金属
層からなる出力側配線層９を設けたものであり、その他
の点については実施例１０と同様である。なお、図１３
において、図１２に示した符号と同一符号は同一または
相当部分を示しているものである。
【００４８】このように構成された半導体装置にあって
も、実施例１０と同様の効果を奏する他、金属層からな
る出力側配線層９が入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続するため、入力バッ
ファ回路３ａ〜３ｄの出力ノード３２に現れる制御信号
の信号伝達達時間の遅延差を抑制し、半導体チップ１０
０が全体としてさらに高速に制御されることになるもの
である。
も、実施例１０と同様の効果を奏する他、金属層からな
る出力側配線層９が入力バッファ回路３ａ〜３ｄのすべ
ての出力ノード３２を電気的に接続するため、入力バッ
ファ回路３ａ〜３ｄの出力ノード３２に現れる制御信号
の信号伝達達時間の遅延差を抑制し、半導体チップ１０
０が全体としてさらに高速に制御されることになるもの
である。
【００４９】実施例１２．図１４はこの発明の実施例１
２を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが複数のボンディングパッ
ド７…７、７ａ〜７ｄの内の右側列に同一の制御信号を
受ける複数のボンディングパッド７ａ〜７ｄを配置した
ものに対して、この実施例１２のものは同一の制御信号
を受ける複数のボンディングパッド７ａ〜７ｄのうちの
半数のボンディングパッド７ａ及び７ｂを複数のボンデ
ィングパッド７…７、７ａ〜７ｄの内の右側列に、残り
の半数のボンディングパッド７ｃ及び７ｄを複数のボン
ディングパッド７…７、７ａ〜７ｄの内の左側列に配置
したものであり、その他の点については実施例１０と同
様である。
２を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが複数のボンディングパッ
ド７…７、７ａ〜７ｄの内の右側列に同一の制御信号を
受ける複数のボンディングパッド７ａ〜７ｄを配置した
ものに対して、この実施例１２のものは同一の制御信号
を受ける複数のボンディングパッド７ａ〜７ｄのうちの
半数のボンディングパッド７ａ及び７ｂを複数のボンデ
ィングパッド７…７、７ａ〜７ｄの内の右側列に、残り
の半数のボンディングパッド７ｃ及び７ｄを複数のボン
ディングパッド７…７、７ａ〜７ｄの内の左側列に配置
したものであり、その他の点については実施例１０と同
様である。
【００５０】つまり、複数のボンディングパッドが半導
体基板１の長辺と平行な中央線１０に沿って配置された
右側列と左側列とに配置され、右側列の所定数及び左側
列の所定数それぞれに同一の制御信号が入力されるもの
とし、右側列のボンディングパッドと左側列のボンディ
ングパッドとの間にリード端子６の接続部６２を位置さ
せ、このリード端子６の接続部６２と複数のボンディン
グパッドのうちの右側列及び左側列の所定数のボンディ
ングパッド２ａ〜２ｄとを金属細線７ａ〜７ｄにて電気
的に接続したものである。なお、図１４において、図１
２に示した符号と同一符号は同一または相当部分を示し
ているものである。
体基板１の長辺と平行な中央線１０に沿って配置された
右側列と左側列とに配置され、右側列の所定数及び左側
列の所定数それぞれに同一の制御信号が入力されるもの
とし、右側列のボンディングパッドと左側列のボンディ
ングパッドとの間にリード端子６の接続部６２を位置さ
せ、このリード端子６の接続部６２と複数のボンディン
グパッドのうちの右側列及び左側列の所定数のボンディ
ングパッド２ａ〜２ｄとを金属細線７ａ〜７ｄにて電気
的に接続したものである。なお、図１４において、図１
２に示した符号と同一符号は同一または相当部分を示し
ているものである。
【００５１】このように構成された半導体装置にあって
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては効
果的である。
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては効
果的である。
【００５２】実施例１３．図１５はこの発明の実施例１
３を示すものであり、図１４に示した実施例１２のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、右側列のボンディングパッド２
ａ及び２ｃに接続される複数の入力バッファ回路３ａ及
び３ｃのすべての出力ノード３２を電気的に接続する金
属層からなる出力側配線層９ａと、左側列のボンディン
グパッド２ｂ及び２ｄに接続される複数の入力バッファ
回路３ｂ及び３ｄのすべての出力ノード３２を電気的に
接続する金属層からなる出力側配線層９ｂとを設けたも
のであり、その他の点については実施例１２と同様であ
る。なお、図１５において、図１４に示した符号と同一
符号は同一または相当部分を示しているものである。
３を示すものであり、図１４に示した実施例１２のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、右側列のボンディングパッド２
ａ及び２ｃに接続される複数の入力バッファ回路３ａ及
び３ｃのすべての出力ノード３２を電気的に接続する金
属層からなる出力側配線層９ａと、左側列のボンディン
グパッド２ｂ及び２ｄに接続される複数の入力バッファ
回路３ｂ及び３ｄのすべての出力ノード３２を電気的に
接続する金属層からなる出力側配線層９ｂとを設けたも
のであり、その他の点については実施例１２と同様であ
る。なお、図１５において、図１４に示した符号と同一
符号は同一または相当部分を示しているものである。
【００５３】このように構成された半導体装置にあって
も、実施例１２と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側列
及び左側列のボンディングパッド２ａ〜２ｄに接続され
る入力バッファ回路３ａ〜３ｄの出力ノード３２を電気
的に接続するため、入力バッファ回路３ａ〜３ｄの出力
ノード３２に現れる制御信号の信号伝達達時間の遅延差
を抑制し、半導体チップ１００が全体としてさらに高速
に制御されることになるものである。
も、実施例１２と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側列
及び左側列のボンディングパッド２ａ〜２ｄに接続され
る入力バッファ回路３ａ〜３ｄの出力ノード３２を電気
的に接続するため、入力バッファ回路３ａ〜３ｄの出力
ノード３２に現れる制御信号の信号伝達達時間の遅延差
を抑制し、半導体チップ１００が全体としてさらに高速
に制御されることになるものである。
【００５４】実施例１４．図１６はこの発明の実施例１
４を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
長辺１ａに平行な中央線１０に沿って配置したものに対
して、この実施例１４のものは同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
短辺１ｂに平行な中央線１１に沿って配置したものであ
り、その他の点については実施例１０と同様である。
４を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
長辺１ａに平行な中央線１０に沿って配置したものに対
して、この実施例１４のものは同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
短辺１ｂに平行な中央線１１に沿って配置したものであ
り、その他の点については実施例１０と同様である。
【００５５】つまり、複数のボンディングパッド２…
２、２ｂ及び２ｃが半導体基板１の長辺１ａと平行な中
央線１０に沿って配置された右側列と左側列とに配置さ
れているものの、同一の制御信号が入力される複数のボ
ンディングパッド２ａ〜２ｄは、半導体基板１の短辺１
ｂと平行な中央線１１に沿って配置、つまり、ボンディ
ングパッド２ａは半導体基板１の一対の長辺１ａのうち
の一方側の端部に、ボンディングパッド２ｂ及び２ｃは
半導体基板１の中央部に、ボンディングパッド２ｄは半
導体基板１の一対の長辺１ａのうちの他方側の端部にそ
れぞれ配置され、右側列のボンディングパッドと左側列
のボンディングパッドとの間に位置されたリード端子６
の接続部６２と金属細線７ａ〜７ｄにて電気的に接続さ
れたものである。なお、２つのボンディングパッド２
ａ、２ｃ間には他の制御信号が入力されるボンディング
パッドが設けられても良く、また、２つのボンディング
パッド２ｂ、２ｄ間にも他の制御信号が入力されるボン
ディングパッドが設けられても良い。なお、図１６にお
いて、図１２に示した符号と同一符号は同一または相当
部分を示しているものである。
２、２ｂ及び２ｃが半導体基板１の長辺１ａと平行な中
央線１０に沿って配置された右側列と左側列とに配置さ
れているものの、同一の制御信号が入力される複数のボ
ンディングパッド２ａ〜２ｄは、半導体基板１の短辺１
ｂと平行な中央線１１に沿って配置、つまり、ボンディ
ングパッド２ａは半導体基板１の一対の長辺１ａのうち
の一方側の端部に、ボンディングパッド２ｂ及び２ｃは
半導体基板１の中央部に、ボンディングパッド２ｄは半
導体基板１の一対の長辺１ａのうちの他方側の端部にそ
れぞれ配置され、右側列のボンディングパッドと左側列
のボンディングパッドとの間に位置されたリード端子６
の接続部６２と金属細線７ａ〜７ｄにて電気的に接続さ
れたものである。なお、２つのボンディングパッド２
ａ、２ｃ間には他の制御信号が入力されるボンディング
パッドが設けられても良く、また、２つのボンディング
パッド２ｂ、２ｄ間にも他の制御信号が入力されるボン
ディングパッドが設けられても良い。なお、図１６にお
いて、図１２に示した符号と同一符号は同一または相当
部分を示しているものである。
【００５６】このように構成された半導体装置にあって
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては、
さらに、制御信号が入力される入力バッファ回路３ａ〜
３ｄを半導体基板１の短辺と平行な中央線１１に沿って
配置できるため、パターン配置が効果的に行えるもので
ある。
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては、
さらに、制御信号が入力される入力バッファ回路３ａ〜
３ｄを半導体基板１の短辺と平行な中央線１１に沿って
配置できるため、パターン配置が効果的に行えるもので
ある。
【００５７】実施例１５．図１７はこの発明の実施例１
５を示すものであり、図１６に示した実施例１４のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、中央線１０の右側（図示上側）
のボンディングパッド２ａ及び２ｃに接続される複数の
入力バッファ回路３ａ及び３ｃのすべての出力ノード３
２を電気的に接続する金属層からなる出力側配線層９ａ
と、中央線１０の左側（図示下側）のボンディングパッ
ド２ｂ及び２ｄに接続される複数の入力バッファ回路３
ｂ及び３ｄのすべての出力ノード３２を電気的に接続す
る金属層からなる出力側配線層９ｂとを設けたものであ
り、その他の点については実施例１４と同様である。な
お、図１７において、図１６に示した符号と同一符号は
同一または相当部分を示しているものである。
５を示すものであり、図１６に示した実施例１４のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、中央線１０の右側（図示上側）
のボンディングパッド２ａ及び２ｃに接続される複数の
入力バッファ回路３ａ及び３ｃのすべての出力ノード３
２を電気的に接続する金属層からなる出力側配線層９ａ
と、中央線１０の左側（図示下側）のボンディングパッ
ド２ｂ及び２ｄに接続される複数の入力バッファ回路３
ｂ及び３ｄのすべての出力ノード３２を電気的に接続す
る金属層からなる出力側配線層９ｂとを設けたものであ
り、その他の点については実施例１４と同様である。な
お、図１７において、図１６に示した符号と同一符号は
同一または相当部分を示しているものである。
【００５８】このように構成された半導体装置にあって
も、実施例１４と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側及
び左側のボンディングパッド２ａ〜２ｄに接続される入
力バッファ回路３ａ〜３ｄの出力ノード３２を電気的に
接続するため、入力バッファ回路３ａ〜３ｄの出力ノー
ド３２に現れる制御信号の信号伝達達時間の遅延差を抑
制し、半導体チップ１００が全体としてさらに高速に制
御されることになるものである。
も、実施例１４と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側及
び左側のボンディングパッド２ａ〜２ｄに接続される入
力バッファ回路３ａ〜３ｄの出力ノード３２を電気的に
接続するため、入力バッファ回路３ａ〜３ｄの出力ノー
ド３２に現れる制御信号の信号伝達達時間の遅延差を抑
制し、半導体チップ１００が全体としてさらに高速に制
御されることになるものである。
【００５９】実施例１６．図１８はこの発明の実施例１
６を示すものであり、図１６に示した実施例１４のもの
に対して、さらに、同一の制御信号を受ける複数のボン
ディングパッド２ｅ及び２ｆを半導体基板１の長辺１ａ
に平行な中央線１０に沿って配置し、それに対応した入
力バッファ回路３ｅ及び３ｆ、配線層４ｅ及び４ｆ、同
一の制御信号で制御される所望の回路等を設けたもので
あり、その他の点については実施例１０と同様である。
６を示すものであり、図１６に示した実施例１４のもの
に対して、さらに、同一の制御信号を受ける複数のボン
ディングパッド２ｅ及び２ｆを半導体基板１の長辺１ａ
に平行な中央線１０に沿って配置し、それに対応した入
力バッファ回路３ｅ及び３ｆ、配線層４ｅ及び４ｆ、同
一の制御信号で制御される所望の回路等を設けたもので
あり、その他の点については実施例１０と同様である。
【００６０】つまり、複数のボンディングパッド２…
２、２ａ〜２ｆは半導体基板１の長辺１ａと平行な中央
線１０及び半導体基板１の短辺ｂと平行な中央線１１に
沿って配置された長辺側列と短辺側列とを有し、長辺側
列の所定数（この実施例１６では２つ）及び短辺側列の
所定数（この実施例１６では４つ）のボンディングパッ
ド２ａ〜２ｆそれぞれに同一の制御信号が入力されるも
のであり、ボンディングパッド２ｅは半導体基板１の一
対の短辺１ｂのうちの一方側の端部に、ボンディングパ
ッド２ｆは半導体基板１の一対の短辺１ｂのうちの他方
側の端部にそれぞれ配置され、右側列のボンディングパ
ッドと左側列のボンディングパッドとの間に位置された
リード端子６の接続部６２と金属細線７ｅ及び７ｆにて
電気的に接続されたものである。なお、図１８におい
て、図１６に示した符号と同一符号は同一または相当部
分を示しているものである。このように構成された半導
体装置にあっても、実施例１４と同様の効果を奏するも
のである。
２、２ａ〜２ｆは半導体基板１の長辺１ａと平行な中央
線１０及び半導体基板１の短辺ｂと平行な中央線１１に
沿って配置された長辺側列と短辺側列とを有し、長辺側
列の所定数（この実施例１６では２つ）及び短辺側列の
所定数（この実施例１６では４つ）のボンディングパッ
ド２ａ〜２ｆそれぞれに同一の制御信号が入力されるも
のであり、ボンディングパッド２ｅは半導体基板１の一
対の短辺１ｂのうちの一方側の端部に、ボンディングパ
ッド２ｆは半導体基板１の一対の短辺１ｂのうちの他方
側の端部にそれぞれ配置され、右側列のボンディングパ
ッドと左側列のボンディングパッドとの間に位置された
リード端子６の接続部６２と金属細線７ｅ及び７ｆにて
電気的に接続されたものである。なお、図１８におい
て、図１６に示した符号と同一符号は同一または相当部
分を示しているものである。このように構成された半導
体装置にあっても、実施例１４と同様の効果を奏するも
のである。
【００６１】実施例１７．図１９はこの発明の実施例１
７を示すものであり、図１８に示した実施例１６のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、中央線１０の右側（図示上側）
のボンディングパッド２ａ、２ｃ、２ｅ及び２ｆに接続
される複数の入力バッファ回路３ａ、３ｃ、３ｅ及び３
ｆのすべての出力ノード３２を電気的に接続する金属層
からなる出力側配線層９ａと、中央線１０の左側（図示
下側）のボンディングパッド２ｂ及び２ｄに接続される
複数の入力バッファ回路３ｂ及び３ｄのすべての出力ノ
ード３２を電気的に接続する金属層からなる出力側配線
層９ｂとを設けたものであり、その他の点については実
施例１６と同様である。なお、図１９において、図１７
に示した符号と同一符号は同一または相当部分を示して
いるものである。
７を示すものであり、図１８に示した実施例１６のもの
に対して、さらに、半導体基板１の表面上の絶縁層（図
示せず）上に形成され、中央線１０の右側（図示上側）
のボンディングパッド２ａ、２ｃ、２ｅ及び２ｆに接続
される複数の入力バッファ回路３ａ、３ｃ、３ｅ及び３
ｆのすべての出力ノード３２を電気的に接続する金属層
からなる出力側配線層９ａと、中央線１０の左側（図示
下側）のボンディングパッド２ｂ及び２ｄに接続される
複数の入力バッファ回路３ｂ及び３ｄのすべての出力ノ
ード３２を電気的に接続する金属層からなる出力側配線
層９ｂとを設けたものであり、その他の点については実
施例１６と同様である。なお、図１９において、図１７
に示した符号と同一符号は同一または相当部分を示して
いるものである。
【００６２】このように構成された半導体装置にあって
も、実施例１６と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側及
び左側のボンディングパッド２ａ〜２ｆに接続される入
力バッファ回路３ａ〜３ｆの出力ノード３２を電気的に
接続するため、入力バッファ回路３ａ〜３ｆの出力ノー
ド３２に現れる制御信号の信号伝達達時間の遅延差を抑
制し、半導体チップ１００が全体としてさらに高速に制
御されることになるものである。
も、実施例１６と同様の効果を奏する他、金属層からな
る出力側配線層９ａおよび９ｂそれぞれによって右側及
び左側のボンディングパッド２ａ〜２ｆに接続される入
力バッファ回路３ａ〜３ｆの出力ノード３２を電気的に
接続するため、入力バッファ回路３ａ〜３ｆの出力ノー
ド３２に現れる制御信号の信号伝達達時間の遅延差を抑
制し、半導体チップ１００が全体としてさらに高速に制
御されることになるものである。
【００６３】実施例１８．図２０はこの発明の実施例１
８を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
長辺１ａに平行な中央線１０に沿って配置したものに対
して、この実施例２０のものは同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
４隅それぞれに配置したものであり、その他の点につい
ては実施例１０と同様である。
８を示すものであり、図１２に示した実施例１０のもの
に対して、実施例１０のものが同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
長辺１ａに平行な中央線１０に沿って配置したものに対
して、この実施例２０のものは同一の制御信号を受ける
複数のボンディングパッド２ａ〜２ｄを半導体基板１の
４隅それぞれに配置したものであり、その他の点につい
ては実施例１０と同様である。
【００６４】つまり、ボンディングパッド２ａは半導体
基板１の図示左上隅に、ボンディングパッド２ｂは半導
体基板１の図示左下隅に、ボンディングパッド２ｃは半
導体基板１の図示右上隅に、ボンディングパッド２ｄは
半導体基板１の図示右下隅にそれぞれ配置され、ボンデ
ィングパッド２ａ〜２ｄそれぞれは、リード端子６のリ
ード部の第１及び第２の部分６３及び６４と接続部６２
の一番接続しやすい部分にて金属細線７ａ〜７ｄにより
電気的に接続されたものである。なお、図２０におい
て、図１２に示した符号と同一符号は同一または相当部
分を示しているものである。
基板１の図示左上隅に、ボンディングパッド２ｂは半導
体基板１の図示左下隅に、ボンディングパッド２ｃは半
導体基板１の図示右上隅に、ボンディングパッド２ｄは
半導体基板１の図示右下隅にそれぞれ配置され、ボンデ
ィングパッド２ａ〜２ｄそれぞれは、リード端子６のリ
ード部の第１及び第２の部分６３及び６４と接続部６２
の一番接続しやすい部分にて金属細線７ａ〜７ｄにより
電気的に接続されたものである。なお、図２０におい
て、図１２に示した符号と同一符号は同一または相当部
分を示しているものである。
【００６５】このように構成された半導体装置にあって
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては効
果的である。
も、実施例１０と同様の効果を奏する他、例えば、ＤＲ
ＡＭ及びシンクロナスＤＲＡＭにおいて、メモリセルア
レイを半導体基板１を上下左右に４分割してそれぞれに
配置し、４分割された各位置に配置された４つのメモリ
セルアレイを同じ制御信号で制御するものに対しては効
果的である。
【００６６】実施例１９．図２１はこの発明の実施例１
９を示すものであり、この実施例１９では実施例１から
実施例１８が半導体基板1 の中央線10沿ってボンディン
グパッド2,2a,2b,2c,2d が配置され、LOC(Lead On Chi
p) 構造を採用していたのに対し、半導体基板1 の周辺
にボンディングパッド2,2a,2b,2c,2d が配置され、LOC
(Lead On Chip) 構造を採用していない点で大きく異な
る。そして、この実施例１９ではボンディングパッド2a
および2bが同一のリード端子6aにそれぞれ金属細線7aお
よび7bに接続されて同一の制御信号を受け、このボンデ
ィングパッド2aおよび2bのそれぞれに対応して配置され
た入力バッファ回路3aおよび3bがそれぞれ金属配線4aお
よび4bによって対応するボンディングパッド2aおよび2b
に接続されている。
９を示すものであり、この実施例１９では実施例１から
実施例１８が半導体基板1 の中央線10沿ってボンディン
グパッド2,2a,2b,2c,2d が配置され、LOC(Lead On Chi
p) 構造を採用していたのに対し、半導体基板1 の周辺
にボンディングパッド2,2a,2b,2c,2d が配置され、LOC
(Lead On Chip) 構造を採用していない点で大きく異な
る。そして、この実施例１９ではボンディングパッド2a
および2bが同一のリード端子6aにそれぞれ金属細線7aお
よび7bに接続されて同一の制御信号を受け、このボンデ
ィングパッド2aおよび2bのそれぞれに対応して配置され
た入力バッファ回路3aおよび3bがそれぞれ金属配線4aお
よび4bによって対応するボンディングパッド2aおよび2b
に接続されている。
【００６７】また、ボンディングパッド2cおよび2dは同
一のクロック信号CLK を受けるリード端子6bおよび6cに
それぞれ金属細線7cおよび7dによって接続され、このボ
ンディングパッド2cおよび2dのそれぞれに対応して配置
された入力バッファ回路3cおよび3dがそれぞれ金属配線
4cおよび4dによって対応するボンディングパッド2cおよ
び2dに接続され、さらに出力側配線9 に共通に接続され
ている。このように構成された半導体装置にあっても、
実施例１および実施例２と同様の効果を奏する。
一のクロック信号CLK を受けるリード端子6bおよび6cに
それぞれ金属細線7cおよび7dによって接続され、このボ
ンディングパッド2cおよび2dのそれぞれに対応して配置
された入力バッファ回路3cおよび3dがそれぞれ金属配線
4cおよび4dによって対応するボンディングパッド2cおよ
び2dに接続され、さらに出力側配線9 に共通に接続され
ている。このように構成された半導体装置にあっても、
実施例１および実施例２と同様の効果を奏する。
【００６８】実施例２０．図２２はこの発明の実施例２
０を示すものであり、この実施例２０では実施例１から
実施例１８が１つのチップ100 における複数のボンディ
ングパッド2a,2bに同一の制御信号を与えていたのに対
し、１つのパッケージに複数のチップ100a,100b,100c,1
00d が収められたマルチチップモジュール内のチップ10
0a,100b,100c,100d のそれぞれにおけるボンディングパ
ッド2a,2b,2c,2d に同一の制御信号を与えている点で異
なる。そして、この実施例２０では半導体チップ100a,1
00b,100c,100d のそれぞれに設けられたボンディングパ
ッド2a,2b,2c,2d が同一のリード端子6 にそれぞれ金属
細線7a,7b,7c,7d により接続されて同一の制御信号を受
け、このボンディングパッド2a,2b,2c,2d のそれぞれに
対応して配置された入力バッファ回路3a,3b,3c,3d がそ
れぞれ金属配線4a,4b,4c,4d によって対応するボンディ
ングパッド2a,2b,2c,2d に接続されている。また、入力
バッファ回路3a,3b,3c,3d は半導体チップ100a,100b,10
0c,100d に渡ってこれらのチップ上に設けられる金属配
線91を有する出力側配線に接続されている。
０を示すものであり、この実施例２０では実施例１から
実施例１８が１つのチップ100 における複数のボンディ
ングパッド2a,2bに同一の制御信号を与えていたのに対
し、１つのパッケージに複数のチップ100a,100b,100c,1
00d が収められたマルチチップモジュール内のチップ10
0a,100b,100c,100d のそれぞれにおけるボンディングパ
ッド2a,2b,2c,2d に同一の制御信号を与えている点で異
なる。そして、この実施例２０では半導体チップ100a,1
00b,100c,100d のそれぞれに設けられたボンディングパ
ッド2a,2b,2c,2d が同一のリード端子6 にそれぞれ金属
細線7a,7b,7c,7d により接続されて同一の制御信号を受
け、このボンディングパッド2a,2b,2c,2d のそれぞれに
対応して配置された入力バッファ回路3a,3b,3c,3d がそ
れぞれ金属配線4a,4b,4c,4d によって対応するボンディ
ングパッド2a,2b,2c,2d に接続されている。また、入力
バッファ回路3a,3b,3c,3d は半導体チップ100a,100b,10
0c,100d に渡ってこれらのチップ上に設けられる金属配
線91を有する出力側配線に接続されている。
【００６９】このように構成された半導体装置にあって
も、ボンディングパッド2a,2b,2c,2d とリード端子6 と
の間を金属細線7a,7b,7c,7d で接続しているので、ボン
ディングパッド2a,2b,2c,2d に現れる制御信号の間には
ほとんど信号伝達時間の遅延差がない。また、制御信号
を受けるボンディングパッド2a,2b,2c,2d を各半導体チ
ップ100a,100b,100c,100d に設けているので各半導体チ
ップ100a,100b,100c,100d におけるボンディングパッド
2a,2b,2c,2d と入力バッファ回路3a,3b,3c,3dとの間の
配線4a,4b,4c,4d を短くでき、これによって制御信号の
遅延差が極力抑えられる。
も、ボンディングパッド2a,2b,2c,2d とリード端子6 と
の間を金属細線7a,7b,7c,7d で接続しているので、ボン
ディングパッド2a,2b,2c,2d に現れる制御信号の間には
ほとんど信号伝達時間の遅延差がない。また、制御信号
を受けるボンディングパッド2a,2b,2c,2d を各半導体チ
ップ100a,100b,100c,100d に設けているので各半導体チ
ップ100a,100b,100c,100d におけるボンディングパッド
2a,2b,2c,2d と入力バッファ回路3a,3b,3c,3dとの間の
配線4a,4b,4c,4d を短くでき、これによって制御信号の
遅延差が極力抑えられる。
【００７０】また、金属配線91により入力バッファ回路
3a,3b,3c,3d の出力ノードを互いに電気的に接続してい
るため、入力バッファ回路3a,3b,3c,3d の出力ノードに
現れる制御信号の信号伝達時間の遅延差が抑制される。
3a,3b,3c,3d の出力ノードを互いに電気的に接続してい
るため、入力バッファ回路3a,3b,3c,3d の出力ノードに
現れる制御信号の信号伝達時間の遅延差が抑制される。
【００７１】
【発明の効果】この発明に従えば、それぞれに同一の制
御信号が入力される複数のボンディングパッドと、これ
ら複数のボンディングパッドに対応して設けられる複数
の入力バッファ回路と、それぞれが対応した入力バッフ
ァ回路の入力ノードと対応したボンディングパッドとを
電気的に接続する複数の配線層とを半導体チップを設
け、上記制御信号を受けるリード端子を複数のボンディ
ングパッドに対して設けるとともに、対応したボンディ
ングパッドとリード端子とをそれぞれ電気的に金属細線
にて接続したものとしたので、それぞれに同一の制御信
号が入力される複数のボンディングパッドがそれぞれ対
応した入力バッファ回路と近接して配置でき、かつ、各
ボンディングパッドまでの制御信号の遅延差が極力抑え
られ、その結果、同一の制御信号にて制御される半導体
チップ内の所望の回路は遅延差がほとんどない状態で制
御されることができ、高速化された半導体装置が得られ
るという効果を有するものである。
御信号が入力される複数のボンディングパッドと、これ
ら複数のボンディングパッドに対応して設けられる複数
の入力バッファ回路と、それぞれが対応した入力バッフ
ァ回路の入力ノードと対応したボンディングパッドとを
電気的に接続する複数の配線層とを半導体チップを設
け、上記制御信号を受けるリード端子を複数のボンディ
ングパッドに対して設けるとともに、対応したボンディ
ングパッドとリード端子とをそれぞれ電気的に金属細線
にて接続したものとしたので、それぞれに同一の制御信
号が入力される複数のボンディングパッドがそれぞれ対
応した入力バッファ回路と近接して配置でき、かつ、各
ボンディングパッドまでの制御信号の遅延差が極力抑え
られ、その結果、同一の制御信号にて制御される半導体
チップ内の所望の回路は遅延差がほとんどない状態で制
御されることができ、高速化された半導体装置が得られ
るという効果を有するものである。
【００７２】第１の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドと、これら複数のボンディングパッドに対応して設
けられる複数の入力バッファ回路と、それぞれが対応し
た入力バッファ回路の入力ノードと対応したボンディン
グパッドとを電気的に接続する複数の配線層と、複数の
入力バッファ回路の出力ノードを電気的に接続する金属
層からなる出力側配線層とを半導体チップを設け、上記
制御信号を受けるリード端子を複数のボンディングパッ
ドに対して設けるとともに、対応したボンディングパッ
ドとリード端子とをそれぞれ電気的に金属細線にて接続
したものとしたので、それぞれに同一の制御信号が入力
される複数のボンディングパッドがそれぞれ対応した入
力バッファ回路と近接して配置でき、かつ、各ボンディ
ングパッドまでの制御信号の遅延差が極力抑えられ、し
かも、金属層からなる出力側配線層が、各入力バッファ
回路の出力ノードからの出力の遅延差を極力抑えること
ができるため、同一の制御信号にて制御される半導体チ
ップ内の所望の回路は遅延差がほとんどない状態で制御
されることができ、高速化された半導体装置が得られる
という効果を有するものである。
れに同一の制御信号が入力される複数のボンディングパ
ッドと、これら複数のボンディングパッドに対応して設
けられる複数の入力バッファ回路と、それぞれが対応し
た入力バッファ回路の入力ノードと対応したボンディン
グパッドとを電気的に接続する複数の配線層と、複数の
入力バッファ回路の出力ノードを電気的に接続する金属
層からなる出力側配線層とを半導体チップを設け、上記
制御信号を受けるリード端子を複数のボンディングパッ
ドに対して設けるとともに、対応したボンディングパッ
ドとリード端子とをそれぞれ電気的に金属細線にて接続
したものとしたので、それぞれに同一の制御信号が入力
される複数のボンディングパッドがそれぞれ対応した入
力バッファ回路と近接して配置でき、かつ、各ボンディ
ングパッドまでの制御信号の遅延差が極力抑えられ、し
かも、金属層からなる出力側配線層が、各入力バッファ
回路の出力ノードからの出力の遅延差を極力抑えること
ができるため、同一の制御信号にて制御される半導体チ
ップ内の所望の回路は遅延差がほとんどない状態で制御
されることができ、高速化された半導体装置が得られる
という効果を有するものである。
【００７３】第２の観点に従う発明においては、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドと、これら複数のボンディングパッドに対応して設
けられる複数の入力バッファ回路と、それぞれが対応し
た入力バッファ回路の入力ノードと対応したボンディン
グパッドとを電気的に接続する複数の配線層とを半導体
チップを設け、上記制御信号を受けるリード端子を複数
のボンディングパッドに対して設け、かつ、一端に制御
信号を外部から受けるためのリード部と、このリード部
の他端から一体形成され、半導体基板の長辺に並行な接
続部とを有するものとし、対応したボンディングパッド
とリード端子とをそれぞれ電気的に金属細線にて接続し
たものとしたので、それぞれに同一の制御信号が入力さ
れる複数のボンディングパッドがそれぞれ対応した入力
バッファ回路と近接して配置でき、かつ、各ボンディン
グパッドまでの制御信号の遅延差が極力抑えられ、同一
の制御信号にて制御される半導体チップ内の所望の回路
は遅延差がほとんどない状態で制御されることができ、
高速化された半導体装置が得られるとともに、リード端
子のリード部及び接続部がボンディングパッドとの接続
するための金属細線を裕度高く配置できる半導体装置が
得られるという効果を有するものである。
れに同一の制御信号が入力される複数のボンディングパ
ッドと、これら複数のボンディングパッドに対応して設
けられる複数の入力バッファ回路と、それぞれが対応し
た入力バッファ回路の入力ノードと対応したボンディン
グパッドとを電気的に接続する複数の配線層とを半導体
チップを設け、上記制御信号を受けるリード端子を複数
のボンディングパッドに対して設け、かつ、一端に制御
信号を外部から受けるためのリード部と、このリード部
の他端から一体形成され、半導体基板の長辺に並行な接
続部とを有するものとし、対応したボンディングパッド
とリード端子とをそれぞれ電気的に金属細線にて接続し
たものとしたので、それぞれに同一の制御信号が入力さ
れる複数のボンディングパッドがそれぞれ対応した入力
バッファ回路と近接して配置でき、かつ、各ボンディン
グパッドまでの制御信号の遅延差が極力抑えられ、同一
の制御信号にて制御される半導体チップ内の所望の回路
は遅延差がほとんどない状態で制御されることができ、
高速化された半導体装置が得られるとともに、リード端
子のリード部及び接続部がボンディングパッドとの接続
するための金属細線を裕度高く配置できる半導体装置が
得られるという効果を有するものである。
【００７４】第３の観点に従う発明においては、半導体
基板の長辺と平行な中央線に沿って配置された右側列と
左側列とを有し、右側列の所定数及び左側列の所定数そ
れぞれに同一の制御信号が入力される複数のボンディン
グパッドと、これら複数のボンディングパッドのうちの
右側列及び左側列の所定数のボンディングパッドに対応
して設けられる複数の入力バッファ回路と、それぞれが
対応した入力バッファ回路の入力ノードと対応したボン
ディングパッドとを電気的に接続する複数の配線層とを
有した半導体チップを設け、上記制御信号を受けるリー
ド端子を複数のボンディングパッドのうちの右側列及び
左側列の所定数のボンディングパッドに対して設け、一
端に制御信号を外部から受けるためのリード部と、この
リード部の他端から一体形成され、半導体基板の長辺に
並行でかつ、複数のボンディングパッドの右側列と左側
列との間に位置する接続部とを有するものとし、対応し
たボンディングパッドとリード端子とをそれぞれ電気的
に金属細線にて接続したものとしたので、それぞれに同
一の制御信号が入力される右側列及び左側列の所定数の
ボンディングパッドがそれぞれ対応した入力バッファ回
路と近接して配置でき、かつ、各ボンディングパッドま
での制御信号の遅延差が極力抑えられ、同一の制御信号
にて制御される半導体チップ内の所望の回路は遅延差が
ほとんどない状態で制御されることができ、高速化され
た半導体装置が得られるとともに、リード端子のリード
部及び接続部がボンディングパッドとの接続するための
金属細線を裕度高く配置できる半導体装置が得られると
いう効果を有するものである。
基板の長辺と平行な中央線に沿って配置された右側列と
左側列とを有し、右側列の所定数及び左側列の所定数そ
れぞれに同一の制御信号が入力される複数のボンディン
グパッドと、これら複数のボンディングパッドのうちの
右側列及び左側列の所定数のボンディングパッドに対応
して設けられる複数の入力バッファ回路と、それぞれが
対応した入力バッファ回路の入力ノードと対応したボン
ディングパッドとを電気的に接続する複数の配線層とを
有した半導体チップを設け、上記制御信号を受けるリー
ド端子を複数のボンディングパッドのうちの右側列及び
左側列の所定数のボンディングパッドに対して設け、一
端に制御信号を外部から受けるためのリード部と、この
リード部の他端から一体形成され、半導体基板の長辺に
並行でかつ、複数のボンディングパッドの右側列と左側
列との間に位置する接続部とを有するものとし、対応し
たボンディングパッドとリード端子とをそれぞれ電気的
に金属細線にて接続したものとしたので、それぞれに同
一の制御信号が入力される右側列及び左側列の所定数の
ボンディングパッドがそれぞれ対応した入力バッファ回
路と近接して配置でき、かつ、各ボンディングパッドま
での制御信号の遅延差が極力抑えられ、同一の制御信号
にて制御される半導体チップ内の所望の回路は遅延差が
ほとんどない状態で制御されることができ、高速化され
た半導体装置が得られるとともに、リード端子のリード
部及び接続部がボンディングパッドとの接続するための
金属細線を裕度高く配置できる半導体装置が得られると
いう効果を有するものである。
【００７５】第４の観点に従う発明においては、半導体
基板の短辺と平行な中央線に沿って配置され、それぞれ
に同一の制御信号が入力される複数のボンディングパッ
ドと、これら複数のボンディングパッドに対応して設け
られる複数の入力バッファ回路と、それぞれが対応した
入力バッファ回路の入力ノードと対応したボンディング
パッドとを電気的に接続する金属層からなる複数の配線
層とを有した半導体チップを設け、上記制御信号を受け
るリード端子を複数のボンディングパッドに対して設け
るとともに、対応したボンディングパッドとリード端子
とをそれぞれ電気的に金属細線にて接続したものとした
ので、それぞれに同一の制御信号が入力される複数のボ
ンディングパッドがそれぞれ対応した入力バッファ回路
と近接して配置でき、かつ、各ボンディングパッドまで
の制御信号の遅延差が極力抑えられ、その結果、同一の
制御信号にて制御される半導体チップ内の所望の回路は
遅延差がほとんどない状態で制御されることができ、高
速化された半導体装置が得られるという効果を有するも
のである。
基板の短辺と平行な中央線に沿って配置され、それぞれ
に同一の制御信号が入力される複数のボンディングパッ
ドと、これら複数のボンディングパッドに対応して設け
られる複数の入力バッファ回路と、それぞれが対応した
入力バッファ回路の入力ノードと対応したボンディング
パッドとを電気的に接続する金属層からなる複数の配線
層とを有した半導体チップを設け、上記制御信号を受け
るリード端子を複数のボンディングパッドに対して設け
るとともに、対応したボンディングパッドとリード端子
とをそれぞれ電気的に金属細線にて接続したものとした
ので、それぞれに同一の制御信号が入力される複数のボ
ンディングパッドがそれぞれ対応した入力バッファ回路
と近接して配置でき、かつ、各ボンディングパッドまで
の制御信号の遅延差が極力抑えられ、その結果、同一の
制御信号にて制御される半導体チップ内の所望の回路は
遅延差がほとんどない状態で制御されることができ、高
速化された半導体装置が得られるという効果を有するも
のである。
【００７６】第５の観点に従う発明においては、半導体
基板の４隅それぞれに配置され、それぞれに同一の制御
信号が入力される複数のボンディングパッドと、これら
複数のボンディングパッドに対応して設けられる複数の
入力バッファ回路と、それぞれが対応した入力バッファ
回路の入力ノードと対応したボンディングパッドとを電
気的に接続する金属層からなる複数の配線層とを有した
半導体チップを設け、上記制御信号を受けるリード端子
を複数のボンディングパッドに対して設け、それぞれが
半導体基板の一対の短辺に近接する第１の部分及び第２
の部分を有するリード部と、このリード部と一体形成さ
れ、第１及び第２の部分の他端間に位置に位置する接続
部とを有するものとし、対応したボンディングパッドと
リード端子とをそれぞれ電気的に金属細線にて接続した
ものとしたので、それぞれに同一の制御信号が入力され
る複数のボンディングパッドがそれぞれ対応した入力バ
ッファ回路と近接して配置でき、かつ、各ボンディング
パッドまでの制御信号の遅延差が極力抑えられ、同一の
制御信号にて制御される半導体チップ内の所望の回路は
遅延差がほとんどない状態で制御されることができ、高
速化された半導体装置が得られるとともに、リード端子
のリード部及び接続部がボンディングパッドとの接続す
るための金属細線を裕度高く配置できる半導体装置が得
られるという効果を有するものである。
基板の４隅それぞれに配置され、それぞれに同一の制御
信号が入力される複数のボンディングパッドと、これら
複数のボンディングパッドに対応して設けられる複数の
入力バッファ回路と、それぞれが対応した入力バッファ
回路の入力ノードと対応したボンディングパッドとを電
気的に接続する金属層からなる複数の配線層とを有した
半導体チップを設け、上記制御信号を受けるリード端子
を複数のボンディングパッドに対して設け、それぞれが
半導体基板の一対の短辺に近接する第１の部分及び第２
の部分を有するリード部と、このリード部と一体形成さ
れ、第１及び第２の部分の他端間に位置に位置する接続
部とを有するものとし、対応したボンディングパッドと
リード端子とをそれぞれ電気的に金属細線にて接続した
ものとしたので、それぞれに同一の制御信号が入力され
る複数のボンディングパッドがそれぞれ対応した入力バ
ッファ回路と近接して配置でき、かつ、各ボンディング
パッドまでの制御信号の遅延差が極力抑えられ、同一の
制御信号にて制御される半導体チップ内の所望の回路は
遅延差がほとんどない状態で制御されることができ、高
速化された半導体装置が得られるとともに、リード端子
のリード部及び接続部がボンディングパッドとの接続す
るための金属細線を裕度高く配置できる半導体装置が得
られるという効果を有するものである。
【００７７】第６の観点に従う発明においては、同一の
制御信号が入力され、それぞれ第１および第２の半導体
基板上に形成される第１および第２のボンディングパッ
ドと、それぞれが第１および第２のボンディングパッド
に対応して設けられる第１および第２の入力バッファ回
路と、第１の入力バッファ回路の入力ノードと第１のボ
ンディングパッドとを電気的に接続する第１の配線およ
び第２の入力バッファ回路の入力ノードと第２のボンデ
ィングパッドとを電気的に接続する第２の配線とをそれ
ぞれ第１の半導体チップおよび第２の半導体チップに設
け、制御信号を受けるリード端子を第１および第２のボ
ンディングパッドに対して設けるとともに、第１のボン
ディングパッドとリード端子とを第１の金属細線により
電気的に接続し、第２のボンディングパッドとリード端
子とを第２の金属細線により電気的に接続したので、そ
れぞれに同一の制御信号が入力される第１および第２の
ボンディングパッドがそれぞれ第１および第２の入力バ
ッファ回路と近接して配置でき、かつ、第１および第２
のボンディングパッドまでの制御信号の遅延差が極力抑
えられ、その結果、同一の制御信号で制御される第１お
よび第２の半導体チップを遅延差がほとんどない状態で
制御することが可能となり、高速化された半導体装置を
得ることができるという効果がある。
制御信号が入力され、それぞれ第１および第２の半導体
基板上に形成される第１および第２のボンディングパッ
ドと、それぞれが第１および第２のボンディングパッド
に対応して設けられる第１および第２の入力バッファ回
路と、第１の入力バッファ回路の入力ノードと第１のボ
ンディングパッドとを電気的に接続する第１の配線およ
び第２の入力バッファ回路の入力ノードと第２のボンデ
ィングパッドとを電気的に接続する第２の配線とをそれ
ぞれ第１の半導体チップおよび第２の半導体チップに設
け、制御信号を受けるリード端子を第１および第２のボ
ンディングパッドに対して設けるとともに、第１のボン
ディングパッドとリード端子とを第１の金属細線により
電気的に接続し、第２のボンディングパッドとリード端
子とを第２の金属細線により電気的に接続したので、そ
れぞれに同一の制御信号が入力される第１および第２の
ボンディングパッドがそれぞれ第１および第２の入力バ
ッファ回路と近接して配置でき、かつ、第１および第２
のボンディングパッドまでの制御信号の遅延差が極力抑
えられ、その結果、同一の制御信号で制御される第１お
よび第２の半導体チップを遅延差がほとんどない状態で
制御することが可能となり、高速化された半導体装置を
得ることができるという効果がある。
【図１】 この発明の実施例１を示す概略平面図。
【図２】 この発明の実施例１における入力バッファ回
路３ａ〜３ｄを示す回路図。
路３ａ〜３ｄを示す回路図。
【図３】 この発明の実施例１における制御信号を示す
波形図。
波形図。
【図４】 この発明の実施例２を示す概略平面図。
【図５】 この発明の実施例３を示す概略平面図。
【図６】 この発明の実施例４を示す概略平面図。
【図７】 この発明の実施例５を示す概略平面図。
【図８】 この発明の実施例６を示す概略平面図。
【図９】 この発明の実施例７を示す概略平面図。
【図１０】 この発明の実施例８を示す概略平面図。
【図１１】 この発明の実施例９を示す概略平面図。
【図１２】 この発明の実施例１０を示す概略平面図。
【図１３】 この発明の実施例１１を示す概略平面図。
【図１４】 この発明の実施例１２を示す概略平面図。
【図１５】 この発明の実施例１３を示す概略平面図。
【図１６】 この発明の実施例１４を示す概略平面図。
【図１７】 この発明の実施例１５を示す概略平面図。
【図１８】 この発明の実施例１６を示す概略平面図。
【図１９】 この発明の実施例１７を示す概略平面図。
【図２０】 この発明の実施例１８を示す概略平面図。
【図２１】 この発明の実施例１９を示す概略平面図。
【図２２】 この発明の実施例２０を示す概略平面図。
１００ 半導体チップ、１ 半導体基板、２、２ａ〜２
ｆ ボンディングパッド、３ａ〜３ｆ 入力バッファ回
路、４ａ〜４ｆ 入力側配線層、５、６、６ａ、６ｂ
リード端子、６１ リード部、６２ 接続部分、６３
第１の部分、６４ 第２の部分、７、７ａ〜７ｆ 金属
細線、９、９ａ、９ｂ 出力側配線層。
ｆ ボンディングパッド、３ａ〜３ｆ 入力バッファ回
路、４ａ〜４ｆ 入力側配線層、５、６、６ａ、６ｂ
リード端子、６１ リード部、６２ 接続部分、６３
第１の部分、６４ 第２の部分、７、７ａ〜７ｆ 金属
細線、９、９ａ、９ｂ 出力側配線層。
Claims (17)
- 【請求項１】 半導体基板の表面上の絶縁層上に形成さ
れ、それぞれに同一の制御信号が入力される複数のボン
ディングパッドと、これら複数のボンディングパッドに
対応して設けられるとともに上記半導体基板の表面に形
成され、上記制御信号を入力ノードに受けて上記制御信
号に基づいた信号を出力ノードに出力する複数の入力バ
ッファ回路と、これら複数の入力バッファ回路に対応し
て設けられるとともに上記半導体基板の表面上の絶縁層
上に形成され、それぞれが対応した入力バッファ回路の
入力ノードと対応したボンディングパッドとを電気的に
接続する複数の入力側配線層と、上記半導体基板の表面
上の絶縁層上に形成され、上記複数の入力バッファ回路
の出力ノードを電気的に接続する金属層からなる出力側
配線層を有した半導体チップ、 上記複数のボンディングパッドに対して設けられ、上記
制御信号を受けるリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項２】 半導体基板の表面上の絶縁層上に形成さ
れ、それぞれが同一の制御信号が入力されるボンディン
グパッドを複数有する複数のボンディングパッドグルー
プと、これら複数のボンディングパッドグループに対応
して設けられるとともに上記半導体基板の表面に形成さ
れ、上記制御信号を入力ノードに受けて上記制御信号に
基づいた信号を出力ノードに出力する複数の入力バッフ
ァ回路と、上記複数のボンディングパッドグループに対
応して設けられるとともに上記半導体基板の表面上の絶
縁層上に形成され、それぞれが対応したボンディングパ
ッドグループの複数のボンディングパッドと対応した入
力バッファ回路の入力ノードとを電気的に接続する金属
層からなる複数の配線層とを有した半導体チップ、 上記複数のボンディングパッドに対して設けられ、上記
制御信号を受けるリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項３】 半導体基板の表面上の絶縁層上に形成さ
れ、それぞれが同一の制御信号が入力されるボンディン
グパッドを複数有する複数のボンディングパッドグルー
プと、これら複数のボンディングパッドグループの複数
のボンディングパッドそれぞれに対応して設けられると
ともに上記半導体基板の表面に形成され、上記制御信号
を入力ノードに受けて上記制御信号に基づいた信号を出
力ノードに出力する複数の入力バッファ回路と、これら
複数の入力バッファ回路に対応して設けられるとともに
上記半導体基板の表面上の絶縁層上に形成され、それぞ
れが対応した入力バッファ回路の入力ノードと対応した
ボンディングパッドとを電気的に接続する金属層からな
る複数の配線層と、上記半導体基板の表面上の絶縁層上
に形成され、上記複数の入力バッファ回路の出力ノード
を電気的に接続する金属層からなる出力側配線層とを有
した半導体チップ、 上記複数のボンディングパッドグループに対応して設け
られ、それぞれが上記制御信号を受ける複数のリード端
子、 上記複数のボンディングパッドグループに対応して設け
られ、それぞれが対応したボンディングパッドグループ
の対応したボンディングパッドと対応したリード端子と
を電気的に接続する複数の金属細線を有した金属細線グ
ループを備えた半導体装置。 - 【請求項４】 長辺と短辺とを有する長方形状の半導体
基板と、この半導体基板の表面上の絶縁層上に形成さ
れ、それぞれに同一の制御信号が入力される複数のボン
ディングパッドと、これら複数のボンディングパッドに
対応して設けられるとともに上記半導体基板の表面に形
成され、上記制御信号を入力ノードに受けて上記制御信
号に基づいた信号を出力ノードに出力する複数の入力バ
ッファ回路と、これら複数の入力バッファ回路に対応し
て設けられるとともに上記半導体基板の表面上の絶縁層
上に形成され、それぞれが対応した入力バッファ回路の
入力ノードと対応したボンディングパッドとを電気的に
接続する金属層からなる複数の配線層と、上記半導体基
板の表面上の絶縁層上に形成され、上記複数の入力バッ
ファ回路の出力ノードを電気的に接続する金属層からな
る出力側配線層とを有した半導体チップを備え、上記複
数のボンディングパッドは、上記半導体基板の長辺に平
行な中央線に沿って配置されかつ少なくとも２つの上記
ボンディングパッド間には他の制御信号が入力される別
ボンディングパッドが設けられ、 上記複数のボンディングパッドに対して設けられ、一端
に上記制御信号を外部から受けるためのリード部と、こ
のリード部の他端から一体形成され、上記半導体基板の
長辺に並行な接続部とを有するリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項５】 半導体基板の表面上の絶縁層上に形成さ
れ、それぞれが同一の制御信号が入力されるボンディン
グパッドを複数有する複数のボンディングパッドグルー
プと、これら複数のボンディングパッドグループに対応
して設けられるとともに上記半導体基板の表面に形成さ
れ、上記制御信号を入力ノードに受けて上記制御信号に
基づいた信号を出力ノードに出力する複数の入力バッフ
ァ回路と、上記複数のボンディングパッドグループに対
応して設けられるとともに上記半導体基板の表面上の絶
縁層上に形成され、それぞれが対応したボンディングパ
ッドグループの複数のボンディングパッドと対応した入
力バッファ回路の入力ノードとを電気的に接続する金属
層からなる複数の配線層とを有した半導体チップ、 上記複数のボンディングパッドグループの複数のボンデ
ィングパッドに対して設けられ、一端に上記制御信号を
外部から受けるためのリード部と、このリード部の他端
から一体形成され、上記半導体基板の長辺に並行な接続
部とを有するリード端子、 上記複数のボンディングパッドグループの複数のボンデ
ィングパッドそれぞれに対応して設けられ、それぞれが
対応したボンディングパッドと上記リード端子とを電気
的に接続する複数の金属細線を備えた半導体装置。 - 【請求項６】 長辺と短辺とを有する長方形状の半導体
基板と、この半導体基板の表面上の絶縁層上に形成さ
れ、上記半導体基板の長辺と平行な中央線に沿って配置
された右側列と左側列とを有し、右側列の所定数及び左
側列の所定数それぞれに同一の制御信号が入力される複
数のボンディングパッドと、これら複数のボンディング
パッドのうちの右側列及び左側列の所定数のボンディン
グパッドに対応して設けられるとともに上記半導体基板
の表面に形成され、上記制御信号を入力ノードに受けて
上記制御信号に基づいた信号を出力ノードに出力する複
数の入力バッファ回路と、これら複数の入力バッファ回
路に対応して設けられるとともに上記半導体基板の表面
上の絶縁層上に形成され、それぞれが対応した入力バッ
ファ回路の入力ノードと対応したボンディングパッドと
を電気的に接続する複数の配線層とを有した半導体チッ
プ、 上記複数のボンディングパッドのうちの右側列及び左側
列の所定数のボンディングパッドに対して設けられ、一
端に上記制御信号を外部から受けるためのリード部と、
このリード部の他端から一体形成され、上記半導体基板
の長辺に並行でかつ、上記複数のボンディングパッドの
右側列と左側列との間に位置する接続部とを有するリー
ド端子、 上記複数のボンディングパッドのうちの右側列及び左側
列の所定数のボンディングパッドそれぞれに対応して設
けられ、それぞれが対応したボンディングパッドと上記
リード端子の接続部とを電気的に接続する複数の金属細
線を備えた半導体装置。 - 【請求項７】 上記リード端子のリード部は、それぞれ
が上記半導体基板の一対の短辺それぞれに近接し、一端
に上記制御信号を外部から受けるための第１の部分及び
第２の部分を有し、上記リード端子の接続部は、上記リ
ード部の第１及び第２の部分の他端間に位置しているこ
とを特徴とする請求項６に記載の半導体装置。 - 【請求項８】 上記半導体チップは、上記半導体基板の
表面上の絶縁層上に形成され、上記複数の入力バッファ
回路の出力ノードを電気的に接続する金属層からなる出
力側配線層をさらに有したことを特徴とする請求項６ま
たは７記載の半導体装置。 - 【請求項９】 長辺と短辺とを有する長方形状の半導体
基板と、この半導体基板の表面上の絶縁層上に形成さ
れ、上記半導体基板の短辺と平行な中央線に沿って配置
され、それぞれに同一の制御信号が入力される複数のボ
ンディングパッドと、これら複数のボンディングパッド
に対応して設けられるとともに上記半導体基板の表面に
形成され、上記制御信号を入力ノードに受けて上記制御
信号に基づいた信号を出力ノードに出力する複数の入力
バッファ回路と、これら複数の入力バッファ回路に対応
して設けられるとともに上記半導体基板の表面上の絶縁
層上に形成され、それぞれが対応した入力バッファ回路
の入力ノードと対応したボンディングパッドとを電気的
に接続する金属層からなる複数の配線層とを有した半導
体チップ、 上記複数のボンディングパッドに対して設けられ、上記
制御信号を受けるリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項１０】 上記リード端子は、一端に上記制御信
号を外部から受けるためのリード部と、このリード部の
他端から一体形成され、上記半導体基板の長辺に並行で
かつ上記半導体基板の中央部に位置する接続部とを有し
ていることを特徴とする請求項９記載の半導体装置。 - 【請求項１１】 上記リード端子のリード部は、それぞ
れが上記半導体基板の一対の短辺それぞれに近接し、一
端に上記制御信号を外部から受けるための第１の部分及
び第２の部分を有し、上記リード端子の接続部は、上記
リード部の第１及び第２の部分の他端間に位置している
ことを特徴とする請求項１０に記載の半導体装置。 - 【請求項１２】 上記半導体チップは、上記半導体基板
の表面上の絶縁層上に形成され、上記複数の入力バッフ
ァ回路の出力ノードを電気的に接続する金属層からなる
出力側配線層をさらに有したことを特徴とする請求項９
ないし１１のいずれかに記載の半導体装置。 - 【請求項１３】 長辺と短辺とを有する長方形状の半導
体基板と、この半導体基板の表面上の絶縁層上に形成さ
れ、上記半導体基板の長辺と平行な中央線及び上記半導
体基板の短辺と平行な中央線に沿って配置された長辺側
列と短辺側列とを有し、長辺側列の所定数及び短辺側列
の所定数それぞれに同一の制御信号が入力される複数の
ボンディングパッドと、これら複数のボンディングパッ
ドのうちの長辺側列及び短辺側列の所定数のボンディン
グパッドに対応して設けられるとともに上記半導体基板
の表面に形成され、上記制御信号を入力ノードに受けて
上記制御信号に基づいた信号を出力ノードに出力する複
数の入力バッファ回路と、これら複数の入力バッファ回
路に対応して設けられるとともに上記半導体基板の表面
上の絶縁層上に形成され、それぞれが対応した入力バッ
ファ回路の入力ノードと対応したボンディングパッドと
を電気的に接続する複数の配線層とを有した半導体チッ
プ、 上記複数のボンディングパッドのうちの長辺側列及び短
辺側列の所定数のボンディングパッドに対して設けら
れ、 上記複数のボンディングパッドに対して設けら
れ、上記制御信号を受けるリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項１４】 上記リード端子は、一端に上記制御信
号を外部から受けるためのリード部と、このリード部の
他端から一体形成され、上記半導体基板の長辺に並行で
かつ上記半導体基板の中央部に位置する接続部とを有し
ていることを特徴とする請求項１３記載の半導体装置。 - 【請求項１５】 上記リード端子のリード部は、それぞ
れが上記半導体基板の一対の短辺それぞれに近接し、一
端に上記制御信号を外部から受けるための第１の部分及
び第２の部分を有し、上記リード端子の接続部は、上記
リード部の第１及び第２の部分の他端間に位置している
ことを特徴とする請求項１４に記載の半導体装置。 - 【請求項１６】 長辺と短辺とを有する長方形状の半導
体基板と、この半導体基板の表面上の絶縁層上に形成さ
れ、上記半導体基板の４隅それぞれに配置され、それぞ
れに同一の制御信号が入力される複数のボンディングパ
ッドと、これら複数のボンディングパッドに対応して設
けられるとともに上記半導体基板の表面に形成され、上
記制御信号を入力ノードに受けて上記制御信号に基づい
た信号を出力ノードに出力する複数の入力バッファ回路
と、これら複数の入力バッファ回路に対応して設けられ
るとともに上記半導体基板の表面上の絶縁層上に形成さ
れ、それぞれが対応した入力バッファ回路の入力ノード
と対応したボンディングパッドとを電気的に接続する金
属層からなる複数の配線層とを有した半導体チップ、 上記複数のボンディングパッドに対して設けられ、それ
ぞれが上記半導体基板の一対の短辺それぞれに近接し、
一端に上記制御信号を外部から受けるための第１の部分
及び第２の部分を有するリード部と、このリード部と一
体形成され、第１及び第２の部分の他端間に位置に位置
する接続部とを有するリード端子、 上記複数のボンディングパッドそれぞれに対応して設け
られ、それぞれが対応したボンディングパッドと上記リ
ード端子とを電気的に接続する複数の金属細線を備えた
半導体装置。 - 【請求項１７】 第１の半導体基板の表面上の絶縁層上
に形成され、制御信号が入力される第１のボンディング
パッドと、この第１のボンディングパッドに対応して設
けられるとともに上記第１の半導体基板の表面に形成さ
れ、上記制御信号を入力ノードに受けて上記制御信号に
基づいた信号を出力ノードに出力する第１の入力バッフ
ァ回路と、この第１の入力バッファ回路に対応して設け
られるとともに上記第１の半導体基板の表面上の絶縁層
上に形成され、上記第１の入力バッファ回路の入力ノー
ドと対応したボンディングパッドとを電気的に接続する
金属層からなる第１の配線とを有する第１の半導体チッ
プ、 第２の半導体基板の表面上の絶縁層上に形成され、上記
制御信号が入力される第２のボンディングパッドと、こ
の第２のボンディングパッドに対応して設けられるとと
もに上記第２の半導体基板の表面に形成され、上記制御
信号を入力ノードに受けて上記制御信号に基づいた信号
を出力ノードに出力する第２の入力バッファ回路と、こ
の第２の入力バッファ回路に対応して設けられるととも
に上記第２の半導体基板の表面上の絶縁層上に形成さ
れ、上記第２の入力バッファ回路の入力ノードと対応し
たボンディングパッドとを電気的に接続する金属層から
なる第２の配線とを有する第２の半導体チップ、 上記第１および第２のボンディングパッドに対して設け
られ、上記制御信号を受けるリード端子、および、 上記第１および第２のボンディングパッドそれぞれに対
応して設けられ、それぞれが対応したボンディングパッ
ドと上記リード端子とを電気的に接続する第１および第
２の金属細線を備える半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02534095A JP3462921B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置 |
| US08/978,972 US5801451A (en) | 1995-02-14 | 1997-11-26 | Semiconductor device including a plurality of input buffer circuits receiving the same control signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02534095A JP3462921B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222602A JPH08222602A (ja) | 1996-08-30 |
| JP3462921B2 true JP3462921B2 (ja) | 2003-11-05 |
Family
ID=12163185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02534095A Expired - Fee Related JP3462921B2 (ja) | 1995-02-14 | 1995-02-14 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5801451A (ja) |
| JP (1) | JP3462921B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237800A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体装置 |
| JPH1092857A (ja) * | 1996-09-10 | 1998-04-10 | Mitsubishi Electric Corp | 半導体パッケージ |
| JP3036498B2 (ja) * | 1997-12-08 | 2000-04-24 | 日本電気株式会社 | 半導体パッケージ |
| US6885092B1 (en) * | 1997-09-29 | 2005-04-26 | Hitachi, Ltd. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
| FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
| TW530525B (en) * | 2001-07-27 | 2003-05-01 | Via Tech Inc | Method of disposing buffer and its chip |
| US6992377B2 (en) * | 2004-02-26 | 2006-01-31 | Freescale Semiconductor, Inc. | Semiconductor package with crossing conductor assembly and method of manufacture |
| DE602005023685D1 (de) | 2004-04-27 | 2010-11-04 | Panasonic Corp | Strahlformungslinse, Linse, Befestigungsplatte, optischer Kopf, optisches Informationsaufzeichnungs- und Wiedergabegerät, Computer, Bildaufzeichnungs- und Wiedergabegerät, Bildwiedergabegerät, Server und Fahrzeugnavigationssystem |
| US7737553B2 (en) * | 2004-10-06 | 2010-06-15 | Panasonic Corporation | Semiconductor device |
| WO2007015435A1 (ja) * | 2005-08-01 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963744A (ja) * | 1982-10-04 | 1984-04-11 | Mitsubishi Electric Corp | 半導体装置 |
| JPS59144157A (ja) * | 1983-02-08 | 1984-08-18 | Nec Ic Microcomput Syst Ltd | 半導体装置用リ−ドフレ−ム |
| JPS6035544A (ja) * | 1983-08-08 | 1985-02-23 | Nec Corp | 半導体装置 |
| JPS60103631A (ja) * | 1983-11-11 | 1985-06-07 | Nec Corp | 半導体集積回路装置 |
| JPS6352458A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS63200554A (ja) * | 1987-02-16 | 1988-08-18 | Nec Corp | 半導体装置 |
| JP2560805B2 (ja) * | 1988-10-06 | 1996-12-04 | 三菱電機株式会社 | 半導体装置 |
| JP2762292B2 (ja) * | 1989-03-20 | 1998-06-04 | 株式会社日立製作所 | 半導体記憶装置 |
| JPH0760837B2 (ja) * | 1990-03-13 | 1995-06-28 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPH0494565A (ja) * | 1990-08-10 | 1992-03-26 | Toshiba Corp | 半導体装置 |
| JP2689032B2 (ja) * | 1991-04-05 | 1997-12-10 | 三菱電機株式会社 | 半導体装置 |
| JP2677737B2 (ja) * | 1992-06-24 | 1997-11-17 | 株式会社東芝 | 半導体装置 |
| JP3299342B2 (ja) * | 1993-06-11 | 2002-07-08 | 株式会社日立製作所 | 半導体メモリモジュール |
-
1995
- 1995-02-14 JP JP02534095A patent/JP3462921B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-26 US US08/978,972 patent/US5801451A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5801451A (en) | 1998-09-01 |
| JPH08222602A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667895B2 (en) | Integrated circuit device and module with integrated circuits | |
| JP2603636B2 (ja) | 半導体装置 | |
| JPH0494565A (ja) | 半導体装置 | |
| JP3462921B2 (ja) | 半導体装置 | |
| JP2010192680A (ja) | 半導体装置 | |
| JPH0870090A (ja) | 半導体集積回路 | |
| US5923091A (en) | Bonded semiconductor integrated circuit device | |
| JPH10163328A (ja) | 半導体集積回路装置 | |
| JPH10163458A (ja) | クロックドライバ回路及び半導体集積回路装置 | |
| JP2001177046A (ja) | 半導体装置およびその製造方法 | |
| JP2830793B2 (ja) | マルチチップモジュール | |
| JPS60180154A (ja) | 半導体装置 | |
| US20240164118A1 (en) | Semiconductor device | |
| JPH06302644A (ja) | 半導体装置 | |
| TW202420439A (zh) | 半導體裝置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPS62249467A (ja) | 半導体集積回路装置 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPS61269331A (ja) | 半導体装置の製造方法 | |
| JPH11168176A (ja) | 半導体集積回路装置 | |
| JPH02192155A (ja) | 半導体装置 | |
| JP2915319B2 (ja) | 半導体装置 | |
| JPH1012804A (ja) | 半導体装置 | |
| JPH06120408A (ja) | 半導体集積装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |