DE68918367T2

DE68918367T2 - Halbleiterspeicheranordnung.

Info

Publication number: DE68918367T2
Application number: DE68918367T
Authority: DE
Inventors: Toshihiko Mori
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-07-20
Filing date: 1989-07-20
Publication date: 1995-01-19
Anticipated expiration: 2009-07-21
Also published as: EP0352193A2; US5023836A; JPH0230178A; EP0352193A3; DE68918367D1; JP2588590B2; EP0352193B1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeicheranordnung, insbesondere auf eine Halbleiterspeicheranordnung, bei der ein Transistor verwendet wird, dessen Emitterstrom oder Sourcestroin negative differentielle Widerstandscharakteristiken hat. Der Transistor, der für diese Speicheranordnung verwendet wird, ist zum Beispiel ein Resonanztunneltransistor (RTT), der eine Resonanztunnelbarriere zum Injizieren von Trägern hat.

2. Beschreibung der verwandten Technik

Vor kurzem ist ein Resonanztunneltransistor (RTT) mit einer Resonanztunnelbarriere zum Injizieren von Trägern vorgesehen worden. Dieser Resonanztunneltransistor enthält einen Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt (RHET) und einen Resonanztunnelbipolartransistor (RBT) und dergleichen und hat negative differentielle Widerstandscharakteristiken in einem Emitterstrom des Transistors und eine Hochgeschwindigkeitsoperation. Ferner ist in den letzten Jahren ein FET des Resonanztunneltransistortyps, der eine Resonanztunnelbarriere zum Injizieren von Trägern und negative differentielle Charakteristiken in einem Sourcestrom des FET hat, untersucht und entwickelt worden. In diesen RTT-Elementen hat ein Emitterstrom (oder ein Sourcestrom) gegenüber einer Basis-Emitter-Spannung (oder einer Gate-Source-Spannung) N-förmige Charakteristiken, die ansteigen, abnehmen und dann wieder ansteigen. Zusätzlich zu den obigen RTT-Elementen ist ein Realrauinübergangstransistor als Transistor bekannt, der negative differentielle Widerstandscharakteristiken in seinem Sourcestrom hat.
Übrigens ist es gemäß den Forderungen nach einer Hochgeschwindigkeitsoperation und einer hohen Integration erforderlich, daß eine Konfiguration einer Basiszelle vereinfacht wird. In einem allgemeinen statischen Speicher mit wahlfreiem Zugriff (SRAM) wird nämlich zum Beispiel ein Flipflop (Basiszelle) durch ein Paar von kreuzverbundenen Transistoren und eine Vielzahl von Widerständen oder Dioden gebildet, und einer von zwei verschiedenen Betriebszuständen wird selektiv beibehalten. In dieser früheren Basiszelle ist jedoch eine Vielzahl von Elementen erforderlich. In Abhängigkeit von der mikroskopischen Technik des Miniaturisierens von Transistoren und dergleichen ist es in den letzten Jahren zum Beispiel schwierig, den Forderungen nach einer Hochgeschwindigkeitsoperation und einem hohen Integrationsgrad gerecht zu werden. Deshalb ist eine Halbleiterspeicheranordnung (zum Beispiel SRAM) erforderlich, die durch Verwendung einer vereinfachteren Basiszelle wenige Elemente hat und einen von zwei verschiedenen Betriebszuständen selektiv beibehält.
Um den Forderungen nach einer Hochgeschwindigkeitsoperation und einem hohen Integrationsgrad gerecht zu werden, ist durch den jetzigen Anmelder in der japanischen ungeprüften Patentveröffentlichung (Kokai) Nr. 63-269394 (japanische Patentanmeldung Nr. 62-103206) (= EP-A-0 289 420) eine Halbleiterspeicheranordnung vorgesehen worden, bei der ein RTT mit einer Resonanztunnelbarriere zum Injizieren von Trägern verwendet wird. In der Halbleiterspeicheranordnung, bei der der RTT der JPP '394 verwendet wird, sollte jedoch zum Beispiel ein Basisstrom IB gegenüber einer Basis-Emitter-Spannung VBE negative differentielle Widerstandscharakteristiken haben, sollte ein Kollektorstrom Ic Charakteristiken des beträchtlichen Fließens nach Erscheinen der negativen differentiellen Widerstandscharakteristiken haben, und somit sollte der RTT, der für die obige Halbleiterspeicheranordnung verwendet wird, erzeugt werden, um seine Stromverstärkung absichtlich zu verringern. Deshalb wird eine Konstruktionsvariante des RTT klein in den Abmessungen, und eine Hochgeschwindigkeitsoperation des RTT vermindert sich. Wenn der RTT für ein Logikelement (zum Beispiel ein exklusives NOR-Element) in der obigen Halbleiterspeicheranordnung verwendet wird, wird ferner ein RTT, der für das Logikelement verwendet wird, nicht durch dieselben Produktionsverfahren hergestellt, wie sie zum Herstellen des RTT eingesetzt werden, der für die Halbleiterspeicheranordnung benutzt wird, da ein Kollektorstrom des RTT, der für die Speicheranordnung benutzt wird, negative differentielle Widerstandscharakteristiken haben sollte und ein Kollektorstrom Ic des RTT, der für das Logikelement verwendet wird, nach Erscheinen der negativen differentiellen Widerstandscharakteristiken eines Basisstroms IB (die eingehend beschrieben sind) fließen sollte.
Ein ähnlicher Typ von Halbleiterspeicheranordnung ist auch aus EP-A-0 220 020 bekannt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeicheranordnung vorzusehen, die wenige Elemente und eine vereinfachte Konfiguration hat und eine Hochgeschwindigkeitsoperation und einen hohen Integrationsgrad ermöglicht und ferner mehrere mögliche Konstruktionsvarianten hat.
Die vorliegende Erfindung basiert auf einer Halbleiterspeicheranordnung, die eine erste Energiezuführungseinheit, eine zweite Energiezuführungseinheit, einen Transistor und eine Widerstandseinheit umfaßt. Der Transistor hat eine Kollektorelektrode, eine Emitterelektrode und eine Basiselektrode und hat negative differentielle Widerstandscharakteristiken. Die Kollektorelektrode des Transistors ist mit der ersten Energiezuführungseinheit verbunden, und der Basiselektrode des Transistors wird ein Eingangssignal zum selektiven Beibehalten eines von zwei verschiedenen Betriebszuständen des Transistors zugeführt, welcher Transistor ein Resonanztunneltransistor ist. Der Strom, der durch die Emitterelektrode des Transistors fließt, hat negative differentielle Widerstandscharakteristiken gegenüber einer Spannung zwischen der Emitterelektrode und der Basiselektrode des Transistors. Solch eine Speicheranordnung ist z. B. schon aus EP-A-0 225 698 bekannt.
Gemäß der Erfindung ist die genannte Widerstandseinheit zwischen der Emitterelektrode des Transistors und der zweiten Energiezuführungseinheit verbunden, und ein Ausgangssignal zum Anzeigen des beibehaltenen einen Zustands der zwei verschiedenen Betriebszustände des Transistors wird von einem Verbindungspunkt zwischen der Emitterelektrode des Transistors und der Widerstandseinheit herausgebracht.
In einer Ausführungsform der Erfindung, die Anspruch 3 entspricht, ist eine zweite Widerstandseinheit vorgesehen, die zwischen der Kollektorelektrode des Transistors und der ersten Energiezuführungseinheit verbunden ist, und wird ein zweites Ausgangssignal eines invertierten Signals des ersten Ausgangssignals von einem Verbindungspunkt zwischen der Kollektorelektrode des Transistors und der zweiten Widerstandseinheit herausgebracht.
Der Transistor kann einen Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt oder einen Resonanztunnelbipolartransistor umfassen. Der Resonanztunneltransistor kann eine GaAs/AlGaAs-Heterostruktur oder eine GaInAs/(AlGa)InAs-Heterostruktur umfassen. Die Widerstandseinheit kann aus Metallsilicid oder Metallnitrid hergestellt sein, das durch ein Sputterverfahren erzeugt wird.
Die Halbleiterspeicheranordnung kann zusammen mit einem Logikelement, das durch einen Resonanztunneltransistor gebildet ist, verwendet werden, und beide Resonanztunneltransistoren der Halbleiterspeicheranordnung und des Logikelementes haben dieselben negativen differentiellen Widerstandscharakteristiken. Die Halbleiterspeicheranordnung kann in einem D-Typ-Flipflop verwendet werden, das Logikelement kann ein exklusives NOR-Element umfassen, und das D-Typ- Flipflop und das exklusive NOR-Element können verwendet werden, um eine Zufallszahlengeneratoranordnung zu bilden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird durch die folgende Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen leichter verstanden, in denen:
Figur 1 ein Schaltungsdiagramm eines Prinzips einer Halbleiterspeicheranordnung gemäß dem Stand der Technik ist;
Fig. 2 ein Diagramm zum Erläutern einer Operation der in Fig. 1 gezeigten Halbleiterspeicheranordnung ist;
Fig. 3a und 3B Ansichten sind, die eine Struktur und einen Energiezustand eines Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt, der aus GaAs/AlGaAs hergestellt ist, zeigen;
Fig. 3c eine Ansicht ist, die einen Energiezustand eines Resonanztunnelbipolartransistors aus GaAs/AlGaAs zeigt;
Fig. 4a, 4b und 4c grafische Darstellungen sind, die Energiezustände des in Fig. 3a gezeigten Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt zeigen;
Fig. 5 eine grafische Darstellung ist, die die Charakteristiken des in Fig. 3a gezeigten Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt zeigt;
Fig. 6a und 6b Ansichten sind, die eine Struktur und einen Energiezustand eines Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt, der aus GaInAs/(AlGa)InAs hergestellt ist, zeigen;
Fig. 7 ein Schaltungsblockdiagramm eines Prinzips einer Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung ist;
Fig. 8 ein Schaltungsdiagramm einer Ausführungsform der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung ist;
Fig. 9 eine grafische Darstellung ist, die Charakteristiken eines Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt zeigt, der für die in Fig. 8 gezeigte Halbleiterspeicheranordnung verwendet wird;
Fig. 10 ein Diagramm zum Erläutern einer Operation der in Fig. 8 gezeigten Halbleiterspeicheranordnung ist;
Fig. 11a und 11b Signalwellenformdiagramme zum Erläutern einer Operation der in Fig. 8 gezeigten Halbleiterspeicheranordnung sind;
Fig. 12 ein Schaltungsdiagramm einer anderen Ausführungsform der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung ist;
Fig. 13a und 13b Signalwellenformdiagramme zum Erläutern einer Operation der in Fig. 12 gezeigten Halbleiterspeicheranordnung sind;
Fig. 14 ein Blockschaltungsdiagramm eines Beispiels einer Neun-Bit-Zufallszahlengeneratoranordnung ist, bei der D-Typ-Flipflops und ein exklusives NOR-Element verwendet werden;
Fig. 15 ein Schaltungsdiagramm des exklusiven NOR- Elements ist, das in Fig. 14 gezeigt ist, bei dem ein Resonanztunneltransistor verwendet wird;
Fig. 16 ein Blockschaltungsdiagramm des in Fig. 14 gezeigten D-Typ-Flipflops ist, bei dem zwei Verriegelungsschaltungen verwendet werden;
Fig. 17 ein Schaltungsdiagramm der in Fig. 16 gezeigten Verriegelungsschaltung ist; und
Fig. 18 und 19 Diagramme zum Erläutern der Operation der in Fig. 17 gezeigten Verriegelungsschaltung sind.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Zum besseren Verstehen der bevorzugten Ausführungsformen der vorliegenden Erfindung werden zuerst die Probleme der verwandten Technik erläutert.
Figur 1 ist ein Schaltungsdiagramm eines Prinzips einer Halbleiterspeicheranordnung gemäß dem Stand der Technik, und Fig. 2 ist ein Diagramm zum Erläutern einer Operation der in Fig. 1 gezeigten Halbleiterspeicheranordnung. Diese in Fig. 1 gezeigte Halbleiterspeicheranordnung verwendet einen RTT, dessen Basisstrom negative differentielle Widerstandscharakteristiken hat, und sein Basisstrom fließt nach Erscheinen der negativen differentiellen Widerstandscharakteristiken des RTT in hohem Maße.
In einer früheren Halbleiterspeicheranordnung, zum Beispiel ein Flipflop, das für einen SRAM verwendet wird, wird, wie in Fig. 1 gezeigt, einem Kollektor eines RTT 101, wie ein RHET und dergleichen, dessen Emitter geerdet (mit einer Energiezuführung VEE verbunden ist) und dessen Basis mit einem Widerstand 102 verbunden ist, eine Energiezuführungsspannung Vcc zugeführt.
Es sei angemerkt, daß in dem RTT 101, der für die in Fig. 1 gezeigte Halbleiterspeicheranordnung verwendet wird, ein Basisstrom IB gegenüber einer Basis-Emitter-Spannung VBE N-förmige negative differentielle Widerstandscharakteristiken hat, die in Fig. 2 durch eine durchgehende Linie gekennzeichnet sind, ein Kollektorstrom Ic nach Erscheinen der negativen differentiellen Widerstandscharakteristiken in hohem Maße fließt, und diese Charakteristiken des Kollektorstroms sind in Fig. 2 durch eine gestrichelte Linie gekennzeichnet. Aus Fig. 2 geht hervor, daß, wenn die Basis-Emitter-Spannung VBE (die ein Eingangssignal Vin ist) auf einer Haltespannung V&sub0;&sub2; ist, eine Lastlinie Lr eine Basisstromkennlinie CB des Basisstroms IB an zwei stabilen Operationspunkten S&sub0;&sub1; und S&sub0;&sub2; kreuzt. Wenn nämlich das Eingangssignal Vin in dem Bereich zwischen einer Spannung V&sub0;&sub1; und einer Spannung V&sub0;&sub3; ist, kreuzen sich die Basisstromkennlinie CB und die Lastlinie Lr, die durch den Widerstand 102 bestimmt ist, an zwei stabilen Punkten. Es sei angemerkt, daß sich die Basisstromkennlinie CB und die Lastlinie Lr, die durch den Widerstand 102 bestimmt ist, auch an dem Operationspunkt S&sub0;&sub3; kreuzen, aber ein Betriebszustand von diesem Operationspunkt S&sub0;&sub3; wird nicht beibehalten, da der Operationspunkt S&sub0;&sub3; in einer negativen differentiellen Widerstandszone des Basisstroms IB liegt.
In Fig. 2 wird, wenn das Eingangssignal Vin auf eine Spannung verändert wird, die niedriger als die Spannung V&sub0;&sub1; ist, und dann auf die Haltespannung V&sub0;&sub2; zurückgebracht wird, ein Operationspunkt auf einem stabilen Punkt S&sub0;&sub1; der zwei stabilen Operationspunkte beibehalten. Ferner wird, wenn das Eingangssignal Vin auf eine Spannung verändert wird, die höher als die Spannung V&sub0;&sub3; ist, und dann auf die Haltespannung V&sub0;&sub2; zurückgebracht wird, ein Operationspunkt auf dem anderen stabilen Punkt S&sub0;&sub2; der zwei stabilen Operationspunkte beibehalten. Deshalb behält eine Basiszelle, die durch den RTT 101 und den Widerstand 102 gebildet ist, bei Verändern des Eingangssignals Vin einen von zwei stabilen Operationspunkten S&sub0;&sub1; und S&sub0;&sub2; selektiv bei, und somit kann ein selektives Datenschreiben ausgeführt werden.
In der obigen Beschreibung ist ein Widerstand zwischen einem Emitter des RTT 101 und einem Erdpunkt eingefügt, und eine Ausgabe der Basiszelle wird von einem Verbindungspunkt zwischen dem Widerstand und dem Emitter herausgebracht. Ferner etabliert sich ein Kollektorstrom Ic des RTT 101, der nach Erscheinen des negativen differentiellen Widerstandes des Basisstroms IB in hohem Maße fließt und der durch die gestrichelte Linie in Fig. 2 gezeigt ist. Denn wenn ein SRAM durch eine Halbleiterspeicheranordnung (eine Basiszelle) gebildet wird, wie in Fig. 1 gezeigt, würden für den praktischen Einsatz Ausgangskonduktanzen mit großer Differenz zwischen den zwei stabilen Positionen erforderlich sein.
In dem Halbleiterspeicher nach Stand der Technik, zum Beispiel in einem allgemeinen SRAM, ist ein Flipflop des SRAM durch eine Basiszelle gebildet, die ein Paar von Transistoren und eine Vielzahl von Widerständen oder Dioden erfordert, und somit ist das Vermögen, den Forderungen nach einer Hochgeschwindigkeitsoperation und einem hohen Integrationsgrad gerecht zu werden, in den letzten Jahren begrenzt gewesen, obwohl die mikroskopische Technik des Miniaturisierens von Transistoren und dergleichen eingesetzt worden ist. Ferner hat die Halbleiterspeicheranordnung, bei der ein RTT nach Stand der Technik verwendet wird, Vorzüge der Hochgeschwindigkeitsoperation und des hohen Integrationsgrades, da der RTT schnell arbeiten kann und eine Basiszelle durch nur einige Elemente gebildet werden kann.
In der früheren Halbleiterspeicheranordnung, bei der ein RTT 101 verwendet wird und die in Fig. 1 gezeigt ist, hat ein Basisstrom 1B gegenüber einer Basis-Emitter-Spannung VBE negative differentielle Widerstandscharakteristiken, die durch eine durchgehende Linie in Fig. 2 gekennzeichnet sind. Außerdem hat ein Kollektorstrom Ic Charakteristiken des beträchtlichen Fließens nach Erscheinen der negativen differentiellen Widerstandscharakteristiken des Basisstroms IB, und Charakteristiken des Kollektorstroms Ic sind durch eine gestrichelte Linie in Fig. 2 gekennzeichnet. Deshalb sollte der RTT 101, der für die Halbleiterspeicheranordnung nach Stand der Technik verwendet wird, zum absichtlichen Verringern seiner Stromverstärkung hergestellt werden, und eine Konstruktionsvariante wird klein in den Abmessungen, und eine Hochgeschwindigkeitsoperation des RTT vermindert sich. Wenn RTTs für eine Halbleiterspeicheranordnung und ein Logikelement (zum Beispiel ein exklusives NOR-Element) gemäß dem Stand der Technik verwendet werden, kann ferner ein RTT, der für das Logikelement eingesetzt wird, nicht durch dieselben Herstellungsverfahren hergestellt werden, die für eine Halbleiterspeicheranordnung verwendet werden, da ein Kollektorstrom des RTT, der für die Speicheranordnung verwendet wird, nach Erscheinen der negativen differentiellen Widerstandscharakteristiken des Basisstroms IB in hohem Maße fließen sollte, und ein Kollektorstrom des RTT, der für das exklusive NOR-Element verwendet wird, negative differentielle Widerstandscharakteristiken wie der Basisstrom IB haben sollte. Wenn Resonanztunneltransistoren sowohl für das exklusive NOR-Element als auch für die Halbleiterspeicheranordnung verwendet werden, sollten verschiedene Resonanztunneltransistoren vorgesehen werden.
Als nächstes erfolgt eine Beschreibung des Prinzips eines Resonanztunneltransistors (RTT), der eine Resonanztunnelbarriere zum Injizieren von Elektronen hat. Dieser Resonanztunneltransistor enthält einen Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt (RHET) und einen Resonanztunnelbipolartransistor (RBT) und hat negative differentielle Widerstandscharakteristiken und eine Hochgeschwindigkeitsoperation.
Figur 3a ist eine Schnittansicht einer halbfertigen RHET-Anordnung aus GaAs/AlGaAs, und Fig. 3b ist eine grafische Darstellung eines Energiebandes der RHET-Anordnung in Fig. 3a. Die Resonanztunneltransistoranordnung in Fig. 3a besteht aus einer Kollektorelektrode 38, einer n+-Typ-GaAs- Kollektorschicht 31, die auf der Kollektorelektrode 38 gebildet ist, einer nicht mit Verunreinigungen dotierten AlyG1-yAs-Kollektorseitenpotentialbarrierenschicht 32 auf der Kollektorschicht 31, einer n+-Typ-GaAs-Basisschicht 33 auf der Potentialbarrierenschicht 32, einer Übergitterschicht 34, einer n+-Typ-GaAs-Emitterschicht 35, einer Emitterelektrode 36 und einer Basiselektrode 37. Die Übergitterschicht 34 besteht aus einer AlxGa1-xAS-Barrierenschicht 34A&sub1;, einer nicht mit Verunreinigungen dotierten GaAs-Quantenmuldenschicht 34B und einer AlxG1-xAS-Barrierenschicht 34A&sub2;. Die Übergitterschicht 34 dient als Emitterseitenpotentialbarriere. In dieser Beschreibung ist das Übergitter mit wenigstens einer Quantenmulde definiert, die in ihm vorgesehen ist. In Fig. 3a kann eine Vielzahl von Quantenmulden gebildet sein.
In Fig. 3b bezeichnet Bezugszeichen Ec die Unterkante eines Leitungsenergiebandes und Ex ein Energieniveau eines Teilbandes an der Quantenmulde.
Unter Bezugnahme auf Fig. 4a, 4b und 4c wird das Prinzip der Operation der Resonanztunneltransistoranordnung beschrieben.
Figur 4a ist eine grafische Darstellung eines Energiebandes der in Fig. 3a gezeigten RHET-Anordnung, wenn eine Spannung VBE, die zwischen der Basisschicht 33 und der Emitterschicht 35 angewendet wird, niedriger als 2 Ex/q ist, wobei q eine Ladung von Trägern darstellt, oder viel niedriger als 2 Ex/q, zum Beispiel etwa null Volt, ist. Obwohl in Fig. 4a eine Spannung VCE zwischen der Kollektorschicht 31 und der Emitterschicht 35 vorhanden ist, können Elektronen an der Emitterschicht 35 die Basisschicht 33 durch Hindurchtunneln durch die Übergitterschicht 34 nicht erreichen, da die Basis-Emitter-Spannung VBE fast null ist. Deshalb unterscheidet sich ein Niveau einer Energie EFE der Emitterschicht 35, nämlich ein Quasi-Fermi-Niveau, von dem Energieniveau Ex an dem Teilband. Demzufolge fließt kein Strom zwischen der Emitterschicht 35 und der Kollektorschicht 31. Bezugszeichen c stellt eine Leitungsbanddiskontinuität dar.
Figur 4b ist eine grafische Darstellung eines Energiebandes der RHET-Anordnung, wenn die Basis-Emitter-Spannung VBE etwa gleich 2 Ex/q ist. In Fig. 4b ist das Energieniveau EFE an der Emitterschicht 35 im wesentlichen gleich dem Energieniveau Ex des Teilbandes an der Quantenmuldenschicht 34B. Als Resultat treten auf Grund eines Resonanztunneleffekts Elektronen an der Emitterschicht 35 durch die Übergitterschicht 34 hindurch und werden in die Basisschicht 33 injiziert. Das Potential der injizierten Elektronen wird in kinetische Energie umgesetzt, wodurch die Elektronen in einen "heißen" Zustand versetzt werden. Die heißen Elektronen treten ballistisch durch die Basisschicht 33 hindurch und erreichen die Kollektorschicht 31, und als Resultat fließt ein Strom zwischen der Emitterschicht 35 und der Kollektorschicht 31.
Figur 4c ist eine grafische Darstellung eines Energiebandes der in Fig. 3a gezeigten RHET-Anordnung, wenn die Basis-Emitter-Spannung VBE höher als 2 Ex/g ist. In Fig. 4c ist das Energieniveau EFE an der Emitterschicht 35 höher als das Energieniveau Ex des Teilbandes an der Quantenmuldenschicht 34B. Der Resonanztunneltransistoreffekt tritt nicht auf, und die Elektronen werden von der Emitterschicht 35 nicht in die Basisschicht 33 geleitet. Demzufolge ist der Strom, der in die RHET-Anordnung fließt, reduziert. Andererseits können, indem die Barrierenhöhe der Barrierenschicht 34A&sub1;, die an die Basisschicht 33 angrenzt, auf einen geeigneten Wert verringert wird, die Elektronen direkt durch die Barrierenschicht 34A&sub2;, die an die Emitterschicht 35 angrenzt, hindurchtunneln, und als Resultat kann ein gewisser Betrag des Kollektorstroms fließen.
Figur 3c ist eine grafische Darstellung, die ein Energieband eines Resonanztunnelbipolartransistors (RBT) aus GaAs/AlGaAs zeigt. Der RBT besteht aus einer Emitterschicht aus n+-Typ-GaAs, einer Basisschicht aus p+-Typ-GaAs und einer Kollektorschicht aus n+-Typ-GaAs. Die Emitterschicht enthält ein Übergitter mit wenigstens einer Quantenmulde mit einer Teilbandenergie Ex. Die Basisschicht und die Kollektorschicht sind PN-verbunden. Der RBT wendet auch einen Resonanztunneleffekt an, und sein Operationsprinzip ist ähnlich dem des RHET, und deshalb wird eine Erläuterung dessen weggelassen.
Figur 5 ist eine grafische Darstellung, die die Charakteristiken der oben beschriebenen RHET-Anordnung zeigt. In Fig. 5 bezeichnet die Abszisse die Basis-Emitter-Spannung VBE und die Ordinate den Kollektorstrom Ic Kurven C&sub1;, C&sub2;, C&sub3; und C&sub4; stellen die Charakteristiken dar, wenn die Kollektor- Emitter-Spannung VCE typischerweise 2,5 Volt, 2,0 Volt, 1,5 Volt und 1,0 Volt beträgt.
Die Kurven zeigen N-förmige negative differentielle Widerstandscharakteristiken an. Die vorliegende Erfindung nutzt dieses Merkmal, um eine Halbleiterspeicheranordnung zu realisieren.
Es sei angemerkt, daß in einem RHET, der für eine Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, die nicht mit Verunreinigungen dotierte GaAs-Quantenmuldenschicht 34B dünner als bei dem RHET gebildet werden sollte, der für die Halbleiterspeicheranordnung nach Stand der Technik von Fig. 1 verwendet wird. Wenn nämlich die Quantenmuldenschicht 34B dünn gebildet wird, wird ein Kollektorstrom des RTT, der in Fig. 9 gezeigt ist, negative differentielle Widerstandscharakteristiken wie der Basisstrom IB haben. Ferner sollte in einem RHET, der für eine Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, das Molverhältnis von Aluminium (Aly) in der nicht mit Verunreinigungen dotierten AlyGa1-yAs-Kollektorseitenpotentialbarrierenschicht 32 kleiner als bei dem RHET sein, der für die Halbleiterspeicheranordnung nach Stand der Technik von Fig. 1 verwendet wird. Wenn nämlich der Gehalt an Aluminium klein ist, das heißt, das Molverhältnis y ein kleiner Wert ist, wird ein Kollektorstrom des RTT negative differentielle Widerstandscharakteristiken wie der Basisstrom IB haben.
Figuren 6a und 6b sind Ansichten, die eine Struktur und einen Energiezustand eines Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt aus GaInAs/(AlGa)InAs zeigen. Der GaInAs/(AlGa)InAs-RHET hat eine Charakteristik, die gegenüber jener des oben beschriebenen GaAs/AlGaAs-RHET zu bevorzugen ist. In Fig. 6a besteht die Resonanztunneltransistoranordnung aus einem InP-Substrat 60, einer n-Typ-GaInAs-Kollektorschicht 61, die auf dem Substrat 60 gebildet ist, einer nicht mit Verunreinigungen dotierten (AlmGa1-m)nIn1-nAs-Kollektorbarrierenschicht 62, die auf der Kollektorschicht 61 gebildet ist, einer n-Typ-GaInAs-Basisschicht 63, die auf der Kollektorbarrierenschicht 62 gebildet ist, einer Übergitterschicht 64, einer n-Typ-GaInAs- Emitterschicht 65, einer Emitterelektrode 66, einer Basiselektrode 67 und einer Kollektorelektrode 68. Die Übergitterschicht 64 besteht aus einer Quantenmuldenschicht 64B und zwei Barrierenschichten 64A&sub1; und 64A&sub2;, welche Quantenmuldenschicht 64B zwischen den zwei Barrierenschichten 64A&sub1; und 64A&sub2; angeordnet ist. Es sei angemerkt, daß die F-L-Taltrennenergie des GaInAs/(AlGa)InAs-RHET höher als die des GaAs/AlGaAs-RHET ist.
Zu beachten ist, daß in einem RHET, der für die Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, die Quantenmuldenschicht 64B dünner als bei dem RHET gebildet werden sollte, der für die Halbleiterspeicheranordnung nach Stand der Technik von Fig. 1 verwendet wird, ebenso wie bei dem RHET, der in Fig. 3a bis 3b gezeigt ist. Wenn nämlich die Quantenmuldenschicht 64B dünn gebildet ist, wird ein Kollektorstrom des RTT, der in Fig. 9 gezeigt ist, negative differentielle Widerstandscharakteristiken wie der Basisstrom 1B haben. Ferner sollte in einem RHET, der für eine Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, das Molverhältnis von Aluminium-Gallium ((AlmGa1-m)n) in der nicht mit Verunreinigungen dotierten (AlmGa1-m)nIn1-nAS-Kollektorbarrierenschicht 62 kleiner als bei dem RHET sein, der für die Halbleiterspeicheranordnung nach Stand der Technik von Fig. 1 verwendet wird. Wenn nämlich der Gehalt an Aluminium-Gallium klein ist, das heißt, das Molverhältnis n ein kleiner Wert ist, wird ein Kollektorstrom des RTT negative differentielle Widerstandscharakteristiken wie der Basisstrom IB haben.
Als nächstes werden bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben.
Unten wird ein Beispiel einer Halbleiterspeicheranordnung der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen erläutert.
Figur 7 ist ein Schaltungsblockdiagramm eines Prinzips einer Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung. Gemäß der vorliegenden Erfindung ist eine Halbleiterspeicheranordnung vorgesehen, die eine erste Energiezuführungseinheit Vcc, eine zweite Energiezuführungseinheit VEE, einen Transistor 1 mit einer ersten Elektrode 11, einer zweiten Elektrode 12 und einer dritten Elektrode 13 und eine Widerstandseinheit 2 umfaßt. Die erste Elektrode 11 des Transistors 1 ist mit der ersten Energiezuführungseinheit Vcc verbunden, der dritten Elektrode 13 des Transistors 1 wird ein Eingangssignal VIN zum selektiven Beibehalten von einem von zwei verschiedenen Betriebszuständen des Transistors 1 zugeführt, und der Transistor 1 hat negative differentielle Widerstandscharakteristiken. Die Widerstandseinheit 2 ist zwischen der zweiten Elektrode 12 des Transistors 1 und der zweiten Energiezuführungseinheit VEE verbunden, und ein Ausgangssignal VOUT wird von einem Verbindungspunkt zwischen der zweiten Elektrode 12 des Transistors 1 und der Widerstandseinheit 2 herausgebracht.
Figur 8 ist ein Schaltungsdiagramm einer Ausführungsform der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung, und Fig. 9 ist eine grafische Darstellung, die Charakteristiken eines Transistors auf der Grundlage heißer Elektronen mit Resonanztunneleffekt zeigt, der für die in Fig. 8 gezeigte Halbleiterspeicheranordnung verwendet wird.
Bei der vorliegenden Ausführungsform wird ein Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt (RHET) 1 als Resonanztunneltransistor (RTT) verwendet, der negative differentielle Widerstandscharakteristiken in einem Emitterstrom oder einem Sourcestrom hat. Einem Kollektor 11 des RHET 1 wird eine hohe Energiezuführungsspannung Vcc zugeführt, seinem Emitter 12 wird eine niedrige Energiezuführungsspannung VEE (zum Beispiel null Volt) durch einen Widerstand 2 zugeführt, und seiner Basis 13 wird ein Eingangssignal VIN zugeführt. Ferner wird ein Ausgangssignal VOUT von einem Verbindungspunkt zwischen dem Emitter 12 des RHET 1 und dem Widerstand 2 herausgebracht.
Es sei angemerkt, daß der RHET 1, der für die Halbleiterspeicheranordnung der vorliegenden Ausführungsform verwendet wird, Betriebscharakteristiken (N-förmige Charakteristiken: negative differentielle Widerstandscharakteristiken) hat, das heißt, ein Emitterstrom IE einer vertikalen Achse steigt an, nimmt ab und steigt wieder an, wie in Fig. 9 gezeigt, gemäß einem Anstieg einer Basis-Emitter-Spannung VBE (Eingangssignal VIN) einer transversalen Achse. Ferner hat ein Kollektorstrom Ic, der dem Emitterstrom IE ähnlich ist, negative differentielle Widerstandscharakteristiken, die ansteigen, abnehmen und wieder ansteigen, gemäß einem Anstieg eines Eingangssignals VIN. Sowohl der Emitterstrom IE als auch der Kollektorstrom Ic hat nämlich N-förmige Charakteristiken, die von Null auf Spitzenwerte 31E und 31C ansteigen, von den Spitzenwerten 31E und 31E in die Täler 32E und 32c abfallen, und aus den Tälern 32E und 32C wieder ansteigen, gemäß einem Anstieg des Eingangssignals VIN. Der RTT mit den obigen Charakteristiken kann mit verschiedenen Konstruktionsvarianten und ausreichend hohen Geschwindigkeitscharakteristiken hergestellt werden. Wenn ferner ein exklusives NOR-Element unter Verwendung eines RTT mit negativen differentiellen Widerstandscharakteristiken eines Kollektorstroms Ic gebildet wird und wenn auch eine Basiszelle unter Verwendung eines RTT mit negativen differentiellen Widerstandscharakteristiken eines Emitterstroms IE gebildet wird, können der RTT, der für das exklusive NOR-Element verwendet wird, und der RTT, der für die Speicherzelle verwendet wird, auf demselben Substrat gebildet werden, da diese RTTs dieselben Charakteristiken haben.
Eine Emitterstromkennlinie CE und eine Lastlinie LR0, die durch einen Widerstandswert R des Widerstandes 2 bestimmt ist, kreuzen sich an zwei stabilen Operationspunkten S&sub1; und S&sub2;. Es sei angemerkt, daß die Lastlinie LR, die später beschrieben wird, einen Fall zeigt, bei dem der Wert des Eingangssignals VIN auf einer Haltespannung V&sub0; liegt. Ferner kreuzen sich die Emitterstromkennlinie CE und eine Lastlinie LR auch an dem Operationspunkt S&sub3;, aber ein Betriebszustand dieses Operationspunktes S&sub3; wird nicht beibehalten, da der Operationspunkt S&sub3; in einer negativen differentiellen Widerstandszone des Emitterstroms IE liegt.
Figur 10 ist ein Diagramm zum Erläutern einer Operation der in Fig. 8 gezeigten Halbleiterspeicheranordnung. In Fig. 10 wird eine spezifische Spannung mit niedrigem Pegel V&sub1; festgelegt, wenn eine Lastlinie LR1 (die in Fig. 10 durch eine gestrichelte Linie gekennzeichnet ist) auf Grund des Widerstandswertes R mit der Emitterstromkennlinie CE an einer Position in Kontakt gelangt, die dicht an einem Tal 32E der Emitterstromkennlinie CE liegt, und eine spezifische Spannung mit hohem Pegel V&sub2; wird festgelegt, wenn eine Lastlinie LR2 (die in Fig. 10 durch eine gestrichelte Linie gekennzeichnet ist) auf Grund des Widerstandswertes R mit der Emitterstromkennlinie CE an einer Position in Kontakt gelangt, die dicht an einem Spitzenwert 31E der Emitterstromkennlinie CE liegt.
Eine Lastlinie LR0 wird durch die Haltespannung V&sub0; und den Widerstandswert R bestimmt, in diesem Fall sollte die Haltespannung V&sub0; so sein, daß sich die Emitterstromkennlinie CE und die Lastlinie LR0 an den zwei stabilen Punkten S&sub1; und S&sub2; kreuzen, das heißt, eine Haltespannung V&sub0;, die geeignet ist, um etwa auf dem mittleren Spannungswert zwischen der spezifischen Spannung mit niedrigem Pegel V&sub1; und der spezifischen Spannung mit hohem Pegel V&sub2; festgelegt zu werden.
Eine Signalspannung mit niedrigem Pegel VL ist ein Spannungswert zum Transferieren und Halten der Halbleiterspeicheranordnung (Basiszelle) mit dem RTT1 und dem Widerstand in Fig. 8 auf eine stabile Position eines Operationspunktes S&sub1;, und die Signalspannung mit niedrigem Pegel VL sollte ein Spannungswert sein, der niedriger als die spezifische Spannung mit niedrigem Pegel V&sub1; ist. Ferner ist eine Signalspannung mit hohem Pegel VH ein Spannungswert zum Transferieren und Halten der Basiszelle auf die stabile Position eines Operationspunktes S&sub2;, und die Signalspannung mit hohem Pegel VH sollte ein Spannungswert sein, der höher als die spezifische Spannung mit hohem Pegel V&sub2; ist.
Figuren 11a und 11b sind Signalwellenformdiagramme zum Erläutern einer Operation der Halbleiterspeicheranordnung, die in Fig. 8 gezeigt ist, und Fig. 11a zeigt ein Eingangssignal, und Fig. 11b zeigt ein Ausgangssignal. Die Basiszelle, die in Fig. 8 gezeigt ist, kann selektiv auf einem der zwei verschiedenen stabilen Zustände gehalten werden, indem die Haltespannung V&sub0;, die Signalspannung mit niedrigem Pegel VL und die Signalspannung mit hohem Pegel VH wie in der obigen Beschreibung verwendet werden. Wenn die Basiszelle zum Beispiel in einem Zustand des stabilen Punktes S&sub1; ist und eine Haltespannung V&sub0; angewendet wird, wird ein Ausgangssignal VOUT auf einem Signal mit hohem Pegel VOUTH (= V&sub0;-VS1) gehalten. Wenn jedoch eine Signalspannung mit hohem Pegel VH als Eingangssignal VIN eingegeben wird und dann wieder die Haltespannung V&sub0; angewendet wird, gelangt die Basiszelle über einen Weg l&sub1;&submin;&sub2; (der in Fig. 10 durch eine Strichpunktlinie gekennzeichnet ist) auf den stabilen Punkt S&sub2;, wobei ein Kreuzungspunkt S4 zwischen der Emitterstromkennlinie CE und der Lastlinie LRH passiert wird, da die Signalspannung mit hohem Pegel VH ein höheres Potential als die spezifische Spannung mit hohem Pegel V&sub2; hat. Es sei angemerkt, daß in diesem Fall das Ausgangssignal VoUT ein Signal mit niedrigem Pegel VOUTL (= V&sub0;-VS2) ist.
Wenn die Basiszelle ferner an dem stabilen Punkt S&sub2; ist und eine Haltespannung V&sub0; angewendet wird, wird ein Ausgangssignal VOUT auf dem Signal mit niedrigem Pegel VOUTL gehalten. Wenn eine Signalspannung mit niedrigem Pegel VL als Eingangssignal VIN eingegeben wird und dann wieder die Haltespannung V&sub0; angewendet wird, gelangt die Basiszelle jedoch über einen Weg l&sub2;&submin;&sub1; (der in Fig. 10 durch eine Strichpunktlinie gekennzeichnet ist) zu dem stabilen Punkt S&sub1;, wobei ein Kreuzungspunkt S&sub5; zwischen der Emitterstromkennlinie CE und der Lastlinie LRL passiert wird, da die Signalspannung mit niedrigem Pegel VL auf einem niedrigeren Potential als die spezifische Spannung mit niedrigem Pegel V1 ist. Es sei angemerkt, daß in diesem Fall das Ausgangssignal VOUT das Signal mit hohem Pegel VOUTH ist.
Wenn, wie oben beschrieben, ein Eingangssignal VIN, das auf eine Haltespannung V&sub0; festgelegt ist, in eine Signalspannung mit hohem Pegel VH oder eine Signalspannung mit niedrigem Pegel VL verändert wird und dann das Eingangssignal VIN wieder auf die Haltespannung V&sub0; verändert wird, das heißt, wenn ein Impuls der Signalspannung mit hohem Pegel VH oder der Signalspannung mit niedrigem Pegel VL zu dem Eingangssignal VIN hinzugefügt wird, das auf der Haltespannung V&sub0; gehalten wird, wird die Basiszelle selektiv auf einem der zwei stabilen Punkte S&sub1; und S&sub2; gehalten, welches Kreuzungspunkte zwischen der Emitterstromkennlinie CE und der Lastlinie LR0 sind. In der obigen Beschreibung ist ein Ausgangssignal VOUT der Basiszelle auf einem Signal mit hohem Pegel VOUTH, wenn ein Zustand des stabilen Punktes S&sub1; beibehalten wird, und ist ein Ausgangssignal VOUT der Basiszelle auf einem Signal mit niedrigem Pegel VOUTL, wenn ein Zustand des stabilen Punktes S&sub2; beibehalten wird. Wenn ein Impuls der Signalspannung mit hohem Pegel VH zu dem Eingangssignal VIN hinzugefügt wird, wird deshalb ständig das Signal mit niedrigem Pegel VOUTL ausgegeben, und wenn ein Impuls der Signalspannung mit niedrigem Pegel VL zu dem Eingangssignal VIN hinzugefügt wird, wird ständig das Signal mit hohem Pegel VOUTH ausgegeben, so daß Daten durch diese zwei verschiedenen Ausgangssignale gehalten werden können. Es sei angemerkt, daß diese Ausgangssignale VOUTH und VOUTL invertierte Signale der Eingangssignale VIN sind, und somit kann unter Verwendung dieser Basiszelle eine Inverterschaltung und dergleichen mit einer Speicherfunktion gebildet werden, und so kann ihre Anwendbarkeit erweitert werden. In der Halbleiterspeicheranordnung der vorliegenden Ausführungsform wird ferner ein Ausgangssignal von dem Emitter herausgebracht, welches Ausgangssignal auf Grund der N-förmigen Charakteristiken des Transistors 1 eine spezifische Verstärkung hat, und somit kann die Halbleiterspeicheranordnung der vorliegenden Ausführungsform direkt mit Schaltungen der nächsten Stufe verbunden werden.
Figur 12 ist ein Schaltungsdiagramm der anderen Ausführungsform der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung, Fig. 13a und 13b sind Signalwellenformdiagramme zum Erläutern einer Operation der in Fig. 12 gezeigten Halbleiterspeicheranordnung, und Fig. 13a zeigt ein Eingangssignal, und Fig. 13b zeigt ein Ausgangssignal. In der Halbleiterspeicheranordnung, die in Fig. 12 gezeigt ist, ist ein Widerstand 2l zwischen dem Emitter 12 des RTT 1 und der Energiezuführung mit niedrigem Pegel VEE eingefügt, und ein erstes Ausgangssignal VOUT1 wird von einem Verbindungspunkt zwischen dem Emitter 12 und dem Widerstand 21 herausgebracht. Ferner ist ein Widerstand 22 zwischen dem Kollektor 11 des RTT 1 und der Energiezuführung mit hohem Pegel Vcc eingefügt, und ein zweites Ausgangssignal VOUT2 wird von einem Verbindungspunkt zwischen dem Kollektor 11 und dem Widerstand 22 herausgebracht. Es sei angemerkt, daß das erste Ausgangssignal VOUT1 und das zweite Ausgangssignal VOUT2 komplementäre Signale sind, wie in Fig. 13 gezeigt, das heißt, wenn das erste Ausgangssignal VOUT1 auf einem hohen Pegel ist, dann ist das zweite Ausgangssignal VOUT2 auf einem niedrigen Pegel. Deshalb ist diese Ausführungsform vorzuziehen, wenn komplementäre Signale erforderlich sind, und eine Fehloperation kann unter Verwendung dieser komplementären Signale vermindert werden. Ferner können unter Verwendung einer Differenzspannung zwischen den zwei Ausgangssignalen VOUT1 und VOUT2 eine Signalspannung mit hohem Pegel VOUTHH und eine Signalspannung mit niedrigem Pegel VOUTLL erzeugt werden.
Verglichen mit einem SRAM nach Stand der Technik zur allgemeinen Verwendung können zum Beispiel, wie oben beschrieben, in der Halbleiterspeicheranordnung der vorliegenden Erfindung eine Hochgeschwindigkeitsoperation und ein hoher Integrationsgrad ermöglicht werden, da bei der vorliegenden Halbleiterspeicheranordnung ein RTT-Element mit einer Hochgeschwindigkeitsoperation und ein einzelner Widerstand verwendet werden. Verglichen mit einer Halbleiterspeicheranordnung nach Stand der Technik, bei der ein RTT-Element verwendet wird, braucht ferner die Halbleiterspeicheranordnung der vorliegenden Erfindung nicht zum absichtlichen Verringern einer Stromverstärkung des RTT hergestellt zu werden, und somit nehmen die Konstruktionsvarianten der vorliegenden Anordnung zu, und eine Operation mit ausreichend hoher Geschwindigkeit des RTT wird erreicht. Ferner kann in der Halbleiterspeicheranordnung der vorliegenden Erfindung ein exklusives NOR-Element, bei dem ein RTT verwendet wird, der negative differentielle Widerstandscharakteristiken seines Kollektorstroms hat, auf demselben Substrat gebildet werden, auf dem eine Basiszelle der Spelcheranordnung gebildet wird.
In der obigen Beschreibung ist ein Transistor, der für die Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, als RHET (Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt) erklärt, aber bei der Halbleiterspeicheranordnung kann ein Resonanztunneltransistor verwendet werden, der eine Resonanztunnelbarriere zum Injizieren von Trägern hat, wie ein RBT (Resonanztunnelbipolartransistor) mit negativen differentiellen Widerstandscharakteristiken eines Emitterstroms, ein FET mit negativen differentiellen Widerstandscharakteristiken eines Sourcestroms und dergleichen. Ferner ist ein Transistor, der für die Halbleiterspeicheranordnung der vorliegenden Erfindung verwendet wird, nicht nur ein RTT, sondern auch ein Transistor mit negativen differentiellen Widerstandscharakteristiken seines Emitterstroms oder eines Sourcestroms, z. B. ein Realraumübergangstransistor.
Unten wird unter Bezugnahme auf Fig. 14 bis 19 ein Beispiel einer Neun-Bit- Zufallszahlengeneratoranordnung unter Verwendung der Halbleiterspeicheranordnung der vorliegenden Erfindung erläutert.
Figur 14 ist ein Blockschaltungsdiagramm eines Beispiels einer Neun-Bit-Zufallszahlengeneratoranordnung, bei der D-Typ-Flipflops und ein exklusives NOR-Element verwendet werden, Fig. 15 ist ein Schaltungsdiagramm des exklusiven NOR-Elementes, das in Fig. 14 gezeigt ist, bei dem ein Resonanztunneltransistor verwendet wird, Fig. 16 ist ein Blockschaltungsdiagramm des D-Typ-Flipflops, der in Fig. 14 gezeigt ist, bei dem zwei Verriegelungsschaltungen verwendet werden, und Fig. 17 ist ein Schaltungsdiagramm der Verriegelungsschaltung, die in Fig. 16 gezeigt ist. Eine Neun-Bit-Zufallszahlengeneratoranordnung wird, wie in Fig. 14 gezeigt, durch neun D-Typ-Flipflops FF&sub1; bis FF&sub9; und ein exklusives NOR-Element ENOR gebildet. Es sei angemerkt, daß das exklusive NOR-Element ENOR ein Beispiel eines Logikelementes ist und das D-Typ-Flipflop, das zwei Verriegelungsschaltungen enthält, ein Beispiel einer Anordnung ist, bei der die Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung verwendet wird.
Ein Q-Anschluß eines ersten Flipflops FF&sub1; ist mit einem D-Anschluß eines zweiten Flipflops FF&sub2; verbunden, ein Q-Anschluß des zweiten Flipflops FF&sub2; ist mit einem D-Anschluß eines dritten Flipflops FF&sub3; verbunden, in derselben Weise ist ein Q-Anschluß eines achten Flipflops FF&sub8; mit einem D- Anschluß eines neunten Flipflops FF&sub9; verbunden, und ein Q- Anschluß des neunten Flipflops FF&sub9; ist mit einem D-Anschluß des ersten Flipflops FF&sub1; verbunden. Es sei angemerkt, daß das exklusive NOR-Element ENOR zwischen einem vierten Flipflop FF&sub4; und einem fünften Flipflop FF&sub5; eingefügt ist, das heißt, ein Q-Anschluß des vierten Flipflops FF&sub4; ist mit einem ersten Eingang I&sub1; des exklusiven NOR-Elementes ENOR verbunden, und ein Ausgang O des exklusiven NOR-Elementes ENOR ist mit einem D-Anschluß des fünften Flipflops FF&sub5; verbunden, und einem zweiten Eingang 12 des exklusiven NOR-Elementes ENOR wird ein Ausgangssignal des Q-Anschlusses des neunten Flipflops FF&sub9; zugeführt. Ferner werden C-Anschlüssen der Flipflops FF&sub1; bis FF&sub9; ein Taktsignal zugeführt, und -Anschlüssen der Flipflops FF&sub1; bis FF&sub9; wird ein invertiertes Taktsignal zugeführt.
Das exklusive NOR-Element ENOR wird, wie in Fig. 15 gezeigt, durch einen RTT 1a und drei Widerstände 22a bis 24a gebildet. Ein Kollektor 11a des RTT 1a ist über den Widerstand 22a mit einer Energiezuführungsspannungseinheit Vcc verbunden, und ein Emitter 12a des RTT 1a ist geerdet (mit einer Energiezuführung VEE verbunden). Der erste Eingang I&sub1; des exklusiven NOR-Elementes ENOR ist über den Widerstand 23a mit einer Basis 13a des RTT 1a verbunden, und sein zweiter Eingang I&sub2; ist über den Widerstand 24a mit der Basis 13a des RTT 1a verbunden. Eine Ausgabe O des exklusiven NOR-Elementes ENOR wird von einem Verbindungspunkt zwischen dem Kollektor 11a und dem Widerstand 22a herausgebracht.
Das D-Typ-Flipflop FF (FF&sub1; bis FF&sub9;) wird, wie in Fig. 16 gezeigt, durch zwei Verriegelungsschaltungen LC&sub1; und LC&sub2; gebildet. Ein Ausgangsanschluß O einer ersten Verriegelungsschaltung LC&sub1; ist mit einem Eingangsanschluß I einer zweiten Verriegelungsschaltung LC&sub2; verbunden, ein Eingang I der ersten Verriegelungsschaltung LC&sub1; wird als D-Anschluß des Flipflops FF angesehen, ein Ausgang O der zweiten Verriegelungsschaltung LC&sub2; wird als Q-Anschluß des Flipflops FF angesehen, ein Takteingang C der ersten Verriegelungsschaltung LC&sub1; wird als Taktanschluß C des Flipflops FF angesehen, und ein Takteingang C der zweiten Verriegelungsschaltung LC&sub2; wird als invertierter Taktanschluß des Flipflops FF angesehen.
Die Verriegelungsschaltung LC wird, wie in Fig. 17 gezeigt, durch einen RTT 1, drei Widerstände 21 bis 23 und einen FET (der ein Transfergate ist) 4 gebildet. Es sei angemerkt, daß auf die Verriegelungsschaltung LC eine Halbleiterspeicheranordnung der vorliegenden Erfindung angewendet ist, die in Fig. 12 gezeigt und durch den RTT1 und zwei Widerstände 21 und 22 gebildet ist. Ein Kollektor 11 des RTT 1 ist nämlich über den Widerstand 22 mit einer Energiezuführungsspannungseinheit VCC2 verbunden, und ein Emitter 12 des RTT 1 ist über den Widerstand 21 geerdet (mit einer Energiezuführung VEE verbunden). Der Eingang I der Verriegelungsschaltung LC ist über den FET 4 mit einer Basis 13 des RTT 1 (die ein Eingang VIN der Halbleiterspeicheranordnung ist) verbunden, einem Gate des FET 4 wird das Taktsignal C (oder ) zugeführt, und die Basis 13 des RTT 1 ist über den Widerstand 23 mit einer Energiezuführungsspannungseinheit Vcci verbunden. Eine Ausgabe O der Verriegelungsschaltung LC (die ein zweites Ausgangssignal VOUT2 der Halbleiterspeicheranordnung ist) wird von einem Verbindungspunkt zwischen dem Kollektor und dem Widerstand 22 herausgebracht.
Figuren 18 und 19 sind Diagramme zum Erläutern von Operationen der Verriegelungsschaltung, die in Fig. 17 gezeigt ist, Fig. 18 ist der Fall, bei dem das Transfergate (FET) 4 AUSgeschaltet ist, und Fig. 19 ist der Fall, bei dem das Transfergate 4 EIN ist. Es sei angemerkt, daß eine Operation des Transfergates 4 durch das Taktsignal C gesteuert wird. Diese Diagramme entsprechen den Diagrammen in Fig. 9 und 10.
In Fig. 18 und 19 bezeichnet Bezugszeichen C&sub0; eine Kennlinie, die aus Betriebscharakteristiken des RTT 1 und einem Widerstandswert des Widerstandes 21 in der Verriegelungsschaltung LC, die in Fig. 17 gezeigt ist, resultiert, und Bezugszeichen L&sub0; bezeichnet eine Lastlinie, die durch einen Widerstandswert des Widerstandes 23 bestimmt ist. Es sei angemerkt, daß die Lastlinie L&sub0; dem Fall des Anwendens einer Haltespannung auf einen Eingang VIN der gezeigten Halbleiterspeicheranordnung entspricht. Die Kennlinie C&sub0; und die Lastlinie L&sub0; kreuzen sich an zwei stabilen Punkten und S&sub2;, wie in Fig. 18 und 19 gezeigt. Zu beachten ist, daß ein Ausgangssignal der Verriegelungsschaltung LC in einem Betriebszustand des stabilen Punktes S&sub1; auf einem niedrigen Pegel ist und ein Ausgangssignal der Verriegelungsschaltung LC in einem Betriebszustand des stabilen Punktes S&sub2; auf einem hohen Pegel ist.
In Fig. 19 bezeichnet Bezugszeichen L&sub1; eine Lastlinie, wenn ein Eingangssignal auf einem niedrigen Pegel ist, und Bezugszeichen L&sub2; bezeichnet eine Lastlinie, wenn ein Eingangssignal auf einem hohen Pegel ist. Wenn zum Beispiel das Transfergate 4 AUSgeschaltet ist und die Verriegelungsschaltung LC in einem Zustand des stabilen Punktes S&sub1; ist, wird eine Ausgabe O der Verriegelungsschaltung LC auf einem niedrigen Pegel gehalten. Wenn ferner das Eingangssignal auf einem hohen Pegel ist (Lastlinie L&sub2;) und dann das Transfergate 4 AUSgeschaltet wird, gelangt die Verriegelungsschaltung LC über einen Zwischenpunkt P&sub2; an den stabilen Punkt S&sub2;. Demzufolge wird eine Ausgabe O der Verriegelungsschaltung LC verändert und auf einem hohen Pegel gehalten. Umgekehrt wird, wenn das Transfergate 4 AUSgeschaltet ist und die Verriegelungsschaltung LC auf dem stabilen Punkt S&sub2; ist, eine Ausgabe O der Verriegelungsschaltung LC auf einem hohen Pegel gehalten. Wenn ferner das Eingangssignal auf einem niedrigen Pegel ist (Lastlinie L&sub1;) und dann das Transfergate 4 AUSgeschaltet wird, gelangt die Verriegelungsschaltung LC über einen Zwischenpunkt P&sub1; an den stabilen Punkt S&sub1;.
Wenn RTTs für eine Halbleiterspeicheranordnung (zum Beispiel ein D-Typ-Flipflop) und ein Logikelement (zum Beispiel ein exklusives NOR-Element) gemäß der vorliegenden Erfindung verwendet werden, kann, wie oben beschrieben, ein RTT, der für ein Logikelement verwendet wird, durch dieselben Produktionsverfahren hergestellt werden, wie sie für die Halbleiterspeicheranordnung eingesetzt werden, da Kollektorströme der RTTs, die für die Speicheranordnung und das exklusive NOR-Element verwendet werden, dieselben negativen differentiellen Widerstandscharakteristiken wie der Basisstrom IB haben. Deshalb kann eine Anordnung, die Resonanztunneltransistoren hat, die für eine Halbleiterspeicheranordnung und ein Logikelement, wie eine Zufallszahlengeneratoranordnung, verwendet werden, leicht erzeugt werden.
Gemäß der vorliegenden Erfindung umfaßt eine Halbleiterspeicheranordnung, wie oben beschrieben, einen Transistor, der negative differentielle Widerstandscharakteristiken in seinem Emitterstrom oder Sourcestrom hat, und eine Widerstandseinheit, so daß die Halbleiterspeicheranordnung einige Elemente und eine vereinfachte Konfiguration hat und eine Hochgeschwindigkeitsoperation und ein hoher Integrationsgrad bewirkt werden können und außerdem viele Konstruktionsvarianten möglich werden.

Claims

1. Eine Halbleiterspeicheranordnung mit:

einem ersten Energiezuführungsmittel (Vcc);

einem zweiten Energiezuführungsmittel (VEE);

einem Transistor (1) mit einer Kollektorelektrode (11), einer Emitterelektrode (12) und einer Basiselektrode (13), welche Kollektorelektrode (11) des genannten Transistors (1) mit dem genannten ersten Energiezuführungsmittel (Vcc) verbunden ist, welcher Basiselektrode (13) des genannten Transistors (1) ein Eingangssignal (VIN) zum selektiven Halten eines von zwei verschiedenen Betriebszuständen des genannten Transistors (1) zugeführt wird, welcher Transistor ein Resonanztunneltransistor ist, bei dem ein Strom, der durch die Emitterelektrode (12) des genannten Transistors (1) fließt, negative differentielle Widerstandscharakteristiken gegenüber einer Spannung zwischen der Emitterelektrode (12) und der Basiselektrode (13) des genannten Transistors (1) hat;

dadurch gekennzeichnet, daß sie ferner ein Widerstandsmittel (2, 21) umfaßt, das zwischen der Emitterelektrode (12) des genannten Transistors (1) und dem genannten zweiten Energiezuführungsmittel (VEE) verbunden ist, und ein Ausgangssignal (VOUT, VOUT1) zum Anzeigen des gehaltenen einen Zustandes der genannten zwei verschiedenen Betriebszustände des genannten Transistors (1) von einem Verbindungspunkt zwischen der Emitterelektrode (12) des genannten Transistors (1) und dem genannten Widerstandsmittel (2, 21) herausgebracht wird.

2. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der das genannte Widerstandsmittel (2, 21) aus Metallsilicid oder Metallnitrid durch ein Sputterverfahren hergestellt ist.

3. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der die genannte Halbleiterspeicheranordnung ferner ein zusätzliches Widerstandsmittel (22) umfaßt, das zwischen der Kollektorelektrode (11) des genannten Transistors (1) und dem genannten ersten Energiezuführungsmittel (Vcc) verbunden ist, und ein zusätzliches Ausgangssignal (VOUT2) eines invertierten Signals des genannten Ausgangssignals (VOUT, VOUT1) von einem Verbindungspunkt zwischen der Kollektorelektrode (11) des genannten Transistors (1) und dem genannten zusätzlichen Widerstandsmittel (22) herausgebracht wird.

4. Eine Halbleiterspeicheranordnung nach Anspruch 3, bei der das genannte zusätzliche Widerstandsmittel (22) aus Metallsilicid oder Metallnitrid durch ein Sputterverfahren hergestellt ist.

5. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der der genannte Resonanztunneltransistor (1) einen Transistor auf der Grundlage heißer Elektronen mit Resonanztunneleffekt umfaßt.

6. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der der genannte Resonanztunneltransistor (1) einen Resonanztunnelbipolartransistor umfaßt.

7. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der der genannte Resonanztunneltransistor (1) eine GaAs/AlGaAs-Heterostruktur umfaßt.

8. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der der genannte Resonanztunneltransistor (1) eine GaInAs/(AlGa)InAs-Heterostruktur umfaßt.

9. Eine Halbleiterspeicheranordnung nach Anspruch 1, bei der die genannte Halbleiterspeicheranordnung zusammen mit einem Logikelement (ENOR) verwendet wird, das durch einen Resonanztunneltransistor (1a) gebildet ist, und beide Resonanztunneltransistoren (1, 1a) der genannten Halbleiterspeicheranordnung und des genannten Logikelementes (ENOR) dieselben negativen differentiellen Widerstandscharakteristiken haben.

10. Eine Halbleiterspeicheranordnung nach Anspruch 9, bei der die genannte Halbleiterspeicheranordnung in einem D- Typ-Flipflop (FF) verwendet wird, das genannte Logikelement ein exklusives NOR-Element (ENOR) umfaßt, und das genannte D-Typ-Flipflop (FF) und das genannte exklusive NOR-Element (ENOR) zum Bilden einer Zufallszahlengeneratoranordnung verwendet werden.