JPS62181468A - 共鳴トンネリング・トランジスタで構成されたフリツプ・フロツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、フリップ・フロップに於いて、エミッタ層と
ベース層との間に形成された超格子層をキャリヤが共鳴
トンネリングする形式の能動素子と、その能動素子のベ
ース・エミッタ間に挿入された電流源と、同じくその能
動素子に信号を選択的に与える手段とを備えてなる構成
を採ることに依り、前記能動素子に於ける二つの安定状
態の何れか一方を任意に選択できるようにし、構成が簡
単で且つ高速の動作が可能であるようにした。

〔産業上の利用分野〕

本発明は、共鳴トンネリング効果を利用するホット・エ
レクトロン・トランジスタ（ｒｅｓｏｎａｎｔ−ｔｕｎ
ｎｅｌｔｎｇ　　ｈｏｔ　　ｅｌｅｃｔｒｏｎ　　ｔｒ
ａｎｓｉｓｔｏｒ：ＲＨＥＴ）或いは共鳴トンネリング
効果を利用するバイポーラ・トランジスタ（ｒｅｓｏｎ
ａｎｔ−ｔｕｎｎｅｌｉｎｇ　　ｂｉｐｏｌａｒ　　ｔ
ｒａｎｓｉｓｔ。

ｒ：ＲＢＴ）など共鳴トンネリング・トランジスタを能
動素子とするフリップ・フロップに関する。

〔従来の技術〕

現在まで、数多くの種類のフリップ・フロップを用いた
半導体記憶装置が実用化されてきたが、その高速化と高
集積化に対する要求は止まることを知らない。

然しなから、微細加工に於ける技術的限界、配線容量増
大に起因する遅延時間の増加などが理由となり、前記要
求への対応は次第に頭打ちの状態になりつつある。

これを打開するには、能動素子の構造自体を改善して性
能を向上し、半導体記憶装置としての機能を損なうこと
なく、素子数を低減し且つ高速となるようにしなければ
ならない。

因に、実用的なスタティック・メモリ・セルを構成する
には、通常、２個の記ｔｔ用トランジスタと２個のトラ
ンスファ・ゲート用トランジスタが必要である。

〔発明が解決しようとする問題点〕

前記したように、今後、半導体記憶装置などに用いられ
るフリップ・フロップの在るべき一つの姿として、高速
であることは勿論のこと、構成素。

子数を少なくしたものが挙げられる。

然しなから、そのようなフリップ・フロップが実現され
ていないのは、それを構成するのに適した能動素子が存
在しないことが原因になっていると考えられる。

本発明は、ＲＨＥ　Ｔ或いはＲＢＴなどの共鳴トンネリ
ング・トランジスタを用いることに依り、構成が筒車で
動作が高速であるフリップ・フロップを得ようとするも
のである。

〔問題点を解決するための手段〕

本発明者は、さきに、共鳴トンネリング・トランジスタ
の一つとしてＲＨＥＴを提供した（要すれば、特願昭６
０−１６０３１４号参照）。

第８図は該ＲＨＥＴを説明する為の図であり、（Ａ）は
要部切断側面図、（Ｂ）は図（Ａ）に対応させたエネル
ギ・バンド・ダイヤグラムをそれぞれ表している。

第８図（Ａ）に於いて、■はｎ＋型ＧａＡｓコレクタ層
、２はＡｌ、Ｇａ＋−ｙ　Ａ３：Ｉレクタ側ポテンシャ
ル・バリヤ層、３はｎ”型ＧａＡｓベース層、４は超格
子層、５はｎ＋型ＧａＡｓエミッタ層、６はエミッタ電
極、７はベース電極、８はコレクタ電極をそれぞれ示し
、第８図（Ｂ）に於いて、ＥＣは伝導帯の底、ＥＦはフ
ェルミ・レベル、ＥＸはサブ・バンドのエネルギ・レベ
ルをそれぞれ示している。

尚、超格子層４はＡ　ｌｘ　Ｇ　ａ　＋−ｘ　Ａ　Ｓバ
リヤ層４ＡとＧａＡｓウェル層４Ｂとからなっていて、
図示例では二つのバリヤ層と−っのウェル層で構成され
ているが、必要あれば複数のウェル層及びそれを形成す
る為のバリヤ層を用いて良い。

第９図（Ａ）乃至（Ｃ）はＲＨＥＴの動作原理を説明す
る為のエネルギ・バンド・ダイヤグラムを表し、第８図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。

図に於いて、ｑはキャリヤ（電子）の電荷量、φＣはコ
レクタ側ポテンシャル・バリヤ層２とベース層３との間
に於ける伝導帯底不連続値（ｃ。

ｎｄｕｃｔｉｏｎ　　ｂａｎｄ　　ｄｉｓｃｏｎｔｉｎ
ｕｉｔｙ）、Ｖａｔはベース・エミッタ間電圧をそれぞ
れ示している。尚、ｑφ。をバリヤ高さとする。

第９図（Ａ）はベース・エミッタ間電圧ＶｉｌＥが０か
或いは０に近い場合に於けるエネルギ・バンド・ダイヤ
グラムである。

図示の状態では、コレクタ・エミッタ間に電圧ｖｃｉが
印加されているが、ベース・エミッタ間電圧ｖ［ｌ！が
殆ど０であるので、エミッタ層５に於けるエネルギ・レ
ベルがウェル層４Ｂに於けるサブ・バンドのエネルギ・
レベルＥＸと相違している為、エミッタ層５に於ける電
子は超格子層４をトンネリングしてベース層３に抜ける
ことは不可能であり、従って、ＲＨＥＴには電流が流れ
ていない。

第９図（Ｂ）はベース・エミッタ間電圧■、が２　ＥＸ
　／　ｑに殆ど等しい場合に於けるエネルギ・バンド・
ダイヤグラムである。

図示の状態では、エミッタ層５に於けるエネルギ・レベ
ルがウェル層４Ｂに於けるサブ・バンドのエネルギ・レ
ベルＥｘと整合する為、エミッタ層５に於ける電子は共
鳴トンネリング効果で超格子Ｎ４を抜けてベース層３に
注入され、そこでポテンシャル・エネルギ（＝　２　Ｅ
Ｘ　）が運動エネルギに変換されるので、電子は所謂ホ
ットな状態となり、ベース層３をバリステインクに通過
し、そして、この際に於けるホット・エレクトロンの運
動エネルギがバリヤ高さｑφ。に比較して大きい場合に
はコレクタ層１に到達してコレクタ電流となり、小さい
場合にはコレクタ層１に到達することはできずにベース
電流となる。

第９図（Ｃ）はベース・エミッタ間電圧Ｖｌｌ！が２　
ＥＸ　／　ｑより大きい場合に於けるエネルギ・バンド
・ダイヤグラムである。

図示の状態では、エミッタ層５に於けるエネルギ・レベ
ルがウェル層４Ｂに於けるサブ・バンドのエネルギ・レ
ベルＥｘより高くなってしまうので共鳴トンネリング効
果は発生せず、再びエミッタ層５からベース層３に抜け
る電子はなくなり、前記したコレクタ電流或いはベース
電流は低減される。

第１０図は試作されたＲＨＥＴをコレクタ開放で測定し
たベース・エミッタ間電圧Ｖ、とエミッタ電流ＩＥとの
関係を説明する線図であり、第８図及び第９図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。

図では、横軸にベース・エミッタ間電圧ＶＢ！を、また
、縦軸にエミッタ電流■６をそれぞれ採っである。尚、
このデータは温度７７（Ｋ）で得られたものである。

図から明らかなように、ＲＨＥＴに於けるＶＢ！対１Ｅ
の関係に於いて、所謂、共鳴トンネリング効果に依る微
分負性抵抗領域が存在している。

さて、前記説明した各事項を踏まえた上で本発明の詳細
な説明する。

第１図は本発明に依るフリップ・フロップの原理を説明
する為の要部回路図を表している。

図に於いて、ＱＲはＲＨＥＴである能動素子、ＲＣは負
荷抵抗、ＲＢは電流源抵抗、Ｎ１及びＮ２は接続点、Ｖ
ＣＣＩ及びｖ　ｃｃｚは正側電源レベルをそれぞれ示し
ている。

図示のように、能動素子ＱＲのベースに電流源抵抗ＲＢ
を介して正側電源レベルＶｅａｌを供給する電源に接続
するとベース・エミッタ間には一種の定電流源が挿入さ
れたことと等価になり、その際のベース・エミッタ間電
圧ＶＩＩＥとベース電流■。

との関係及びベース・エミッタ間電圧ＶＩＩＥとコレク
タ電流■、との関係は第２図（Ａ）及び（Ｂ）に見られ
る通りである。

斯かる関係は特にコレクタ側ポテンシャル・バリヤ層の
バリヤ高さｑφ０に比較してホット・エレクトロンの運
動エネルギが小さい場合に生ずるものである。

第２図（Ａ）に於いては、横軸にベース・エミッタ間電
圧ＶＩＩＥを、また、縦軸にベース電流ｌ。

をそれぞれ採ってあり、そして、第２図（Ｂ）に於いて
は横軸にベース・エミッタ間電圧Ｖ０を、また、縦軸に
コレクタ電流ＩＣをそれぞれ採っである。

図に於いて、ＣＬＩは特性線、ＬＬは負荷線、Ａ及びＢ
は安定点、ＲＰは共鳴ピーク点、Ｃ及びＤは安定点Ａ及
びＢに対応する点をそれぞれ示している。

ところで、第１図に見られる回路に於いては、接続点Ｎ
１に信号を入力して接続点Ｎ２から信号を出力させる動
作、また、接続点Ｎ２に信号を入力して同じく接続点Ｎ
２から信号を出力させる動作の何れも実現することがで
きる。

第２図（Ａ）及び（Ｂ）を参照しながら第１図に見られ
る回路の動作を説明する。

図から明らかであるが、能動素子ＱＲは安定点Ａ及びＢ
に見られるように二つの安定状態を維持することができ
る。

まず、接続点Ｎ１に信号を入力して接続点Ｎ２から信号
を出力させる場合について説明する。

今、何らかの手段に依り、接続点Ｎ１にハイ・レベル（
“Ｈ”レベル）のパルス信号が人力されたとすると、能
動素子ＱＲの動作点は安定点Ａから安定点Ｂに遷移する
か、若しくは、安定点Ｂに存在したままである。

また、同じく何らかの手段に依り、接続点Ｎ１にロー・
レベル（“し”レベル）のパルス信号が人力されたとす
ると、能動素子ＱＲの動作点は安定点へに存在したまま
であるか、若しくは、安定点Ｂから安定点Ａに遷移する
。

前記説明から判るように、能動素子ＱＲの動作点は、接
続点Ｎ１に於けるレベルの如何によって、二つの安定点
Ａ及びＢの何れか一方を採ることになる。

このような動作点に対応し、コレクタ電流１ｃの値が変
わることは当然であり、第２図（Ｂ）にその様子が示さ
れている。

図から明らかなように、安定点Ｂに対応する点りに於い
ては、大きなコレクタ電流が流れるから負荷抵抗ＲＣに
依る電圧降下も大であり、接続点Ｎ２から出力される信
号は“Ｌ″レベルあり、そして、安定点Ａに対応する点
Ｃに於いては、小さなコレクタ電流しか流れないから負
荷抵抗ＲＣに依る電圧降下は小であり、接続点Ｎ２から
出力される信号は“Ｈ”レベルとなる。

このように、能動素子ＱＲの動作点が二つの安定点Ａ及
びＢを採ることができれば、半導体記憶装置として書き
込み動作及び読み出し動作を行わせ得ることは当然であ
って、その動作に関しては〔実施例〕の項で詳細に説明
されている。

次に、接続点Ｎ２に信号を入力して同じく接続点Ｎ２か
ら信号を出力させる場合について説明する。

この場合は、コレクタ電流１゜を変化させることで実質
的にベース電流１．を変化させ、前記説明したように接
続点Ｎ１に信号を入力して接続点Ｎ２から信号を出力さ
せる場合と同様な動作をさせているものである。

第３図（Ａ）及び（Ｂ）は第２図に対応する能動素子Ｑ
Ｒの動作を説明する為のエネルギ・ハンド・ダイヤグラ
ムを表し、第９図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。

第３図（Ａ）に見られる状態は第２図に示されている安
定点Ａに対応し、また、第３図（Ｂ）に見られる状態は
第２図に示されている安定点Ｂに対応している。

第３図（Ａ）及び（Ｂ）の各状態に於いて、第２図に見
られる安定点Ａ及びＢが共鳴点ＲＰからずれていること
を反映してウェル層内に生成されるサブ・ハンドのエネ
ルギ・レベルＥＸはエミッタ層５に於ける伝導帯の底Ｅ
ｃのエネルギ・レベルに比較して若干上下してはいるが
、何れの状態に於いても、エミッタ層５からベース層３
或いはコレクタ層１に相応の電流（電子流）を流すこと
ができる。即ち、第３図（Ａ）の場合は、コレクタ側ポ
テンシャル・バリヤ層に於けるバリヤ高さが高い為、エ
ミッタ層５からベース層３に抜けた電子はベース電流と
なる。また、第３図（Ｂ）の場合は、ベース・エミッタ
間電圧ｖ、Ｅが大であるから、エミッタ層５から直接ト
ンネリング或いは共鳴トンネリング（第２のサブ・ハン
ドが存在する場合）してベース層３に抜け、そのホット
・エレクトロンの運動エネルギが充分に大であることが
らコレクタ側ポテンシャル・バリヤ層２を越えてコレク
タ電流となる。

第４図（Ａ）及び（Ｂ）は能動素子ＱＲに於けるコレク
タ・エミッタ間電圧ＶＣＥの如何に対応するフリップ・
フロップの動作を説明する為のエネルギ・バンド・ダイ
ヤグラムを表し、第３図及び第９図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。

この場合は、前記した接続点Ｎ２に信号を入力し、同じ
く接続点Ｎ２から出力を得る場合に相当する。

第４図（Ａ）は接続点Ｎ２にＩ（”レベルの信号が人力
された場合、従って、コレクタ・エミッタ間電圧■。が
正側に大きく振られた場合に於けるエネルギ・バンド・
ダイヤグラムである。

図から判るように、コレクタ側ポテンシャル・バリヤ層
２に於ける伝導帯の底Ｅ、の傾斜は破線で示しであるよ
うに急になり、従って、それまでは、そのバリヤでコレ
クタ層ｌに到達できなかった電子も矢印ｅに見られるよ
うにトンネリングして流れることが可能となる。このよ
うになると、ベース電流■、は少なくなるので、ベース
・エミッタ間電圧■、は上昇する。即ち、第２図に見ら
れる安定点Ｂの状態となって、大きなコレクタ電流が流
れ、その結果、負荷抵抗ＲＣに依る電圧降下も大となる
から接続点Ｎ２から出力される信号としては“Ｌ″レベ
ルなる。

第４図（Ｂ）は接続点Ｎ２に″Ｌ″レベルの信号が入力
された場合、従って、コレクタ・エミッタ間電圧■。が
殆ど０　（Ｖ）である場合に於けるエネルギ・バンド・
ダイヤグラムである。

この場合、コレクタ側ポテンシャル・バリヤ層２に於け
る伝導帯の底Ｅｃの傾斜は破線で示しであるように逆方
向になり、従って、それまでは、バリヤを越えてコレク
タ層１に到達していた電子も矢印ｅに見られるように反
射されてしまう。このようになると、ベース電流■、は
増加するので、ベース・エミッタ間電圧ＶＩＩＫは低下
する。即ち、第２図に見られる安定点Ａの状態となって
、小さなコレクタ電流しか流れないから負荷抵抗ＲＣに
依る電圧降下は小であり、接続点Ｎ２から出力される信
号としては“Ｈ”レベルになる。

このように、第１図に見られるフリップ・フロップでは
、ベース側或いはコレクタ側の電位の如何に依り、能動
素子ＱＲのベースに電流を流したり、引き抜いたりして
ベース電位を変化させ、二つの安定状態を制御すること
ができる。

因に、本発明に似通った技術としては、負性抵抗を有す
るダイオードを能動素子として利用することが考えられ
る。

第１１図は負性抵抗を有するダイオードを用いた半導体
記憶装置の要部回路図を表し、第１図に於いて用いた記
号と同記号は同部分を示すか或いは同じ意味を持つもの
とする。

図に於いて、ＤＮは負性抵抗を有するダイオードを示し
ている。

この半導体記憶装置も、勿論、メモリ動作が可能である
が、読み出し時にダイオードＤＮ自体から電流が引き抜
かれたり、流入したりすることから、記憶情報は不安定
になる。然しなから、第１図に関して説明したフリップ
・フロップでは、読み出し時に、記憶維持用の電流回路
から独立したコレクタ側の電源から電流が供給されるよ
うになっているから、記憶状態を安定に維持したまま、
読み出しを行うことができる。

前記したところから、本発明のフリップ・フロップでは
、エミッタ層（例えばｎ＋型ＧａＡｓエミッタ層５）と
ベースＮ（例えばｎ＋型ＧａＡｓベース層３）との間に
形成された超格子層からなるエミッタ側ポテンシャル・
バリヤ層（例えば超格子層４）及びベース層とコレクタ
層（例えばｎ＋型ＧａＡｓコレクタ層１）との間に形成
されたコレクタ側ポテンシャル・バリヤ層（例えば／ｌ
。

Ｇａ１−アＡｓコレクタ側ポテンシャル・バリヤ層２）
を有してなる能動素子（例えば能動素子ＱＲ）と、該能
動素子のベースに二つの安定状態をとらせる為にベース
・エミッタ間に接続された電流源（例えば抵抗ＲＢ並び
に正側電源レベルＶＣＣＩを供給する電源）と、前記能
動素子に前記二つの安定状態の何れか一方を採らせる為
に信号を選択的に与える手段（例えばスタティック素子
ＱＳ）とを備えてなる構成を採っている。

尚、本発明のフリップ・フロップに関する説明は主とし
て半導体記憶装置に適用した場合を対象として行われて
いるが、これに限定されることなく、論理回路に適用で
きることは勿論であり、また、能動素子としては、ＲＨ
ＥＴのみならず、第８図の（Ａ）及び（Ｂ）に於けるコ
レクタ側ポテンシャル・バリヤがｐｎ接合になっている
共鳴トンネリング・トランジスタ、即ち、ＲＢＴを用い
ることもできる。

〔作用〕

前記手段を採ると、能動素子であるＲＨＥＴに於いて発
生する共鳴トンネリング効果はそのベースに二つの安定
状態を現出させることが可能であり、この二つの安定状
態をベース側或いはコレクタ側からの信号で任意に遷移
させることができ、これを利用して半導体記憶装置を構
成すれば、従来、最低２個のトランジスタで構成されて
いたフリップ・フロップのセルを半分の数、即ち、１個
のトランジスタを用いるのみで実現することができ、し
かも、その動作は安定である。

〔実施例〕

第５図は接続点Ｎｌに信号を入力して接続点Ｎ２から信
号を出力させる実施例を説明する為の要部回路図を表し
、第１図に於いて用いた記号と同記号は同部分を示すか
或いは同じ意味を持つものとする。

図に於いて、ＭＣは単位記憶回路（メモリ・セル）、Ｑ
Ｓはスイッチング素子、ＣＣはカップリング・コンデン
サ、ＷＬはワード線、ＢＬＷは書き込みビット線、ＢＬ
Ｒは読み出しピッＨ，５１をそれぞれ示している。

この実施例に於いては、ワードＩＷＬが′Ｌ”レベル、
即ち、アドレス信号が加わっていない場合にはスイッチ
ング素子ＱＳはオフであり、能動素子ＱＲは安定点Ａ及
びＢの何れかの状態にある。

また、ワード線ＷＬが一時的にＨ”レベル、即ち、アド
レス信号が加わった場合にはスイッチング素子ＱＳはオ
フ状態からオン状態を経て再びオフ状態となり、その際
、書き込みビット線ＢＬＷが“Ｈ”レベルであれば、能
動素子ＱＲの動作点は安定点Ｂに遷移するか、若しくは
、安定点Ｂに存在したままである。更にまた、前記同様
、ワード線ＷＬにアドレス信号が加わって、スイッチン
グ素子ＱＳがオフ状態からオン状態を経て再びオーツ状
態になったとし、その際、書き込みビット線ＢＬＷがＬ
”レベルであれば、能動素子ＱＲの動作点は安定点Ａに
存在したままであるか、若しくは、安定点Ｂから安定点
Ａに遷移する。

前記説明から判るように、スイッチング素子ＱＳのオン
・オフ及び書き込みビット線ＢＬＷに於けるレベルの如
何に依って、能動素子ＱＲは二つの安定点Ａ及びＢの何
れかの状態を採ることができる。

前記説明した動作が可能であることから、書き込みは、
特定のメモリ・セルに接続したワード線ＷＬと読み取り
ビットｖＡＢＬＲを“Ｈ”レベルとし、そして、書き込
みビット線ＢＬＷを“Ｈ”レベル或いは“Ｌ”レベルと
することに依り実行される。また、読み取りは、ワード
線ＷＬを“Ｈ”レベルにしてスイッチング素子ＱＳをオ
ンとし、書き込みビット綿ＢＬＷのレベルを能動素子Ｑ
Ｒの動作点が遷移しない範囲で変化させ、その際の能動
素子ＱＲのコレクタ、即ち、接続点Ｎ２に於ける電位変
化をカップリング・コンデンサＣＣ及び読み取りビット
ｖＡＢＬＲを介して読み取れば良い。尚、第５図に見ら
れる実施例に於けるカップリング・コンデンサＣＣをト
ランジスタに変更し、そのオン・オフ制御をワード線Ｗ
Ｌのレベルで行うこともできるが、その場合であっても
、記憶用のトランジスタは１個で足りるので、従来より
も少ない能動素子数で構成可能である。

第６図は接続点Ｎ２に信号を入力して同じく接続点Ｎ２
から信号を出力させる実施例を説明する為の要部回路図
を表し、第１図及び第５図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとする。尚
、ＢＬはビット線を示している。

この実施例では、能動素子ＱＲのベースに信号は入力さ
れず、スイッチング素子ＱＳがコレクタとビット線ＢＬ
の間に介在し、該スイッチング素子ＱＳのベースはワー
ド線ＷＬのアドレス信号で制御されるようになっている
。

第７図は第６図に示されているビット線ＢＬ、ワード線
ＷＬ、接続点Ｎ２に於ける電位のタイミング・チャート
を表し、第６図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。

第７図に見られるデータは、第６図に見られる実施例に
於ける諸要素に対して、次に例示するような定数を与え
てメモリ動作をさせ、接続点Ｎ２からプローブで出力を
取り出して観測して得たものである。

ＲＢ：　１．５　（ＫΩ〕 ＲＣ：１０（ＫΩ〕 Ｖｃｃ＋　　：　１　　（Ｖ） ＶＣＣ２：　１　　（Ｖ） 第７図に於いては、横軸に時間ｔを、縦軸に電圧■をそ
れぞれ採ってあり、時間■に於いては、ヒツト綿ＢＬに
は０．５　（Ｖ）が、ワード′！ｆＡＷＬには１．０　
（Ｖ）がそれぞれ印加されてスイッチング素子ＱＳがオ
ンの状態になり、接続点Ｎ２に於ける電位は０．４　［
Ｖ）程度となり、コレクタ・エミッタ間電圧ＶＣＥを正
側に大きく振った状態になり、また、時間■に於いては
、ビット線ＢＬには０〔Ｖ〕が、ワードＷＬには１．Ｏ
（Ｖ）が印加されてスイッチング素子ＱＳはオンの状態
になるが、ビット綿ＢＬの・；ｉ位が４０（Ｖ）である
から、接続点Ｎ２の電位はｏ、１　　（Ｖ）程度となり
、コレクタ・エミッタ間電圧■。、が略０　（Ｖ）にな
った状態を実現することができる。

図示の電位波形から、能動素子ＱＲが間違いなくメモリ
動作をしていることが看取される。

〔発明の効果〕

本発明に依るフリップ・フロップに於いては、エミッタ
層とベース層との間に形成された超格子層をキャリヤが
共鳴トンネリングする形式の能動素子と、その能動素子
のベース・エミッタ間に挿入された電流源と、同じくそ
の能動素子に信号を選択的に与える手段とを備えてなる
構成になっている。

この構成に依ると、ＲＨＥＴ或いはＲＢＴなど共鳴トン
ネリング・トランジスタである能動素子が、その共鳴ト
ンネリング効果に依って、ベースに二つの安定状態を実
現させることができ、そして、この二つの安定状態はベ
ース側からの信号或いはコレクタ側からの信号の何れに
ても任意に選択することが可能であり、少ない数の能動
素子を用いて構成されたものでありながら、例えば安定
なスタティック・メモリ・セルとして動作させることが
でき、フリップ・フロップの高集積化並びに高速化に有
効である。

【図面の簡単な説明】

第１図は本発明に依るフリップ・フロップの原理を説明
する為の要部回路図、第２図（Ａ）及びＣＢ）は理想化
されたＲＨＥＴのベース・エミッタ間電圧■□とベース
電流ＩＩ＋との関係及びベース・エミッタ間電圧Ｖ［ｌ
Ｋとコレクタ電流Ｉｃとの関係を示す線図、第３図（Ａ
）及び（Ｂ）は第２図に対応する能動素子の動作を説明
する為のエネルギ・バンド・ダイヤグラム、第４図（Ａ
）及び（Ｂ）はコレクタ・エミッタ間電圧ＶＣＥの如何
に対応する半導体記憶装置としてのフリップ・フロップ
の動作を説明する為のエネルギ・バンド・ダイヤグラム
、第５図は本発明一実施例の要部回路図、第６図は他の
実施例の要部回路図１．第７図は半導体記憶装置のメモ
リ動作を説明する為のタイミング・チャート、第８図（
Ａ）及び（Ｂ）はＲＨＥＴを説明する為の要部切断側面
図及びエネルギ・バンド・ダイヤグラム、第９図（Ａ）
乃至（Ｃ）はＲＨＥＴの動作原理を説明する為のエネル
ギ・バンド・ダイヤグラム、第１０図はＲＨＥＴに於け
るベース・エミッタ間電圧■、とエミッタ電流ＩＥとの
関係を説明する為の線図、第１１図は負性抵抗ダイオー
ドを用いた回路を例示する要部回路図をそれぞれ表して
いる。 図に於いて、ＱＲはＲＨＥＴである能動素子、ＱＳはス
イッチング素子、ＲＣは負荷抵抗、ＲＢは電流源抵抗、
ＷＬはワード線、ＢＬはビット線、ＢＬＷは書き込みビ
ット線、ＢＬＲは読み取りビット線、Ｎ１及びＮ２は接
読点、■６０．及びＶ　ＣＣ２は正側電源レベルをそれ
ぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第３図 実施例を説明する為の要部回路図 第５図 本発明実施例を説明する為の要部回路図第６図 第７図 ψ　　　　　　ψ く　　　　く ｘ〒 ＲＨＥＴの動作を説明する、為の エネルギ・バンド・タイヤクラム 第９図 Ｉｃ（ｍＡ） 第１１図

Claims (1)

1. 【特許請求の範囲】 エミッタ層とベース層との間に形成された超格子層から
   なるエミッタ側ポテンシャル・バリヤ層並びにベース層
   とコレクタ層との間に形成されたコレクタ側ポテンシャ
   ル・バリヤ層を有してなる能動素子と、 該能動素子に於けるベースに二つの安定状態をとらせる
   為にベース・エミッタ間に接続された電流源と、 前記能動素子に前記二つの安定状態の何れか一方を採ら
   せる為に信号を選択的に与える手段とを備えてなること
   を特徴とする共鳴トンネリング・トランジスタで構成さ
   れたフリップ・フロップ。