DE68917398T2 - Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen. - Google Patents
Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.Info
- Publication number
- DE68917398T2 DE68917398T2 DE68917398T DE68917398T DE68917398T2 DE 68917398 T2 DE68917398 T2 DE 68917398T2 DE 68917398 T DE68917398 T DE 68917398T DE 68917398 T DE68917398 T DE 68917398T DE 68917398 T2 DE68917398 T2 DE 68917398T2
- Authority
- DE
- Germany
- Prior art keywords
- power supply
- supply lines
- circuit device
- lines
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000003491 array Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000011960 computer-aided design Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung, die eine verbesserte Anordnung der Stromversorgungsleitungen hat. Insbesondere ist die vorliegende Erfindung auf eine Verbesserung der Führung der Stromversorgungsleitungen einer LSI-Schaltung (Large Scale Integrated Circuit) des Standardzellentyps gerichtet.
- Der Stromverbrauch von LSI-Chips tendiert mit der Erhöhung der Integrationsdichte und der höheren Betriebsgeschwindigkeit nach oben. Insbesondere verschlechtert die Feinheit der Verdrahtungsmuster die Widerstandsfähigkeit gegen Elektromigration und verkürzt die Lebensdauer solcher LSI-Chips. Von diesem Standpunkt aus ist eine wirksame und leistungsfähige Stromversorgung zur Herstellung zuverlässiger LSI-Chips gefordert. Außerdem ist eine automatische Führung der Stromversorgungsleitungen durch computerunterstützten Entwurf (CAD) zur Verringerung der zum Entwurf der LSI-Chips notwendigen Zeit gefordert.
- Fig. 1 zeigt eine Draufsicht auf einen herkömmlichen LSI- Chip des Standardzellentyps. In Fig. 1 enthält der Chip Haupt- (Primär-) Stromversorgungsleitungen 1-6, Sekundäroder Hilfsstromversorgungsleitungen 7-16, Funktionsblöcke (Module) 17-20 und einen Eingabe/Ausgabe- (I/O) Schaltungsblock. Die Funktionsblöcke 17-20 weisen jeweils Logikmodule auf. Beispielsweise ist eine Arithmetik- und Logikeinheit (ALU) aus einem Funktionsblock gebildet. Der Funktionsblock 19 enthält eine Matrix 22 aus Einheits-zellen, die beispielsweise jeweils eine NAND-Schaltung aufweisen. Die Hauptstromversorgungsleitungen 1-6 er-strecken sich in die Nähe der Funktionsblöcke 17-20 von (nicht gezeigten) Stromversorgungsanschlüssen, die im I/O Schaltungsblock 21 vorgesehen sind. Die Hilfsstromver-sorgungsleitungen 7-14 erstrecken sich zu den Funktions-blöcken 17-20 von den nahe dabei liegenden Hauptstromversorgungsleitungen 1-6. In jedem der Funktionsblöcke 17-20 verbinden die Hilfsstromversorgungsleitungen 15 und 16 die Einheitszellenmatrix 22 und die Hilfsstromversorgungsleitungen 7-14. Eine Hilfsstromversorgungsleitung, die sich über die Einheitszellenmatrix oder -array 22 erstreckt, versorgt jede Einheitszellen-matrix 22 mit Strom.
- Das herkömmliche Layout der Stromversorgungsleitungen, wie es in Fig.1 gezeigt ist, hat jedoch die folgenden Nachteile. Zum ersten ist die Führung der Stromversorgungsleitungen mittels CAD sehr schwierig, weil es keine Führungsregeln für die Hauptstromversorgungsleitungen 1-6 gibt, und zusätzlich gibt es keine Regeln für die Verbindung zwischen den Hauptstromversorgungsleitungen 1-6 und den I/O Schaltungsblöcken 21. Zum zweiten sind eine größere Anzahl von Hauptstromversorgungsleitungen 1-6 oder dickere Hauptstromversorgungsleitungen 1-6 nötig, um den Funktionsblöcken 17-20 genügend Strom zuzuführen. Die Anordnung ist nicht für die automatische Führung von Stromversorgungsleitungen geeignet. Zum dritten werden auch dann, wenn den Funktionsblöcken 17-20 genügend Strom geliefert wird, Zellen, die in der Mitte jeder Matrix oder in ihrer Nachbarschaft liegen, nicht genügend mit Strom versorgt, wenn die Breiten der Hilfsstromversorgungsleitungen nicht ausreichen, um den Einheitszellen genügend Strom zuzuführen.
- Die japanische Patent-Offenlegungsschrift Nr. 59-207641 beschreibt einen integrierten Schaltungschip, der auf eine Verbesserung des Layouts der Stromversorgungsleitungen zielt. Eine Mutterstromversorgungsleitung ist so angeordnet, daß sie den gesamten inneren Bereich, in dem eine Vielzahl von Funktionsblöcken gebildet ist, umrundet.
- Hauptstromversorgungsleitungen erstrecken sich in einer ersten Richtung (Seitenrichtung) und sind so angeordnet, daß sie einander entgegengesetzte Teile der Mutterstromversorgungsleitung verbinden. Stützstromversorgungsleitungen, die sich an den entgegengesetzten Seiten jedes der Funktionsblöcke erstrecken, sind in einer zweiten Richtung angeordnet, die auf der ersten Richtung senkrecht steht, um so die Stützstromversorgungsleitungen zu verbinden oder eine Verbindung zwischen den Stützstromversorgungsleitungen und der Mutterstromversorgungsleitung herzustellen. Stromversorgungsleitungen, die Einheitszellenmatrizen Strom zuführen erstrecken sich so, daß sie die auf beiden Seiten jedes Funktionsblocks angeordneten Stützstromversorgungsleitungen verbinden.
- Jedoch werden die Einheitszellenmatrizen mit Strom nur durch die Stromversorgungsleitungen gespeist, die zur Verbindung der Stützstromversorgungsleitungen vorgesehen sind, die sich nur in der zweiten Richtung erstrecken. Deshalb ist der Freiheitsgrad zur Führung der Stromversorgungsleitungen gering. Anders gesagt, sind die zuvor genannten Anordnungen der Stromversorgungsleitungen zum automatischen Entwurf der Führung mittels CAD nicht geeignet. Außerdem ist aus denselben Gründen die gleichförmige Verteilung des Stroms über die Stromversorgungsleitungen nur schwierig zu gestalten.
- Die Druckschrift EP-A-0307722 ist eine ältere europäische Patentanmeldung und betrifft den Stand der Technik im Sinne des Artikels 54 (3) EPÜ. Sie beschreibt einen IC-Chip, der mehrere Schaltungsblöcke mit spezifischen Funktionen enthält. Eine VDD und eine VSS Verdrahtung laufen um die Schaltung und sind mit einer Stromversorgungsverdrahtung gekoppelt, die um die Schaltungsblöcke läuft. Zwischen zwei benachbarten Schaltungsblöcken sind Teile der Stromversorgungsleitungen gemeinsam vorgesehen.
- Dementsprechend ist es allgemein Aufgabe der Vorliegenden Erfindung, eine integrierte Halbleiterschaltungsvorrichtung zu ermöglichen, die eine verbesserte Anordnung der Stromversorgungsleitungen hat.
- Eine speziellere Aufgabe der vorliegenden Erfindung besteht darin, eine integrierte Halbleiterschaltungsvorrichtung zu ermöglichen, die eine verbesserte Anordnung der Stromversorgungsleitungen hat, die für eine automatische Führung mittels CAD geeignet ist.
- Eine weitere Aufgabe der Erfindung besteht darin, eine integrierte Halbleiterschaltungsvorrichtung mit einer verbesserten Anordnung der Stromversorgungsleitungen so zu ermöglichen, daß diese die Funktionsblöcke gleichförmig mit der benötigten Leistung versorgen können.
- Die obigen Aufgaben der vorliegenden Erfindung können durch eine integrierte Halbleiterschaltungsvorrichtung gelöst werden, die eine Vielzahl von Funktionsblöcken aufweist, die jeweils Spezifische Logikoperationen ausführen und in einem inneren Bereich eines Halbleiterchips angeordnet sind, wobei eine erste Stromversorgungsleitung so angeordnet ist, daß sie den inneren Bereich umrundet, die erste Stromversorgungsleitung eine geschlossene Schleife bildet, zweite Stromversorgungsleitungen für die jeweiligen Funktionsblöcke so angeordnet sind, daß sie die jeweiligen Funktionsblöcke auf dem Chip umrunden, wobei jede der zweiten Stromversorgungsleitungen eine geschlossene Schleife bildet, und dritte Stromversorgungsleitungen untereinander die zweiten Stromversorgungsleitungen für die Funktionsblöcke und die zweiten Stromversorgungsleitungen mit der ersten Stromversorgungsleitung verbinden.
- Es wird bevorzugt, die o.a. Struktur für jedes verschiedene Potential vorzusehen. Das ist eine integrierte Halbleiterschaltungsvorrichtung, die aufweist: eine Vielzahl von Funktionsblöcken, die jeweils spezifische Logikoperationen ausführen und im inneren Bereich eines Halbleiterchips angeordnet sind, eine erste Stromversorgungsleitung für hohes Potential, die so angeordnet ist, daß sie den inneren Bereich umrundet, wobei die erste Stromversorgungsleitung für hohes Potential eine geschlossene Schleife bildet, zweite Stromversorgungsleitungen für hohes Potential, die für die jeweiligen Funktionsblöcke vorgesehen und so angeordnet sind, daß sie die jeweiligen Funktionsblöcke auf dem Chip umrunden, wobei jede der zweiten Stromversorgungsleitungen für hohes Potential eine geschlossene Schleifenleitung ist, dritte Stromversorgungsleitungen für hohes Potential, die die zweiten Stromversorgungsleitungen für hohes Potential für die Funktionsblöcke untereinander verbinden und die zweiten Stromversorgungsleitungen für hohes Potential mit der ersten Stromversorgungsleitung für hohes Potential verbinden. Die Vorrichtung weist außerdem eine erste Stromversorgungsleitung für tiefes Potential auf, die so angeordnet ist, daß sie den inneren Bereich umrundet, wobei die erste Stromversorgungsleitung für tiefes Potential eine geschlossene Schleifenleitung ist, zweite Stromversorgungsleitungen für tiefes Potential für die jeweiligen Funktionsblöcke so angeordnet sind, daß sie die jeweiligen Funktionsblöcke auf dem Chip umrunden, jede der zweiten Stromversorgungsleitungen für tiefes Potential eine geschlossene Schleife bildet und dritte Stromversorgungsleitungen für tiefes Potential vorgesehen sind, die die zweiten, für die Funktionsblöcke vorgesehenen Stromversor-gungsleitungen tiefen Potentials miteinander und die zweiten Stromversorgungsleitungen tiefen Potentials mit der ersten Stromversorgungsleitung tiefen Potentials verbinden.
- Zusätzliche Aufgaben, Merkmale und Vorteile der Erfindung werden durch das Studium der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ersichtlich.
- Fig. 1 zeigt eine Draufsicht auf einen herkömmlichen integrierten Schaltungschip;
- Fig. 2 ist eine Draufsicht auf eine erste bevorzugte Ausführungsart der vorliegenden Erfindung;
- Fig. 3 ist eine Querschnittsansicht längs der Linie III-III, die in Fig. 2 gezeigt ist;
- Fig. 4 ist ein detailliertes Schaltbild, das das Layout von zu einem Funktionsblock gehörenden Ortsstromversorgungsleitungen gemäß der ersten Ausführungsart veranschaulicht;
- Die Fig. 5A bis 5F sind Darstellungen, die ein Verfahren zur automatischen Führung von Stromversorgungsleitungen mittels CAD veranschaulichen;
- Fig. 6 ist eine Draufsicht auf eine zweite, bevorzugte Ausführungsart der vorliegenden Erfindung;
- Fig. 7 ist eine Draufsicht auf eine dritte bevorzugte Ausführungsart der vorliegenden Erfindung;
- Fig. 8 ist eine Darstellung, die ein Layout von zu einem Funktionsblock gehörenden Hauptstromversorgungsleitungen gemäß einer vierten bevorzugten Ausführungsart der vorliegenden Erfindung veranschaulicht;
- Fig. 9 ist eine Darstellung, die ein Layout von zu einem Funktionsblock gehörenden Hauptstromversorgungsleitungen gemäß einer fünften bevorzugten Ausführungsart der vorliegenden Erfindung veranschaulicht;
- Fig. 10 ist eine Darstellung, die eine Variante der Anordnung der Ortsstromversorgungsleitungen, die zu einem Funktionsblock gehören, veranschaulicht;
- Fig. 11 ist eine Darstellung, die eine Anordnung von zu einem Funktionsblock gehörenden Stromversorgungsleitungen erläutert, bei der eine Makrozelle, wie ein RAM vorgesehen ist;
- Die Fig. 12 und 13 sind Darstellungen von Varianten der in Fig. 11 gezeigten Anordnungen;
- Fig. 14 ist eine Darstellung einer weiteren Variante der Anordnung, wie sie Fig. 11 zeigt; und
- Fig. 15 ist eine Darstellung noch einer anderen Variante der in Fig. 11 gezeigten Anordnung.
- Eine erste, bevorzugte Ausführungsart der vorliegenden Erfindung wird anhand der Figur 2 beschrieben. In Fig. 2 enthält ein integrierter Schaltungschip 100 vier Funktionsblöcke (Module) 17-20, wie z.B. eine ALU oder ein RAM. Hauptstromversorgungsleitungen 23-26 (die nachstehend einfach als Hauptleitungen bezeichnet sind), die in Form geschlossener Schleifenleitungen gebildet sind, umrunden jeweils die Funktionsblöcke 17-20. Eine Vielzahl von Unterstromversorgungsleitungen 27 (nachstehend einfach als Unterleitungen bezeichnet) erstrecken sich in X- und Y- Richtung und sind so angeordnet, daß sie die Hauptleitungen 23-26 in der Nähe der Funktionsblöcke 17-20 verbinden. Zum Beispiel ist die Hauptleitung 23 für den Funktionsblock 17 mit der Hauptleitung 25 für den Funktionsblock 19 durch die sich in Y-Richtung erstreckenden Unterleitungen 27 und mit der Hauptleitung 24 für den Funktionsblock 18 durch die sich in X-Richtung erstreckenden Unterleitungen 27 verbunden. Gleichermaßen ist die zum Funktionsblock 18 gehörende Hauptleitung 24 mit beiden Hauptleitungen 25 und 26 durch die Unterleitungen 27 verbunden, die sich in Y- Richtung erstrecken. Die Unterleitungen 27 verbinden außerdem die Hauptleitungen 23 bis 26 mit einer Bündelleitung 29, die um die Enden des Chips 100 gelegt ist und zwischen dem I/O Schaltungsblock 21 und den Funktionsblöcken 17-20 liegt. In dem I/O Schaltungsblock 21 sind Stromversorgungskontaktflecken 30 vorgesehen, die elektrisch mit der Bündelstromversorgungsleitung 29 verbunden sind. Eine Linie A bezeichnet eine imaginäre Grenze des I/O Schaltungsblocks 21 und einen inneren Bereich, in dem die Funktionsblöcke 17-20 gelegen sind.
- Jeder der Funktionsblöcke 17-20, der in dem von der Bündelstromversorgungsleitung 29 umgebenen inneren Bereich vorgesehen ist, ist wie folgt ausgebildet. Eine Vielzal von Einheitszellenmatrizen 22 (nur zwei Matrizen sind zur Vereinfachung der Figur 2 gezeigt) sind in X-Richtung angebracht. Jede Einheitszelle bildet eine logische Einheit, wie z.B eine NAND-Schaltung. Erste Orts- (Hilfs-) Stromversorgungsleitungen 28 (die nachstehend einfach als erste Ortsleitungen bezeichnet sind), die zum Funktionsblock 19 gehören, erstrecken sich in Y-Richtung und verbinden entgegengesetzte Abschnitte 25a und 25b der Unterleitung 25, die sich in X-Richtung erstrecken. Die ersten Ortsleitungen 28, die durch unterbrochene Linien dargestellt sind, sind in vorgegebenen konstanten Abständen angeordnet. Alternativ können verschiedene Sätze von benachbarten ersten Ortsleitungen 28 in unterschiedlichen Abständen angeordnet sein. Zweite Ortsstromversorgungsleitungen 32 (die nachstehend einfach als zweite Ortsleitungen bezeichnet sind) erstrecken sich in X- Richtung und verbinden entgegengesetzte Abschnitte 25c und 25d der Unterleitung 25, die sich in Y-Richtung erstrecken. Die zweiten Ortsleitungen 32 sind zwischen die benachbarten Einheitszellenmatrizen 22 oder zwischen jede der Einheitszellenmatrizen 22 und jeden der Abschnitte 25a und 25b der Unterleitung 25 eingefügt. Die Anzahl der zweiten Ortsleitungen 32 ist nicht auf eine beschränkt, wie dies in Fig. 2 dargestellt ist, sondern eine beliebige Anzahl zweiter Ortsleitungen kann zwischen den benachbarten Einheitszellenmatrizen 22 oder auf der Seite jeder der Einheitszellenmatrizen 22 angeordnet sein, die den in X- Richtung sich erstreckenden Abschnitten 25a und 25b der Hauptleitungen 25 zugekehrt sind. Dritte Ortsstromversorgungsleitungen 33 (die nachstehend einfach als dritte Ortsleitungen bezeichnet sind) erstrecken sich in X- Richtung und sind auf einer (nicht gezeigten), auf der Einheitszellenmatrix 22 ausgebildeten Isolierschicht aufgelegt. Die dritten Ortsleitungen 33 verbinden die in Y-Richtung sich erstreckenden, gegenüberliegenden Abschnitte 25c und 25d der Unterleitung 25. Ein "schwarzer" Punkt bezeichnet einen Durchgang (Durchgangs oder Kontaktloch). Z.B. stehen die ersten Ortsleitungen 28 über Durchgangsöffnungen in Kontakt mit der Einheitszelle und über Durchgangsöffnungen in Kontakt mit ersten und zweiten Ortsleitungen 32 und 33. Durchgangsöffnungen können an Schnittpunkten gebildet werden, wo sich in verschiedenen Richtungen erstreckende Leitungen schneiden oder in der Nähe solcher Schnittpunkte.
- Fig. 3 zeigt eine Querschnittsdarstellung entlang der Linie III-III wie sie in Fig. 2 gezeigt ist. Eine Isolierschicht 35 ist auf der in einem Halbleitersubstrat 39 ausgebildeten Einheitszellenmatrix 22 abgeschieden. Die zweiten und dritten Ortsleitungen 32 und 33 erstrecken sich auf der Isolierschicht in X-Richtung; die dritten Ortsleitungen stehen über Durchgangsöffnungen 31, die in der Isolierschicht 35 ausgebildet sind, in Kontakt mit der entsprechenden Einheitszellenmatrix 22. Außerdem sind Signalleitungen 38 in der Isolierschicht 35 ausgebildet. Die zweiten und dritten Ortsleitungen 32 und 33 und die an einem unteren Schichtniveau gelegenen Signalleitungen 38 sind von einer Isolierschicht 36 bedeckt, auf der die erste, sich in Y-Richtung erstreckende Ortsleitung 28 gebildet ist. Die erste Ortsleitung 28, die sich in einem oberen Schichtniveau befindet, steht in Kontakt mit den zweiten und dritten Ortsleitungen 32 und 33 über in der Isolier-schicht 36 ausgebildete Durchgangsöffnungen 37. Die Bündelstromversorgungsleitung 29 (die in Figur 3 nicht dargestellt ist) liegt in dem oberen oder unteren Schichtniveau.
- Bevcrzugt sind die Unterleitungen 27 breiter als die Ortsleitungen 28, 32 und 33, und die Hauptleitungen 23-26 sind breiter als die Unterleitungen 27. Zum Beispiel gilt für W1:W2:W3 das Verhältnis 8:4:1, wobei W1 die Breite jeder Hauptleitung, W2 die Breite jeder Unterleitung und W3 die Breite jeder Ortsleitung bezeichnen.
- Es muß bemerkt werden, daß die Hauptleitungen 23-26, die Unterleitungen 27 und die Ortsleitungen 28, 32 und 33 alle dasselbe Potential haben, das gleich einer Stromversorgungsspannung VDD ist. Stromversorgungsleitungen mit einem anderen Potential, das gleich einer Stromversorgungsspannung VSS ist, sind in derselben Weise angeordnet, wie die Stromversorgungsleitungen für VDD wie es in Fig. 4 gezeigt ist. Die in Fig. 4 gezeigte Anordnung kann mittels einer Mehrniveau-Lagenstruktur erzielt werden.
- Nun wird eine Layout-Entwurfsprozedur für die Stromversorgungsleitungen mittels CAD unter Bezug auf die Figuren 5A bis 5F beschrieben. In Fig. 5A wird das Layout der Funktionsblöcke 17-20 auf dem Chip 100 bestimmt. Die in den Figuren 5A bis 5F dargestellten Bereiche der Funktionsblöcke 17-20, haben zur Vereinfachung dieselbe Größe. Nun werden, wie in Fig. 5B gezeigt, die internen Stromversorgungsleitungen in jedem der Funktionsblöcke 17-20 entworfen, d.h. daß das Layout der ersten, zweiten und dritten Ortsleitungen 28, 32 und 33 bestimmt wird. Zu dieser Zeit wird die Anordnung der Signalleitungen 38 (Fig 3) in den Funktionsblöcken 17-20 festgelegt. Dann werden, wie in Fig. 5c gezeigt, die um die Funktionsblöcke 17-20 anzuordnenden Hauptleitungen 23-26 festgelegt. Danach werden gemäß Fig. 5D Leitungen, die die ersten bis dritten Ortsleitungen (Stromversorgungsanschlüsse), die in den Funktionsblöcken 17-20 vorgesehen sind mit den zugehörigen Hauptleitungen 22-26 verbinden, geführt. Danach wird das Layout der Signalleitungen zwischen den Funktionsblöcken 17-20 festgelegt. Nun werden, gemäß Fig. 5E die Unterleitungen 27 so geführt, daß sie die Hauptleitungen 23 bis 26 verbinden. Schließlich werden gemäß Fig. 5F die die Bündelstromversorgungsleitung 29 mit den HauPtleitungen 23-26 verbindenden Unterleitungen 27 geführt. Es muß bemerkt werden, daß sich die obige Prozedur etwas von dem tatsächlichen Herstellungsprozeß unterscheidet.
- Nun wird eine zweite Ausführungsart der vorliegenden Erfindung unter Bezug auf Fig. 6 beschrieben, wobei die Teile, die mit denen in Fig. 2 übereinstimmen, dieselben Bezugszeichen haben. Ein wesentliches Merkmal der zweiten Ausführungsart ist, daß eine Stromversorgungsleitung 41 längs der Bündelstromversorgungsleitung 29 so geführt ist, daß sie den inneren Bereich, in dem sich die Funktionsblöcke 17-20 befinden, umrundet. Die Stromversorgungsleitung 41 hat die Funktion, die Verteilung der Spannung (des Stroms) der Stromversorgungsleitungen im Chip auszugleichen.
- Fig. 7 ist ein Schaltbild einer dritten Ausführungsart der vorliegenden Erfindung. In Fig. 7 haben Teile, die mit denen in den Figuren 2 und 6 übereinstimmen, dieselben Bezugszeiche.n Ein wesentliches Merkmal der dritten Ausführungsart besteht darin, daß eine Stromversorgungsleitung 42 so angeordnet ist, daß sie die Funktionsblöcke 17 und 18 umrundet und daß eine Stromversorgungsleitung 43 angeordnet ist, die die Funktionsblöcke 19 und 20 umrundet. Die dritte Ausführungsart hat dieselben Vorteile wie die zweite Ausführungsart.
- Fig. 8 zeigt ein Diagramm, das gemäß einer vierten, bevorzugten Ausführungsart der vorliegenden Erfindung ein Layout von zu einem Funktionsblock gehörenden Hauptstromversorgungsleitungen veranschaulicht. In Fig. 8 ist eine Hauptstromversorgungsleitung 45 so angeordnet, daß sie den Funktionsblock 19 zusätzlich zur Hauptleitung 25 umgibt. Die Hauptleitung 45 ist mit den Ortsleitungen verbunden, die sich vom Funktionsblock 19 erstrecken. Die in Fig. 8 gezeigte Anordnung läßt sich auf die anderen Funktionsblöcke 17, 18 und 20 anwenden. Die Anordnung der vierten Ausführungsart macht die Verteilung der Spannung (des Stroms), der Stromversorgungsleitungen im Chip gleichförmig.
- Fig. 9 zeigt ein Diagramm, das ein Layout von zu einem Funktionsblock gehörenden Hauptstromversorgungsleitungen gemäß einer fünften, bevorzugten Ausführungsart der vorliegenden Erfindung veranschaulicht. In Fig.9 hat eine Hauptstromversorgungsleitung 46 Zweigleitungen 46a und 46b, die sich in Y-Richtung erstrecken. In anderen Worten haben alle Leitungsabschnitte, die sich in Y-Richtung erstrecken, eine Doppelanordnung. Zu erwarten ist, daß eine große Stromstärke durch diese Doppelabschnitte fließt.
- Es muß bemerkt werden, daß es nicht vorgezogen wird, einen Doppelleitungsabschnitt, wie die Abschnitte 45a oder 45b durch eine einzelne, breitere Leitung zu ersetzen, weil breitere Leitungen leichter Risse bilden. Alternativ ist es möglich, nur die Zweigleitung 46a oder 46b zu verwenden. Ein zusätzlicher Zweig kann zusätzlich zu den Zweigen 46a und 46b an einem anderen Ende der Schleife verwendet sein.
- Fig. 10 zeigt ein Diagramm, das eine Variante der sich in X-Richtung erstreckenden Ortstromversorgungsleitungen veranschaulicht. Ortsstromversorgungsleitungen 49, die sich in X-Richtung erstrecken, sind in einem toten Abschnitt eines Kanalbereichs vorgesehen. Die Ortstromversorgungsleitungen 49 tragen dazu bei, die Spannungs- (Strom-) verteilung im Funktionsblock 19 auzugleichen. Die in Fig. 10 gezeigte Anordnung läßt sich auf die anderen Funktionsblöcke anwenden.
- Fig. 11 veranschaulicht eine Anordnung von Stromversorgungsleitungen, die einem Funktionsblock 19 in einem Fall zugeordnet sind, wo dieser eine Makrozelle, wie z.B. ein RAM aufweist. Der in dem Funktionsblock 19 zusammen mit der Einheitszellenmatrix 22 vorgesehene RAM wird von einem Teil der Hauptleitung 25 und von Unterleitungen 50 und 51 umrundet. Die Unterleitungen 50 und 51 erstrecken sich jeweils in den Richtungen Y und X. Die Unterleitung 50 hat dieselbe Breite wie die Unterleitung 27, und die Unterleitung 51 hat dieselbe Breite wie jede der Unterleitungen 32, 33 und 28. Ortsleitungen 52 sind zur Verbindung von Stromversorgungsanschlüssen des RAM mit der Hauptleitung 25 vorgesehen. Außerdem sind Ortsleitungen 52 vorgesehen, die Stromversorgungsanschlüsse des RAM mit den Unterleitungen 50 und 51 verbinden. In diesem Fall sind die sich in X-Richtung erstreckenden Ortsleitungen 33b und 32b mit der Unterleitung 50 verbunden. Die Führung der in Fig. 11 gezeigten Anordnung kann im automatischen Prozess ausgeführt werden, auch wenn eine Makrozelle, wie z.B. ein RAM in einem Funktionsblock vorgesehen ist.
- Fig. 12 veranschaulicht eine Variante der in Fig. 11 gezeigten Anordnung. Die in Fig. 11 dargestellte Unterleitung 50 ist aus zwei Unterleitungen 50a und 50b gebildet, die sich in Y-Richtung erstrecken. Gleichermaßen ist die Unterleitung 51, die Fig. 11 zeigt, durch zwei Unterleitungen 51a und 51b gebildet. Eine erhöhte Anzahl von Unterleitungen 50 und 51 ermöglicht es, dem RAM ausreichend Strom zuzuführen. Die Anzahl der Unterleitungen 50 kann willkürlich unabhängig von der Anzahl der Unterleitungen 51 entsprechend der benötigten Leistung gewählt werden. In Fig. 13 ist die Unterleitung 51 eine Einzelleitung.
- Die Figuren 14 und 15 veranschaulichen verschiedene Varianten der in Fig. 11 gezeigten Anordnung. Der jeweils in Fig. 14 und Fig. 15 gezeigte RAM liegt anders als der in Fig. 11 gezeigte RAM. Der in Fig. 14 gezeigte RAM wird von einem Teil der Hauptleitung 25 und von Unterleitungen 50 und 51 umrundet. Stromversorgungsanschlüsse des in Fig. 14 gezeigten RAM sind mit der Hauptleitung 25 und den Unterleitungen 50 und 51 durch Ortsleitungen 52 verbunden. Der in Fig. 15 gezeigte RAM wird von Unterleitungen 53 und 54 umrundet. Stromversorgungsanschlüsse des RAM sind mit der Unterleitung 54 durch Ortsleitungen 52 verbunden, die sich in X-Richtung erstrecken. Jede der Leitungen 52 hat dieselbe Breite wie die Unterleitung 27.
Claims (19)
1. Integrierte Halbleiterschaltungsvorrichtung, die eine
Vielzahl von Funktionsblöcken (17-20), die jeweils
Logikoperationen ausführen und in einem inneren Bereich
eines Halbleiterchips (100) angeordnet sind und eine erste
Stromversorgungsleitung (29) enthält, die so angeordnet
ist, daß sie den inneren Bereich umrundet, wobei die erste
Stromversorgungsleitung eine geschlossene Schleifenleitung
ist,
dadurch gekennzeichnet, daß die Vorrichtung weiterhin
aufweist:
zweite Stromversorgungsleitungen (23-26; 45; 46), die
für die jeweiligen Funktionsblöcke vorgesehen sind, wobei
jede der zweiten Stromversorgungsleitungen eine
geschlossene Schleifenleitung ist und einen jeweiligen
Funktionsblock auf dem Chip umrundet; und
dritte Stromversorgungsleitungen (27), die die zweiten
Stromversorgungsleitungen für die Funktionsblöcke
miteinander und die zweiten Stromversorgungsleitungen mit
der ersten Stromversorgungsleitung verbinden.
2. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß jeder der
Funktionsblöcke (17-20) eine Vielzahl von Matrizen (22)
enthält, die jeweils Einheitszellen enthalten, die eine
Logikeinheit bilden, und daß die integrierte
Halbleiterschaltungsvorrichtung weiterhin eine Vielzahl von vierten
Stromversorgungsleitungen (28) aufweist, die sich
in der Richtung (Y) rechtwinklig zur Richtung (X) jeder
Matrix erstrecken und entgegengesetzte Abschnitte (25a,
25b) jeweils zueinander gehöriger zweiter
Stromversorgungsleitungen (23-26) verbinden, so daß die
Einheitszellen durch die
vierten Stromversorgungsleitungen mit Strom versorgt
werden.
3. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 2, dadurch gekennzeichnet, daß sie weiterhin eine
Vielzahl von fünften Stromversorgungsleitungen (32, 33)
aufweist, die sich in der gleichen Richtung (X) wie jede
der Matrizen erstrecken und einander entgegengesetzte
Abschnitte (25c, 25d) zueinander gehöriger zweiter
Stromversorgungsleitungen (23-26) verbinden, so daß die
Einheitszellen mit Strom nicht nur durch die vierten
Stromversorgungsleitungen (28) sondern auch durch die
fünften Stromversorgungsleitungen (23, 33) versorgt werden.
4. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 3, dadurch gekennzeichnet, daß die fünften
Stromversorgungsleitungen (32,33) Stromversorgungsleitungen (32)
enthalten, die zwischen benachbarten Matrizen (22) aus der
Vielzahl der Matrizen angeordnet sind.
5. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 3, dadurch gekennzeichnet, daß die fünften
Stromversorgungsleitungen (32, 33) Stromversorgungsleitungen
(33) enthalten, die sich über den Matrizen erstrecken.
6. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 3, dadurch gekennzeichnet, daß die vierten und
fünften Stromversorgungsleitungen auf verschiedenen
Schichtniveaus ausgebildet sind und miteinander über
Durchgangsöffnungen (37) in Kontakt stehen.
7. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß die zweiten
Stromversorgungsleitungen (46) einen Doppelabschnitt (46a,
46b) enthalten, der aus einer ersten und einer zweiten
Leitung besteht, die sich parallel zueinander erstrecken.
8. Integrierte Halbleiterschaltungsvorrichtung nach einem
oder mehreren der Ansprüche 1-7, dadurch gekennzeichnet,
daß sie weiterhin eine sechste Stromversorgungsleitung (41)
aufweist, die so angeordnet ist, daß sie den inneren
Bereich umrundet und sich längs der ersten
Stromversorgungsleitung (29) erstreckt, wobei die sechste
Stromversorgungsleitung mit der ersten und zweiten
Stromversorgungsleitung (29, 23-26) durch die dritte
Stromversorgungsleitung (27) in Verbindung steht.
9. Integrierte Halbleiterschaltungsvorrichtung nach einem
oder mehreren der Ansprüche 1-8, dadurch gekennzeichnet,
daß die Funktionsblöcke (17-20) in mehrere Gruppen (17, 18;
19, 20) klassifiziert sind und daß die integrierte
Halbleiterschaltungsvorrichtung weiterhin eine siebte
Stromversorgungsleitung (42, 43) aufweist, die so angeordnet ist,
daß sie jede der Gruppen der Funktionsblöcke umrundet und
daß die für die jeweiligen Gruppen der Funktionsblöcke
vorgesehenen siebten Strornversorgungsleitungen mit der
ersten und zweiten Stromversorgungsleitung (29; 23-26)
durch die dritten Stromversorgungsleitungen (27) verbunden
sind.
10. Integrierte Halbleiterschaltungsvorrichtung nach einem
oder mehreren der Ansprüche 1-9, dadurch gekennzeichnet,
daß sie weiterhin eine achte Stromversorgungsleitung (45)
aufweist, die so angeordnet ist, daß sie jeden der
Funktionsblöcke (17-20) umrundet und sich längs einer
zugehörigen der zweiten Stromversorgungsleitungen (23-26)
erstreckt, wobei die achten Stromversorgungsleitungen, die
für die jeweiligen Funktionsblöcke vorgesehen sind, mit den
ersten und zweiten Stromversorgungsleitungen (29; 23-26)
durch die dritten Stromversorgungsleitungen (27) verbunden
sind.
11. Integrierte Halbleiterschaltungsvorrichtung nach einem
oder mehreren der Ansprüche 1-10, dadurch gekennzeichnet,
daß die erste Stromversorgungsleitung (29) breiter ist als
die zweiten Stromversorgungsleitungen (23-26).
12. Integrierte Halbleiterschaltungsvorrichtung nach einem
oder mehreren der Ansprüche 1-11, dadurch gekennzeichnet,
daß die zweiten Stromversorgungsleitungen (23-26) breiter
sind als die dritten Stromversorgungsleitungen (27).
13. Integrierte Halbleiterschaltungsvorrichtung nach
einem oder mehreren der Ansprüche 1-12, dadurch
gekennzeichnet, daß die ersten, zweiten und dritten
Stromversorgungsleitungen (29; 23-26; 27) dasselbe
Potential haben.
14. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 4, dadurch gekennzeichnet, daß zwei oder mehr
Stromversorgungsleitungen, die in den fünften
Stromversorgungsleitungen enthalten sind, zwischen den benachbarten
Matrizen (22) der Einheitszellen liegen.
15. Integrierte Halbleiterschaltungsvorrichtung, die eine
Vielzahl von Funktionsblöcken (17-20), die jeweils
entsprechende Logikoperationen ausführen und die in einem inneren
Bereich auf einem Halbleiterchip (100) angeordnet sind,
eine erste Stromversorgungsleitung (29, VDD) hohen
Potentials, die so angeordnet ist, daß sie den inneren
Bereich umrundet, wobei die erste Stromversorgungsleitung
hohen Potentials eine geschlossene Schleifenleitung ist,
und
eine erste Stommversorgungsleitung (29; VSS) tiefen
Potentials enthält, die so angeordnet ist, daß sie den
inneren Bereich umrundet, wobei die erste
Stromversorgungsleitung tiefen Potentials eine geschlossene
Schleifenleitung ist,
dadurch gekennzeichnet, daß die Vorrichtung weiterhin
aufweist:
Zweite Stromversorgungsleitungen (23-26; VDD) hohen
Potentials, die für die jeweiligen Funktionsblöcke
vorgesehen sind, wobei jede der zweiten
Stromversorgungsleitungen hohen Potentials eine geschlossene
Schleifenleitung ist und einen jeweiligen Funktionsblock
auf dem Chip umrundet;
dritte Stromversorgungsleitungen (27, VDD) hohen
Potentials, die die zweiten Stromversorgungsleitungen hohen
Potentials für die Funktionsblöcke miteinander und die
zweiten Stromversorgungsleitungen hohen Potentials mit der
ersten Stromversorgungsleitung hohen Potentials verbinden;
zweite Stromversorgungsleitungen (23-26; VSS) tiefen
Potentials, die für die jeweiligen Funktionsblöcke
vorgesehen sind und von denen jede eine geschlossene
Schleifenleitung ist und einen jeweiligen Funktionsblock
auf dem Chip umrundet; und
dritte Stromversorgungsleitungen (27; VSS) tiefen
Potentials, die die zweiten Stromversorgungsleitungen
tiefen Potentials für die Funktionsblöcke miteinander und
die zweiten Stromversorgungsleitung tiefen Potentials mit
der ersten Stromversorgungsleitung tiefen Potentials
verbinden.
16. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 15, dadurch gekennzeichnet, daß jeder der
Funktionsblöcke (17-20) eine Vielzahl von Matrizen (22)
enthält, die jeweils Einheitszellen enthalten, von denen
jede eine Logikeinheit bildet und daß die integrierte
Halbleiterschaltungsvorrichtung weiterhin aufweist:
eine Vielzahl von vierten Stromversorgungsleitungen (28;
VDD) hohen Potentials, die sich in Richtung (Y)
rechtwinklig zur Richtung (X) jeder der Matrizen erstrecken und
die einander entgegengesetzte Abschnitte (25a, 25b; VDD)
zusammengehöriger zweiter Stromversorgungsleitungen (23-26;
VDD) hohen Potentials verbinden, und eine Vielzahl vierter
Stromversorgungsleitungen (28; VSS) tiefen Potentials, die
sich in Richtung (Y) rechtwinklig zur Richtung (X) jeder
der Matrizen erstrecken und die entgegengesetzte Abschnitte
(25a, 25b; VSS) zusammengehöriger zweiter
Stromversorgungsleitungen tiefen Potentials verbinden.
17. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 16, dadurch gekennzeichnet, daß sie außerdem eine
Vielzahl fünfter Stromversorgungsleitungen (32, 33; VDD)
hohen Potentials, die sich in derselben Richtung wie jede
der Matrizen erstrecken und die entgegengesetzte Abschnitte
(25c, 25d; VDD) zueinander gehöriger zweiter
Stromversorgungsleitungen (23-26; VDD) verbinden und eine Vielzahl
fünfter Stromversorgungsleitungen (32,33; VSS) aufweist,
die sich in derselben Richtung (X) wie jede der Matrizen
erstrecken und die entgegengesetzte Abschnitte (25c, 25d;
VSS) zueinander gehöriger zweiter Stromversorgungsleitungen
(23-26; VSS) tiefen Potentials verbinden.
18. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 17, dadurch gekennzeichnet, daß die fünften
Stromversorgungsleitungen (32, 33; VDD) hohen Potentials
Stromversorgungsleitungen (32; VDD) enthalten, die zwischen
benachbarten Matrizen aus der Vielzahl der Matrizen (22)
angeordnet sind, und daß die fünften
Stromversorgungsleitungen tiefen Potentials Stromversorgungsleitungen (32;
VSS)
enthalten, die zwischen benachbarten Matrizen aus der
Vielzahl der Matrizen angeordnet sind.
19. Integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 17, dadurch gekennzeichnet, daß die fünften
Stromversorgungsleitungen (32, 33; VDD) hohen Potentials
Stromversorgungsleitungen (33; VDD) enthalten, die sich
über den Matrizen erstrecken und die fünften
Stromversorgungsleitungen tiefen Potentials (32, 33; VSS)
Stromversorgungsleitungen (33; VSS) enthalten, die sich
über den Matrizen erstrecken.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234161A JP2668981B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68917398D1 DE68917398D1 (de) | 1994-09-15 |
DE68917398T2 true DE68917398T2 (de) | 1994-12-01 |
Family
ID=16966615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68917398T Expired - Fee Related DE68917398T2 (de) | 1988-09-19 | 1989-09-15 | Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5008728A (de) |
EP (1) | EP0360507B1 (de) |
JP (1) | JP2668981B2 (de) |
KR (1) | KR920010982B1 (de) |
DE (1) | DE68917398T2 (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5349219A (en) * | 1989-06-15 | 1994-09-20 | Fujitsu Limited | Wafer-scale semiconductor integrated circuit device and method of forming interconnection lines arranged between chips of wafer-scale semiconductor integrated circuit device |
JP2936542B2 (ja) * | 1990-01-30 | 1999-08-23 | 株式会社日立製作所 | 電源幹線のレイアウト方法 |
KR920702779A (ko) * | 1990-04-24 | 1992-10-06 | 아이지와 스스무 | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 |
US6759732B1 (en) | 1990-04-24 | 2004-07-06 | Seiko Epson Corporation | Semiconductor device with circuit cell array and arrangement on a semiconductor chip |
US5300790A (en) * | 1990-06-15 | 1994-04-05 | Seiko Epson Corporation | Semiconductor device |
US5321280A (en) * | 1990-09-13 | 1994-06-14 | Nec Corporation | Composite semiconductor integrated circuit device |
US5283753A (en) * | 1991-07-25 | 1994-02-01 | Motorola, Inc. | Firm function block for a programmable block architected heterogeneous integrated circuit |
US5155390A (en) * | 1991-07-25 | 1992-10-13 | Motorola, Inc. | Programmable block architected heterogeneous integrated circuit |
JP2742735B2 (ja) * | 1991-07-30 | 1998-04-22 | 三菱電機株式会社 | 半導体集積回路装置およびそのレイアウト設計方法 |
JP3052519B2 (ja) * | 1992-01-14 | 2000-06-12 | 日本電気株式会社 | 集積回路の電源配線設計方法 |
US5313079A (en) * | 1992-06-22 | 1994-05-17 | Vlsi Technology, Inc. | Gate array bases with flexible routing |
US5508938A (en) * | 1992-08-13 | 1996-04-16 | Fujitsu Limited | Special interconnect layer employing offset trace layout for advanced multi-chip module packages |
JP2732762B2 (ja) * | 1992-09-21 | 1998-03-30 | 株式会社東芝 | 半導体記憶装置 |
JPH0864768A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | 半導体集積回路装置 |
US5663677A (en) * | 1995-03-30 | 1997-09-02 | Lucent Technologies Inc. | Integrated circuit multi-level interconnection technique |
JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
US6683336B1 (en) | 1996-12-27 | 2004-01-27 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit |
JPH10189749A (ja) * | 1996-12-27 | 1998-07-21 | Toshiba Corp | 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体 |
KR100390464B1 (ko) * | 2000-09-27 | 2003-07-04 | 한국과학기술연구원 | 초미립 유전체 세라믹 조성물 |
KR100406646B1 (ko) * | 2000-10-07 | 2003-11-21 | 한국과학기술연구원 | 고분자 매트릭스를 이용한 완화형 강유전체 세라믹스 후막 제조방법 |
JP4737870B2 (ja) * | 2001-05-30 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
JP3786608B2 (ja) * | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3964295B2 (ja) * | 2002-09-18 | 2007-08-22 | 松下電器産業株式会社 | 集積回路設計における電源経路構造 |
JP3790202B2 (ja) | 2002-09-24 | 2006-06-28 | 松下電器産業株式会社 | 半導体集積回路の電源配線方法および半導体集積回路 |
JP2004134599A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体装置、およびそのレイアウト方法 |
US6744081B2 (en) * | 2002-10-30 | 2004-06-01 | Lsi Logic Corporation | Interleaved termination ring |
KR100615579B1 (ko) * | 2004-09-20 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 파워 라인 배치 방법 |
JP5237739B2 (ja) | 2008-09-29 | 2013-07-17 | 株式会社日立製作所 | 情報処理装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5694644A (en) * | 1979-12-27 | 1981-07-31 | Hitachi Ltd | Semiconductor ic device |
JPS577140A (en) * | 1980-06-16 | 1982-01-14 | Pioneer Electronic Corp | Circuit device having plurality of circuit blocks |
JPS57121250A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Semiconductor integrated circuit |
JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
US4568961A (en) * | 1983-03-11 | 1986-02-04 | Rca Corporation | Variable geometry automated universal array |
JPS59207641A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 集積回路 |
JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
EP0170052B1 (de) * | 1984-07-02 | 1992-04-01 | Fujitsu Limited | Halbleiterschaltungsanordnung in Hauptscheibentechnik |
JPS61194739A (ja) * | 1985-02-22 | 1986-08-29 | Toshiba Corp | マスタ−スライス型半導体装置 |
JPH0785490B2 (ja) * | 1986-01-22 | 1995-09-13 | 日本電気株式会社 | 集積回路装置 |
JPH07123139B2 (ja) * | 1986-03-28 | 1995-12-25 | 株式会社東芝 | 半導体論理集積回路装置のレイアウト方法 |
JPS6395653A (ja) * | 1986-10-13 | 1988-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路電源供給方式 |
JPS63152163A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体集積回路装置 |
JP2606845B2 (ja) * | 1987-06-19 | 1997-05-07 | 富士通株式会社 | 半導体集積回路 |
JPS644055A (en) * | 1987-06-25 | 1989-01-09 | Nec Corp | Construction of semiconductor integrated circuit |
JPH073840B2 (ja) * | 1987-08-31 | 1995-01-18 | 株式会社東芝 | 半導体集積回路 |
-
1988
- 1988-09-19 JP JP63234161A patent/JP2668981B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-14 US US07/409,553 patent/US5008728A/en not_active Expired - Lifetime
- 1989-09-15 DE DE68917398T patent/DE68917398T2/de not_active Expired - Fee Related
- 1989-09-15 EP EP89309390A patent/EP0360507B1/de not_active Expired - Lifetime
- 1989-09-19 KR KR1019890013475A patent/KR920010982B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0360507B1 (de) | 1994-08-10 |
JPH0282552A (ja) | 1990-03-23 |
DE68917398D1 (de) | 1994-09-15 |
KR920010982B1 (ko) | 1992-12-26 |
EP0360507A3 (de) | 1991-05-08 |
US5008728A (en) | 1991-04-16 |
KR900005443A (ko) | 1990-04-14 |
EP0360507A2 (de) | 1990-03-28 |
JP2668981B2 (ja) | 1997-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68917398T2 (de) | Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen. | |
DE102004014472B4 (de) | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis | |
DE69132984T2 (de) | Programmierbare Verbindungsarchitektur | |
DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
DE3650323T2 (de) | VLSI-Chip und Verfahren zur Herstellung. | |
DE68924967T2 (de) | Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht. | |
DE10313926A1 (de) | Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE3223276A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE3879813T2 (de) | Integrierte Halbleiterschaltung mit Signallinien. | |
DE3685931T2 (de) | Anordnung logischer schaltungen fuer hochintegrierte schaltung. | |
DE10164606B4 (de) | Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen | |
DE3872737T2 (de) | Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen. | |
DE102008020452B4 (de) | Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur | |
DE102005033715A1 (de) | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren | |
DE3927143C2 (de) | Gate-Array | |
DE3751607T2 (de) | Stromversorgungsleitungen in einer integrierten Halbleiterschaltung. | |
DE19752014C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array | |
DE10065852A1 (de) | Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren | |
DE3900536A1 (de) | Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen | |
DE4327652C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung | |
DE4124877C2 (de) | Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung | |
DE69034088T2 (de) | Halbleiteranordnung | |
EP0166027B1 (de) | In C-MOS-Technik realisierte Basiszelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |