JPH0785490B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH0785490B2
JPH0785490B2 JP61012376A JP1237686A JPH0785490B2 JP H0785490 B2 JPH0785490 B2 JP H0785490B2 JP 61012376 A JP61012376 A JP 61012376A JP 1237686 A JP1237686 A JP 1237686A JP H0785490 B2 JPH0785490 B2 JP H0785490B2
Authority
JP
Japan
Prior art keywords
power supply
cell
wiring
supply wiring
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61012376A
Other languages
English (en)
Other versions
JPS62169444A (ja
Inventor
荘一 伊藤
義宏 間淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61012376A priority Critical patent/JPH0785490B2/ja
Priority to DE3751607T priority patent/DE3751607T2/de
Priority to US07/006,502 priority patent/US4833520A/en
Priority to EP87100819A priority patent/EP0231821B1/en
Publication of JPS62169444A publication Critical patent/JPS62169444A/ja
Publication of JPH0785490B2 publication Critical patent/JPH0785490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にセル化された機能セ
ル相互の電源配線に関する。
〔従来の技術〕
従来の集積回路装置の設計方法の一つに、ポリセル方式
とよばれる、高さ一定で幅が論理機能によって異なるセ
ル幅方向に複数個並べ、このような列を複数列設けてそ
れらを相互に接続してLSI論理を構成する方法がある。
この方式における電源配線の方設方法は、第２図に示す
ようにセルの高さが一定であることを利用して、セル１
内の一定の高さ位置に高電位側電源配線２（VDD）、低
電位側電源配線３（GND）の２本の電源配線を配置し、
それを一列に並べた時に全てのセルのVDD、GND配線が互
いにつながるようにする。この方式によればセル間の電
源配線の接続はセルを列状に配置するだけで完成し、特
別な電源配線の布設処理は不要であるので、自動設計に
も十分に適合させることができるものである。
〔発明が解決しようとする問題点〕 しかしながら上述したポリセル方式の集積回路装置で
は、かかる高さ一定のセルだけでなく、任意の高さのセ
ル、特にマクロセルと呼ばれる幅も高さも通常大きなセ
ルがそこに同時に含まれると、上述した電源配線の布設
ルールがポリセル部分とマクロセル部分との境界が成立
しなくなってしまう。この、マクロセル部分の電源配線
とポリセル部分の電源配線との接続は、それが人手によ
って行われる場合には種々のケースバイケースの対応が
可能であり、通常さしたる問題は生じないが、自動設計
で接続処理を完成させることは不可能であるという欠点
があった。
〔問題点を解決するための手段〕
本発明では、上記のようなポリセル部分としての第１の
セル形成領域とマクロセル部分としての第２のセル形成
領域とが混在するものに対し、第２のセル形成領域の周
囲に沿って第１の電源配線を設け、この第１の電源配線
にポリセル部分の電源配線とマクロセル部分の電源配線
とがそれぞれ延長されて接続されていることを特徴とす
る。
〔実施例〕
以下、本発明を実施例にて説明する。
第１図は、本発明の一実施例であり、上述したポリセル
方式の機能セル列の一部にマクロセルをはめ込んだチッ
プレイアウトの一部を、電源配線のみを抽出し、かつそ
れぞれの電源配線を点線及び実線で示したものである。
ここに於て斜線を付した部分にマクロセルが存在し、そ
れ以外の領域には第２図に示すポリセルが配列されてい
る。特に第１図に示す実施例に於ては、マクロセルの外
周をとり囲む２本の電源配線を除いて斜線領域内にある
電源配線はマクロセルに固定された電源配線である。
第１図から明らかなように、ポリセル部10の電源配線と
マクロセル部９の電源配線とは、その境界部に布設され
た電源配線の方に延長させることで必ず境界部電源配線
と遭偶するので、その位置で相互接続を果たすことがで
きる。特にポリセル部のセル列間距離が異なっていても
本接続ルールは妨げられることがない。そしてかかる接
続ルールは、十分に自動設計処理化することが可能であ
る。
以上では、マクロセルの外周をとり囲む２本の電源配線
を布設する場合を述べたが、この２本の電源配線はマク
ロセルに固定の電源配線であってもよい。この場合、こ
の２本の電源配線を布設する作業が省けるのでなお自動
化に好都合となる。
一方、マクロセル内に固定の配線と、ポリセル部に固定
の配線とを延長するとき、異電位のものが相位にぶつか
ることがありうる。第３図はかかる場合の対応方法を２
通り示したもので、第３図（Ａ）は丸で囲まれた内部で
マクロセル領域９内の第１層GND配線２を境界部電源配
線の第２層GND配線６に接続したいが、ポリセル領域10
から延在する第１層VDD配線３にぶつかるため、境界部
電源配線に第２層GND配線７を追加布設し、それと、マ
クロセル領域内の第１層GND配線２とを接続したもので
ある。尚、第２層GND配線７と６とは他の個所で接続し
ておく。第３図（Ａ）に示す手段により、原理上、あら
ゆる場合について第１層配線を曲折しないで境界部に布
設された第２層配線に接続することが可能になり、設計
自動化をより完成し易くなる。これに対し第３図（Ｂ）
は丸で囲まれた部分で生ずる同様の事情を、ポリセル領
域側から延長する第１層VDD配線８を同図上の方向に持
ちあげてから第２層VDD配線５に接続することにより解
消している。第３図（Ｂ）の手段は、（Ａ）に示した手
段よりも少ないスペースで異電位配線のぶつかりを解消
できる反面、配線の曲折という、自動処理にとってやや
高度の内容を含む点で（Ａ）よりも自動化は難しい。
尚、第３図（Ａ）に示す第２層配線７は、既に述べたマ
クロセル外周の２本の配線と同様、マクロセルに固定の
パタンとしてもよい。
〔発明の効果〕
以上に述べたように本発明によれば、マクロセルとポリ
セルの２つの領域の電源配線を簡単なルールで相互に接
続することが可能になり、また簡単なルールの故に設計
自動化にも容易に適合させることができるという効果が
ある。
【図面の簡単な説明】
第１図及び第３図は本発明をマクロセルとポリセルの境
界部分に適用した実施例を示す図、第２図は従来のポリ
セル上の電源配線布設方法を示す図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】第１の機能セルが行列方向に配置された第
    １のセル形成領域と、前記第１の機能セルとは大きさが
    異なる第２の機能セルが配置された第２のセル形成領域
    とを混在して有する集積回路装置において、前記第２の
    セル形成領域の周囲に沿って第１の電源配線が形成さ
    れ、この第１の電源配線に前記第１の機能セルを横切る
    第２の電源配線と前記第２の機能セルを横切る第３の電
    源配線とがそれぞれ延長されて接続され、これによって
    前記第２および第３の電源配線が電気的に導通状態とさ
    れていることを特徴とする集積回路装置。
JP61012376A 1986-01-22 1986-01-22 集積回路装置 Expired - Lifetime JPH0785490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61012376A JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置
DE3751607T DE3751607T2 (de) 1986-01-22 1987-01-21 Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
US07/006,502 US4833520A (en) 1986-01-22 1987-01-21 Semiconductor integrated circuit having wirings for power supply suited for computer-aided-design
EP87100819A EP0231821B1 (en) 1986-01-22 1987-01-21 A semiconductor integrated circuit having wirings for power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61012376A JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置

Publications (2)

Publication Number Publication Date
JPS62169444A JPS62169444A (ja) 1987-07-25
JPH0785490B2 true JPH0785490B2 (ja) 1995-09-13

Family

ID=11803549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61012376A Expired - Lifetime JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置

Country Status (4)

Country Link
US (1) US4833520A (ja)
EP (1) EP0231821B1 (ja)
JP (1) JPH0785490B2 (ja)
DE (1) DE3751607T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
US4786613A (en) * 1987-02-24 1988-11-22 International Business Machines Corporation Method of combining gate array and standard cell circuits on a common semiconductor chip
JP2712079B2 (ja) * 1988-02-15 1998-02-10 株式会社東芝 半導体装置
JPH0744223B2 (ja) * 1988-08-17 1995-05-15 株式会社東芝 電源配線構造の設計方法
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
US5168342A (en) * 1989-01-30 1992-12-01 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of the same
EP0387812A3 (en) * 1989-03-14 1992-08-05 Fujitsu Limited Bipolar integrated circuit having a unit block structure
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
US5206529A (en) * 1989-09-25 1993-04-27 Nec Corporation Semiconductor integrated circuit device
AU4059099A (en) 1998-06-30 2000-01-17 Yoshimitsu Suda Indication device
WO2019121716A1 (en) 2017-12-18 2019-06-27 Borealis Ag Cable made from crosslinkable composition without antioxidant and with beneficial methane formation
US11286315B2 (en) 2017-12-18 2022-03-29 Borealis Ag Polyethylene with a high vinyl content and with a low MFR
WO2019121730A1 (en) 2017-12-18 2019-06-27 Borealis Ag A polyethylene with a low mfr and with a high vinyl content
CN111727215B (zh) 2017-12-18 2022-08-09 博里利斯股份公司 含有抗氧化剂且形成甲烷的交联组合物及其制品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure
US4006492A (en) * 1975-06-23 1977-02-01 International Business Machines Corporation High density semiconductor chip organization
US4161662A (en) * 1976-01-22 1979-07-17 Motorola, Inc. Standardized digital logic chip
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
JPS58142544A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路
JPS5979549A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 半導体集積回路
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
JPS59207641A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 集積回路
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPS6115346A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体論理集積回路装置
EP0170052B1 (en) * 1984-07-02 1992-04-01 Fujitsu Limited Master slice type semiconductor circuit device

Also Published As

Publication number Publication date
EP0231821B1 (en) 1995-11-22
EP0231821A2 (en) 1987-08-12
DE3751607T2 (de) 1996-07-11
US4833520A (en) 1989-05-23
JPS62169444A (ja) 1987-07-25
DE3751607D1 (de) 1996-01-04
EP0231821A3 (en) 1990-04-04

Similar Documents

Publication Publication Date Title
JPH0785490B2 (ja) 集積回路装置
JPS63293966A (ja) 半導体集積回路装置
EP0150423B1 (en) C-mos basic cells arrangement
JPH0480538B2 (ja)
JPH0494556A (ja) 集積回路のセルレイアウト方法
JP3180612B2 (ja) 半導体集積回路
US5858817A (en) Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step
US4949157A (en) Large scale integrated circuit
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JPS623584B2 (ja)
USH512H (en) Automated universal array
JPS605059B2 (ja) 大規模半導体集積回路
KR100339909B1 (ko) 표준셀방식의집적회로
JP2555774B2 (ja) 半導体集積回路
JPH0560666B2 (ja)
JPH01152642A (ja) 半導体集積回路
JPS6399545A (ja) ビルディング・ブロック方式の集積回路
JPS59132144A (ja) 半導体集積回路装置の製造方法
JPH04280471A (ja) マスタースライス方式の半導体集積回路装置
JP2656263B2 (ja) 半導体集積回路装置
JPH0237749A (ja) マスタースライス型半導体装置
JP2671537B2 (ja) 半導体集積回路
JP2679034B2 (ja) 半導体集積装置
JPH0646653B2 (ja) マスタスライス方式半導体集積回路
JPH02138758A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term