JPS58142559A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58142559A JPS58142559A JP57024396A JP2439682A JPS58142559A JP S58142559 A JPS58142559 A JP S58142559A JP 57024396 A JP57024396 A JP 57024396A JP 2439682 A JP2439682 A JP 2439682A JP S58142559 A JPS58142559 A JP S58142559A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- power supply
- transistor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
このli@は、gOL(工きツタ・カップルド・ロジッ
ク)又はOML(カレント・峰−ドφロジック)V含む
半導体集積1iunit<関する・従来より、第1@I
C示すような80L(又はOML)回路が全知である。
ク)又はOML(カレント・峰−ドφロジック)V含む
半導体集積1iunit<関する・従来より、第1@I
C示すような80L(又はOML)回路が全知である。
この回路におい1、差動形層のトランジス−Qlないし
Q、が論理プロッタな構成する。ロジックスレッシ1ル
ド電圧v1m”受けるトランジスタQ。
Q、が論理プロッタな構成する。ロジックスレッシ1ル
ド電圧v1m”受けるトランジスタQ。
k対して、差動動作するトランジスI Q曾e Qsの
ベースに、入力論理信号A、 Bが印加される。
ベースに、入力論理信号A、 Bが印加される。
そして、トランジスタQ1のコレクタ及び共通化された
トランジスタQ*−Qsのコレクタには、負荷抵抗−、
,4,が設けられ、出力X、Xが形成される。上記差動
形層のトランジスタQ、ないしQ、の共通工きツーには
、へ定電RIc、 v形成するトランジスタQ、と、エ
ミッタ抵抗B&、とで構成された定電流源が設けられて
いる。この定電流IC,v形成するため、トランジスタ
Q4のベースには、基準電圧vc、が印加され工いる。
トランジスタQ*−Qsのコレクタには、負荷抵抗−、
,4,が設けられ、出力X、Xが形成される。上記差動
形層のトランジスタQ、ないしQ、の共通工きツーには
、へ定電RIc、 v形成するトランジスタQ、と、エ
ミッタ抵抗B&、とで構成された定電流源が設けられて
いる。この定電流IC,v形成するため、トランジスタ
Q4のベースには、基準電圧vc、が印加され工いる。
このよ5なgOL回路において、上記定電流IC,は、
出力X、Xの信号振@を規定する重畳な働きをする・ 上記BOL@路を半導体集積回路で構成する場合、電源
電圧−V□を供給する電圧供給lI#cは、分布抵抗を
有するため、その電圧降下によって、各gOL回路に供
給される電源電圧−■□には、上記電圧供給縁の分布抵
抗に従った電圧差が生じるO このように各EOL回路の電源電圧−■1m#/c差が
生じると、上記定電流I、、 k差が生じるため、EO
L回路間でその信号振幅が異なってし115゜そこで、
従来のBOL回路では、少数の論理ゲートからなる多数
の論理ゲートブロック毎に、上記基準電圧vc、v形成
する多数の基準電圧発生回路を設けることkより℃各論
場ゲートブロック毎の電源電圧−V、Il<対応した基
準電圧V4を形成するものであった。これkより、各論
理ゲートプロツク毎k。
出力X、Xの信号振@を規定する重畳な働きをする・ 上記BOL@路を半導体集積回路で構成する場合、電源
電圧−V□を供給する電圧供給lI#cは、分布抵抗を
有するため、その電圧降下によって、各gOL回路に供
給される電源電圧−■□には、上記電圧供給縁の分布抵
抗に従った電圧差が生じるO このように各EOL回路の電源電圧−■1m#/c差が
生じると、上記定電流I、、 k差が生じるため、EO
L回路間でその信号振幅が異なってし115゜そこで、
従来のBOL回路では、少数の論理ゲートからなる多数
の論理ゲートブロック毎に、上記基準電圧vc、v形成
する多数の基準電圧発生回路を設けることkより℃各論
場ゲートブロック毎の電源電圧−V、Il<対応した基
準電圧V4を形成するものであった。これkより、各論
理ゲートプロツク毎k。
その電源電圧−V□と基準電圧■Clとの電圧!tはぼ
一定とすることがで會るため、半導体集積回路装置内の
すべての論理ゲートの信号振幅な一足にすることがで参
る。
一定とすることがで會るため、半導体集積回路装置内の
すべての論理ゲートの信号振幅な一足にすることがで参
る。
しかし、この場合には、半導体集積回路儒置内に多数の
基準電圧発生回路が必要となり、実質的な論理ゲートの
集積度が大幅に悪化するとともk。
基準電圧発生回路が必要となり、実質的な論理ゲートの
集積度が大幅に悪化するとともk。
論理ゲート轟りの消費電力も増大するという欠点がある
。
。
この発明の目的は、集積度及び消費電力の改養を図った
半導体集積回路装置V提供するととにある。
半導体集積回路装置V提供するととにある。
この発明の他の目的は、以下の説明及び図面により明ら
かになるであろう。
かになるであろう。
以下、との**V実施例とと−に詳■に説明する。
3112図には、この発明の一実施例を示す半導体集積
回路の概略レイアウト図が示されている。
回路の概略レイアウト図が示されている。
4IVcIIIIlaされないが、コノ実施例テハ、l
loL回路で構成されるディジタル制御回路は、マスタ
ースライス方式によりて、各論理ゲート間の1IIIl
lが行なわれる、いわゆるカスーム論iis積回路を構
成する。
loL回路で構成されるディジタル制御回路は、マスタ
ースライス方式によりて、各論理ゲート間の1IIIl
lが行なわれる、いわゆるカスーム論iis積回路を構
成する。
半導体チップIOの左右辺に沿り二縦方向に配置された
一対の配置1Ltt* Ltrは、外部端子と接続され
て、電源電圧−V□を受ける。なお、両者間での電圧差
が生じないようkするため、上下辺に沿った一対の配I
IIJt*e LtIで、上記一対の配mLtle
LsC間が短絡され℃いる。この配−り3.。
一対の配置1Ltt* Ltrは、外部端子と接続され
て、電源電圧−V□を受ける。なお、両者間での電圧差
が生じないようkするため、上下辺に沿った一対の配I
IIJt*e LtIで、上記一対の配mLtle
LsC間が短絡され℃いる。この配−り3.。
L11’は、例えば第2層目の配−とされ、後述する基
準電圧発生回路■。、−01,VC,−G、等を構成す
る回路線とは絶縁属を介して分離されている。
準電圧発生回路■。、−01,VC,−G、等を構成す
る回路線とは絶縁属を介して分離されている。
上記一対の配線Lts* Lt:関を横方向K11lす
る梯子状の配線り、1ないしり、nが形成されている。
る梯子状の配線り、1ないしり、nが形成されている。
これらの配II L ttないしLsnから、後述する
論理ゲート群EOL、バッファアンプ#BA、。
論理ゲート群EOL、バッファアンプ#BA、。
BA、等に電源電圧−■IIIが供給されるものである
。
。
この実施例では、論理ゲート群BOLの台論理ゲートは
、第1−に示したようなgOL回路が用いられる。
、第1−に示したようなgOL回路が用いられる。
壇た、この実施例では、実質的な論理ゲートの集積度及
び消費電力を改善するため、多数の論理ゲーHC基準電
圧vcsを供給するための少数の基準電圧発生回路VC
,−G、 、 VC,−G、が半導体チップIOの周辺
部分に設けられている。
び消費電力を改善するため、多数の論理ゲーHC基準電
圧vcsを供給するための少数の基準電圧発生回路VC
,−G、 、 VC,−G、が半導体チップIOの周辺
部分に設けられている。
各論理ゲートの定電流源トランジスタQ4のベースに印
加される基準電圧vC1は次のようkして形成される。
加される基準電圧vC1は次のようkして形成される。
壇ず、多数の論理ゲー トのうち、上記配■L、1゜L
l、′から電気的に遠端とされる電圧と近端とされる電
圧とkは、上記配−のインピーダンスによりて差が生じ
るととに着目し、その代表的な2つの電圧を選び出す。
l、′から電気的に遠端とされる電圧と近端とされる電
圧とkは、上記配−のインピーダンスによりて差が生じ
るととに着目し、その代表的な2つの電圧を選び出す。
この実施例では、上記遠端とされる電圧として、配線L
□ないしり、nのうち、中央の配IIL、nの中点から
電圧−V、、mV注出して、この電圧−V、、、V受け
て基準−圧VCalt−形する第1の基準電圧発生回路
V、、−G、が半導体チップIOの上下中央部にそれぞ
れ設けられている。
□ないしり、nのうち、中央の配IIL、nの中点から
電圧−V、、mV注出して、この電圧−V、、、V受け
て基準−圧VCalt−形する第1の基準電圧発生回路
V、、−G、が半導体チップIOの上下中央部にそれぞ
れ設けられている。
また、上記近端とされる電圧として、上記配線Lmの左
右端からの電圧−Vヨ□な注出し工、この電圧−V、、
、 V受けて基準電圧VC,,!形成する第2の基準電
圧発生回路VC,−G、が半導体チップIOの上下端部
にそれぞれ設けられている。
右端からの電圧−Vヨ□な注出し工、この電圧−V、、
、 V受けて基準電圧VC,,!形成する第2の基準電
圧発生回路VC,−G、が半導体チップIOの上下端部
にそれぞれ設けられている。
そして、上記半導体チ゛ツブlOの中央i1には、縦方
向に上記配置lL□ないしり、nに対応した複数のバッ
ファアン7 B A 11 e B A11 e・・・
・・−、Bム1゜(図示せず)からなるバッファアンプ
群BA、が配置すれている。このバッファアンプ群BA
、 中の各バッファアンプBA□m Bi2.・・・
・・・* B As nは、上記基準電圧VC,1V受
は工、その電流増幅をするためのものである。
向に上記配置lL□ないしり、nに対応した複数のバッ
ファアン7 B A 11 e B A11 e・・・
・・−、Bム1゜(図示せず)からなるバッファアンプ
群BA、が配置すれている。このバッファアンプ群BA
、 中の各バッファアンプBA□m Bi2.・・・
・・・* B As nは、上記基準電圧VC,1V受
は工、その電流増幅をするためのものである。
一万、上配配IILmの左右端付近に対応する半導体チ
ップの端部には、縦方向に上記同様なバッファアンプ群
BA、が配置されている。これらのバッファアンプ群]
3i、 中の各バッファアンプBA□、BA□、・・・
・・・、BA2fl(図示せず)は、それぞれ上記基準
電圧■。、2v受けて、その電流増幅tするためのもの
である。
ップの端部には、縦方向に上記同様なバッファアンプ群
BA、が配置されている。これらのバッファアンプ群]
3i、 中の各バッファアンプBA□、BA□、・・・
・・・、BA2fl(図示せず)は、それぞれ上記基準
電圧■。、2v受けて、その電流増幅tするためのもの
である。
上記バッファアンプ$BAi、BA、中の各バッファア
ンプのうち、対応する位置に配置されたバッファアンプ
の出力端子間は、配線り、1ないしり、n(L、、’な
いしり、n′)で接続され工いる。
ンプのうち、対応する位置に配置されたバッファアンプ
の出力端子間は、配線り、1ないしり、n(L、、’な
いしり、n′)で接続され工いる。
そして、上記バッファアンプ群Bム、BAlv関に配置
された論理ゲート群1aOLは、それぞれ最短距離の下
k、上記配−L□、L□(Ls*’)等から電源電圧−
■□と基準電圧VC1v受けるものである。
された論理ゲート群1aOLは、それぞれ最短距離の下
k、上記配−L□、L□(Ls*’)等から電源電圧−
■□と基準電圧VC1v受けるものである。
なお、P4aa<おいては、接地電位■及び、論理ゲー
トに対する外部入出力端子は、この発@に直豪関係ない
ので省略されている。
トに対する外部入出力端子は、この発@に直豪関係ない
ので省略されている。
第3図には、上記基準電圧発生回路V、、−G。
(Vcm ”* )の一実施例の回路図が示されてい
る。
る。
ベースが共通化されたトランジスタQ* −Qtにおい
て、トランジスタQ、の工はツー面積が大きく形成さに
工いるので、トランジスタQlのベース、工きツタ間電
圧V□がトランジスタQtのそれより小さくなっている
。したがって、トランジスタQ、の工電ツタ抵抗)(、
、には、上記ベース。
て、トランジスタQ、の工はツー面積が大きく形成さに
工いるので、トランジスタQlのベース、工きツタ間電
圧V□がトランジスタQtのそれより小さくなっている
。したがって、トランジスタQ、の工電ツタ抵抗)(、
、には、上記ベース。
エミッタ量定電圧差に従りた定電流が流れる。
この定電流は、トランジスタQ、v通して、そのコレク
タ抵抗り、に流れる。そし工、トランジスタQ、のコレ
クタ電圧は、トランジスタQ、のベース、エミッタ間電
圧により定電圧化されているので、上記抵抗R,icよ
りて基準電圧vcsが形成される。この基準電圧vc、
は、トランジスタQ4のニオツタ、ベースを通し℃レベ
ルアラフサれ、上記トランジスタQ4 とそのベースが
共通化されたトランジスタQ、のベース、ニオツタを過
しルベルダウ/されるので、トランジスタQ4− Qm
の工きツタ電圧は、はぼ等しくなり、低インピーダンス
化された出力基準電圧vC11(vCal)が形成され
る。
タ抵抗り、に流れる。そし工、トランジスタQ、のコレ
クタ電圧は、トランジスタQ、のベース、エミッタ間電
圧により定電圧化されているので、上記抵抗R,icよ
りて基準電圧vcsが形成される。この基準電圧vc、
は、トランジスタQ4のニオツタ、ベースを通し℃レベ
ルアラフサれ、上記トランジスタQ4 とそのベースが
共通化されたトランジスタQ、のベース、ニオツタを過
しルベルダウ/されるので、トランジスタQ4− Qm
の工きツタ電圧は、はぼ等しくなり、低インピーダンス
化された出力基準電圧vC11(vCal)が形成され
る。
な−1このトランジスタQsのニオツタと、ダイオード
形態とされたトランジスタQ、のコレクタ間には、抵抗
R6が設けられている。また、トランジスタQ、の;レ
クタには抵抗b@が設けられている。一方、トランジス
タQ、の;レクタには、抵抗R,,R4が直列に設けら
れ、これら抵抗R,,R,の曇絖点が、上記トランジス
タQ4Q、のペース)IC@絖されている。
形態とされたトランジスタQ、のコレクタ間には、抵抗
R6が設けられている。また、トランジスタQ、の;レ
クタには抵抗b@が設けられている。一方、トランジス
タQ、の;レクタには、抵抗R,,R4が直列に設けら
れ、これら抵抗R,,R,の曇絖点が、上記トランジス
タQ4Q、のペース)IC@絖されている。
上記基準電圧VC,は、トランジスタQ、のベース、工
きツタ間電圧に抵抗R1の電圧降下vR見た電圧となる
ので、その電源電圧−■l□”l1l)k従った電圧と
なる。
きツタ間電圧に抵抗R1の電圧降下vR見た電圧となる
ので、その電源電圧−■l□”l1l)k従った電圧と
なる。
第4図には、上記バッファアンプ$BA、。
BA、中の各バッファアンプの一笑施例の回路図が示さ
れている。
れている。
との実施例では、例えは、電源電圧@L、に対応した1
組のバッファアンプBA、m、BA、。カyrcされて
いる。
組のバッファアンプBA、m、BA、。カyrcされて
いる。
バッファアンプB A、mは、上記基準電圧vellを
受ける差動トランジスタ回路と、エミッタフォロワ出力
回路とで構成され、100−負帰還されているので、ボ
ルテージフォクワWA踏とし工作用する。しtがって、
その出力電圧は上記基準電圧V と等しくなる。なお
、□上記バッファアンプ1l BA□、は、電流押出し回路とし文動作させるために、
工2ツタフォロワ出力トランジスタQaの工きツタと電
源電圧−V□1と0間には、負荷抵抗が一万、バッファ
アンプB A、mは、上記基準電圧■。、V受ける差動
トランジスタ回路と、エミッタフォロワ出力回路とで構
成され、同様K100II負帰還されているので、ボル
テージフォロワ回路とし工作用し、その出力電圧を上記
基準電圧vHISと等しくする。このバッファアンプB
A、rnは、電流吸込み回路として動作させるため、
工きツタフォロワ出力トランジスタQ!、のエミッタと
電am圧−v1□との間には、負荷抵抗ル3.が設けら
れている。
受ける差動トランジスタ回路と、エミッタフォロワ出力
回路とで構成され、100−負帰還されているので、ボ
ルテージフォクワWA踏とし工作用する。しtがって、
その出力電圧は上記基準電圧V と等しくなる。なお
、□上記バッファアンプ1l BA□、は、電流押出し回路とし文動作させるために、
工2ツタフォロワ出力トランジスタQaの工きツタと電
源電圧−V□1と0間には、負荷抵抗が一万、バッファ
アンプB A、mは、上記基準電圧■。、V受ける差動
トランジスタ回路と、エミッタフォロワ出力回路とで構
成され、同様K100II負帰還されているので、ボル
テージフォロワ回路とし工作用し、その出力電圧を上記
基準電圧vHISと等しくする。このバッファアンプB
A、rnは、電流吸込み回路として動作させるため、
工きツタフォロワ出力トランジスタQ!、のエミッタと
電am圧−v1□との間には、負荷抵抗ル3.が設けら
れている。
上記バッファアンプBA、m、BA、mの出力端子間は
、所定の分布抵抗R1−持った配線LIfn(LIfn
’)kよりてI!絖されている。
、所定の分布抵抗R1−持った配線LIfn(LIfn
’)kよりてI!絖されている。
fifll!に示すようK、上lie 電61 m 圧
−■HH1* −vmuは、その配線抵抗によって電圧
差が生じている。
−■HH1* −vmuは、その配線抵抗によって電圧
差が生じている。
したがって、その電源電圧II L 雪の各点の電圧も
、上記電圧差と、各点における配線抵抗比にほぼ従って
変化するものである。
、上記電圧差と、各点における配線抵抗比にほぼ従って
変化するものである。
−万、J−配電源電圧−vIIIs e −VHI 1
tC従り’C形成された基準電圧vCat @ vCa
lも、上記電圧!に見合った電圧差が生じるものである
。したがって、両者を緒ぶ配JIL、rn(L、、、;
)の各点の電圧も、上記電源電圧111Lsmの各点の
電圧と同様に変化する。
tC従り’C形成された基準電圧vCat @ vCa
lも、上記電圧!に見合った電圧差が生じるものである
。したがって、両者を緒ぶ配JIL、rn(L、、、;
)の各点の電圧も、上記電源電圧111Lsmの各点の
電圧と同様に変化する。
このことより、上記配置sL、rne L、m(L、、
、;)4対応する点から電源電圧−■、、と基準電圧V
C,v受ける各論理ゲートには、一定の定電流IC,v
Rすことができる。したがって、その信号振幅も一足に
することができる。
、;)4対応する点から電源電圧−■、、と基準電圧V
C,v受ける各論理ゲートには、一定の定電流IC,v
Rすことができる。したがって、その信号振幅も一足に
することができる。
この実施例では、全ての論理ゲートに対して6個の基準
電圧発生回路しか設けていないので、大幅な集積度の向
上vlllることができる。
電圧発生回路しか設けていないので、大幅な集積度の向
上vlllることができる。
例えば、1500ゲートからなる1OLIil!を構成
する場合、従来のように数ゲート修に1つの基準電圧発
生回路を設けていたのでは、基準電圧発生回路は、15
0ないし300個も必l!把なってし啼うのである。上
記基準電圧発生a*v削減した分だけ、よけいに論理ゲ
ートが形成で館るから、大幅な集積度の向上を図ること
ができる。
する場合、従来のように数ゲート修に1つの基準電圧発
生回路を設けていたのでは、基準電圧発生回路は、15
0ないし300個も必l!把なってし啼うのである。上
記基準電圧発生a*v削減した分だけ、よけいに論理ゲ
ートが形成で館るから、大幅な集積度の向上を図ること
ができる。
また、基準電圧発生回路で消費電力が削減できるから、
1つの論理ゲート当りの消費電力も大幅に削減すること
ができる。
1つの論理ゲート当りの消費電力も大幅に削減すること
ができる。
さらk、電源電圧−V、1v−3ポル)程[&C小さく
して、低消費電力化を図る場合においては、論理ゲート
の抵抗1%、の抵抗I[v小さくする必要がある。この
ように抵抗R1の抵抗値を小さくすると、電源電圧−7
1mの変化に対する定電流IC。
して、低消費電力化を図る場合においては、論理ゲート
の抵抗1%、の抵抗I[v小さくする必要がある。この
ように抵抗R1の抵抗値を小さくすると、電源電圧−7
1mの変化に対する定電流IC。
の変化率(感&)が大きくなる。しかし、この実施例の
適用によって、上記電源電圧−7mmの変化に従って基
準電圧■c、も変化するので、上記定電流IC,Y一定
にすることができる。
適用によって、上記電源電圧−7mmの変化に従って基
準電圧■c、も変化するので、上記定電流IC,Y一定
にすることができる。
したがって、電源電圧−■□の絶対値的な低電圧化に際
しても、有効に作用して、その消費電力をいっそう小さ
くすることができる。
しても、有効に作用して、その消費電力をいっそう小さ
くすることができる。
さらに、上述のように、各論理ゲートの信号振幅が一定
に補償され℃いることより、信号パ振暢のマージンを小
さくで鎗るため、信号振幅の低振幅化が図られ高速動作
化t−41することかできる。
に補償され℃いることより、信号パ振暢のマージンを小
さくで鎗るため、信号振幅の低振幅化が図られ高速動作
化t−41することかできる。
この発明は、前記実施例に限定されない。
gOL又はOMLI回路は、第1図の回路において、エ
ミッタフォロワ出カドランジス#を設けたものであって
もよい。この場合Kj+−いて、エミッタフォロワ出力
トランジスタの負荷は、例えバー2ボルトの低電源電圧
に@続するものとしてもよい。
ミッタフォロワ出カドランジス#を設けたものであって
もよい。この場合Kj+−いて、エミッタフォロワ出力
トランジスタの負荷は、例えバー2ボルトの低電源電圧
に@続するものとしてもよい。
また、電源電圧−V□を供給する配−レイアウトは、種
々変形できるものであり、この配線レイアウトに従って
、上記電気的に遠端とされる電圧注出点及び近端電圧注
出点が選ばれる。そし、て、上記バッファアンプ間の配
線も、上記配線レイアウトに従って設けられるものであ
る。
々変形できるものであり、この配線レイアウトに従って
、上記電気的に遠端とされる電圧注出点及び近端電圧注
出点が選ばれる。そし、て、上記バッファアンプ間の配
線も、上記配線レイアウトに従って設けられるものであ
る。
さらに、第2図の実施例では、基準電圧発生回路v2m
1組で構成したのは、その出力基準電圧のバラツキvl
lI滅するためのものである。したがって、原理的には
、上述のような配−レイアウトの下では、半導体チップ
IOの上部又は下藝の3個の基準電圧発生回路だけで足
りるものである。
1組で構成したのは、その出力基準電圧のバラツキvl
lI滅するためのものである。したがって、原理的には
、上述のような配−レイアウトの下では、半導体チップ
IOの上部又は下藝の3個の基準電圧発生回路だけで足
りるものである。
また、基準電圧発生回路及びバッファアンプの具体的構
成は、種々の実施形sv採ることがで伊るものである。
成は、種々の実施形sv採ることがで伊るものである。
第1図は、gOL(又はOML)の−例な示す回路図、
第2図は、こり発明の一実施例を示す概略レイアウト図
、第3図は、その基準電圧発生回路の一実施例を示す回
路図、第4図は、ノ(ツファアンプの一実施例を示す回
路図である。 第 1 図 第 3 図 第 4 図
第2図は、こり発明の一実施例を示す概略レイアウト図
、第3図は、その基準電圧発生回路の一実施例を示す回
路図、第4図は、ノ(ツファアンプの一実施例を示す回
路図である。 第 1 図 第 3 図 第 4 図
Claims (1)
- 【特許請求の範囲】 1、!I動形態のトランジスタで構成された論理ブロッ
クと、これらの差動形態のトランジスタの共通−1−j
ツタに設けられ、トランジスタと工z%−ツタ抵抗とで
構成された定電流源と【含む多数の論理ゲート回路と、
上記各論理ゲートに電源電圧を供給する電圧供給暑と、
この電圧供給層のうち、上記定電流源の抵抗に電圧を供
給する電源電圧−の外部電源端子から電気的に遠端とさ
れた箇所の電圧を受けて、上記定電流源のトランジスタ
のベースに印加される基準電圧(VC,1)V形成する
第1の基準電圧発生回路と、上記外部電源端子から電気
的に近端とされた箇所の電圧を受けて、上記定teaの
トランジスタのペースに印加される基準電圧(Vc、、
)t’影形成る第2の基準電圧発生回路と、上記第1の
基準電圧発生回路で形成された基準電圧(VC,、)t
’受ける第1のバッファアンプと、上記第2の基準電圧
発生回路で形成された基準電圧(、VC,、)’に’受
ける第2のバッファアンプとを具備し、上記第1.第2
のバッファアンプの出力端子間を所定の分布抵抗値V待
った配■で接続し工両者の電圧差に従った電流vRすと
ともk、この配−〇各箇所から対応する論理ゲートに、
その基準電圧(V、、)v供給するものとしたこと1−
特徴とする半導体集積回路装置。 2、上記第1のバッファアンプの出力回路は、上記配I
と第2のバッファアンプの負荷抵抗を負荷とするエミッ
タフtロワ回路で構成されるものであるととV特徴とす
る特許請求の範囲第1項記載の半導体集積回路装置。 3、上記電源電圧硼は、半導体チップの対向する両周辺
iBk千行に設げられ、比較的低インピーダンスの第1
の配線対と、このjlllllの配線対間を梯子状に結
ぶ比較的高インピーダンスの第2の配一群からなり、上
記第1の配線対が外部電源端子に接続され、上記第2の
配線群が各論理ゲートに電圧供給を行なうものであるこ
とv41黴とする特許請求の範囲第1又は第2項記載の
半導体集積@路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57024396A JPS58142559A (ja) | 1982-02-19 | 1982-02-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57024396A JPS58142559A (ja) | 1982-02-19 | 1982-02-19 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58142559A true JPS58142559A (ja) | 1983-08-24 |
JPH0151066B2 JPH0151066B2 (ja) | 1989-11-01 |
Family
ID=12136995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57024396A Granted JPS58142559A (ja) | 1982-02-19 | 1982-02-19 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58142559A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594065A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 集積回路 |
JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
JPS61146951U (ja) * | 1985-03-04 | 1986-09-10 | ||
JPS61274341A (ja) * | 1984-12-25 | 1986-12-04 | Nec Corp | 半導体論理装置 |
JPS63211745A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 半導体装置 |
US5008728A (en) * | 1988-09-19 | 1991-04-16 | Fujitsu Limited | Semiconductor integrated circuit device having an improved arrangement of power source lines |
JPH03253060A (ja) * | 1990-03-02 | 1991-11-12 | Nec Corp | 半導体集積回路 |
JPH05347380A (ja) * | 1991-02-13 | 1993-12-27 | Nec Corp | 半導体集積回路 |
JP2007265621A (ja) * | 2001-06-29 | 2007-10-11 | Hynix Semiconductor Inc | 半導体メモリ素子の信号伝達制御装置 |
-
1982
- 1982-02-19 JP JP57024396A patent/JPS58142559A/ja active Granted
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594065A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 集積回路 |
JPH0345545B2 (ja) * | 1982-06-30 | 1991-07-11 | Fujitsu Ltd | |
JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
JPH0365663B2 (ja) * | 1983-09-21 | 1991-10-14 | ||
JPS61274341A (ja) * | 1984-12-25 | 1986-12-04 | Nec Corp | 半導体論理装置 |
JPS61146951U (ja) * | 1985-03-04 | 1986-09-10 | ||
JPS63211745A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 半導体装置 |
US5008728A (en) * | 1988-09-19 | 1991-04-16 | Fujitsu Limited | Semiconductor integrated circuit device having an improved arrangement of power source lines |
JPH03253060A (ja) * | 1990-03-02 | 1991-11-12 | Nec Corp | 半導体集積回路 |
JPH05347380A (ja) * | 1991-02-13 | 1993-12-27 | Nec Corp | 半導体集積回路 |
JP2007265621A (ja) * | 2001-06-29 | 2007-10-11 | Hynix Semiconductor Inc | 半導体メモリ素子の信号伝達制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0151066B2 (ja) | 1989-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933576A (en) | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit | |
JPS60953B2 (ja) | 半導体集積回路装置 | |
JPS61210723A (ja) | デジタル‐アナログ変換器 | |
JPS58142559A (ja) | 半導体集積回路装置 | |
US3508076A (en) | Logic circuitry | |
US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
JPH04116951A (ja) | 半導体集積回路 | |
US5315176A (en) | Differential ECL circuit | |
US4952997A (en) | Semiconductor integrated-circuit apparatus with internal and external bonding pads | |
EP0011961B1 (en) | Three-state output circuit | |
US4748494A (en) | Lead arrangement for reducing voltage variation | |
JPH0365663B2 (ja) | ||
US3430071A (en) | Logic circuit | |
US4239981A (en) | Fast semiconductor digital logic inverter gate | |
EP0074804B1 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
US2984826A (en) | Electrical gating circuit | |
JPS59100626A (ja) | 電流切り換え型論理回路 | |
GB1448649A (en) | Superconductive circuit arrangements | |
US3248529A (en) | Full adder | |
JPS6151421B2 (ja) | ||
JPH0821853B2 (ja) | エクスクル−シブorゲ−ト | |
JP2776114B2 (ja) | 半導体集積回路 | |
JPS63107316A (ja) | ゲ−トアレ−のクロツク分配構造 | |
US5694078A (en) | Semiconductor integrated circuit having regularly arranged transistor basic cells | |
JPH0136291B2 (ja) |