JP3964295B2 - 集積回路設計における電源経路構造 - Google Patents
集積回路設計における電源経路構造 Download PDFInfo
- Publication number
- JP3964295B2 JP3964295B2 JP2002271362A JP2002271362A JP3964295B2 JP 3964295 B2 JP3964295 B2 JP 3964295B2 JP 2002271362 A JP2002271362 A JP 2002271362A JP 2002271362 A JP2002271362 A JP 2002271362A JP 3964295 B2 JP3964295 B2 JP 3964295B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply path
- potential side
- integrated circuit
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000605 extraction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、集積回路設計における電源経路構造にかかわり、特には、電源電圧制御対象部の充放電時間・消費電力の見積もりの技術に関する。
【0002】
【従来の技術】
図5は従来の技術における集積回路設計における電源経路構造を示す平面図である。この図は電源電圧制御対象部を示す。図5において、30は高電位側電源VDD側の電源経路、30aは幹線部、31,32,33はそれぞれ幹線部30aから分岐された引出し部、40は低電位側電源VSS側の電源経路、40aは幹線部、41,42,43はそれぞれ幹線部40aから分岐された引出し部である。
【0003】
高電位側電源VDD側の電源経路30において、隣接する引出し部31,32どうし間の間隔r1、隣接する引出し部32,33どうし間の間隔r2につき、不一致がある(r1≠r2)。低電位側電源VSS側の電源経路40でも、同様である(s1≠s2)。
【0004】
また、電源経路長手方向において、引出し部31,32,33の分岐位置と引出し部41,42,43の分岐位置とがずれている。
【0005】
また、引出し部31,32,33の引出し長さに不均一がある。引出し部41,42,43についても、引出し長さの不均一がある。
【0006】
また、引出し部の幅につき、引出し部33は引出し部31,32と不一致である。また、引出し部43の幅は引出し部41,42の幅と異なっている。
【0007】
また、引出し部41の幅t1に対して、引出し部41,42どうし間の間隔t2の方が小さくなっている(t1>t2)。
【0008】
このように従来技術においては、電源電圧制御対象部における電源経路の引出し部の形状、寸法の相互関係がまちまちであった。
【0009】
集積回路の一部または全部の電圧を制御する場合、電源電圧制御対象部の充放電時間を見積もる必要がある。これには、電源経路の幹線部の抵抗値、浮遊容量値、引出し部の抵抗値、浮遊容量値を総合的に勘案して充放電時間を計算する。図5には等価回路としての抵抗、容量を重ね合わせ状態で図示している。
【0010】
充放電時間の見積もりについて、従来技術では、セル配置が完了し、電源経路が確定した後に見積もりを行っていた。電源経路の引出し部の形状、寸法の相互関係がまちまちであっても、セル配置完了後に見積もりを行うので、その見積もりは可能であった。逆に言うと、セル配置完了後に見積もりを行う関係で、引出し部の形状、寸法の相互関係については、まちまちであっても構わなかったということである。
【0011】
【特許文献1】
特許第2912174号公報(第3頁、図1)
【0012】
【発明が解決しようとする課題】
しかしながら、近年は、システムの急速な高性能化・高機能化が進んでおり、これに伴って、充放電時間・消費電力の見積もりについても、これを設計の早期段階で行えるようにすることが要望されている。
【0013】
本発明は、このような事情に鑑みて創作されたものであり、上記の要望に応えるべく、集積回路の設計において、電源電圧制御対象部の充放電時間・消費電力の見積もりをセル配置完了前の段階で可能にすることを目的としている。
【0014】
【課題を解決するための手段】
上記の課題を解決するために、本発明による集積回路設計における電源経路構造は、集積回路内の全セルにおいて高電位側電源側の電源経路と低電位側電源側の電源経路が互いに向かい合って配置され、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のそれぞれにつき、電源経路の幹線部から複数の引出し部が分岐しており、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されており、且つ前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されている。
【0015】
これによれば、隣接する引出し部どうし間にある幹線部要素のすべてにつき、各幹線部要素の抵抗値および浮遊容量値のそれぞれが一定の値(規格値)になるため、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0016】
上記において好ましい態様は、前記高電位側電源側の電源経路の複数の引出し部の分岐位置と前記低電位側電源側の電源経路の複数の引出し部の分岐位置とが電源経路長手方向で互いに一致していることである。
【0017】
これによれば、高電位側電源側の電源経路の引出し部の存在が低電位側電源側の電源経路の幹線部要素および引出し部の浮遊容量値に与える影響、ならびに低電位側電源側の電源経路の引出し部の存在が高電位側電源側の電源経路の幹線部要素および引出し部の浮遊容量値に与える影響を均等化することができ、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0018】
また、上記において好ましい態様は、前記高電位側電源側の電源経路においても、前記低電位側電源側の電源経路においても、それぞれ複数の引出し部の引出し長さが等しく設定されていることである。
【0019】
これによれば、引出し部における抵抗値および浮遊容量値をすべての引出し部において互いに等しくすることができ、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0020】
また、上記において好ましい態様は、前記高電位側電源側の電源経路の複数の引出し部の引出し長さが、前記低電位側電源側の電源経路の複数の引出し部の引出し長さよりも長く設定されていることである。
【0021】
これによれば、引出し部がもつ抵抗値および浮遊容量値につき、高電位側電源側の電源経路と低電位側電源側の電源経路とで明確な区別がつき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0022】
また、上記において好ましい態様は、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれの複数の引出し部の幅が互いに等しく、かつ隣接する引出し部どうし間の間隔よりも小さく設定されていることである。
【0023】
これによれば、引出し部がもつ抵抗値および浮遊容量値を均等化し、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
また、上記において好ましい態様は、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔と前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が同一であることである。
【0024】
【発明の実施の形態】
以下、本発明にかかわる集積回路設計における電源経路構造の実施の形態について図面に基づいて説明する。
【0025】
(実施の形態1)
図1は本発明の実施の形態1における集積回路設計における電源経路構造を示す平面図である。
【0026】
図1において、10は高電位側電源VDD側の電源経路、10aは幹線部、11,12,13はそれぞれ幹線部10aから分岐された引出し部、20は低電位側電源VSS側の電源経路、20aは幹線部、21,22,23はそれぞれ幹線部20aから分岐された引出し部である。
【0027】
高電位側電源VDD側の電源経路10の引出し部11,12,13は、その分岐位置の間隔(ピッチ)P1,P2が互いに等しくなっている(P1=P2)。同様に、低電位側電源VSS側の電源経路20の引出し部21,22,23は、その分岐位置の間隔(ピッチ)Q1,Q2が互いに等しくなっている(Q1=Q2)。
【0028】
換言すると、引出し部の分岐位置の間隔が、高電位側電源VDD側でも低電位側電源VSS側でも一定となっている。さらに、図示例では、P1=P2=Q1=Q2となっている。
【0029】
なお、本実施の形態においては、引出し部の引出し長さ関係については、VDD側の電源経路とVSS側の電源経路とで大小関係を問うものではなく、また、同じ電源経路での複数の引出し部どうし間での引出し長さの大小関係を問うものでもない。
【0030】
本実施の形態によれば、電源経路の引出し部を等間隔としており、隣接する引出し部どうし間にある幹線部要素10a1,10a2または20a1,20a2につき、各幹線部要素の抵抗値および浮遊容量値のそれぞれが一定の値(規格値)になるため、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0031】
(実施の形態2)
図2は本発明の実施の形態2における集積回路設計における電源経路構造を示す平面図である。
【0032】
本実施の形態においては、電源経路長手方向において、高電位側電源VDD側の電源経路10の引出し部11,12,13の分岐位置と、低電位側電源VSS側の電源経路20の引出し部21,22,23の分岐位置とが一致している。その他の構成については実施の形態1の場合の図1と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【0033】
なお、本実施の形態においては、引出し部の引出し長さ関係については、VDD側の電源経路とVSS側の電源経路とで大小関係を問うものではない。
【0034】
本実施の形態によれば、高電位側電源VDD側の電源経路10の引出し部11,12,13の存在が低電位側電源VSS側の電源経路20の各幹線部要素20a1,20a2および引出し部21,22,23の浮遊容量値に与える影響を均等化することができる。また、低電位側電源VSS側の電源経路20の引出し部21,22,23の存在が高電位側電源VDD側の電源経路10の幹線部要素10a1,10a2および引出し部11,12,13の浮遊容量値に与える影響を均等化することができる。その結果、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0035】
(実施の形態3)
図3は本発明の実施の形態3における集積回路設計における電源経路構造を示す平面図である。
【0036】
本実施の形態においては、引出し部の引出し長さ関係につき、高電位側電源VDD側の電源経路10の引出し部11,12,13の引出し長さはすべてd1で互いに等しく設定され、また、低電位側電源VSS側の電源経路20の引出し部21,22,23の引出し長さはすべてd2で互いに等しく設定されている。そして、引出し部11,12,13の引出し長さd1の方が引出し部21,22,23の引出し長さd2よりも長く設定されている(d1>d2)。その他の構成については実施の形態2の場合の図2と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【0037】
本実施の形態によれば、高電位側電源VDD側の電源経路10の引出し部11,12,13がもつ抵抗値および浮遊容量値と、低電位側電源VSS側の電源経路20の引出し部21,22,23がもつ抵抗値および浮遊容量値とにつき、VDD側とVSS側とで明確な区別がつき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0038】
なお、本実施の形態においては、実施の形態1,2の構造を備えていることが好ましい。
【0039】
(実施の形態4)
図4は本発明の実施の形態4における集積回路設計における電源経路構造を示す平面図である。
【0040】
本実施の形態においては、高電位側電源VDD側の電源経路10において、引出し部11,12,13の幅W1が引出し部間隔W2よりも短く設定されている(W1<W2)。また、低電位側電源VSS側の電源経路20においても、引出し部21,22,23の幅W3が引出し部間隔W4よりも短く設定されている(W3<W4)。そして、W1=W3、W2=W4を望ましい形態とする。その他の構成については実施の形態3の場合の図3と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【0041】
本実施の形態によれば、各引出し部がもつ抵抗値および浮遊容量値を均等化し、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【0042】
なお、本実施の形態においては、実施の形態1,2の構造または実施の形態1,3の構造を備えていることが好ましい。
【0043】
【発明の効果】
以上のように本発明によると、高電位側電源側の電源経路の複数の引出し部と低電位側電源側の電源経路の複数の引出し部とにつき、間隔、引出し長さ、幅等において均一化をもたらしているので、各電源経路の幹線部要素および引出し部の抵抗値、浮遊容量値を均等化でき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における集積回路設計における電源経路構造を示す平面図
【図2】 本発明の実施の形態2における集積回路設計における電源経路構造を示す平面図
【図3】 本発明の実施の形態3における集積回路設計における電源経路構造を示す平面図
【図4】 本発明の実施の形態4における集積回路設計における電源経路構造を示す平面図
【図5】 従来の技術における集積回路設計における電源経路構造を示す平面図
【符号の説明】
10 高電位側電源VDD側の電源経路
10a 高電位側電源VDD側の電源経路の幹線部
11,12,13 高電位側電源VDD側の電源経路の引出し部
20 低電位側電源VSS側の電源経路
20a 低電位側電源VSS側の電源経路の幹線部
21,22,23 低電位側電源VSS側の電源経路の引出し部
VDD:高電位側電源電位
VSS:低電位側電源電位
Claims (6)
- 集積回路内の全セルにおいて高電位側電源側の電源経路と低電位側電源側の電源経路が互いに向かい合って配置され、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のそれぞれにつき、電源経路の幹線部から複数の引出し部が分岐しており、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されており、且つ前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されていることを特徴とする集積回路設計における電源経路構造。
- 前記高電位側電源側の電源経路の複数の引出し部の分岐位置と前記低電位側電源側の電源経路の複数の引出し部の分岐位置とが電源経路長手方向で互いに一致していることを特徴とする請求項1に記載の集積回路設計における電源経路構造。
- 前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれ複数の引出し部の引出し長さが等しく設定されていることを特徴とする請求項1または請求項2に記載の集積回路設計における電源経路構造。
- 前記高電位側電源側の電源経路の複数の引出し部の引出し長さが、前記低電位側電源側の電源経路の複数の引出し部の引出し長さよりも長く設定されていることを特徴とする請求項3に記載の集積回路設計における電源経路構造。
- 前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれの複数の引出し部の幅が互いに等しく、かつ隣接する引出し部どうし間の間隔よりも小さく設定されていることを特徴とする請求項1から請求項4までのいずれかに記載の集積回路設計における電源経路構造。
- 前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔と前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が同一であることを特徴とする請求項1に記載の集積回路設計における電源経路構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271362A JP3964295B2 (ja) | 2002-09-18 | 2002-09-18 | 集積回路設計における電源経路構造 |
US10/658,195 US7210108B2 (en) | 2002-09-18 | 2003-09-10 | Structure of power supply path utilized in design of integrated circuit |
CNB031589871A CN1303669C (zh) | 2002-09-18 | 2003-09-18 | 在集成电路的设计中使用的供电路径的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271362A JP3964295B2 (ja) | 2002-09-18 | 2002-09-18 | 集積回路設計における電源経路構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111609A JP2004111609A (ja) | 2004-04-08 |
JP3964295B2 true JP3964295B2 (ja) | 2007-08-22 |
Family
ID=31986870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271362A Expired - Fee Related JP3964295B2 (ja) | 2002-09-18 | 2002-09-18 | 集積回路設計における電源経路構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7210108B2 (ja) |
JP (1) | JP3964295B2 (ja) |
CN (1) | CN1303669C (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5325825B2 (ja) * | 2010-03-26 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH069116B2 (ja) * | 1985-05-24 | 1994-02-02 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体集積回路装置 |
JP2668981B2 (ja) * | 1988-09-19 | 1997-10-27 | 富士通株式会社 | 半導体集積回路 |
JP2917434B2 (ja) * | 1989-09-08 | 1999-07-12 | セイコーエプソン株式会社 | マスタースライス集積回路装置 |
JPH03250735A (ja) | 1990-02-28 | 1991-11-08 | Fujitsu Ltd | 半導体装置 |
JP2965626B2 (ja) * | 1990-06-25 | 1999-10-18 | 株式会社東芝 | 半導体集積回路 |
US5446410A (en) * | 1992-04-20 | 1995-08-29 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor integrated circuit |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
JPH0677403A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその設計方法 |
JPH0778877A (ja) | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 半導体装置 |
JPH08111506A (ja) | 1994-10-12 | 1996-04-30 | Citizen Watch Co Ltd | 半導体装置 |
JP2912174B2 (ja) | 1994-12-27 | 1999-06-28 | 日本電気株式会社 | ライブラリ群及びそれを用いた半導体集積回路 |
JPH0922945A (ja) | 1995-07-04 | 1997-01-21 | Hitachi Ltd | Cmos半導体集積回路のセル構造及び半導体集積回路の設計方式 |
JP3256110B2 (ja) * | 1995-09-28 | 2002-02-12 | シャープ株式会社 | 液晶表示装置 |
JPH09237800A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体装置 |
US6608612B2 (en) * | 1998-11-20 | 2003-08-19 | Fujitsu Limited | Selector and multilayer interconnection with reduced occupied area on substrate |
JP2000349161A (ja) * | 1999-06-08 | 2000-12-15 | Fujitsu Ltd | 電源配線設計方法、電源配線設計装置、及び、記録媒体 |
US6258592B1 (en) * | 1999-06-14 | 2001-07-10 | Bio-Rad Laboratories, Inc. | Electroporation cell with arc prevention/reduction |
US7176972B2 (en) * | 2000-03-28 | 2007-02-13 | Link Research Corporation | Fast imaging device and fast photographing device |
JP2001085631A (ja) * | 2000-07-28 | 2001-03-30 | Oki Electric Ind Co Ltd | Cmos出力回路 |
JP3544929B2 (ja) * | 2000-09-27 | 2004-07-21 | Necマイクロシステム株式会社 | 半導体記憶装置およびそのリダンダンシ回路置換方法 |
TW577152B (en) * | 2000-12-18 | 2004-02-21 | Hitachi Ltd | Semiconductor integrated circuit device |
JP3742597B2 (ja) * | 2002-01-31 | 2006-02-08 | 寛治 大塚 | 信号伝送システム |
JP2003234643A (ja) * | 2002-02-07 | 2003-08-22 | Mitsubishi Electric Corp | 半導体集積回路装置の設計方法および半導体集積回路装置 |
-
2002
- 2002-09-18 JP JP2002271362A patent/JP3964295B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-10 US US10/658,195 patent/US7210108B2/en not_active Expired - Fee Related
- 2003-09-18 CN CNB031589871A patent/CN1303669C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040057300A1 (en) | 2004-03-25 |
US7210108B2 (en) | 2007-04-24 |
CN1495882A (zh) | 2004-05-12 |
JP2004111609A (ja) | 2004-04-08 |
CN1303669C (zh) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49662E1 (en) | Semiconductor integrated circuit and power-supply control method | |
CN103761937B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
EP2779457A1 (en) | Method for charge sharing/reuse of electronic circuits | |
US8437210B2 (en) | Asymmetric sense amplifier design | |
CN101257021A (zh) | 半导体装置结构及半导体装置 | |
WO2012169271A1 (ja) | スイッチング回路 | |
EP2891026B1 (en) | Transitioning between resonant clocking mode and conventional clocking mode | |
US20060015835A1 (en) | Placement method for decoupling capacitors | |
TWI512514B (zh) | 改造標準單元之方法 | |
JP3964295B2 (ja) | 集積回路設計における電源経路構造 | |
CN1953180A (zh) | 半导体集成电路及其设计方法 | |
TW200828373A (en) | De-coupling capacitor circuit | |
US20080150359A1 (en) | Semiconductor device and power supply for the same | |
US8975936B2 (en) | Constraining clock skew in a resonant clocked system | |
US8816720B2 (en) | Single power supply logic level shifter circuit | |
US20050116753A1 (en) | Circuit and method for switching an electrical load on after a delay | |
US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
US8791724B1 (en) | Post driver for high density integrated circuits | |
JP3450739B2 (ja) | Lsi配置方法 | |
JP2012209296A (ja) | 半導体集積回路装置 | |
JP4967534B2 (ja) | 半導体装置のレイアウト方法およびレイアウトプログラム | |
US20190122716A1 (en) | Buffered spin-torque sensing device for global interconnect circuits | |
US20100176878A1 (en) | Capacitively and conductively coupled multiplexer | |
US20100181847A1 (en) | Method for reducing supply voltage drop in digital circuit block and related layout architecture | |
JPH08314992A (ja) | 消費電力計算方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |