JPH073840B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH073840B2
JPH073840B2 JP62216710A JP21671087A JPH073840B2 JP H073840 B2 JPH073840 B2 JP H073840B2 JP 62216710 A JP62216710 A JP 62216710A JP 21671087 A JP21671087 A JP 21671087A JP H073840 B2 JPH073840 B2 JP H073840B2
Authority
JP
Japan
Prior art keywords
power supply
wiring
integrated circuit
semiconductor integrated
unit functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62216710A
Other languages
English (en)
Other versions
JPS6459831A (en
Inventor
元洋 圓角
利哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62216710A priority Critical patent/JPH073840B2/ja
Priority to US07/238,122 priority patent/US4924290A/en
Priority to DE8888114229T priority patent/DE3879333T2/de
Priority to EP88114229A priority patent/EP0307722B1/en
Priority to KR1019880011134A priority patent/KR910003544B1/ko
Publication of JPS6459831A publication Critical patent/JPS6459831A/ja
Publication of JPH073840B2 publication Critical patent/JPH073840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はスタンダードセル方式やゲートアレイ方式等
によるセミカスタム半導体集積回路（セミカスタムIC）
に係り、特に各単位機能ブロックの周囲に設けられこの
ブロックに対して電源電圧を供給する電源用配線の電流
容量の向上を図るようにした半導体集積回路に関する。
（従来の技術） スタンダードセル方式やゲートアレイ方式等によるセミ
カスタムICの設計は、予め用意されている基本セルブロ
ックや基本セルブロックの集合体である中、大規模の単
位機能ブロック等をCADによって配置し、かつ相互に配
線を施すことにより行なわれる。このとき同時に、基本
セルブロックや単位機能ブロックに対して電源電圧を供
給するための電源用配線も配置されるが、最近では単位
機能ブロックに対する電源用配線の接続や形状等が電流
容量という面で特に問題になっている。
第６図は従来のセミカスタムICの１個の単位機能ブロッ
クの構成を示すパターン平面図である。図において、31
は複数の基本セルブロックが設けられた単位機能ブロッ
クであり、この単位機能ブロック31の周囲には、この単
位機能ブロック31に対して２種類の電源電圧、例えば高
電位のVDDとアース電位のVSSを供給するための二つの電
源用配線32,33が設けられている。この電源用配線32,33
はそれぞれ第１層目と第２層目のアルミニウム層を用い
て構成されている。上記電源用配線32,33の他に、異な
る単位ブロック間で授受するための信号を伝達する信号
用配線34を設ける必要があるが、例えばこの信号用配線
を第２層目のアルミニウム層によって構成しようとする
と、第２層目のアルミニウム層を用いて構成された一方
の電源用配線33は、この信号用配線34と交差する部分で
は第１層目のアルミニウム層に変更する必要があり、電
源用配線33の変更された第１層目のアルミニウム層と第
２層目のアルミニウム層とはビア・コンタクト部35で接
続される。
このようにCADによって電源用配線を構成する場合、大
規模な単位機能ブロックに対して充分な電流容量で電源
電圧を供給するためには、単位機能ブロックの全周に渡
って電源用配線を設けることは極めて有効である。
第７図（ａ）は配線相互の接続に使用される上記ビア・
コンタクト部35を拡大して示す平面図であり、第７図
（ｂ）は同図（ａ）のＡ−Ａ′線に沿った断面図であ
る。ビア・コンタクト部35では、製造プロセス上、第１
層目のアルミニウム層41に接続された第２層目のアルミ
ニウム層42の一部に膜厚が薄い部分43が発生する。そし
て、温度が一定の条件の下では、この部分における抵抗
値は通常の膜厚の部分の約20〜25倍にも達する。これに
加え、膜厚が薄い部分は他の部分と比べて電流密度が高
く、そこの温度が上昇するため、その熱抵抗も無視でき
なくなる。これらのことは電源用配線の電流容量を低下
させる原因となり、従来では電源供給の効率が低下する
という欠点がある。
また、通常、電源用配線の幅は他の配線に比べて広くさ
れているため、この電源用配線にビア・コンタクト部を
採用することはチップの集積度の面でも問題がある。
（発明が解決しようとする問題点） このように従来では１種類の電源を供給するための電源
用配線を異なる層の導電体層で構成し、それらをビア・
コンタクト部を使用して接続しているため、電源用配線
の電流容量が低下するという欠点があり、またチップの
集積度の面でも問題がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、電源用配線の電流容量が大きく、か
つチップの集積度が損なわれることのない半導体集積回
路を提供することにある。
［発明の構成］ （問題点を解決するための手段） この発明の半導体集積回路は、所定の回路機能を有する
複数の単位機能ブロックと、異なる単位機能ブロックの
間で授受される信号を伝達する信号用配線と、上記各単
位機能ブロックの周囲を囲み、少なくとも上記信号用配
線と交差する位置では互いに重ならないように配置さ
れ、それ以外の位置では互いに重なるように配置され、
種々の電源電圧を各単位機能ブロックに供給するそれぞ
れ異なる層の導電体層で構成された複数の電源用配線と
から構成されている。
（作用） この発明の半導体集積回路では、各電源用配線を互いに
異なる層の導電体層で構成しかつ単位機能ブロックの周
囲を囲むようにすることにより、ビア・コンタクト部を
使用せずに電源電圧を単位機能ブロックに供給すること
ができる。しかも複数の電源用配線が互いに重ならない
位置を設けることにより、信号用配線がこの部分で交差
できるようにしている。
（実施例） 以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明をセミカスタムICに実施した場合の１
個の単位機能ブロックの構成を示すパターン平面図であ
る。図において、11は２入力NANDゲート、２入力NORゲ
ート、反転ゲート等からなる複数の基本セルブロックが
集合して構成された単位機能ブロックである。この単位
機能ブロック11の全周には、この単位機能ブロック11に
対して２種類の電源電圧、例えば高電位のVDDとアース
電位のVSSを供給するための二つの電源用配線12,13が設
けられている。このうち、一方の電源用配線12は第１層
目のアルミニウム層のみによって、他方の電源用配線13
は第２層目のアルミニウム層のみによってそれぞれ構成
されている。上記二つの電源用配線12,13は一部で、す
なわち単位機能ブロック11の左右の各辺の位置では互い
に重ならないように配置されているが、その他の部分で
は互いに重なって配置されている。
単位機能ブロック11の例えば左辺の位置では、第２層目
のアルミニウム層で構成された電源用配線13と交差する
ように第１層目のアルミニウム層によって構成された信
号用配線14Aが設けられており、第１層目のアルミニウ
ム層で構成された電源用配線12と交差するように第２層
目のアルミニウム層によって構成された信号用配線14B
が設けられている。上記両信号用配線14A,14Bは異なる
単位機能ブロック間で授受するための信号を伝達するた
めのものであり、両配線は第２図の断面図で詳細に示さ
れているビア・コンタクト部15で接続されている。な
お、これらの配線は全てCADによって自動的に行なわれ
る。
このような構成によれば、大きな電流容量が必要な二つ
の電源用配線12,13はそれぞれ単一層のアルミニウム層
のみで構成されており、従来のようにビア・コンタクト
部によって接続する必要はない。このため、電源用配線
にビア・コンタクト部を設けることが原因で発生してい
た従来の問題点は全て解消され、電源用配線12,13を全
周に渡って設けることとあいまって内部の各基本セルブ
ロックに対して十分な電源電流を高い効率で供給するこ
とができる。
なお、信号用配線14A,14Bについては両者をビア・コン
タクト部15で接続する必要があるが、通常、これら信号
用配線14A,14Bの幅は電源用配線12,13のそれよりも充分
に狭くすることができ、ビア・コンタクト部15の寸法も
それに伴って小さくすることができるので、従来と比べ
てチップ全体の集積度を高くすることができる。
第３図はこの発明の応用例の構成を示すパターン平面図
である。この応用例によるICでは互いに隣合った２個の
単位機能ブロック11Aと11Bとの間で信号の授受を行なう
必要がある場合である。このような場合には、一方の単
位機能ブロック11A側では第１層目のアルミニウム層で
構成された電源用配線12と交差するように第２層目のア
ルミニウム層からなる信号用配線14Cを設け、かつ第２
層目のアルミニウム層で構成された電源用配線13と交差
するように第１層目のアルミニウム層からなる信号用配
線14Dを設け、他方の単位機能ブロック11B側では上記信
号用配線14Dをそのまま延長して第２層目のアルミニウ
ム層で構成された電源用配線13と交差させ、また第１層
目のアルミニウム層で構成された電源用配線12と交差す
るように第２層目のアルミニウム層からなる信号用配線
14Eを設け、一方の単位機能ブロック11A内で信号用配線
14Cと14Dとをビア・コンタクト部15Bで接続し、他方の
単位機能ブロック11B内で信号用配線14Dと14Eとをビア
・コンタクト部15Cで接続している。このとき、予め信
号用配線14を設ける位置を両単位機能ブロック間で整合
するように設定しておけば、電源用配線12,13及び信号
用配線14を容易に構成することができる。
第４図はこの発明の他の応用例の構成を示すパターン平
面図である。この応用例によるICでは、互いに隣合った
２個の単位機能ブロック11Cと11Dとの間で電源用配線1
2,13それぞれを一部で共通に設けるようにしたものであ
る。このような構成とすることにより、十分な電源電流
をより高い効率で供給することができる。
第５図はこの発明を実際のセミカスタムICに実施した場
合のチップ全体の構成を示すパターン平面図である。こ
のICチップ内には例えば２個の単位機能ブロック11と、
複数個の基本セルブロック21からなる基本セル領域22と
が設けられており、チップの周囲にはそれぞれ第２層目
のアルミニウム層からなるVDD用配線23とVSS用配線24と
が設けられている。そして上記VDD用配線23、VSS用配線
24にはそれぞれ、第２層目のアルミニウム層で構成され
た複数個の電源パッド25が第１層目もしくは第２層目の
アルミニウム層による配線を介して接続されている。ま
た、上記２個の単位機能ブロック11の周囲に設けられた
それぞれ２層の電源用配線12,13は、第１層目のアルミ
ニウム層による配線を介して上記VDD用配線23もしくはV
SS用配線24に接続されている。なお、図中の符号15は前
記と同様に第１層目と第２層目のアルミニウム層を接続
するビア・コンタクト部である。ここで、電源用配線1
2,13をVDD用配線23もしくはVSS用配線24に接続するため
に第１層目のアルミニウム層のみによる配線を利用する
理由は、一般に横方向には第２層目のアルミニウム層に
よる配線が延長されるからである。なお、第５図では信
号用配線及び信号用パッドは省略した。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記実施例実施例では単位機能ブロックの周囲に設けら
れる電源用配線が２層のアルミニウム層で構成される場
合について説明したが、これは２種類以上の電源電圧を
必要とする場合には電源用配線を２層以上のアルミニウ
ム層で構成するようにしてもよい。
［発明の効果］ 以上説明したようにこの発明によれば、電源用配線の電
流容量が大きく、かつチップの集積度が損われることの
ない半導体集積回路を提供することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例による単位機能ブロックの
構成を示すパターン平面図、第２図は上記実施例におけ
るビア・コンタクト部の断面図、第３図及び第４図はそ
れぞれこの発明の応用例の構成を示すパターン平面図、
第５図はこの発明を実際のセミカスタムICに実施した場
合のチップ全体の構成を示すパターン平面図、第６図は
従来ICにおける単位機能ブロックの構成を示すパターン
平面図、第７図は上記ICで使用されるビア・コンタクト
部の平面図及び断面図である。 11…単位機能ブロック、12,13…電源用配線、14…信号
用配線、15…ビア・コンタクト部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】所定の回路機能を有する複数の単位機能ブ
    ロックと、 異なる単位機能ブロックの間で授受される信号を伝達す
    る信号用配線と、 上記各単位機能ブロックの周囲を囲み、少なくとも上記
    信号用配線と交差する位置では互いに重ならないように
    配置され、それ以外の位置では互いに重なるように配置
    され、種々の電源電圧を各単位機能ブロックに供給する
    それぞれ異なる層の導電体層で構成された複数の電源用
    配線 とを具備したことを特徴とする半導体集積回路。
  2. 【請求項２】前記信号用配線は、この信号用配線と交差
    する位置に設けられた前記電源用配線とは異なる層の導
    電体層で構成され、かつこれら異なる層の導電体層が相
    互に連結されている特許請求の範囲第１項に記載の半導
    体集積回路。
  3. 【請求項３】前記電源用配線が２層の導電体層で構成さ
    れている特許請求の範囲第１項に記載の半導体集積回
    路。
  4. 【請求項４】前記複数の電源用配線の各層のそれぞれが
    アルミニウムで構成されている特許請求の範囲第１項に
    記載の半導体集積回路。
  5. 【請求項５】前記信号用配線を構成する異なる層の導電
    体層がビア・コンタクト部を介して相互に連結されてい
    る特許請求の範囲第２項に記載の半導体集積回路。
  6. 【請求項６】前記複数の電源用配線を構成する各層の導
    電体層が、互いに隣接した異なる単位機能ブロック間で
    共通にされている特許請求の範囲第１項に記載の半導体
    集積回路。
JP62216710A 1987-08-31 1987-08-31 半導体集積回路 Expired - Lifetime JPH073840B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62216710A JPH073840B2 (ja) 1987-08-31 1987-08-31 半導体集積回路
US07/238,122 US4924290A (en) 1987-08-31 1988-08-30 Semiconductor device having improved multilayered wirings
DE8888114229T DE3879333T2 (de) 1987-08-31 1988-08-31 Halbleiteranordnung mit mehrschichtleiter.
EP88114229A EP0307722B1 (en) 1987-08-31 1988-08-31 Semiconductor device having improved multilayered wirings
KR1019880011134A KR910003544B1 (ko) 1987-08-31 1988-08-31 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62216710A JPH073840B2 (ja) 1987-08-31 1987-08-31 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS6459831A JPS6459831A (en) 1989-03-07
JPH073840B2 true JPH073840B2 (ja) 1995-01-18

Family

ID=16692707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62216710A Expired - Lifetime JPH073840B2 (ja) 1987-08-31 1987-08-31 半導体集積回路

Country Status (5)

Country Link
US (1) US4924290A (ja)
EP (1) EP0307722B1 (ja)
JP (1) JPH073840B2 (ja)
KR (1) KR910003544B1 (ja)
DE (1) DE3879333T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JPH02106968A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
JP2720481B2 (ja) * 1988-10-24 1998-03-04 三菱電機株式会社 半導体装置
JPH02163960A (ja) * 1988-12-16 1990-06-25 Toshiba Corp 半導体装置
JP2724193B2 (ja) * 1989-02-28 1998-03-09 株式会社東芝 半導体装置
US5185650A (en) * 1989-02-28 1993-02-09 Kabushiki Kaisha Toshiba High-speed signal transmission line path structure for semiconductor integrated circuit devices
US5206529A (en) * 1989-09-25 1993-04-27 Nec Corporation Semiconductor integrated circuit device
JP2936542B2 (ja) * 1990-01-30 1999-08-23 株式会社日立製作所 電源幹線のレイアウト方法
JPH0410624A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体集積回路
US5063429A (en) * 1990-09-17 1991-11-05 Ncr Corporation High density input/output cell arrangement for integrated circuits
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
JP3030991B2 (ja) * 1991-11-14 2000-04-10 日本電気株式会社 半導体集積回路
US5606203A (en) * 1993-01-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width
FR2702595B1 (fr) * 1993-03-11 1996-05-24 Toshiba Kk Structure de câblage multicouche.
WO1995017007A1 (en) * 1993-12-14 1995-06-22 Oki America, Inc. Efficient routing method and resulting structure for integrated circuits
DE4343983C2 (de) * 1993-12-22 1996-09-05 Siemens Ag Integrierte Halbleiterschaltung mit Kondensatoren genau definierter Kapazität und Verfahren zur Herstellung einer solchen Schaltung
US5461260A (en) * 1994-08-01 1995-10-24 Motorola Inc. Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density
JPH08306774A (ja) * 1995-05-01 1996-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3790202B2 (ja) 2002-09-24 2006-06-28 松下電器産業株式会社 半導体集積回路の電源配線方法および半導体集積回路
WO2006018891A1 (ja) * 2004-08-20 2006-02-23 Fujitsu Limited 半導体装置及びその設計方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
JPS59135747A (ja) * 1983-01-24 1984-08-04 Mitsubishi Electric Corp 大規模集積回路装置
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
EP0158222B1 (en) * 1984-03-29 1990-08-29 Sanyo Electric Co., Ltd. Semiconductor integrated circuit having multiple-layered connection
JPS61100955A (ja) * 1984-10-22 1986-05-19 Nec Corp 半導体装置
JPH0644593B2 (ja) * 1984-11-09 1994-06-08 株式会社東芝 半導体集積回路装置
JPS6235643A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
EP0307722A1 (en) 1989-03-22
KR910003544B1 (ko) 1991-06-04
KR890004432A (ko) 1989-04-22
DE3879333D1 (de) 1993-04-22
US4924290A (en) 1990-05-08
DE3879333T2 (de) 1993-06-24
JPS6459831A (en) 1989-03-07
EP0307722B1 (en) 1993-03-17

Similar Documents

Publication Publication Date Title
JPH073840B2 (ja) 半導体集積回路
JP2668981B2 (ja) 半導体集積回路
US5045725A (en) Integrated standard cell including clock lines
US4811073A (en) Gate array arrangement
JPH0434309B2 (ja)
JPH0480538B2 (ja)
US5229629A (en) Semiconductor integrated circuit having improved cell layout
JP2001044397A (ja) 半導体集積回路
JPS58111347A (ja) 半導体装置
US5506428A (en) Gate array LSI
JP4518289B2 (ja) 半導体集積回路及び半導体集積回路の配線レイアウト方法
EP0199875B1 (en) Integrated semiconductor circuit device with multilayer wiring
JPS6070742A (ja) マスタ・スライス型半導体装置
JP2839722B2 (ja) 集積回路装置
JP2551499B2 (ja) 半導体集積回路装置
JPS63199444A (ja) 標準セル方式半導体装置
JPH0590427A (ja) 半導体集積回路装置
JP3022563B2 (ja) 半導体装置
JPH0548054A (ja) マスタスライス型半導体集積回路装置
JPH01152642A (ja) 半導体集積回路
JPH0475665B2 (ja)
JPS5824950B2 (ja) 半導体論理回路装置
JPS63273332A (ja) 半導体集積回路装置の製造方法
JPH0548048A (ja) マスタスライス型半導体集積回路装置
JPH0430452A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 13