JPS60101951A - ゲ−トアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明は半導体構成のゲートアレイに関−４−る。

（口、）　従来技１ｆｉｆ 一般にゲートアレイは製造面に於いてセミカスタム力式
のＬＳＩ（ｊあって、一定数の１〜：′／／ンスタから
なる多数の基本・トルおよび入出力セルが未結線の状態
で規則正しく並へられたマスクチップの上に、ロンツク
を実現するための配線バター／とコンタクトパターンを
形成して、ユーザ専用のＬＳＩを実現するものである。

第１図（ａ）（ｂ）に斯様なゲートアレイチンプの・１
を面模式図、及びそのＢ箇ｊ９ｉの要部拡大図を示４ｏ
第１１図（ａ）に於い１、（１）は一定数のトランジス
タからなるノ、（：本【トルであり、該基本゛セルく１
）を数１個水・ｌ’　、ＩＪ向に配置した基本セルｆｌ
ＩＩＤｏ）か：復数本並タ：ｊ配置４されでいる。く２
）は特定数のトランジスタからなる人出力セルであり、
該入出力トル（２）はテ／ノの周辺部に沿って上記基本
セル列（ｌＯ〉を取り囲んＣ垂面）ｊ向及び水平方向に
夫々密接に配列されており、垂直列の各入出力セル（２
）・・・と各基本（・ル列（１０）・・とが同一ピッチ
て配列されでいる。而して、各基本セル（１）（１）・
・への電源の供給は、同図ｆｂ＞に示゛す如く、電＃ｉ
電圧が外部から給電されている垂直−Ｊｊ向の各人出力
セル（２）・・に設けられた電源端子ＰＤＤとアース端
子ＰＳＳとから夫々水平方向に電源線ＶＤＤとアース線
ＶＳＳとが基本セル列（１０）上に延在されており、こ
の電源線ＶＤＤ及びアース線ＶＳＳが電ＦＡ電圧を必要
とする基本セルく１°）＜１゛）に電源コンタクトＤ及
びアースコンタクトＳにて結線されている。

斯様なゲートアレイは、総ゲート数が増加艷ると、チン
ブザイスが異なるばかりか、基本ヒル列（１０）間の接
続配線数が多くなる事が予想され？〕為に基本セル列（
１０）間の間隔Ｗを広く設定しな（りれはならない。と
ころが基本セル（１）中休と人出力セル（２）単体とは
夫々予しめ設計されたバター７に基ついて形成されるの
で、基本セル列（１０）間の間隔Ｗを大きくすると、第
２図に示す′如くこの各基本セル列（１０）に対応する
入出力セル（２）　間に不要なスペースＸが生じ、結果
的にテンノナイスを無駄に大型化４る欠点があった。又
、逆に、総ゲート数がｌ１表ｉ＝−すると、基本ピルク
ＩＩ（１０）間の接続配線数が少なへなる°ＩＹか予想
きれるｔコもがかわらず、入出力セル（２）の垂直方向
のｉＪが固定である為に、−上記基本セル列（１０）間
の間隔Ｗを狭く設定４゛る事ができ４゛、やはり、無駄
なスペースが生しる欠点があった。

くハ）発明の目的 本発明はト述の欠点を解消する事を目的とし、総ゲート
数に依らず、左（駄なスペースの低減褒１刈ったゲート
ア［・イを提１共するものである。

（ニ）発明の構成 本発明のゲートλ′し・イは、゛ＩＥ源′厭圧が給＠諮
れ−（いる各人出力ｉ／ルと１□（木セル列の端部との
間隔に電源ＢＪ線及びアースＩｒＪ線を延在せしめ、各
人出カレルからこれ４りＸ電ＩＪλｌり線及びアースＢ
ｌ線を介し−ｒ、　、Ｉｌ：、、本セル列に給電するも
のである。

（ホ）実施例 第３図に本発明のデー１アレイの＝・実施例襄、ハす。

尚、本実施例に於いでは説明の簡略化の為に２８ゲート
を例示している。また図中の黒丸はコ／タクトを示して
いる。同図に於いて、（１）・　、（２）・・、（１０
）・・・は、第１図と同様に基本セル、入出力セル、及
び基本セル列を示しており、本実施例のゲートアレイが
従来のそれと異なる＋５ｉは、複数本の基本セル列（１
０）の周囲を取り囲む人ＩＪｊ力セル（２）・・と、こ
の基本セル列（１０）・との間にやはりこの複数本の基
本セル列（１０）　を取り囲む電源母線（３）とアース
母線（４）とを並設した点にある。

即ち、本実施例のゲートアレイに於い１は、４本の基本
セル列（ｌＯ）・・の上下左右の各水平垂直辺には夫々
密接配列した３個の入出力セル（２）（２＞（２）から
なる垂直列が設置−Ｊられ（おり、この垂直列の各入出
力セル（２＞（ｋ　）（２＞のＴ　＃を端子ＰＤＤから
上記電源母線（３）に水平方向に延在した１！源線ＶＤ
Ｄを接続すると共に、イのアース端子ＰＳＳから上記ア
ース母１！（４＞に水平）ｊ向に延在したアース線■Ｓ
Ｓを接続している。−ノｊ、水平方向の各人出力セル（
２）（２）（２）の電源端子ＰＤＤ及びブース端ｒ−ｐ
ｓｓからも−Ｉ−記電源ｎ線（３）、及び′Ｙアース９
Ｂ（４＞に垂直Ｊｊ向に延在した電源線ＶＤＤ及びアー
ス線ＶＳＳが接続されている。そして、各基本セル列（
１０）・・上に水平方向に延在し、て１ｉ　ｔｘ　％圧
を必要とする基本セル（１゛）の電源コンタクトＤにて
接続された水゛１１電源線Ｖ’［ｌＤの両り；ｊ＾が左
右両側の垂直方向の上記電源Ｎ線〈３）にフンタクト結
合され、同しく該水平電源線Ｖ’ＤＤと並行に各基本セ
ル列（１０）・・上に水平方向に延在して電源電圧を必
要とする基本セル（ｌ゛）のアース；ＪンタクＩＳに℃
接続きれた水平アース電源線ｖ’ｓｓの両端が左右両側
の垂直ｊｊ向の上記アース母線（４）に：フンタクト結
合されている。

斯る構成のゲートアレイに於いては、各入出力セル（２
）（２）・・・からの電源電圧が一拒電諒Ｎ線（３〉、
アース母線（４）間に供給された上で、各水１１Ｌ電源
線Ｖ’ＤＤ及び水゛１１アース線ｖ’ｓｓを介して各ぶ
１本セル列（１０）・の基本セル（１゛）・・に給電さ
れる４Ｇとなるので、第３図の実施例の如く、入出力セ
ル（２〉の垂直方向のＩＩ　Ｍより基本セル列（１０）
のピッチＬを小びく設定する事ができ、ノ」・規模ゲー
）アレイでは基本セル列（１０）間の少数配線領域とな
る間隔Ｗに無駄なスペースが生じるＪ＋￥はない。

また、入出力セル（２）の垂直方向のＩ’ｌｌ　Ｍより
ノ、（本セル列（１０）のピッチＬを大きく設定する事
も用能であり、この場合には大規模ゲートプレイに於い
て、基本セル列（１０）間の多数配線領域となる間隔Ｗ
に依存せずに、各人出力セル（２〉　を無駄なスペース
なく密接配列できる。

（へ〉　発明の効果 本発明のゲートアレイは、電源電圧か給電されている各
入出力セルと基本セル列の端部との間隔に電源／（ノ線
及びアース母線を延在せしめ、各人出力セルからこれ等
電ｆＡＮ線及びアース＆１線を介して基本セル列に給電
するものであるので、各人出力セルから１密接各基本セ
ル列への給電を行なっていた従来のゲートアレイとは異
なり、入出力セルを密接配置し−Ｃおさながら総ケー１
〜数に応し−Ｃ基本セル列間の配線領域の間隔をＨｆ　
Ｒ−Ｉ’ｄ定Ｊ”）　４ｉ［かできる。従って、予しめ
固定されたバクーンの入出力ヒルと基本セルとを用い＝
（、無駄なスペースを設ける慣な（小規模から大規模ま
での各種のグー１アレイを実現゛４る小がｉ’ｌ’　（
ｒＦ＝となり、ゲートアレ１′の設計の火１」４簡略化
が図れる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）ＩＩ従来のゲートプレイの下山模
式図、及び要部拡大１４、第２図は従来の他力グー１ア
し・イの四部拡大図、第３図は本発明のケートアし・イ
の一実施例の半面図−（゛ある。 （１ン　・基本セル、（２）　人出カヒル、（３）　電
１’ｒ！ノ、１線、（４）　アースハフ線、（１ｏ）・
・基本セル列。 第１図（Ｑ） （ｂ） 第２図

Claims (1)

【特許請求の範囲】
1. １）一定数のトランジスタからなる基本セルを複数個水
   平ブＪ向に配置した基本セル列を複数本並列配設すると
   共にこれ等各基本セル列の同一端部側に間隔を設けて特
   定数のトランジスタからなる人出力ヒルを垂直方向に密
   接配置してなる手導体構成のゲート；ｒし、ｆに於いて
   、上記各入出力セルには外部から電源電圧が給電きれて
   おり、この各人出力セルと上記基本セル列の端部との間
   隔に垂直方向に電源母線及びアース母線を延在セしめ、
   該’Ｔｌｔ　ｆｊ、Ｅｌ線とアースＮ線間に上記各入出
   力セルから電＃電圧が供給され、さらに、該ｉ源母線及
   びアース母線と上記基本セル列の電源コンタクト及びア
   ースフンタクト間を接続する為の電源線及びアース線を
   各基本セル列毎に水平方向に延在ゼしめた事を特徴とす
   るゲートアレイ。