DE68917197T2

DE68917197T2 - Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung.

Info

Publication number: DE68917197T2
Application number: DE68917197T
Authority: DE
Inventors: Sergio Fleres; Carmelo Oliveri; Alfonso Patti
Original assignee: SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1988-05-05
Filing date: 1989-05-03
Publication date: 1995-03-16
Anticipated expiration: 2009-05-04
Also published as: EP0341221A3; IT8806611A0; IT1234517B; JPH0216740A; US5032887A; EP0341221A2; DE68917197D1; EP0341221B1

Description

Die vorliegende Erfindung betrifft bipolare Halbleitervorrichtungen und im besonderen Vorrichtungen, die für Leistungsanwendungen ausgelegt sind.
Insbesondere betrifft die vorliegende Erfindung die Herstellung eines Halbleiterbauteils mit einer Matrixanordnung von Zellen, die als Emitterzonen arbeiten. Bei diesem Aufbau wird eine große Zahl kleiner Einzelelemente, z.B. Elementartransistoren, gebildet, die parallel arbeiten, und deren elektrische Funktionen proportional dazu beitragen, um die Strom- und Spannungseigenschaften des sich ergebenden Bauteils hervorzubringen.
Da die einzelnen Zellen eine regelmäßige Anordnung und Größe besitzen, wird eine vollkommene Ausgieichung der Struktur erhalten, aus der eine bestimmte Zahl sehr wichtiger Vorteile herrührt.
Im Vergleich zu den üblichen Strukturen von planaren Transistoren mit verflochtener Basis und Emitter sind die Stromlasten gleichmäßig in einer homogenen Weise verteilt. Das Bauteil ist folglich stärker und weist eine höhere Schaltgeschwindigkeit auf.
Eine mit einer Matrixanordnung von Zellen, die als Emitter arbeiten, hergestellte Halbleitervorrichtung wird z.B. in in der Europäischen Patentanmeldung EP-A-0186140 beschrieben.
Diese Veröffentlichung zeigt einen Leistungsschalter, der ein Transistor oder ein GTO-Thyristor sein kann, bei denen gemäß einer Matrixanordnung eine Vielzahl von Emitterzonen auf der Basis verteilt und mit Hilfe von auf einer Metallschicht gebildeten Leitern parallel geschaltet sind.
Die Herstellung einer ähnlichen Zellenstruktur wird, obwohl im Konzept einfach, in der Tat durch technologische Schwierigkeiten beschränkt, die im wesentlichen mit der Qualität und der Menge der aufzubringenden leitenden und isolierenden Materialien verbunden sind.
Ein besondere Schwierigkeit bei der Herstellung, die eine wichtige Einschränkung hinsichtlich der Leistung und der Stärke verursacht, ist die Notwendigkeit zur Realisierung der Anordnung mit einer geeigneten Trennung der Basis- und Emittermetallisierung.
Um dieses Problem zu lösen, werden erfindungsgemäß zwei Metallisierungen senkrecht übereinandergelegt, und zwischen die zwei Metallschichten wird eine dielektrische Zwischenschicht gelegt. Es ist daher möglich, eine Struktur zu verwirklichen, bei der der Emitter durch eine Gruppe von Einzelzellen gebildet wird, die auf der Basiszone verteilt sind.
Eine als SIRET (Siemens Ring Emitter Transistor) bezeichnete Vorrichtung wird in einer aus aus Anlaß ihrer Vorstellung bei IEDM 85 veröffentlichten Mitteilung beschrieben.
Diese Vorrichtung, die in einem bipolaren Hochspannungs-Leistungsschalttransistor besteht, zeigt einen Aufbau mit einer ersten Metallisierungsanordnung in Form eines Gitters um die Emitterzellen herum, die mit der Basis in Berührung steht. Über der Metallisierung befindet sich eine Schicht aus Siliziumnitrid, über der eine zweite Schicht aus Emittermetall liegt. Die Emitter sind gemäß einer Matrixanordnung plaziert, um Zellen zu bilden.
Bei dieser Struktur sind die Zellen offen und leer, es gibt keine physikalische Verbindung zwischen den zwei Metallschichten in Obereinstimmung mit den Zellen. Die Verwirklichung dieser Struktur bereitet wegen des verwendeten Materials besondere Konstruktionsproblem hinsichtlich der Arbeitsphasen.
In EP-A-0125968 wird eine Vorrichtung mit einer Matrixanordnung von Emittern beschrieben. Zwei getrennte und übereinandergelegte Schichten aus Metall werden für die Basis bzw. den Emitter benutzt.
Bei dem Herstellungsverfahren der vorliegenden Erfindung wird die Zellenstruktur ohne Einschränkungen, soweit es die Tiefe der Basismetallschicht betrifft, und mit der völligen Abwesenheit von Kurzschlüssen zwischen Basis und Emitter leicht errichtet.
Die erfindungsgemäße Vorrichtung umfaßt: einen Kollektor und eine Basis, die aus übereinandergelegten Schichten aus Materialien eines ersten bzw. zweiten Leitfähigkeitstyps gebildet werden; eine Reihe von getrennten zellularen Emitterzonen des ersten Leitfähigkeitstyps, die in einer Matrixanordnung auf der Basis untergebracht sind, wobei die zellularen Zonen und die Basis eine Mehrzahl von Basis-Emitter-PN-Übergängen in einer durchgehenden Basiszone um die Zellen herum bilden; eine Reihe ringförmiger Oxydzonen, die voneinander getrennt sind und um die Zellenzonen herum angeordnet sind und die Basis-Emitter-Übergänge an der Oberfläche der Basiszone bedecken; Anschlußflekkenbereiche für Basis bzw. Emitter; eine erste Matallschicht, die mit Ausnahme des Emitter-Anschlußfleckenbereiches und der oberen Oberfläche der ringförmigen Oxydzonen auf der durchgehenden Basiszone und auf den Emitterzonen gebildet wird, so daß das Metall auf der Basiszone und das Metall auf den Emitterzonen elektrisch getrennt sind; eine erste dielektrische Polyimidschicht, die mit Ausnahme des Basis-Anschlußfleckenbereiches über das Metall der Basiszone und außerdem über die Oxydzonen gelegt wird; eine zweite Metallschicht, die in Übereinstimmung mit den Emitterzonen über die erste Metallschicht, über die erste dielektrische Schicht und, mit Ausnahme des elektrischen Kontaktdurchgangs zwischen den Anschlußfleckenbereichen von Basis und Emitter durch die zweite Metallschicht, über die Basis- und Emitter-Anschlußfleckenbereiche gelegt wird, so daß die erste und zweite Metallisierungsschicht auf zwei übereinanderliegenden Ebenen in den Emitterzonen in elektrischem Kontakt stehen, sowie eine zweite dielektrische Polyimidschicht, die mit Ausnahme der Basis- und Emitter-Anschlußfleckenbereiche als eine Passivierungsschicht auf der zweiten Metallschicht gebildet wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist ein Prozeß zur Herstellung einer bipolaren Leistungs-Halbleitervorrichtung der oben dargestellten Art, der die herkömmlichen Einleitungsvorgänge zur Bildung der Basis, Oxydation, Öffnung von Fenstern in dem Basisoxyd und Diffusion des Dotierstoffes zur Bildung der Emitterzonen mit Schutz des Oxyds an dem Basis-Emitter-Übergang umfaßt, wobei in dem Prozeß erfindungsgemäß die folgenden Vorgänge nacheinander ausgeführt werden: Aufbringen einer ersten Metallschicht und Entfernen der ersten Metallschicht von den Oxydoberflächen der Emitterzonen und vom Oxyd des Emitter-Anschlußfleckenbereiches mit Hilfe eines photolithographischen Verfahrens; Aufbringen einer ersten dielektrischen Polyimidschicht zur Isolierung, und Entfernen der ersten dielektrischen Schicht von den Emitterzonen und von den Emitter- und Basis-Anschlußfleckenbereichen mit Hilfe eines photolithographischen Verfahrens sowie Aufbringen einer zweiten dielektrischen Polyimidschicht als Passivierungsschicht und Entfernen der zweiten dielektrischen Schicht von den Basis- und Emitter-Anschlußfleckenbereichen.
Die vorliegende Erfindung wird in einer bevorzugten Ausführung veranschaulicht, bei der die Halbleitervorrichtung ein NPN-Transistor ist. Die Erfindung kann jedoch in gleicher Weise auch auf einen PNP-Transistor angewandt werden.
Die Erfindung kann auch auf integrierte Strukturen, die komplexer sind als ein einzelner Transistor, wie z.B. Darlington-Transistoren mit zwei oder mehr Stufen, sowie Strukturen mit einer beliebigen Art von Basis-Kollektor-Abschluß (Planar-Transistoren, Mesa etc.) angewandt werden.
Außerdem kann die mit Verweis auf Transistoren im allgemeinen beschriebene Erfindung auf Thyristoren, GTO-Festkörperschalter und andere Anwendungen angewandt werden.

Inhalt der Zeichnungen:

Fig. 1 zeigt schematisch eine unvollständige NPN-Transistorstruktur, die den Anfangspunkt bildet, von dem aus die vorliegende Erfindung vom Stand der Technik abweicht.
Fig. 2(a) und 2(b) sind eine Schnittansicht bzw. eine Draufsicht der Struktur einer Emitterzone der erfindungsgemäßen Vorrichtung.
Fig. 3 ist ein Schnitt entlang der Linie III-III in Fig. 4 der erfindungsgemäßen Vorrichtung.
Fig. 4 ist eine Draufsicht der Struktur mit Zellen in einer Matrixanordnung der erfindungsgemäßen Vorrichtung.
Gemäß Fig. 1 umfaßt die Transistorstruktur einen mehrlagigen Expitaxial-Wafer mit einem N-Subtrast mit niegrigem spezifischen Widerstand (N+), eine N-Schicht und ein N-Schicht mit hohem spezifischen Widerstand (N-). Mit Hilfe der in der planaren Herstellungstechnologie benutzten üblichen Vörgänge wurde, wie in Fig. 1 gezeigt, die der Aufbringung der Metallisierung unmittelbar vorangehende Struktur des Transistors erhalten. In der Basiszone 1 wurden nach der Oxidation mit einer geeigneten Maskierung Fenster geöffnet, und es folgte die Deposition und Duffusion des Emitter-Dotierstoffes, um die mit 2 bezeichneten Emitterzonen zu erzeugen. Diese Zonen sind auf der Platte entsprechend einer Matrixanordnung angeordnet.
Nach aufeinanderfolgenden Vorgängen wurden mit einem speziellen photolihographischen Verfahren die Siliziumkontakte in das Oxid in den Emitterzonen geöffnet, um so Einzelzellen zu erzeugen, die die Emitterzonen 2 bilden. Das Silizium wird auch dazu gebracht, an der Basiszone, die die Zellen oder Emitterzonen 2 umgibt, hervorzutreten, so daß ein Oxidring um jede Zelle 2 herum verbleibt. Dies wird durch Maskieren des Oxidrings mit Resist erreicht, damit er bewahrt wird und den Basis-Emitter-Übergang auf seiner Oberfläche isoliert.
In dieser Phase wird der für den Emitter-Anschlußfleck reservierte Oxidbereich 4 ebenfalls maskiert, damit er von der darunterliegenden N+ dotierten Zone isoliert bleibt. Im Gegensatz dazu ist der Bereich 5 für den Basis-Anschlußfleck unbedeckt, um den nachfolgenden Kontakt mit der Basis-Metallisierung zu haben. Die oben beschriebenen Vorgänge bringen eine wie in Fig. 1 gezeigte Struktur hervor.
Bei dieser Struktur kann die Basiszone 1 eine Tiefe von 10µ besitzen, während die Emitterzellen 2 einen Durchmesser von 80µ und eine Tiefe von 5µ aufweisen, wobei diese Werte rein andeutungsweise sind.
Die Metallisierung des Transistors wird erfindungsgemäß als zwei vertikal versetzte Metallschichten realisiert, wobei eine isolierschicht aus Polyimid zwischen die Metalle eingefügt wird.
Ein geeignetes Metall zur Metallisierung ist eine Aluminium-Silizium- Legierung, die z.B. durch Sputtern aufgetragen werden kann.
Die erste Metallisierungsschicht wird so auf eine Struktur, wie z.B. die in Fig. 1 gezeigte, aufgetragen, und danach wird mit Hilfe der photolithographischen Beseitigung das Metall dieser Schicht, angedeutet durch die Zahl 6 in Fig. 3, auf dem Basis-Anschlußfleckenbereich 5 und auf den Emitterzellen 2 übriggelassen, wogegen es von dem Emitter-Anschlußfleckenbereich 7 entfernt wird.
Auf der ersten Metallschicht 6 wird eine Schicht aus einem isolierenden Dielektrikum, bezeichnet mit 8, aufgetragen.
Es hat sich gezeigt, daß Polyimid ein ideales Dieleketrikum ist, da es die Verwendung üblicher Verfahren und Vorrichtungen mit relativ geringen Kosten und hoher Effizienz erlaubt. Insbesondere kann Polyimid mit einem Spin-Beschichtungsprozeß aufgetragen werden, das heißt, mit dem gleichen Verfahren, mit dem üblicherweise Photoresists aufgebracht werden. Dies erlaubt es, eine Oberflächentopographie zu erhalten, die vor der Deposition der zweiten Metallschicht so weit wie möglich eben ist.
Andere zur Zeit in der Mikroelektronik angewandte Isolatoren anorganischer Art, z.B. Siliziumnitrid, die mit Hilfe der chemischen Gasphasenabscheidung aufgetragen werden, bereiten in der Tat Probleme von besonderer Schwierigkeit. Diese Probleme können als hohe mechanische Fehlerhaftigkeit des Films, niedrige Wachstumsrate in bezug auf die benötigte Dicke, in das Substrat eingebrachte verbotene mechanische Spannungen, die im Verhältnis zur Dicke zunehmen und die dem Wafer eine resultierende Brüchigkeit geben, und schließlich als eine im Verhältnis zu ihrer Höhe schlechte Abdeckung der durch die vorangehenden Photoverfahren erzeugten Stufen zusammengefaßt werden.
Die in Fig. 3 mit 3 bezeichnete Polyimidschicht wird dann mit einem photolithographischen Prozeß behandelt, um das Imid von den Basis- und Emitter-Anschlußfleckenbereichen, bezeichnet mit 5 bzw. 7, und von den Emitterzellen 2 zu entfernen.
Die Polyimidschicht 8 verbleibt daher über der ersten Metallschicht, in der um die Emitterzellen 2 herum angeordneten Basiszone und weist eine Gitterstruktur auf.
Eine mit 9 bezeichnete zweite Metallierungsschicht wird ebenfalls vorzugsweise durch Sputtern auf die erste Metallschicht 6 und die Polyimidschicht 8, wo diese verbleibt, aufgetragen. Die zweite Metallschicht 9 dient zum Verbinden der Emitterzonen 2 mit den Emitter-Anschlußfleckenbereichen 7 sowie zum Bilden einer dickeren Metallschicht auf dem Basis-Anschlußfleckenbereich 5.
Es ist offensichtlich, daß der Basis-Anschlußfleckenbereich 5 und der Emitter-Anschlußfleckenbereich 7 ohmisch isoliert werden müssen, so daß die zweite Metallschicht 9 mit Hilfe eines photolithograhischen Verfahrens längs eines Streifens um den ganzen Basis-Anschlußfleckenbereich 5 herum entfernt werden wird.
Das für die zweite Metallisierung benutzte Metall kann ein anderes Metall als das der ersten Metallisierung oder sonst das gleiche Metall, insbesondere eine Silizium-Aluminiumlegierung, sein.
Die so erhaltene Zellenstruktur der Emitterzone ist in Fig. 2(a) und 2(b) besser dargestellt, die einen Querschnitt bzw. eine Draufsicht von jeder Zelle in vergrößerter Form zeigen.
Als Beispiel einer Struktur, die mit der vorliegenden Erfindung realisiert werden kann, kann die Zelle oder Emitter 2, einen Durchmesser von 30u auf einer emitterdotierten Zone mit einem Durchmesser von 80µ besitzen. Der Oxidring 3 um den Emitter zeigt typischerweise einen Innendurchmesser von 30µ und einen Außendurchmesser von 130µ mit einer Überlagerung der ersten Metallschicht 6 auf dem Oxid von etwa 20µ in einer Radialrichtung.
Wiederum als nicht einschränkendes Beispiel kann die erste Metallisierung eine Dicke von etwa 3µ besitzen, und die zweite Metallisierung kann eine Dicke von 6µ besitzen, während die dazwischengelegte Polyimidschicht eine Dicke von etwa 3 bis 3.6µ aufweisen kann.
Der Prozeß, mit dem die Silizium/Metall-Kontakte in dem erfindungsgemäßen Prozeß erhalten werden, ist von grundlegender Bedeutung für die Leistungsfähigkeit des Bauteils. Da zwei einzelne Metallisierungsschichten für Basis und Emitter vorhanden sind, müssen die jeweiligen Kontakte zu zwei getrennten Zeitpunkten gebildet werden. Es ist zu beachten, daß, um Kontakte mit niedrigem Widerstand zu erhalten, es erforderlich ist, daß die Oberfläche des Siliziums nicht beschädigt sein sollte und daß sie frei von Ablagerungen und natürlichem Oxid ist.
Die erste Metallisierungsschicht bedeckt, neben den Basisbereichen um die Zellen 2, auch die offenen Kontakte in den Zellen selbst. Dies ermöglicht es, das Silizium physikalisch zu versiegeln und vor Verunreinigungen und Beschädigung während der nachfolgenden Phasen zur Bildung des Emitterkontaktes zu schützen. Erfindungsgemäß werden in der Tat die Kontakte sowohl für die Basis als auch den Emitter in einer einzigen Phase geöffnet. Die Reihenfolge erlaubt die Optimierung des Metall/Silizium-Kontaktwiderstandes innerhalb der Emitterzelle, außerdem ist die zur Deposition der zweiten Metallisierungsschicht zur Verfügung gestellte Oberfläche viel flacher. Auf diese Weise wird eine eventuelle Verdünnung des Metalls an den Rändern der Emitterzelle 2 vermieden.
Die Wärmebehandlung nach dem Mustern der ersten Metallschicht bildet die ohmschen Kontakte zwischen Silizium und Metall sowohl der Basis als auch des Emitters. Der elektrische Emitterkontakt wird dann in der Form eines Metall/Metall-Kontaktes ausgeführt.
Ein in der oben beschriebenen Weise erhaltener Transistor zeigt vom Standpunkt der Stärke und der Schaltgeschwindigkeit bemerkenswerte Eigenschaften.
Die Matrixzellenkonfiguration, die ein optimales Ausgleichen der Struktur erlaubt, beseitigt die Anwesenheit von Fukussierungspunkten des Emitterstroms und von folglichen Fehlern infolge Is/b (direkter einseitiger Durchbruch) oder Es/b (inverser einseitiger Durchbruch).
Die sich ergebende Schaltleistung ist dank der Geschwindigkeit, mit der eine Basiszelle ausschaltet und der Geschwindigkeit, mit der der Extraktionsstrom längs der "gitter"-strukturierten Basiszone gesammelt werden kann, besser als bei verflochtenen Planartransistoren mit gleicher Fläche.
Mit der Zellenlösung ist es möglich, eine Stromabtastung durch Messen des Stromes an nur einem Grundlement, der ein bekannter Bruchteil des Stromes des ganzen Bauteils sein wird, durchzuführen.
Folglich ist es im allgemeinen möglich, die Leistung eines mit konsolidierter Technologie gebildeten Bauteils, das, wie ein Planarbauteil, relativ einfach und wirtschaftlich ist, über die tatsächlichen Grenzen hinaus voranzutreiben. In der Tat tragen die zusätzlichen Vorgänge, die nötig sind, um die beschriebene Struktur zu erhalten, im Hinblick auf die letztlichen Vorteile nur zu einem vernachlässigbaren Teil zur Erschwerung des Prozesses und zur Erhöhung der Kosten bei.
Die Leistung des erfindungsgemäß erhaltenen Bauteils wird in der Tat, besser verstanden werden, wenn man sie mit der Einfachheit des konstruktiven Verfahrens vergleicht. Die Gesamtzahl der Vorgänge bleibt tatsächlich begrenzt, und die einzigen zusätzlichen Schritte sind die Deposition und die Photolithographie des Polyimids und der zweiten Metallschicht.
Wird oben dargelegt, benötigen diese Vorgänge nicht die Verwendung von Anlagen und Verfahren, die sich von den allgemein zur Verfügung stehenden unterscheiden. Z.B. sind für die Verwendung von Polyimid, das durch Spin-Beschichtung aufgebracht werden kann, keine zusätzlichen Investitionen erforderlich.
Obwohl andere Dielektrika anorganischer Art benutzt werden könnten, so erfordern diese jedoch hochentwickelte Vorrichtungen, hohe Investitionen, zusätzliche Leistungen sowie die Verwendung gefährlicher Gase.
Fig. 4 zeigt einen Wafer mit der Matrixstruktur der Emitterzellen. Der Basis-Anschlußfleck 5 und der Emitteranschlußfleck 7 sind ebenfalls klar zu sehen.
Elektrische Messungen statischer und dynamischer Art wurden an einem Transistor gemäß der vorangehenden Beschreibung vorgenommen.
Die Durchbruchmessungen mit offener Basis und mit Basis und Emitter im Kurzschluß zeigen Ergebnisse, die denen von anderen herkömmlichen bipolaren Transistoren ähnlich sind.
Die dynamischen elektrischen Messungen zeigen, daß die erfindungsgemäße Zellenstruktur bei weitem schneller als z.B. eine Flachemitter-Struktur ist, die Abfallzeiten in der Größe von mehreren zehn Nanosekunden erreicht.
Diese Ergebnisse werden dank der Einfachheit erreicht, mit der die Basiszellen sowohl bei der Spannungs- als auch der Stromextraktion abschalten.
Die Speicherung erweist sich auch, schneller zu sein als ein Flachemitter-Bauteil unter den gleichen Bedingungen.
Obwohl die Anwesenheit der zwei Metallisierungsschichten eine Kapazität zwischen Basis und Emitter bewirkt, hat dies keine negative Auswirkung auf die Einschaltgeschwindigkeit.
Die an einer ohmschen Last durchgeführte Messung der Einschaltzeit hat in der Tat gezeigt, daß die Einschaltgeschwindigkeit eines ererfindungsgemäßen Bauteils unter den gleichen Bedingungen in jeder Beziehung mit der eines Flachemitter-Bauteils vergleichbar ist und daß, was noch wichtiger ist, die Anstiegszeit viel schneller ist.
Die erfindungsgemäß erzeugte Vielzellenstruktur besitzt ein optimales Verhalten auch bei RBSOA, wobei sie imstande ist, 7 Ampere jenseits der Durchbruchspannung bei offener Basis sowohl bei der Spannungs- als auch der Stromextraktion zu schalten.
Aus der obigen Beschreibung wird man daher erkennen, daß die Aufgabe der Erfindung zur Produktion eines mit billigen Verfahren hergestellten Halbleiterbauteils erfüllt worden ist, das ferner eine Leistung aufweist, die mit der von herkömmlichen Halbleiterbauteilen, die nach höher entwickelten Verfahren hergestellt werden, vergleichbar ist.

Claims

1. Bipolare Halbleitervorrichtung, bestehend aus einem Kollektor und einer aus überlagerten Schichten gebildeten Basis, jeweils mit einer ersten und einer zweiten Art Leitfähigkeit; einer Zellenserie von getrennten Emitterzonen (2) der ersten Art Leitfähigkeit, die sich in einer Matrixanordnung auf der Basis (1) befindet, wobei die Zellenzonen (2) und die Basis (1) eine Mehrzahl von Basis-Emitter PN- Übergängen formen, die die Zellen in einer kontinuierlichen Basis-Zone umkreisen; einer Serie von voneinander getrennten ringförmigen Oxydzonen (3) die die Zellenzonen umkreisen, die die Basis-Emitter Übergänge auf der Oberfläche der Basis-Zone ebenfalls abdecken; Berührungsflächen, jeweils für Basis (5) und Emitter (7); einer ersten auf einer kontinuierlichen Basis-Zone (1) und auf den Emitterzonen (2) geformten Metallschicht (6), unter Ausschluß der Emitter- Berührungsfläche (7) und der oberen Fläche der ringförmigen Oxydzonen (3), so daß das Metall auf der Basis-Zone und das Metall auf der Emitter-Zone elektrisch abgetrennt sind; einer ersten polyimiden dielektrischen Schicht (8), die sowohl das Metall der Basis-Zone unter Ausschluß der Basis- Berührungsfläche (5) als auch die oxydzonen (3) überlagert; einer zweiten Metallschicht (9) die in den entsprechenden Emitter-Zonen auf der ersten Metallschicht, beziehungsweise auf der ersten dielektrischen Schicht und auf den Basis- und Emitter- Berührungsflächen, unter Ausschluß der Stromkontaktleitung zwischen den Basis- und Emitter- Berührungsflächen durch die zweite Metallschicht, aufliegt, so daß sich die erste und die zweite metallisierte Schicht auf zwei übereinanderliegenden Ebenen, mit den Emitterzonen in elektrischem Kontakt befinden; und einer zweiten polyimiden dielektrischen Schicht (10), die unter Ausschluß der Basis- und Emitter-Berührungsflächen, aus einer passivierungsschicht auf der zweiten Metallschicht besteht.

2. Vorrichtung nach Anspruch 1, worin die ersten und zweiten Metallschichten aus dem selben Metall bestehen.

3. Vorrichtung nach Anspruch 1, die als pnp- Leistungstransistor gebildet ist.

4. Vorrichtung nach Anspruch 1, die als npn- Leistungstransistor gebildet ist.

5. Vorrichtung nach Anspruch 3 oder 4, worin der Transistor ein Planartransistor ist.

6. Vorrichtung nach Anspruch 3 oder 4, worin der Transistor ein Mesatransistor ist.

7. Vorrichtung nach Anspruch 1, die als Thyristor gebildet ist.

8. Vorrichtung nach Anspruch 1, die als GTO- Festkörperschalter gebildet ist.

9. Vorrichtung nach Anspruch 1, die Teil einer integrierten Schaltung bildet.

10. Vorrichtung nach Anspruch 9, worin die integrierte Schaltung eine zwei- oder mehrstufige Darlington-Schaltung ist.

11. Verfahren zur Herstellung einer bipolaren Leistungs-Halbleitervorrichtung, nach Anspruch 1, die aus den folgenden Einleitungsvorgängen besteht: Bildung der Basis, Oxydation, Öffnung von Fenstern in dem Basis-Oxyd, und Diffusion des Dotierungsstoffes zur Bildung der mit Oxyd abgedeckten Emitter-zonen auf dem Basis-Emitter-Übergang, dadurch gekennzeichnet daß man in der Reihenfolge: eine erste Metallschicht aufträgt und die erste Metallschicht von den Oxydoberflächen der Emitter-Zonen und von dem Oxyd der Emitter- Berührungsfläche durch eine photolitographische Technik entfernt; eine erste polyimide dielektrische Schicht zur Isolierung aufträgt, und die erste dielektrische Schicht aus den Emitter-Zonen und aus den Emitter- und Basis-Berührungsflächen durch eine photolitographische Technik entfernt; eine zweite Metallschicht aufträgt; die zweite Metallschicht aus einem kontinuierlichen Streifen, der die Basis-Berührungsfläche umgibt, durch eine photolitographische Technik entfernt; und eine zweite polyimide dielektrische Schicht als Passivierungsschicht aufträgt, und die zweite dielektrische Schicht aus den Basis- und Emitter- Berührungsflächen entfernt.

12. Verfahren nach Anspruch 11, worin die ersten und die zweiten aufgetragenen Metallschichten aus dem selben Metall bestehen.

13. Verfahren nach Anspruch 11, worin die ersten und die zweiten dielektrischen Schichten durch "spin coating" aufgetragen werden.

14. Verfahren nach Anspruch 11, worin die ersten und die zweiten Metallschichten durch "sputtering" aufgetragen werden.