DE68917197T2 - Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung. - Google Patents
Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung.Info
- Publication number
- DE68917197T2 DE68917197T2 DE68917197T DE68917197T DE68917197T2 DE 68917197 T2 DE68917197 T2 DE 68917197T2 DE 68917197 T DE68917197 T DE 68917197T DE 68917197 T DE68917197 T DE 68917197T DE 68917197 T2 DE68917197 T2 DE 68917197T2
- Authority
- DE
- Germany
- Prior art keywords
- base
- emitter
- metal
- zones
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000004642 Polyimide Substances 0.000 claims description 17
- 229920001721 polyimide Polymers 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
- H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0813—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
- Die vorliegende Erfindung betrifft bipolare Halbleitervorrichtungen und im besonderen Vorrichtungen, die für Leistungsanwendungen ausgelegt sind.
- Insbesondere betrifft die vorliegende Erfindung die Herstellung eines Halbleiterbauteils mit einer Matrixanordnung von Zellen, die als Emitterzonen arbeiten. Bei diesem Aufbau wird eine große Zahl kleiner Einzelelemente, z.B. Elementartransistoren, gebildet, die parallel arbeiten, und deren elektrische Funktionen proportional dazu beitragen, um die Strom- und Spannungseigenschaften des sich ergebenden Bauteils hervorzubringen.
- Da die einzelnen Zellen eine regelmäßige Anordnung und Größe besitzen, wird eine vollkommene Ausgieichung der Struktur erhalten, aus der eine bestimmte Zahl sehr wichtiger Vorteile herrührt.
- Im Vergleich zu den üblichen Strukturen von planaren Transistoren mit verflochtener Basis und Emitter sind die Stromlasten gleichmäßig in einer homogenen Weise verteilt. Das Bauteil ist folglich stärker und weist eine höhere Schaltgeschwindigkeit auf.
- Eine mit einer Matrixanordnung von Zellen, die als Emitter arbeiten, hergestellte Halbleitervorrichtung wird z.B. in in der Europäischen Patentanmeldung EP-A-0186140 beschrieben.
- Diese Veröffentlichung zeigt einen Leistungsschalter, der ein Transistor oder ein GTO-Thyristor sein kann, bei denen gemäß einer Matrixanordnung eine Vielzahl von Emitterzonen auf der Basis verteilt und mit Hilfe von auf einer Metallschicht gebildeten Leitern parallel geschaltet sind.
- Die Herstellung einer ähnlichen Zellenstruktur wird, obwohl im Konzept einfach, in der Tat durch technologische Schwierigkeiten beschränkt, die im wesentlichen mit der Qualität und der Menge der aufzubringenden leitenden und isolierenden Materialien verbunden sind.
- Ein besondere Schwierigkeit bei der Herstellung, die eine wichtige Einschränkung hinsichtlich der Leistung und der Stärke verursacht, ist die Notwendigkeit zur Realisierung der Anordnung mit einer geeigneten Trennung der Basis- und Emittermetallisierung.
- Um dieses Problem zu lösen, werden erfindungsgemäß zwei Metallisierungen senkrecht übereinandergelegt, und zwischen die zwei Metallschichten wird eine dielektrische Zwischenschicht gelegt. Es ist daher möglich, eine Struktur zu verwirklichen, bei der der Emitter durch eine Gruppe von Einzelzellen gebildet wird, die auf der Basiszone verteilt sind.
- Eine als SIRET (Siemens Ring Emitter Transistor) bezeichnete Vorrichtung wird in einer aus aus Anlaß ihrer Vorstellung bei IEDM 85 veröffentlichten Mitteilung beschrieben.
- Diese Vorrichtung, die in einem bipolaren Hochspannungs-Leistungsschalttransistor besteht, zeigt einen Aufbau mit einer ersten Metallisierungsanordnung in Form eines Gitters um die Emitterzellen herum, die mit der Basis in Berührung steht. Über der Metallisierung befindet sich eine Schicht aus Siliziumnitrid, über der eine zweite Schicht aus Emittermetall liegt. Die Emitter sind gemäß einer Matrixanordnung plaziert, um Zellen zu bilden.
- Bei dieser Struktur sind die Zellen offen und leer, es gibt keine physikalische Verbindung zwischen den zwei Metallschichten in Obereinstimmung mit den Zellen. Die Verwirklichung dieser Struktur bereitet wegen des verwendeten Materials besondere Konstruktionsproblem hinsichtlich der Arbeitsphasen.
- In EP-A-0125968 wird eine Vorrichtung mit einer Matrixanordnung von Emittern beschrieben. Zwei getrennte und übereinandergelegte Schichten aus Metall werden für die Basis bzw. den Emitter benutzt.
- Bei dem Herstellungsverfahren der vorliegenden Erfindung wird die Zellenstruktur ohne Einschränkungen, soweit es die Tiefe der Basismetallschicht betrifft, und mit der völligen Abwesenheit von Kurzschlüssen zwischen Basis und Emitter leicht errichtet.
- Die erfindungsgemäße Vorrichtung umfaßt: einen Kollektor und eine Basis, die aus übereinandergelegten Schichten aus Materialien eines ersten bzw. zweiten Leitfähigkeitstyps gebildet werden; eine Reihe von getrennten zellularen Emitterzonen des ersten Leitfähigkeitstyps, die in einer Matrixanordnung auf der Basis untergebracht sind, wobei die zellularen Zonen und die Basis eine Mehrzahl von Basis-Emitter-PN-Übergängen in einer durchgehenden Basiszone um die Zellen herum bilden; eine Reihe ringförmiger Oxydzonen, die voneinander getrennt sind und um die Zellenzonen herum angeordnet sind und die Basis-Emitter-Übergänge an der Oberfläche der Basiszone bedecken; Anschlußflekkenbereiche für Basis bzw. Emitter; eine erste Matallschicht, die mit Ausnahme des Emitter-Anschlußfleckenbereiches und der oberen Oberfläche der ringförmigen Oxydzonen auf der durchgehenden Basiszone und auf den Emitterzonen gebildet wird, so daß das Metall auf der Basiszone und das Metall auf den Emitterzonen elektrisch getrennt sind; eine erste dielektrische Polyimidschicht, die mit Ausnahme des Basis-Anschlußfleckenbereiches über das Metall der Basiszone und außerdem über die Oxydzonen gelegt wird; eine zweite Metallschicht, die in Übereinstimmung mit den Emitterzonen über die erste Metallschicht, über die erste dielektrische Schicht und, mit Ausnahme des elektrischen Kontaktdurchgangs zwischen den Anschlußfleckenbereichen von Basis und Emitter durch die zweite Metallschicht, über die Basis- und Emitter-Anschlußfleckenbereiche gelegt wird, so daß die erste und zweite Metallisierungsschicht auf zwei übereinanderliegenden Ebenen in den Emitterzonen in elektrischem Kontakt stehen, sowie eine zweite dielektrische Polyimidschicht, die mit Ausnahme der Basis- und Emitter-Anschlußfleckenbereiche als eine Passivierungsschicht auf der zweiten Metallschicht gebildet wird.
- Eine weitere Aufgabe der vorliegenden Erfindung ist ein Prozeß zur Herstellung einer bipolaren Leistungs-Halbleitervorrichtung der oben dargestellten Art, der die herkömmlichen Einleitungsvorgänge zur Bildung der Basis, Oxydation, Öffnung von Fenstern in dem Basisoxyd und Diffusion des Dotierstoffes zur Bildung der Emitterzonen mit Schutz des Oxyds an dem Basis-Emitter-Übergang umfaßt, wobei in dem Prozeß erfindungsgemäß die folgenden Vorgänge nacheinander ausgeführt werden: Aufbringen einer ersten Metallschicht und Entfernen der ersten Metallschicht von den Oxydoberflächen der Emitterzonen und vom Oxyd des Emitter-Anschlußfleckenbereiches mit Hilfe eines photolithographischen Verfahrens; Aufbringen einer ersten dielektrischen Polyimidschicht zur Isolierung, und Entfernen der ersten dielektrischen Schicht von den Emitterzonen und von den Emitter- und Basis-Anschlußfleckenbereichen mit Hilfe eines photolithographischen Verfahrens sowie Aufbringen einer zweiten dielektrischen Polyimidschicht als Passivierungsschicht und Entfernen der zweiten dielektrischen Schicht von den Basis- und Emitter-Anschlußfleckenbereichen.
- Die vorliegende Erfindung wird in einer bevorzugten Ausführung veranschaulicht, bei der die Halbleitervorrichtung ein NPN-Transistor ist. Die Erfindung kann jedoch in gleicher Weise auch auf einen PNP-Transistor angewandt werden.
- Die Erfindung kann auch auf integrierte Strukturen, die komplexer sind als ein einzelner Transistor, wie z.B. Darlington-Transistoren mit zwei oder mehr Stufen, sowie Strukturen mit einer beliebigen Art von Basis-Kollektor-Abschluß (Planar-Transistoren, Mesa etc.) angewandt werden.
- Außerdem kann die mit Verweis auf Transistoren im allgemeinen beschriebene Erfindung auf Thyristoren, GTO-Festkörperschalter und andere Anwendungen angewandt werden.
- Fig. 1 zeigt schematisch eine unvollständige NPN-Transistorstruktur, die den Anfangspunkt bildet, von dem aus die vorliegende Erfindung vom Stand der Technik abweicht.
- Fig. 2(a) und 2(b) sind eine Schnittansicht bzw. eine Draufsicht der Struktur einer Emitterzone der erfindungsgemäßen Vorrichtung.
- Fig. 3 ist ein Schnitt entlang der Linie III-III in Fig. 4 der erfindungsgemäßen Vorrichtung.
- Fig. 4 ist eine Draufsicht der Struktur mit Zellen in einer Matrixanordnung der erfindungsgemäßen Vorrichtung.
- Gemäß Fig. 1 umfaßt die Transistorstruktur einen mehrlagigen Expitaxial-Wafer mit einem N-Subtrast mit niegrigem spezifischen Widerstand (N+), eine N-Schicht und ein N-Schicht mit hohem spezifischen Widerstand (N-). Mit Hilfe der in der planaren Herstellungstechnologie benutzten üblichen Vörgänge wurde, wie in Fig. 1 gezeigt, die der Aufbringung der Metallisierung unmittelbar vorangehende Struktur des Transistors erhalten. In der Basiszone 1 wurden nach der Oxidation mit einer geeigneten Maskierung Fenster geöffnet, und es folgte die Deposition und Duffusion des Emitter-Dotierstoffes, um die mit 2 bezeichneten Emitterzonen zu erzeugen. Diese Zonen sind auf der Platte entsprechend einer Matrixanordnung angeordnet.
- Nach aufeinanderfolgenden Vorgängen wurden mit einem speziellen photolihographischen Verfahren die Siliziumkontakte in das Oxid in den Emitterzonen geöffnet, um so Einzelzellen zu erzeugen, die die Emitterzonen 2 bilden. Das Silizium wird auch dazu gebracht, an der Basiszone, die die Zellen oder Emitterzonen 2 umgibt, hervorzutreten, so daß ein Oxidring um jede Zelle 2 herum verbleibt. Dies wird durch Maskieren des Oxidrings mit Resist erreicht, damit er bewahrt wird und den Basis-Emitter-Übergang auf seiner Oberfläche isoliert.
- In dieser Phase wird der für den Emitter-Anschlußfleck reservierte Oxidbereich 4 ebenfalls maskiert, damit er von der darunterliegenden N+ dotierten Zone isoliert bleibt. Im Gegensatz dazu ist der Bereich 5 für den Basis-Anschlußfleck unbedeckt, um den nachfolgenden Kontakt mit der Basis-Metallisierung zu haben. Die oben beschriebenen Vorgänge bringen eine wie in Fig. 1 gezeigte Struktur hervor.
- Bei dieser Struktur kann die Basiszone 1 eine Tiefe von 10µ besitzen, während die Emitterzellen 2 einen Durchmesser von 80µ und eine Tiefe von 5µ aufweisen, wobei diese Werte rein andeutungsweise sind.
- Die Metallisierung des Transistors wird erfindungsgemäß als zwei vertikal versetzte Metallschichten realisiert, wobei eine isolierschicht aus Polyimid zwischen die Metalle eingefügt wird.
- Ein geeignetes Metall zur Metallisierung ist eine Aluminium-Silizium- Legierung, die z.B. durch Sputtern aufgetragen werden kann.
- Die erste Metallisierungsschicht wird so auf eine Struktur, wie z.B. die in Fig. 1 gezeigte, aufgetragen, und danach wird mit Hilfe der photolithographischen Beseitigung das Metall dieser Schicht, angedeutet durch die Zahl 6 in Fig. 3, auf dem Basis-Anschlußfleckenbereich 5 und auf den Emitterzellen 2 übriggelassen, wogegen es von dem Emitter-Anschlußfleckenbereich 7 entfernt wird.
- Auf der ersten Metallschicht 6 wird eine Schicht aus einem isolierenden Dielektrikum, bezeichnet mit 8, aufgetragen.
- Es hat sich gezeigt, daß Polyimid ein ideales Dieleketrikum ist, da es die Verwendung üblicher Verfahren und Vorrichtungen mit relativ geringen Kosten und hoher Effizienz erlaubt. Insbesondere kann Polyimid mit einem Spin-Beschichtungsprozeß aufgetragen werden, das heißt, mit dem gleichen Verfahren, mit dem üblicherweise Photoresists aufgebracht werden. Dies erlaubt es, eine Oberflächentopographie zu erhalten, die vor der Deposition der zweiten Metallschicht so weit wie möglich eben ist.
- Andere zur Zeit in der Mikroelektronik angewandte Isolatoren anorganischer Art, z.B. Siliziumnitrid, die mit Hilfe der chemischen Gasphasenabscheidung aufgetragen werden, bereiten in der Tat Probleme von besonderer Schwierigkeit. Diese Probleme können als hohe mechanische Fehlerhaftigkeit des Films, niedrige Wachstumsrate in bezug auf die benötigte Dicke, in das Substrat eingebrachte verbotene mechanische Spannungen, die im Verhältnis zur Dicke zunehmen und die dem Wafer eine resultierende Brüchigkeit geben, und schließlich als eine im Verhältnis zu ihrer Höhe schlechte Abdeckung der durch die vorangehenden Photoverfahren erzeugten Stufen zusammengefaßt werden.
- Die in Fig. 3 mit 3 bezeichnete Polyimidschicht wird dann mit einem photolithographischen Prozeß behandelt, um das Imid von den Basis- und Emitter-Anschlußfleckenbereichen, bezeichnet mit 5 bzw. 7, und von den Emitterzellen 2 zu entfernen.
- Die Polyimidschicht 8 verbleibt daher über der ersten Metallschicht, in der um die Emitterzellen 2 herum angeordneten Basiszone und weist eine Gitterstruktur auf.
- Eine mit 9 bezeichnete zweite Metallierungsschicht wird ebenfalls vorzugsweise durch Sputtern auf die erste Metallschicht 6 und die Polyimidschicht 8, wo diese verbleibt, aufgetragen. Die zweite Metallschicht 9 dient zum Verbinden der Emitterzonen 2 mit den Emitter-Anschlußfleckenbereichen 7 sowie zum Bilden einer dickeren Metallschicht auf dem Basis-Anschlußfleckenbereich 5.
- Es ist offensichtlich, daß der Basis-Anschlußfleckenbereich 5 und der Emitter-Anschlußfleckenbereich 7 ohmisch isoliert werden müssen, so daß die zweite Metallschicht 9 mit Hilfe eines photolithograhischen Verfahrens längs eines Streifens um den ganzen Basis-Anschlußfleckenbereich 5 herum entfernt werden wird.
- Das für die zweite Metallisierung benutzte Metall kann ein anderes Metall als das der ersten Metallisierung oder sonst das gleiche Metall, insbesondere eine Silizium-Aluminiumlegierung, sein.
- Die so erhaltene Zellenstruktur der Emitterzone ist in Fig. 2(a) und 2(b) besser dargestellt, die einen Querschnitt bzw. eine Draufsicht von jeder Zelle in vergrößerter Form zeigen.
- Als Beispiel einer Struktur, die mit der vorliegenden Erfindung realisiert werden kann, kann die Zelle oder Emitter 2, einen Durchmesser von 30u auf einer emitterdotierten Zone mit einem Durchmesser von 80µ besitzen. Der Oxidring 3 um den Emitter zeigt typischerweise einen Innendurchmesser von 30µ und einen Außendurchmesser von 130µ mit einer Überlagerung der ersten Metallschicht 6 auf dem Oxid von etwa 20µ in einer Radialrichtung.
- Wiederum als nicht einschränkendes Beispiel kann die erste Metallisierung eine Dicke von etwa 3µ besitzen, und die zweite Metallisierung kann eine Dicke von 6µ besitzen, während die dazwischengelegte Polyimidschicht eine Dicke von etwa 3 bis 3.6µ aufweisen kann.
- Der Prozeß, mit dem die Silizium/Metall-Kontakte in dem erfindungsgemäßen Prozeß erhalten werden, ist von grundlegender Bedeutung für die Leistungsfähigkeit des Bauteils. Da zwei einzelne Metallisierungsschichten für Basis und Emitter vorhanden sind, müssen die jeweiligen Kontakte zu zwei getrennten Zeitpunkten gebildet werden. Es ist zu beachten, daß, um Kontakte mit niedrigem Widerstand zu erhalten, es erforderlich ist, daß die Oberfläche des Siliziums nicht beschädigt sein sollte und daß sie frei von Ablagerungen und natürlichem Oxid ist.
- Die erste Metallisierungsschicht bedeckt, neben den Basisbereichen um die Zellen 2, auch die offenen Kontakte in den Zellen selbst. Dies ermöglicht es, das Silizium physikalisch zu versiegeln und vor Verunreinigungen und Beschädigung während der nachfolgenden Phasen zur Bildung des Emitterkontaktes zu schützen. Erfindungsgemäß werden in der Tat die Kontakte sowohl für die Basis als auch den Emitter in einer einzigen Phase geöffnet. Die Reihenfolge erlaubt die Optimierung des Metall/Silizium-Kontaktwiderstandes innerhalb der Emitterzelle, außerdem ist die zur Deposition der zweiten Metallisierungsschicht zur Verfügung gestellte Oberfläche viel flacher. Auf diese Weise wird eine eventuelle Verdünnung des Metalls an den Rändern der Emitterzelle 2 vermieden.
- Die Wärmebehandlung nach dem Mustern der ersten Metallschicht bildet die ohmschen Kontakte zwischen Silizium und Metall sowohl der Basis als auch des Emitters. Der elektrische Emitterkontakt wird dann in der Form eines Metall/Metall-Kontaktes ausgeführt.
- Ein in der oben beschriebenen Weise erhaltener Transistor zeigt vom Standpunkt der Stärke und der Schaltgeschwindigkeit bemerkenswerte Eigenschaften.
- Die Matrixzellenkonfiguration, die ein optimales Ausgleichen der Struktur erlaubt, beseitigt die Anwesenheit von Fukussierungspunkten des Emitterstroms und von folglichen Fehlern infolge Is/b (direkter einseitiger Durchbruch) oder Es/b (inverser einseitiger Durchbruch).
- Die sich ergebende Schaltleistung ist dank der Geschwindigkeit, mit der eine Basiszelle ausschaltet und der Geschwindigkeit, mit der der Extraktionsstrom längs der "gitter"-strukturierten Basiszone gesammelt werden kann, besser als bei verflochtenen Planartransistoren mit gleicher Fläche.
- Mit der Zellenlösung ist es möglich, eine Stromabtastung durch Messen des Stromes an nur einem Grundlement, der ein bekannter Bruchteil des Stromes des ganzen Bauteils sein wird, durchzuführen.
- Folglich ist es im allgemeinen möglich, die Leistung eines mit konsolidierter Technologie gebildeten Bauteils, das, wie ein Planarbauteil, relativ einfach und wirtschaftlich ist, über die tatsächlichen Grenzen hinaus voranzutreiben. In der Tat tragen die zusätzlichen Vorgänge, die nötig sind, um die beschriebene Struktur zu erhalten, im Hinblick auf die letztlichen Vorteile nur zu einem vernachlässigbaren Teil zur Erschwerung des Prozesses und zur Erhöhung der Kosten bei.
- Die Leistung des erfindungsgemäß erhaltenen Bauteils wird in der Tat, besser verstanden werden, wenn man sie mit der Einfachheit des konstruktiven Verfahrens vergleicht. Die Gesamtzahl der Vorgänge bleibt tatsächlich begrenzt, und die einzigen zusätzlichen Schritte sind die Deposition und die Photolithographie des Polyimids und der zweiten Metallschicht.
- Wird oben dargelegt, benötigen diese Vorgänge nicht die Verwendung von Anlagen und Verfahren, die sich von den allgemein zur Verfügung stehenden unterscheiden. Z.B. sind für die Verwendung von Polyimid, das durch Spin-Beschichtung aufgebracht werden kann, keine zusätzlichen Investitionen erforderlich.
- Obwohl andere Dielektrika anorganischer Art benutzt werden könnten, so erfordern diese jedoch hochentwickelte Vorrichtungen, hohe Investitionen, zusätzliche Leistungen sowie die Verwendung gefährlicher Gase.
- Fig. 4 zeigt einen Wafer mit der Matrixstruktur der Emitterzellen. Der Basis-Anschlußfleck 5 und der Emitteranschlußfleck 7 sind ebenfalls klar zu sehen.
- Elektrische Messungen statischer und dynamischer Art wurden an einem Transistor gemäß der vorangehenden Beschreibung vorgenommen.
- Die Durchbruchmessungen mit offener Basis und mit Basis und Emitter im Kurzschluß zeigen Ergebnisse, die denen von anderen herkömmlichen bipolaren Transistoren ähnlich sind.
- Die dynamischen elektrischen Messungen zeigen, daß die erfindungsgemäße Zellenstruktur bei weitem schneller als z.B. eine Flachemitter-Struktur ist, die Abfallzeiten in der Größe von mehreren zehn Nanosekunden erreicht.
- Diese Ergebnisse werden dank der Einfachheit erreicht, mit der die Basiszellen sowohl bei der Spannungs- als auch der Stromextraktion abschalten.
- Die Speicherung erweist sich auch, schneller zu sein als ein Flachemitter-Bauteil unter den gleichen Bedingungen.
- Obwohl die Anwesenheit der zwei Metallisierungsschichten eine Kapazität zwischen Basis und Emitter bewirkt, hat dies keine negative Auswirkung auf die Einschaltgeschwindigkeit.
- Die an einer ohmschen Last durchgeführte Messung der Einschaltzeit hat in der Tat gezeigt, daß die Einschaltgeschwindigkeit eines ererfindungsgemäßen Bauteils unter den gleichen Bedingungen in jeder Beziehung mit der eines Flachemitter-Bauteils vergleichbar ist und daß, was noch wichtiger ist, die Anstiegszeit viel schneller ist.
- Die erfindungsgemäß erzeugte Vielzellenstruktur besitzt ein optimales Verhalten auch bei RBSOA, wobei sie imstande ist, 7 Ampere jenseits der Durchbruchspannung bei offener Basis sowohl bei der Spannungs- als auch der Stromextraktion zu schalten.
- Aus der obigen Beschreibung wird man daher erkennen, daß die Aufgabe der Erfindung zur Produktion eines mit billigen Verfahren hergestellten Halbleiterbauteils erfüllt worden ist, das ferner eine Leistung aufweist, die mit der von herkömmlichen Halbleiterbauteilen, die nach höher entwickelten Verfahren hergestellt werden, vergleichbar ist.
Claims (14)
1. Bipolare Halbleitervorrichtung, bestehend aus
einem Kollektor und einer aus überlagerten Schichten
gebildeten Basis, jeweils mit einer ersten und einer
zweiten Art Leitfähigkeit; einer Zellenserie von
getrennten Emitterzonen (2) der ersten Art
Leitfähigkeit, die sich in einer Matrixanordnung auf
der Basis (1) befindet, wobei die Zellenzonen (2) und
die Basis (1) eine Mehrzahl von Basis-Emitter PN-
Übergängen formen, die die Zellen in einer
kontinuierlichen Basis-Zone umkreisen; einer Serie von
voneinander getrennten ringförmigen Oxydzonen (3) die
die Zellenzonen umkreisen, die die Basis-Emitter
Übergänge auf der Oberfläche der Basis-Zone ebenfalls
abdecken; Berührungsflächen, jeweils für Basis (5) und
Emitter (7); einer ersten auf einer kontinuierlichen
Basis-Zone (1) und auf den Emitterzonen (2) geformten
Metallschicht (6), unter Ausschluß der Emitter-
Berührungsfläche (7) und der oberen Fläche der
ringförmigen Oxydzonen (3), so daß das Metall auf der
Basis-Zone und das Metall auf der Emitter-Zone
elektrisch abgetrennt sind; einer ersten polyimiden
dielektrischen Schicht (8), die sowohl das Metall der
Basis-Zone unter Ausschluß der Basis-
Berührungsfläche (5) als auch die oxydzonen (3)
überlagert; einer zweiten Metallschicht (9) die in den
entsprechenden Emitter-Zonen auf der ersten
Metallschicht, beziehungsweise auf der ersten
dielektrischen Schicht und auf den Basis- und Emitter-
Berührungsflächen, unter Ausschluß der
Stromkontaktleitung zwischen den Basis- und Emitter-
Berührungsflächen durch die zweite Metallschicht,
aufliegt, so daß sich die erste und die zweite
metallisierte Schicht auf zwei übereinanderliegenden
Ebenen, mit den Emitterzonen in elektrischem Kontakt
befinden; und einer zweiten polyimiden dielektrischen
Schicht (10), die unter Ausschluß der Basis- und
Emitter-Berührungsflächen, aus einer
passivierungsschicht auf der zweiten Metallschicht
besteht.
2. Vorrichtung nach Anspruch 1, worin die ersten
und zweiten Metallschichten aus dem selben Metall
bestehen.
3. Vorrichtung nach Anspruch 1, die als pnp-
Leistungstransistor gebildet ist.
4. Vorrichtung nach Anspruch 1, die als npn-
Leistungstransistor gebildet ist.
5. Vorrichtung nach Anspruch 3 oder 4, worin der
Transistor ein Planartransistor ist.
6. Vorrichtung nach Anspruch 3 oder 4, worin der
Transistor ein Mesatransistor ist.
7. Vorrichtung nach Anspruch 1, die als Thyristor
gebildet ist.
8. Vorrichtung nach Anspruch 1, die als GTO-
Festkörperschalter gebildet ist.
9. Vorrichtung nach Anspruch 1, die Teil einer
integrierten Schaltung bildet.
10. Vorrichtung nach Anspruch 9, worin die
integrierte Schaltung eine zwei- oder mehrstufige
Darlington-Schaltung ist.
11. Verfahren zur Herstellung einer bipolaren
Leistungs-Halbleitervorrichtung, nach Anspruch 1, die
aus den folgenden Einleitungsvorgängen besteht:
Bildung der Basis, Oxydation, Öffnung von Fenstern in
dem Basis-Oxyd, und Diffusion des Dotierungsstoffes zur
Bildung der mit Oxyd abgedeckten Emitter-zonen auf dem
Basis-Emitter-Übergang, dadurch gekennzeichnet daß man
in der Reihenfolge: eine erste Metallschicht aufträgt
und die erste Metallschicht von den Oxydoberflächen der
Emitter-Zonen und von dem Oxyd der Emitter-
Berührungsfläche durch eine photolitographische Technik
entfernt; eine erste polyimide dielektrische Schicht
zur Isolierung aufträgt, und die erste dielektrische
Schicht aus den Emitter-Zonen und aus den Emitter- und
Basis-Berührungsflächen durch eine photolitographische
Technik entfernt; eine zweite Metallschicht aufträgt;
die zweite Metallschicht aus einem kontinuierlichen
Streifen, der die Basis-Berührungsfläche umgibt, durch
eine photolitographische Technik entfernt; und eine
zweite polyimide dielektrische Schicht als
Passivierungsschicht aufträgt, und die zweite
dielektrische Schicht aus den Basis- und Emitter-
Berührungsflächen entfernt.
12. Verfahren nach Anspruch 11, worin die ersten
und die zweiten aufgetragenen Metallschichten aus dem
selben Metall bestehen.
13. Verfahren nach Anspruch 11, worin die ersten
und die zweiten dielektrischen Schichten durch "spin
coating" aufgetragen werden.
14. Verfahren nach Anspruch 11, worin die ersten
und die zweiten Metallschichten durch "sputtering"
aufgetragen werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8806611A IT1234517B (it) | 1988-05-05 | 1988-05-05 | Dispositivo a semiconduttore bipolare di potenza e procedimento per la sua fabbricazione |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68917197D1 DE68917197D1 (de) | 1994-09-08 |
DE68917197T2 true DE68917197T2 (de) | 1995-03-16 |
Family
ID=11121393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68917197T Expired - Fee Related DE68917197T2 (de) | 1988-05-05 | 1989-05-03 | Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5032887A (de) |
EP (1) | EP0341221B1 (de) |
JP (1) | JPH0216740A (de) |
DE (1) | DE68917197T2 (de) |
IT (1) | IT1234517B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
FR2687843A1 (fr) * | 1992-02-24 | 1993-08-27 | Motorola Semiconducteurs | Transistor bipolaire lateral pnp et procede de fabrication. |
DE69512101T2 (de) * | 1994-02-02 | 2000-04-27 | Rohm Co. Ltd., Kyoto | Leistungs-Bipolartransistor |
SE516226C2 (sv) * | 1995-04-10 | 2001-12-03 | Forskarpatent I Linkoeping Ab | Bipolära transistorer med extra bas-kollektor- och bas- emitterstrukturer |
GB0318146D0 (en) | 2003-08-02 | 2003-09-03 | Zetex Plc | Bipolar transistor with a low saturation voltage |
US7598521B2 (en) * | 2004-03-29 | 2009-10-06 | Sanyo Electric Co., Ltd. | Semiconductor device in which the emitter resistance is reduced |
US9331186B2 (en) | 2009-12-21 | 2016-05-03 | Nxp B.V. | Semiconductor device with multilayer contact and method of manufacturing the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3381183A (en) * | 1965-06-21 | 1968-04-30 | Rca Corp | High power multi-emitter transistor |
US4008484A (en) * | 1968-04-04 | 1977-02-15 | Fujitsu Ltd. | Semiconductor device having multilayered electrode structure |
US3843425A (en) * | 1971-04-05 | 1974-10-22 | Rca Corp | Overlay transistor employing highly conductive semiconductor grid and method for making |
US4291319A (en) * | 1976-05-19 | 1981-09-22 | National Semiconductor Corporation | Open base bipolar transistor protective device |
JPS5397379A (en) * | 1977-02-07 | 1978-08-25 | Fujitsu Ltd | Transistor |
US4581626A (en) * | 1977-10-25 | 1986-04-08 | General Electric Company | Thyristor cathode and transistor emitter structures with insulator islands |
US4417265A (en) * | 1981-03-26 | 1983-11-22 | National Semiconductor Corporation | Lateral PNP power transistor |
JPS57160160A (en) * | 1981-03-27 | 1982-10-02 | Nippon Denso Co Ltd | Semiconductor device |
JPS5943830B2 (ja) * | 1981-10-23 | 1984-10-24 | 株式会社東芝 | 圧接型半導体装置 |
FR2545654B1 (fr) * | 1983-05-03 | 1985-09-13 | Fairchild Camera Instr Co | Composant semi-conducteur de puissance, et procede pour la fabrication |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
JPS60132366A (ja) * | 1983-12-21 | 1985-07-15 | Toshiba Corp | 半導体装置 |
DE3573357D1 (en) * | 1984-12-27 | 1989-11-02 | Siemens Ag | Semiconductor power switch |
US4656496A (en) * | 1985-02-04 | 1987-04-07 | National Semiconductor Corporation | Power transistor emitter ballasting |
JPS6236305U (de) * | 1985-08-20 | 1987-03-04 |
-
1988
- 1988-05-05 IT IT8806611A patent/IT1234517B/it active
-
1989
- 1989-04-28 US US07/344,568 patent/US5032887A/en not_active Expired - Lifetime
- 1989-05-03 DE DE68917197T patent/DE68917197T2/de not_active Expired - Fee Related
- 1989-05-03 JP JP1113519A patent/JPH0216740A/ja active Pending
- 1989-05-03 EP EP89830186A patent/EP0341221B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0341221A3 (en) | 1990-08-22 |
IT8806611A0 (it) | 1988-05-05 |
IT1234517B (it) | 1992-05-19 |
JPH0216740A (ja) | 1990-01-19 |
US5032887A (en) | 1991-07-16 |
EP0341221A2 (de) | 1989-11-08 |
DE68917197D1 (de) | 1994-09-08 |
EP0341221B1 (de) | 1994-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2905022C2 (de) | ||
DE3587798T2 (de) | SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung. | |
DE2334405C3 (de) | Hochintegrierte Halbleiterschaltung | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE69505348T2 (de) | Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung | |
DE1464390B2 (de) | Feldeffekttransistor | |
DE4445345A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2554612A1 (de) | Integrierte halbleiterschaltung | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE69021915T2 (de) | MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom. | |
DE68917197T2 (de) | Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung. | |
DE2549614A1 (de) | Halbleiterschalter | |
DE3689705T2 (de) | Zener-Diode. | |
DE2649935A1 (de) | Referenzdiode | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE1639549B1 (de) | Integrierte Halbleiterschaltung | |
DE2953394T1 (de) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
DE69518047T2 (de) | Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren | |
DE3789913T2 (de) | Leistungstransistor. | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1614250B2 (de) | Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |