DE2334405C3 - Hochintegrierte Halbleiterschaltung - Google Patents

Hochintegrierte Halbleiterschaltung

Info

Publication number
DE2334405C3
DE2334405C3 DE2334405A DE2334405A DE2334405C3 DE 2334405 C3 DE2334405 C3 DE 2334405C3 DE 2334405 A DE2334405 A DE 2334405A DE 2334405 A DE2334405 A DE 2334405A DE 2334405 C3 DE2334405 C3 DE 2334405C3
Authority
DE
Germany
Prior art keywords
transistors
resistors
highly integrated
macrogroup
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2334405A
Other languages
English (en)
Other versions
DE2334405A1 (de
DE2334405B2 (de
Inventor
John Joseph Sunnyvale Calif. Zasio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu IT Holdings Inc
Original Assignee
Amdahl Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amdahl Corp filed Critical Amdahl Corp
Publication of DE2334405A1 publication Critical patent/DE2334405A1/de
Publication of DE2334405B2 publication Critical patent/DE2334405B2/de
Application granted granted Critical
Publication of DE2334405C3 publication Critical patent/DE2334405C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11801—Masterslice integrated circuits using bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Air Bags (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Forging (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Measurement Of Radiation (AREA)
  • Logic Circuits (AREA)

Description

10
15
Die Erfindung bezieht sich auf eine hochintegrierte (LSI-)Halbleiterschaltung nach dem Oberbegriff des Patentanspruchs 1.
Bei einer bereits bekannten Halbleiterschaltung dieser Gattung ist eine Aufteilung in Schaltungszellen vorgesehen, die jeweils eine einzige logische Funktion, wie z. B. NAND-Gatter, NAND-Treibergatter, NAND-Puffergatter, Expandergatter enthalten und deren Schaltungsverbindungen durch selektive Fortätzung aus einer Metallisierungsschicht hergestellt sind (US-PS 3621562). Dabei werden ausgedehnte Leitungswege zwischen einzelnen Bauelementen benötigt. Auch ist nur eine begrenzte Packungsdichte erreichbar. Auch sind nur begrenzte Laufzeitwerte mit der bekannten Schaltung erreichbar.
Entsprechendes gilt für eine andere bereits bekannte der eingangs genannten Gattung angehörende Halbleiterschaltung (»1968 International Solid-State Circuits Conference«, Seiten 40 und 41), deren in Reihen und Spalten angeordnete Schaltungszellen jeweils sieben Transistoren und zehn Widerstände enthalten und die ebenfalls Ein- und Ausgangskontaktfelder sowie eine aus einer Zweischichtmetallisierung bestehende Verbindungsschaltung aufweist, in welcher die eine Metallisierungsschicht eine Stromversorgungs-Sammelleitung enthält.
Der Erfindung liegt die Aufgabe zugrunde, eine hochintegrierte Halbleiterschaltung der eingangs genannten Gattung zu schaffen, die eine besonders hohe Leistungsfähigkeit mit Laufzeiten von weniger als 2 ns in ihren integrierten Einzelschaltungen aufweist, besonders hohen Anforderungen,an einen in den Leitungsverbindungen leicht und vielseitig modifizierbaren Aufbau besonders hoher Packungsdichte der Bauelemente genügt, zugleich einen besonders geringen Aufwand an Verbindungsleitern und Ein-/Ausgangsanschlüssen zu Schaltungsgruppen aus Transistoren und Widerständen mit einer großen Anzahl von schnellen und leistungsfähigen Emitterfolgestufen erfordert und bei der gleiche gemeinsame Masken zur Herstellung zahlreicher verschiedener Konfigurationen sowie ein gemeinsames Diffusionsmuster für alle Halbleiterplättchen verwendbar sind, wobei Umorientierungsmöglichkeiten zur Vereinfachung der erforderlichen Leitungsverbindungen zwischen den Schaltungsgruppen bestehen u'hd diese Schaltungsgruppen auch bei höherer Leistungsaufnahme und Eigenerwärmung des Schaltungsplättchens ein stabiles Betriebsverhalten zeigen und möglichst wenig anfällig gegenüber Störsignaiten auf der Versorgungsspannung sein sollen.
Diese: Aufgabe wird gemäß der Erfindung durch die Merkmale des Patentanspruchs 1 gelöst.
Durch diese Lösung wird eine besonders hohe Pakkungsdichtc an Transistoren und Widerständen unter weitest möglicher Ausnutzung des auf dem Halbleiterkörper und in den einzelnen Makrogruppen vorhandenen Platzes erreicht. Auch ist der Herstellungsaufwand durch die Verwendbarkeit einer begrenzten Zahl von Masken trotz der Möglichkeit vielfältiger 6U Abwandlungen der Schaltungskonfigurationen verhältnismäßig klein. Auf jedem Halbleiterkörper können mehr als 600 Transistoren und 500 Widerstände ausgebildet werden, wobei durch Verwendung unterschiedlicher Muster für die Metallisierungsbeschichtung bis zu angenähert 100 unterschiedliche Schaltungen erzeugbar sind.
Eine Anzahl Möglichkeiten zur vorteilhaften weiteren Ausgestaltung einer hochintegrierten Halbleiterschaltung gemäß der Erfindung sind in den Ansprüchen 2 bis 11 angegeben. Die Ansprüche 12 bis 15 betreffen ein Verfahren zum Herstellen einer Vielzahl von hochintegrierten (LSI-)Schaltungsplättchen.
Im folgenden ist die Erfindung anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen
Fig. 1 Abis 1 K Querschnitte durch den Halbleiterkörper einer hochintegrierten Halbleiterschaltung gemäß der Erfindung zur Veranschaulichung der einzelnen Herstellungsstufen,
Fig. 2A bis 2J Draufsichten auf die Diffusionsinasken, die bei den in den Fig. IA bis IK veranschaulichten Herstellungsstufen zu verwenden sind,
Fi g. 3 eine Draufsicht auf die Ausführungsform einer hochintegrierten Halbleiterschaltung gemäß der Erfindung, bei der eine Makrogruppe des Plättchens mit dem in Fig. 2E dargestellten Muster versehen ist,
Fig. 4 in einem vergrößerten Maßstab die Transistoren und Widerstände innertialb einer Makrogruppe,
Fig. 5 eine Maske für die erste Metallisierungsschicht,
Fig. 6 eine Draufsicht auf die Maske für die Durchführungslöcher,
Fig. 7 eine Draufsicht für die Maske für eine zweite Metallisierungsschicht des Schaltungsplättchens,
Fig. 8 in vergrößertem Maßstab die Draufsicht auf eine Makrogruppe mit Eingangs- und Ausganeskontaktfeldern.
Zur Herstellung der hier als Ausführungsbeispiel behandelten hochintegrierten Halbleiterschaltung gemäß der Erfindung, nachstehend kurz LSI-Plättchen genannt, wird von Siliziumplatten mit beispielsweise 6,35 cm Durchmesser und 508 &mgr;&eegr;&ngr; Dicke mit einem gleichmäßig verteilten Fremdstoff eines Leitfähigkeitstyps, wie z. B. vom P-Typ, ausgegangen. Auf der. planaren Oberfläche 27 des in Fig. IA gezeigten Halbleiterkörpers 26 wird eine beispielsweise aus Siliziumdioxid bestehende Isolierschicht 28 angebracht, die als Diffusionsmaske dient. In der Isolierschicht 28 werden mittels herkömmlicher photoli*,hographischer Verfahren unter Verwendung der in Fig. 2 A dargestellten Maske Fenster oder Öffnungen 29 hergestellt, deren Größe durch die in Fig. 2A dargestellten schwarzen Flächen 31 bestimmt wird. Die schwarzen Flächen 31 haben, wie Fi g. 2 A zeigt, unterschiedliche Größe und sind nach einem vorbestimmten Muster auf der Maskenfläche verteilt angeordnet. Das Muster entspricht demjenigen einer Makrogruppe von insgesamt 25 solcher Makrogruppen auf jedem Plättchen. Jede Siliziumplatte kann insgesamt 100 oder noch mehr LSI-Plättchen umfassen.
Nach Herstellung des Fensters 29 wird ein Fremdstoff vom N-Typ durch die Offnungen 2Üh'n den Halbleiterkörper eindiffundiert, um im Querschnitt durch napfförmige PN-Übergänge 33 begrenzte Zonen vom N-Typ 32 auszubilden, die bis zur Oberfläche 27 unter der Isolierschicht 28 reichen. Gleichzeitig mit der diffundierten Zone 32 wird in den Fenstern 29 eine dünne Siliziumdioxidschicht 28 hergestellt, wie sie in Fig. IC angedeutet ist.
Die Siliziumdioxidschicht 28 wird danach von der Oberfläche 27 f<?rtgeätzt. Dann wird eine Epitaxialschicht 34 mit einem N-Fremdstoff in einer Dicke von beispielsweise 2,5 &mgr;&pgr;&igr; auf der Oberfläche ausgebildet. Die Epitaxialschicht 34 weist ebenfalls eine planare
Oberfläche 36 auf. Bei Ausbildung der Epitaxialschicht 34 diffundieren die N-Zonen 32, die somit zu einer »begrabenen« Schicht werden, wie in Fig. IB dargestellt, nach oben in die Epitaxialschicht 34 ein.
Nach Ausbildung der Epitaxialschicht 34 wird auf der Oberfläche 36 eine Siliziumdioxidschicht 37 ausgebildet, und mittels photolithographischer Verfahren und der in Fig. 2B dargestellten Maske werden Fenster 38 in der Siliziumdioxidschicht 37 hergestellt. Die Größe der Fenster 38 entspricht der Größe der schwarzen Flächen 39, der in Fig. 2 B dargestellten Maske. Dann wird ein N-Fremdstoff durch die Fenster 38 in einem Tiefdiffusionsverfahren eindiffundiert, wodurch N~-Zonen 41 geschaffen werden, die, wie aus Fig. IB ersichtlich, nach unten bis zur Berührung mit der begrabenen N-Schicht und der N-Kollektorzone 32 reichen. Nach der Kollektor-Tiefdiffusion wird die Sihziumdioxidschicht 37 weggeätzt und eine weitere Siliziumdioxidschicht 42 entsprechend Fig. IC auf der Oberfläche 36 hergestellt. Dann werden durch photolithographische Verfahren unter Verwendung der in Fig. 2C dargestellten Maske Fenster oder Offnungen 43 in der Siliziumdioxidschicht 42 ausgebildet, die den schwarzen Flächen 44 der in Fig 2C dargestellten Maske entsprechen. Die schwarzen Flächen 44 gemäß Fig. 2C bilden zugleich Isolationszonen 46, nämlich vier Zonen auf der rechten Seite, vier Zonen auf der linken Seite und eine Zone in der Mitte des Halbleiterkörpers (siehe Fig. IC), die zur Ausbildung von Transistoren dienen.
Durch die Öffnungen 43 wird ein P-Fremdstoff so weit eindiffundiert, das P^-Zonen 47 entstehen, welche bis zum P-Halbleiterkörper 26 reichen und N-Zonen im Halbleitermaterial der Epitaxialschicht 34 begrenzen, die zur Bildung von Schaiiungseiemenicn innerhalb des LSI-Plättchens verwendet werden. Die großen schwarzen Flächen neben den Isolationszonen 46 der Fig. 2C entsprechen Flächen, in welche der P-Fremdstoff eindiffundiert ist, um hochleitfähige Zonen zu bilden und Spannungsabfälle im Falle eines Stromdurcltigangs durch die Isolationszone möglichst klein zu halten. Wenn ein solcher Spannungsabfall sehr niedrig gehalten wird, wird dadurch verhindert, daß sich unerwünschte aktive Schaltungselemente in der Isolationszone ausbilden.
Die Herstellung der Isolationszonen mit der in Fig.'2C dargestellten Maske kann ggf. mit der in F i g. 2 B dargestellten Maske auch vor Ausbildung des Tiefenkollektors erfolgen. In beiden Fällen handelt es sich um Tiefdiffusionen, so daß deshalb die für den Diffusionsvorgang erforderliche Erhitzung die anderen, bereits ausgebildeten tiefdiffundierten Zonen nicht nachteilig beeinflußt.
Die Siliziumdioxidschicht 42 wird dann abgelöst und an ihrer Stelle eine weitere Siliziumdioxidschicht 51 auf der Oberfläche 36 ausgebildet. Vermittels der in Fig. 2D dargestellten Maske, deren schwarze Flächen 53 Fenster darstellen, werden dann Fenster 52 in der Siliziumdioxidschicht 51 ausgebildet. Durch die Fenster 52 wird ein P-Fremdstoff eindiffundiert und eine P-Zone 54 ausgebildet, die entsprechend F i g. 1 D nach unten bis zur begrabenen Kollektorzone 32 reicht und durch einen PN-Übergang 56 begrenzt ist. der unterhalb der Siliziumdioxidschicht 51 bis zu deren Oberfläche reicht. Die Basiszone 54 hat einen spezifischen Widerstand von angenähert 500 Ohm pro Quadrat (gemessen mit einer Vierpunktsonde). Anschließend wird die Siliziumdioxidschicht 51 entfernt und an deren Stelle eine andere Siliziumdioxidschicht 57 auf die Oberfläche 36 aufgebracht. In der s Siliziumdioxidschicht 57 werden mittels phololithographischer Verfahren unter Verwendung der in Fig. 2E dargestellten Maske entsprechend den dunklen oder schwarzen Flächen 59 mehrere Fenster 58 ausgebildet. Ein P-Fremdstoff wird anschließend
&iacgr;&ogr; durch die Fenster 58 eindiffundiert und bildet Kontaktfelder 61 für die Basiszonen 54 und die Widerstände 62. Die Widerstände 62 sind durch PN-Übergänge 63 begrenzt. Die Widerstandszonen 64 und 62 haben einen spezifischen Widerstand von angenähert
60 Ohm pro Quadrat. Wie aus Fig. 2E ersichtlich, sind die ausgebildeten Widerstände 64 innerhalb der Makrogruppe in der Weise angeordnet, daß sich das eine Ende jedes Widerstands an einer der Mitte der Makroeruppe benachbarten Stelle befindet, in wel eher sämtliche Verbindungen in der nachstehend be schriebenen Weise ausgebildet werden. Das andere Ende jedes Widerstands ist dem umfang der Makrogruppe benachbart, an dem in der nachstehend beschriebenen Weise ein Spannungsspeiscleiter verläuft, so daß diese Widerstandsenden ohne zusätzliche Leiter oder Verdrahtungen angeschlossen werden können. Wie weiterhin aus Fig. 2E ersichtlich, sind die Widerstände symmetrisch zu einer durch die Makrogruppe verlaufenden Mittellinie ausgebildet, so daß
in das Muster auch seitenverkehrt benutzt werden kann, um beispielsweise Verbindungen von Makrogruppen untereinander zu vereinfachen. Bei der Elementverdrahtung innerhalb einer Makrogruppe ist in vielen Fällen die Basis eines Transistors mit einem Wider stand verbunden, was ermöglicht, daß Basis und Wi derstand während ein und desselben Diffusionsvorgangs miteinander verbunden werden.
Die Siliziumdioxidschicht 57 wird dann abgelöst und durch eine andere Siliziumdioxidschicht 66 auf
&bull;»o der Oberfläche 36 ersetzt. Mittels photolithographischer Verfahren werden dann Fenster 67 in der Siliziumdioxidschicht 66 ausgebildet, wozu die in Fig. 2F dargestellte Maske verwendet wird, in welcher die schwarzen Flächen 68 die durch die Fenster 67 freilic genden Bereiche der Oberfläche 36 darstellen. Ein N-Fremdstoff wird dann durch die Fenster 67 eindiffundiert und bildet N-Zonen 69, welche von PN-Übergängen 71 begrenzt sind, die bis zur Oberfläche 36 reichen. Außerdem werden N+-Kontaktzonen 70
so ausgebildet, welche in Kontakt mit den N+-Zf»ien 41 stehen. Die für die Emitter bestimmten Öffnungen 67 haben sehr kleine mechanische Abmessungen von beispielsweise 3,8 X 12,7 &mgr;&pgr;&igr;2. Der Kontakt zu den Emitterzonen 69 kann nach dem »Emitterreinigungs verfahren« hergestellt werden. Danach wird eine in den Öffnungen 67 ausgebildete dünne Oxidschicht durch Ätzung entfernt, so daß sich diese Öffnungen zur Herstellung der Emitterkontakte verwenden lassen. Dadurch werden mehrere Verfahrensschrittc
M) eingespart und es wird gleichzeitig sehr wenig Platz benötigt.
Zur Steigerung der Ausbeute einwandfreier LSI-Plättchen aus der Platte kann eine Emitterschutzbchandlung vorgenommen werden, mit der das Auftre-
«>s ten von Nadeüöchern in dem Photoresist, die zur unbeabsichtigten Ausbildung weiterer Emitter führenk könnten, praktisch ausgeschaltet wird. Dazu wird eine Maske der in Fig. 2G dargestellten Ausführung
verwendet, in welcher die schwarzen Flächen 72 im gleichen Muster wie die schwarzen Flächen 68 der in Fig. 2F dargestellten Maske angeordnet sind, wobei die schwarzen Mächen 72 jedoch etwas größer sind. Zunächst wird eine Photoresistschicht auf die Oberfläche der Siliziumdioxidschicht 66 aufgebracht. Diese wird belichtet und entwickelt, so daß die Öffnungen der {«"äotoresistschicht den schwarzen Flächen 72 entsprechen. Dann wird eine weitere Photoresistschicht auf die bereits auf der Siliziumdioxidschicht 66 befindliche Photoresistschicht aufgebracht. Diese zweite Photoresistschicht wird dann durch die in Fig. 2F dargestellte Maske belichtet. Bei Entwicklung werden die unerwünschten Bereiche entfernt, so daß Fenster 67 entstehen, die den schwarzen Flächen 68 und damit genau der Größe der gewünschten Emitter entsprechen. Der Photoresist weist dann nur an den Stellen Öffnungen für Emitter auf, an denen beide schwarze Flächen 68 und 72 zusammenfallen, Zur Ausbildung der Öffnungen 67 dient ein Ätzmittel. Durch die Verwendung von zwei Photoresistschichten wird die Möglichkeit des Auftretens von zueinander ausgerichteten Nadellöchern in beiden Schichten und damit ein Freilegen der Siliziumdioxidschicht an unerwünschten Stellen praktisch ausgeschaltet, denn es ist unwahrscheinlich, daß beide Photoresistschichten ein Nadelloch an genau dergleichen Stelle aufweisen. Zusätzliche Öffnungen oder Fenster 74 werden danach in der Siliziumdioxidschicht 66 mittels der in Fig. 2 H dargestellten Maske ausgebildet. Die schwarzen Flächi-n 76 entsprechen den Zonen, welche durch die Siliziumdioxidschicht 66 hindurch freigelegt sind.
Gegebenenfalls kann eine solche vorohmische Schutzbehandlung in ähnlicher Weise wie die oben beschriebene Emitterschutzbehandlung ausgeführt werden. Hierzu dient eine Maske der in Fi g. 21 dargestellten Ausführung, in welcher die schwarzen Flachen 77 sich an denselben Stellen wie die schwarzen Flächen 76 befinden, aber wesentlich größer sind. Auch in diesem Falle werden zwei Photoresistschichten verwendet.
Die in Fig. 2J dargestellte Maske zeigt die Mindcstmetallmenge in der ersten, nachstehend beschriebenen Metallisierungsschicht, welche zur Herstellung des Kontakts zu den Schaltungselementen innerhalb jeder Makrogruppe erforderlich ist.
Über die ganze Oberfläche der Siliziumdioxidschicht 66 und in den Öffnungen oder Fenstern 67 und 74 wird dann entsprechend Fi g. 1H eine Metallisierungsschicht 81 beispielsweise aus Aluminium aufgebracht. Durch photolithographische Verfahren und mittels der in Fig. S dargestellten Maske wird dann das Metall an den unerwünschten Stellen entfernt, so daß nur Metall an den in Fig. 5 schwarz dargestellten Stellen zurückbleibt. Die dabei ausgebildeten Verbindungen oder »Verdrahtungen« werden weiter unten beschrieben.
Sobald das in Fig. S dargestellte Metallisierungsmuster hergestellt ist, wird die gesamte Oberfläche des Halbleiterkörpers mit einer Isolierschicht 82 beispielsweise aus Glas entsprechender Beschaffenheit beschichtet.
Nach Ausbildung der Glasschicht 82 werden Durchführungslöcher 86 in der Glasschicht 82 vermittels der in Fig. 6 dargestellten Maske ausgebildet, in welcher die schwarzen Flächen 87 den Durchführungslöchern entsprechen. Die Größe einiger Durchführungslöcher beträgt beispielsweise 7,5 X 7,5 &mgr;&eegr;&ngr;.
Als nächstes wird eine zweite Metallschicht beispielsweise aus Aluminium auf die Oberfläche der Glasschicht 82 aufgedampft, so daß diese an den Durchführungslöchern 86 in Kontakt mit der unterhalb der Glasschicht befindlichen ersten Metallisierungsschicht 81 steht. Das Metall wird an den unerwünschten Stellen vermittels bekannter photolithographischer Verfahren und unter Verwendung der in Fig. 7 dargestellten Maske entfernt, so daß das den
hi schwarzen Flächen in Fig. 7 entsprechende Leitermuster entsteht. Nach Ausbildung dieses zweiten Leitermusters wird die Oberfläche der zweiten Mctallisierungsschicht 91 entsprechend Fig. IK mit einer Glasschicht 96 beschichtet, womit die Herstellung des LSI-Pliittchens abgeschlossen ist.
In der bei der Herstellung integrierter Schaltungen üblichen Weise werden die Plättchen anschließend einer Prüfung unterworfen, durch welche festgestellt wird, welche Plättchen den gestellten Anforderungen genügen. Die Halbleiterplatte wird dann angerissen und geteilt, wobei die einwandfreien Plättchen aussortiert werden. Diese Plättchen sind dann fertig zum Einbau in die obenerwähnte Baugruppe 22.
Das hier beschriebene LSI-Plättchen ist zur Aufnahme von insgesamt 627 Transistoren und 575 Widerständen ausgelegt, die durch entsprechende Leiterverbindungen bis zu 100 unterschiedliche Stromschalter-Emitter-Verstärkerschaltungen bilden können. Zur Herstellung des Plättchens werden 13 Masken benötigt. Für jede Plättchenausführung sind zwei Metallisierungsmasken und eine Durchführungsmaske erforderlich, wobei jedoch für sämtliche Plättchentypen die gleichen Diffusionsmasken benutzt werden.
Die auf jedem LSI-Plättchen ausgebildeten 627 Transistoren umfassen 550 kleine Schaltungselemente für Stromschaiter und innere Emitterverstärker, wie weiter unten näher erläutert ist. Um den Umfang des Plättchens herum sind auf allen vier Seiten des rechteckigen Plättchens mehrere größere Transistoren 1Oiausgebildet. Jedes dieser größeren Transistor-Schaltungselemente 101 befindet sich jeweils in unmittelbarer Nähe eines Eingangs- und Ausgangs-Kontaktfeldes 102 in der ersten und der zweiten Metallisierungsschicht 81 bzw. 91. Wie aus den Fig. 4, 5 und 6 ersichtlich, sind die Eingangs- und Ausgangs-Kontaktfelder 102 auf allen vier Seiten des Plättchens unmittelbar an dem äußeren Umfang desselben angeordnet und dienen zur Herstellung von Verbindungen zu Schaltungen außerhalb des Plättchens.
Das LSI-Plättchen wird in der Mitte einer Baugruppe eingebaut, wie sie in der DE-OS 2334427 beschrieben und dort in den Fig. 20, 21 dargestellt ist.
Wie aus Fig. 7 ersichtlich, weist das Plättchen zwei großflächige Spannungs-Kontaktfelder 106, die mit Vn bezeichnet sind, und sowie zwei großflächige Masse-Kontaktfelder 107 und vier kleine Masseso Kontaktfelder 108 auf, welche jeweils mit Kn. bezeichnet sind.
Die Spannungs-Kontaktfelder 106 sind mit einer Spannunsgquelle von beispielsweise &mdash;5 Volt verbunden und bilden einen Teil der senkrechten Span-
6S nungs-Sammelleiter 109 in der zweiten Metallisierungsschicht 91 (Fig. 1 K) auf gegenüberliegenden Plättchenseiten. Die Spannüngs-Sammelleiter 109 sind durch große Durchführungen 111 und kleine
Durchführungen 112 der in Fig. 6 dargestellten Maske mit vier breiten, waagerechten Sammelleitern
113 und zwei schmalen, waagerechten Sammelleitern
114 in der ersten Metallisierungsschicht 81 verbunden (Fig. 5). Wie Fig. 5 zeigt, sind diese Sammellciter in gleichen gegenseitigen Abständen über die Plättchenfläche verteilt angeordnet. Die beiden schmäleren Sammelleiter 114 befinden sich an einander gegenüberliegenden Plättchenseiten, während die anderen vier breiteren Sammelleiter 113 in gleichen gegenseitigen Abständen zwischen den beiden schmäleren Sammeileitern angeordnet sind. Große Durchfuhrungslöcher 115 entsprechend der in Fig. 6 dargestellten Maske stellen eine Verbindung zu den Kontaktfeldem 116 in der ersten Metallisierungsschicht her.
Der Masscanschluß für das Plättchen erfolgt über die Masse-Kontaktfelder 107 und ein Masse-Sammeiieiiersysiem 117, weiches aus mehreren, senkrecht verlaufenden Masse-Sammclleitern 119 besteht, die in gleichen gegenseitigen Abständen über die Plättchcnfläche verteilt angeordnet sind und senkrecht durch die Mitte jeder Makrogruppe verlaufen. Die senkrecht verlaufenden Masse-Sammelleiter 119 sind durch waagerecht verlaufende Masse-Sammelleiter 121 miteinander verbunden. Die senkrechten Masse-Samelleiter 119 in der zweiten Metallisierungsschicht 91 weisen Ausnehmungen 122 auf, welche zur Herstellung von Verbindungen innerhalb der Makrogruppen dienen. Das Masse-Sammelleitersystem 117 ist durch große Durchführungslöcher 123 und kleine Durchführungslöcher 124 (Fig. 6) mit jeweils großen Kontaktfeldern 126 und kleinen Kontaktfeldern 127 in der ersten Metallisierungsschicht verbunden.
Die Spannungs-Sammelleiter befinden sich in der ersten Metallisierungsschicht, während sich die Masse-Sammelleiter in der zweiten Metallisiemngsschicht befinden, um im Massc-Sammelleitersystem einen niedrigeren Spannungsabfall zu erhalten. Dieser niedrigere Spannungsabfall im Masse-Sammelleitersystem beruht in dei Hauptsache darauf, daß die zweite Metallisierungsschicht wesentlich dicker als die erste Metallisierungsschicht ausgebildet ist. So kann beispielsweise die erste Metallisierungsschicht eine Dicke von angenähert 650 bis 800 nm aufweisen, während die zweite Metallisierungsschicht eine Dicke von angenähert 1000 bis 1500 nm aufweist, so daß sich die Dicken angenähert wie 1:2 verhalten. Mit diesen Parametern liegt der spezifische Flächenwiderstand der ersten Metallisierungsschicht bei angenähert 45 mOhm pro Quadrat, und der der zweiten Metallisierungsschicht bei angenähert 22 mOhm pro Quadrat. Die Strombelastbarkeit der ersten Metallisierungsschicht liegt bei angenähert 0,63 &igr;&tgr;&igr;&Agr;/&mgr;&pgr;&igr;, während die Strombelastbarkeit der zweiten Metallisierungsschicht bei angenähert 0,94 &pgr;&igr;&Agr;/&mgr;&pgr;&igr; liegt. ,.'..V
Die Mittenabstände der Leiter auf dem Plättchen betragen in der ersten Metallisierungsschicht 2 &mgr;&igr;&eegr; und in der zweiten Metallisierungsschicht 24,1 um. Durchführungslöcher durch die Glasschicht 82 können sich an jedem Schnittpunkt von Leitern in der ersten und der zweiten Metallisierungsschicht befinden, was somit einem Netz mit der Maschengroße von 17.8 X 24,1 &mgr;&igr;&eegr;- entspricht. Es ist nicht zulässig, zwei einander benachbarte Stellen für Durchführungslöcher zu verwenden, da der Abstand mindestens 10,1 &mgr;&pgr;&igr; betrafen muß. Diagonal gegenüberliegende Durchführungslöcher können jedoch verwendet werden, wenn die Ecken der zweiten Metall-Kontaktfelder abgeschnitten sind, so daß der erforderliche Mindestabstand eingehalten wird. Mit den vorstehend angegebenen geometrischen .Abmessungen beträgt die Mindestgröße eines Durchführungsloches 7,6 X 7,6 &mgr;&idiagr;&eegr;2. Die Unterlagerung der ersten Metallschicht beträgt 3,8 &mgr;&pgr;&igr;, und die Überlagerung der
1U zweiten Metallschicht beträgt 5,1 &mgr;&igr;&eegr;.
Bei der Auslegung des hier dargestellten Ausführungsbeispiels weist jedes LSI-Plättchen 25 Makrogruppen auf, die jeweils eine Räche von 609 X 609 &mgr;&igr;&eegr;2 einnehmen. Jede Makrogruppe cnt-
hält einen Vorspannungstreiber und ausreichend viele Schaltungselemente, um zwei, drei oder vier Stror.ischalter-Emitterverstärker zu bilden. Die Schaltungselemente sind in vier spiegelbildlich zueinander um den Vcrspanriurigsircibcr herum !legenden Quadranten angeordnet. Jede Makrogruppe weist 24 festgelegte Stellungen auf, in denen ihre Eingangs- und Ausgangs-Kontaktfelder durch die Verdrahtung von Makrogruppen untereinander angeschlossen werden können. Für jede Makrogruppe werden maximal 13
Stellungen verwendet, um die Kanalverdrahtungsanforderungen zu begrenzen. Dabei handelt es sich um eine zweckmäßige Anzahl, da die meisten im Handel befindlichen Doppel-Baugruppen in einem Schaltungsnetzwerk (dual in-line packages) mit klein-
formatigen Plättchen vierzehn Leiter aufweisen.
Fig. 8 zeigt die Anordnung der 24 Eingangs- und Ausgangs-Kontaktfelder 131, welche durch entsprechende Symbole hervorgehoben sind. Wie aus Fig. 8
weiterhin ersichtlich, kann das Makrogruppen-Anschlußnetz an jedem Gitterpunkt angeschlossen werden und jede Makrogruppe kann in jede von 25 möglichen Stellungen auf dem Plättchen gebracht werden. Zur Vereinfachung der Plättchenverdrahtung sind
4U deshalb sämtliche Makrogruppen so ausgelegt, daß sie auch seitenverkehrt zur Y-Achse verwendet werden können.
Fig. 4 zeigt das Diffusionsmuster für eine Makrogruppe. Die zur Ausbildung des in Fig. 4 dargestellten
Musters führenden Diffusionsvorgänge sind bereits weiter oben beschrieben. Sämtliche Widerstände werden durch Basisdiffusion mit 60 Ohm pro Quadrat hergestellt. Wie aus Fig. 4 ersichtlich, haben die Widerstände eine »hundeknochenartige« Formgebung,
5» d. h. sind langgestreckt mit verbreiterten Endabschnitten. Einige Widerstände sind im mittigen Bereich S-förmig abgebogen, um die Gesamtlänge der Widerstände zu begrenzen. Einige Widerstände, die unmittelbar mit Schaltungselementen verbunden sind, weisen geradlinige Endabschnitte auf. Bei dieser Auslegung beträgt die Mindestbreite für Widerstand ; mit größeren Toleranzen. 7,6 um. Widerstände mit engeren Toleranzen oder solche, deren Widerstandswert an die anderer Widerstände angepaßt sein muß, haben
eine Mindestbreite von 10,1 um. Die Mindestgröße der kontakrfeldöffnung beträgt 7,6 X 7,6 &mgr;&igr;&eegr;2.
Gemäß Fig. 4 sind insgesamt vier Logik-Schaltungen vorgesehen, die jeweils aus Widerständen R ,-K5 und Transistoren T1-T5 bestehen. Die vier Schaltun-
^5 gen sind um den in jeder Makrogruppe vorhandenen Vorspannungstreiber herum angeordnet. Der Vorspannungstrciber besteht aus den Widerständen Ä&ldquor;, R1 und Rg und den Transistoren T6 und T7, die in
Fig. 4 angegeben sind.
Die Logikschaltung kann einen Stromschalter-Emitterverstärker von bekannter Arbeitsweise sein, der mit einer Speisespannung (V&ldquor;) von &mdash;5,2 Volt betrieben wird. Der Vorspannungstreiber in jeder Makrogruppe erzeugt eine Vorspannung (V111,) von -1,3 Volt.
Wenn ein Stromschalter-Emitterverstärker eine nicht auf dem Plättchen befindliche Last speist, wird als EmUterverstärker (äußerer Emitterverstärker) ein größerer Transistor in der Nähe des Eingangs-Ausgangs-Kontaktfeldes verwendet, der in gleicher Weise als innerer Stromschalter arbeiten kann. Jeder äußere Emitterverstärker speist eine Übertragungsleitung mit einem Anschlußwert von -2,OVoIt an 100 Ohm. Wenn ein innerer Emitterverstärker eine große Last speist, können zur Beschleunigung der Abschattzeit zv/ei Vorwiderstände vorgesehen sein.
Wenn die Schaltungen in der vorstehend beschriebenen Weije ausgelegt sind, liegt die Nennverlustleistung für .jinen Stromschalter bei 20 mW, für einen inneren Emitterverstärker bei 10 mW, für einen äußeren Emitterverstjirker bei 10 mW und für den Vorspannungstreiber bei 21,5 mW.
Alle nicht benutzten Schaltungselemente in jeder Makrogruppe werden mit Vn oder Masse verbunden, so daß keine Leistung aufgenommen wird oder Leckstromwege entstehen. Die Stromschalter-Emitterwiderstände und die Emittervc^stärker-Vorwiderstände sind stets mit der Masse-Sammelleitung (Vn) verbunden. Sämtliche Kollektorwiderstände und Transistorkollektoren sind mit Masse verbunden. Wenn ein Eingangs-Ausgangs-Kontaktfeld einer Makrogruppe nicht verwendet wird, werden die Basiseingänge zum Emitter kurzgeschlossen, und die Emitter der Emitterverstärker werden nicht angeschlossen.
Bei den in jeder Makrogruppe gemäß Fig. 4 vorhandenen Widerständen und Transistoren befinden sich jeweils der Transistor T1 des phasenungleichen inneren Emitterverstärkers und der Basisvorspannwiderstand R5 in der gleichen Übergangs-lsolierzone. Das N-Silizium ist für den Kollektor des Emitterverstärkers mit Masse verbunden, um den Widerstandsübergang in Sperrichtung vorzuspannen. Der Basisanschluß des Transistors und der Anschluß für den Widerstand werden in ein und derselben Diffusion hergestellt. Da diese Anschlüsse stets elektrisch miteinander verbunden sind, werden der Widerstand und die Basis bei der Diffusion miteinander verbunden, um Platz und eine vorohmische Öffnung einzusparen. ,
Das LSI-Plättchen weist Transistoren in vier unterschiedlichen Größen auf. Die kleinste Transistorgröße wird für den Strcmschalter innerhalb der Makrogruppe verwendet. Ein Doppel-Stromschalter-Transistor mit gemeinsamem Kollektor dient für die Stromschalter-Eingänge und ist durch die Transistoren T2 und T3 dargestellt. Ein drittes, kleines Schaltungselement, welches für innere Emitterverstärker wie z. B.Transistor T5 verwendet wird, entspricht dem Schaltungselement für den Stromschalter, wobei jedoch der Abstand von der Kollektoröffrung zum Emitter um 1,27 &mgr;&tgr;&eegr; größer bemessen ist. Ein großer Transistor mit zwei Basiskontakten wie z. B. Transistor Tq wird als äußerer Emitterverstärker verwendet. Die äußeren Emitterverstärker befinden sich in der Nähe der Eingangs-Ausgangs-Kontaktfelder, um den Widerstand der Ausgangsleiter zu verringern. Jeder Emitter jedes Transistors kann bei Verwendung ggf. mit einem der beiden benachbarten Kontaktfelder verbunden werden. Ein Kontaktfeld kann daher höchstens mit zwei Emitterverstärkern verbunden
&iacgr; werden. Die Transistoren der äußeren Emitterverstärker haben eine angenähert fünffach höhere Strombelastbarkeit wie die kleineren Transistoren. Die größeren Transistoren sind am äußeren Umfang des Plättchens angeordnet, um den Reihenwiderstat,^
ic zwischen den Transistoren der äußeren Emitterverstärker und den außerhalb des Plättchens angeschatteten Schaltungen zu verringern. Diese Transistoren befinden sich daher in unmittelbarer Nähe der Eingangs- und Ausgangs-Kontaktfelder, so daß der Ge samtabstand von den Emittern der äußeren Emitter verstärker zu den Kontaktfeldern nicht mehr a's 50 bis 75 &mgr;&pgr;&igr; beträgt.
Da die Leiter in der ersten Metallisierungsschicht im wesentlichen waagerecht verlaufen und die Leiter in der zweiten Metallisierungsschicht, d. h. in der zweiten Ebene im wesentlichen senkrecht verlaufen, kann die Auslegung der Elementverdrahtung innerhalb der Baugruppen und der Verdrahtung von Baugruppen untereinander vermittels eines Rechners er-
mitielt werden. Die Metallisierungsbeschichtung ist dabei so ausgelegt, daß für jede Makrogruppe zwölf erste und sechzehn zweite Metallverdrahtungskanäle zur Verfügung stehen. Die Elementverdrahtung innerhalb einer Makrogruppe kann in der Mitte dersel-
ben konzentriert sein, so daß möglichst viel Platz zur Verdrahtung von Makrogruppen untereinander zur Verfügung steht. Bei genauer Betrachtung des Plättchens zeigt sich, daß sich angenähert 50% des gesamten, auf dem Plättchen zur Verfügung stehenden Plat-
zes zur Verdrahtung von Makrogruppen untereinander ausnutzen läßt.
Das hier beschriebene LSI-Plättchen weist aufgrund seines Aufbaus und des angewandten Herstellungsverfahrens viele Vorteile auf. Die großen Emit-
4(1 terverstärker-Transistoren sind am Umfang des Plättchens angeordnet. Es werden offene Leiterdrahtkanäle verwendet, welche eine Auslegung der Elementverdrahtung innerhalb der Makrogruppen unter Zuhilfenahme von Rechnern gestatten, so daß eine
dicht gepackte Anordnung der Elementverdrahtung innerhalb der Makrogruppen erhalten wird. Die Auslegung wird durch den Umstand begünstigt, daß die Eingangs-Ausgangs-Kontaktfelder nur an begrenzten Stellen und in begrenzter Anzahl vorhanden sind. Jede
5(1 Makrogruppe entspricht einem Plättchen mit kleinformatiger Integration (small scale integration), und aus diesem Grunde entspricht die begrenzte Anzahl von dreizehn Kontaktfeldern der Leiterzahl in herkömmlichen Doppel-Baugruppen in einem Schal-
SS tungsnetzwerk, welche in der kleinformatigen integration üblich sind. Die Transistoren haben in Abhängigkeit von ihrer Funktion unterschiedliche Größen. Die großen Transistoren dienen als Emitterverstärker zur Leistungseinspeisung in Übertragungs-
fi" leitungen, während die kleinen Transistoren im Hinblick auf eine hohe Ansprechgeschwindigkeit und Stabilität, hohen Reihenwiderstand (Rbi) und niedrige Kollektorkapazität (C&ldquor;) ausgelegt sind. Aus diesem Grunde läßt sich eine Logikschaltung hoher Sta-
fi5 bilität herstellen, bei der lediglich kleine Zugeständnisse im Hinblick auf die Ansprechgeschwindigkeit sämtlicher Transistoren gemacht sind.
Die Stromschalter bestehen aus Logikkreisen in
13
Emitterschaltung, weil diese schnell, einfach und stabil ^-Anschlüsse dieser Emitterverstärker mit Masse sind. Außerdem können die Schalter aus einer Min- verbunden, um so den Wert der Entkopplungskapazidestanzahl von Schaltungselementen hergestellt wer- tät 2^ steigern. Dieser Übergang, welcher die Entden. Zugleich wird die höchste Ansprechgeschwiradig- kopplungskapazität vorgibt, ist durch die schwarze, keil bei der gegebenen Verlustleistung erhalten. Die s gestrichelte Linie 98 in Fig. IJ dargestellt. Die zweite Logikkreise in Emitterschaltung sind sehr vielseitig Ursache für die Entkopplungskapzitat hegt in den einsetzbar und besonders gut für das LSI-PlätEtchen PN-Übergängen* welche die Isolationszonen fur die mit dem hier beschriebenen Aufbau geeignet. Zar Er- Widerstände bilden. Diese Isolationszonen erstrecken zeugung einer Bezugsspannung ist eine einfache ^ uber verhältnismäßig große Flächen. Eine typi-Schaltung vorgesehen. Zur Verringerung der Speise- io 9^ Isolationszone umfaßt beispielsweise den durch Spannungsanschlüsse für das Plättchen wird nur eine die gestrichelte Linie 99 in Fig. 4 eingeschlossenen Speisespannungvon -5,2 Volt verwendet. Die für die Bereich. Wie aus Fig. 4 ersichtlich, ist diese große ^ Schaltung benötigte Bezugsspannung wird intern Rache den Widerständen vorbehalten. g|
durch eine zur Erzeugung dieser Spannung dienende Diese »eingebaute« Speisespannungs-Entkopp- p
Schaltung in jeder Makrogruppe erzeugt. Diese Be- is lungskapazitat ist von großem Interesse, da sie Hoch- | zugsspannungsschaltung besteht aus zwei Transisto- frequenzabweichungen in der Speisespannung des g ren und drei Widerständen, mit denen die Spannung Plattchens verhindert. &psgr;
erniedrigt wird, so daß für die Bezugsspannung eine Die Zeitverzögerung in den Schaltungen und die s
halb geregelte Speisespannung von -1,3 Volt zur des Plättchens betragt weniger als 2 Nanosekunden. $ Verfügung steht. 20 Mittels unterschiedlicher Anschlußmuster lassen sich ||
Im Hinblick auf die Leistungsverteiiung auf dem weIe unterschiedliche Logitechaltungen ausbilden. g Plättchen liegt das Verhältnis von Einga&gs-Aus- wobei nur ein einziger Satz gemeinsamer Diffusions- M gangs-Kontaktfeldern von Masse zu VK zwischen 3:1 masken benötigt wird. Die Vorrichtungen sind in der und 4:1, so daß für die Spannungs- und Masse-Sam- Weise auf dem LSI-Plättchen angeordnet, daß der zur metleitersysteme ein Widerstands- und Induktwitäts- M Verfügung stehende Platz optimal ausgenutzt wird Verhältnis von 3:1 zu 4:1 eingehalten wird. Das und zugleich angemessener Raum für dieiSchaltuiigs-Spannungs-Sammelleitersystem erstreckt sich über elementverdrahtung innerhalb des Plattchens und die zwei Ebenen. Die gesamte Leistungsverteiiung. ist Verdrahtung vcn Plättchen untereinander zur Vcrfütrotz der beiden Ebenen aufgrund der zueioander gung steht. Die spannungsabhängige Massepegelversenkrechten Leiterführung verhältnismäßig einfach. 30 lagerung ist eine Funktion der Plättchentemperatur. Der Halbleiterkörper des LSI-Plättchens wird nicht Daher lassen sich solche temperaturbedingten Veränzur Leistungszufuhr verwendet. derungen und Widerstandsänderungen in der Masse
Im Betrieb des Plättchens nehmen die Schaltumgs- zum Ausgleich bringen.
elemente Leistung auf, so daß die Temperatur des
Plättchens gesteigert wird. Mit_Zunahme der Pllätt- 35 Hierzu 8 Blatt Zeichnungen
chentemperatur nimmt die nminerversiark.cr-.Ln-
odenkennlinie ab, d. h. die Pegelwerte des Ausgangssignals verlagern sich im positiven Sinne. Wenn das Plättchen hohe Leistung aufnimmt, bedeutet das, daß die Speisequelle hohe Ströme zuführt. Die Stromzu- -»&ogr; fuhr erfolgt über Masse. Wenn die Masseanschlüsse zu dem Plättchen einen Widerstand aufweisen, führt der durch diesen Widerstand fließende Strom meiner negativen Spannungspegelverlagerung. Bei sorgfältiger Auslegung des Plättchens läßt sich erreichen, daß der (auf ohmschen Widerstand und Induktivität in den Leitern zurückzuführende) Spannungsabfall im Masse-Sammelleitersystem dem Spannungsabfall, im Spannungs-Sammelleitersystem Vn »folgt«. Außerdem kann die Spannungspegelverlagerung an Masse so konstruktiv so bemessen werden, daß sie der PlSttchentemperatur »folgt«.
Durch sorgfältige Auslegung des Plättchens und Abstimmung desselben auf die Baugruppe lassen sich somit temperaturbedingte Verschiebungen gegen Widerstandsveränderungen in der Masse abglichen. Dazu wird wie vorstehend beschrieben ein mit Masse verbundenes Leitermuster von verhältnismäßig hohem Widerstand verwendet.
Es wurde gefunden, daß ein LSI-Plättchen mit dem 6u hier beschriebenen Aufbau eine zusätzliche Spcisespannungs-Entkopplung aufgrund von Eigenlcapazitäten aufweist, die in der Hauptsache auf zwei Ursachen zurückzuführen sind. Die eine ist bedingt durch die PN-Übergänge von Kollektor zu Unterlage in den « Emitterverstärker auf dem Plättchen. Wenn das LSI-Plättchen Emitterverstärker aufweist, die nicht für bestimmte Logikkreise verwendet werden, werden die

Claims (9)

Patentansprüche:
1. Hochintegrierte Halbleiterschaltung mit einem Halbleiterkörper mit planarer Oberfläche, der eine Vielzahl von Transistoren mit sich bis zur Oberfläche erstreckenden Zonen bzw. Kontaktierungsbereichen und eine Vielzahl von Widerständen mit sich bis zur Oberfläche erstreckenden Kontaktierungsflächen aufweist, die nach einem vorbestimmten Muster in dem Halbleiterkörper in einer Vielzahl von Gruppen vorhanden sind, welche in gewissen Abständen voneinander in parallelen Reihen und dazu senkrechten, parallelen Spalten angeordnet sind, mit einer aus einer ersten und einer zweiten is Metallisierungsschicht bestehenden Verbindungsschaltung, die Bereichen auf der planaren Oberfläche zur Herstellung von Leitungsverbindungen überlagert ist, die sich zwischen den genannten Gruppe« and an den genannten Reihen und Spalten entlang erstrecken, und mit Eingangs- und Ausgangs-Kontaktfeldern, die am Umfangsrand des Halbleiterkörpers entlang angeordnet und mit bestimmten aus der genannten Vielzahl von Transistoren und Widerständen verbunden sind, wobei die einzelnen Gruppen so metcülisierbar sind, daß sie mehrere, verschiedene Logikschaltungen enthalten, und wobei Transistoren mit durch sehr kleine Maskenöffnungen eindiffundierten Emitterzonen und nach Fortsätzen in diesen Maskenöffnungen hergestellten Zmitterkontaktierungen vorgesehen sind und mindestens eipe derSveiden Metallisierungsschichten eine StraTiversorgungs-Sammelleitung enthält, dadurch gekenn-^ichnet,
daß in den hier als Makrogruppen bezeichneten Gruppen von Transistoren (Ty-T7/ und Widerständen (A1-R8) jeweils mehrere verschiedene, ein gemeinsames Diffusionsmuster aufweisende Logikschaltungen mittels der entsprechend gestalteten Metallisierungsschichten (81, 91) und in der zwisehen ihnen vorgesehenen Schient aus Isoliermaterial (82) vorgesehener Durchbrüche (86) ausbildjar sind,
daß die Basiszonen bestimmter Transistoren (/?,, T1) und die Endbereiche bestimmter Widerstände (R5 bzw. Rx) in den Makrogruppen zur Bildung von Transistor/Widerstandskombinationen direkt ineinander übergehen, daß bestimmte unter den Widerständen [R1-R3, A6, R-i) in jeder Makrogruppe mit ihrem einen Ende am Umfangsrand der Makro- so gruppe und mit ihrem anderen Ende in der Nähe eines in der Mitte der Makrogruppe vorgesehenen freien Raumes für die Anordnung von Leiterverbindungen innerhalb der Makrogruppe liegen, daß die Leitungsverbindungen zu dieser Makrogruppe über die Metallisierungsschichten (81,91) und die Durchbrüche (86) in der Schicht aus Isoliermaterial (82) in dem Bereich des freien Raumes in der Mitte der Makrogruppe hergestellt sind, während andere, größere, in Emitterfolgerschaltungen als Ausgangsstufen geschaltete Transistoren (101, Tg) in unmittelbarer Nähe der Eingangs- und Ausgangs-Kontaktfelder (102) am Umfangsrand des Halbleiterkörpers angeordnet sind, und
daß die zweite Metallisierungsschicht (91), weiche eine Masse-Sammelleiteranordnung (119, 121) enthält, wesentlich dicker ist als die erste, eine Spannungszufuhrungs-Sammelleiteranordnung (113,
114) enthaltende Metallisierungsschicht (81), derart, daß der durch den Widerstand und die Induktivität in der Masse-Sammelleiteranordnung (119,121) verursachte Spannungsabfall im wesentlichen dem Spannungsabfall auf der Spannungszufübrungs-Sammelleiteranordnung (113, 114) entsprechend dem Temperaturgang des Halbleiterkörpers nachfolgt.
2. Hochintegrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Masse-Sammelleiteranordnung und die Spannungszuführungs-Sammelleiteranordnung je eine Gruppe paralleler, mit gegenseitigen Abständen voneinander verlaufender Sammelleiter (119,121; 113, 114) enthalten, und daß diese beiden Gruppen sich auf beiden Seiten der sie trennenden Schicht aus Isoliermaterial (82) rechtwinklig zueinander erstrecken, welche Durchlässe (89,111,112,115,123,124) zur Herstellung von Leitungsverbindungen zur ersten und zur zweiten Metallisierungsschicht (81, 91) sowie zu den genannten Makrogruppen aufweist
3. Hochintegrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Widerstände (Ai-A8) und die Transistoren (71I-F7) zu einer sich durch die Makrognippe erstreckenden Mittellinie def^rt symmetrisch angeordnet sind, daß diese Makrognippe zur Vereinfachung der Herstellung der Schaltungsverbindungen zwischen den Makrogruppen um eine ihrer Achsen gedreht werden kann.
4. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine in die Makrogruppen eingebaute Entkopplungskapazität für die Stromversorgungs-Sammelleiteranordnung vorgesehen ist, die durch die isolierten Gebiete für die Widerstände (A1-Ss) begrenzende pn-Übergänge (99) gebildet wird.
5. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, vfddurch gekennzeichnet, daß zwei der Eingangs- bzw. Ausgangskontaktfelder (102) am Umfangsrand des Halbleiterkörpers (26) zur Aufnahme der Stromversorgungsanschlüsse (116,127) vorgesehen sind, von wo aus die Stromversorgung zu den Stromversorgungs-Sammelleiteranordnungen (113,114; 119,121) weiter verteilt wird.
6. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Vielzahl von Masse-Kontaktfeldern (126, 127) am Umfangsrand des Halbleiterkörpers (26) vorgesehen ist.
7. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Masse-Sammelleiteranordnung (119, 121) einen hohen Reihenwiderstand enthält.
8. Hochintegierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Entkopplungskapazität zusätzlich aus den Übergängen zwischen dem Kollektor und dem Halbleiterkörper (26) bei zumindest bestimmten unter den größeren Transistoren (101, T9) in der Nachbarschaft der Ausgangs-Kontaktfelder (102) gebildet sind, deren Kollektoranschluß auf Massepotential gelegt ist.
9. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Makrogruppen in einer Gesamtordnung auf dem Halbleiterkörper (26) angelegt sind, die aus einer 5 x 5-Anordnung von Makrogruppen auf diesem Halbleiterkörper besteht.
DE2334405A 1972-07-10 1973-07-06 Hochintegrierte Halbleiterschaltung Expired DE2334405C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00270449A US3808475A (en) 1972-07-10 1972-07-10 Lsi chip construction and method

Publications (3)

Publication Number Publication Date
DE2334405A1 DE2334405A1 (de) 1974-01-31
DE2334405B2 DE2334405B2 (de) 1980-08-14
DE2334405C3 true DE2334405C3 (de) 1987-01-22

Family

ID=23031365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2334405A Expired DE2334405C3 (de) 1972-07-10 1973-07-06 Hochintegrierte Halbleiterschaltung

Country Status (17)

Country Link
US (1) US3808475A (de)
JP (1) JPS5531624B2 (de)
AT (1) AT371628B (de)
AU (1) AU467309B2 (de)
BE (1) BE801909A (de)
BR (1) BR7305011D0 (de)
CA (1) CA990414A (de)
CH (2) CH600568A5 (de)
DE (1) DE2334405C3 (de)
DK (1) DK139208B (de)
ES (1) ES417198A1 (de)
FR (1) FR2192383B1 (de)
GB (3) GB1443363A (de)
IT (1) IT991086B (de)
NL (1) NL7309342A (de)
NO (2) NO141623C (de)
SE (1) SE409628B (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916434A (en) * 1972-11-30 1975-10-28 Power Hybrids Inc Hermetically sealed encapsulation of semiconductor devices
CA1024661A (en) * 1974-06-26 1978-01-17 International Business Machines Corporation Wireable planar integrated circuit chip structure
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure
GB1584004A (en) * 1976-06-07 1981-02-04 Amdahl Corp Data processing system
JPS5519005Y2 (de) * 1976-11-24 1980-05-06
US4969029A (en) * 1977-11-01 1990-11-06 Fujitsu Limited Cellular integrated circuit and hierarchial method
CA1102009A (en) * 1977-09-06 1981-05-26 Algirdas J. Gruodis Integrated circuit layout utilizing separated active circuit and wiring regions
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
JPS5493376A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Semiconductor integrated circuit device
US4259935A (en) * 1978-04-05 1981-04-07 Toyota Jidosha Kogyo Kabushiki Kaisha Fuel injection type throttle valve
FR2426334A1 (fr) * 1978-05-19 1979-12-14 Fujitsu Ltd Dispositif de connexion de semi-conducteurs et son procede de fabrication
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
GB2035688A (en) * 1978-11-13 1980-06-18 Hughes Aircraft Co A multi-function large scale integrated circuit
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
EP0020116B1 (de) * 1979-05-24 1984-03-14 Fujitsu Limited Halbleitervorrichtung vom "MASTERSLICE"-Typ und Herstellungsverfahren
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS57153464A (en) * 1981-03-18 1982-09-22 Toshiba Corp Injection type semiconductor integrated logic circuit
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
US4475119A (en) * 1981-04-14 1984-10-02 Fairchild Camera & Instrument Corporation Integrated circuit power transmission array
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS5884445A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 大規模集積回路
DE3380548D1 (en) * 1982-03-03 1989-10-12 Fujitsu Ltd A semiconductor memory device
DE3382726D1 (de) * 1982-06-30 1994-01-27 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung.
US4511914A (en) * 1982-07-01 1985-04-16 Motorola, Inc. Power bus routing for providing noise isolation in gate arrays
US4549262A (en) * 1983-06-20 1985-10-22 Western Digital Corporation Chip topography for a MOS disk memory controller circuit
EP0130262B1 (de) * 1983-06-30 1987-11-19 International Business Machines Corporation Logische Schaltungen, die eine Bildung von sehr dichten logischen Netzwerken gestatten
US4593205A (en) * 1983-07-01 1986-06-03 Motorola, Inc. Macrocell array having an on-chip clock generator
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4575744A (en) * 1983-09-16 1986-03-11 International Business Machines Corporation Interconnection of elements on integrated circuit substrate
US4737836A (en) * 1983-12-30 1988-04-12 International Business Machines Corporation VLSI integrated circuit having parallel bonding areas
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
EP0179802A4 (de) * 1984-03-22 1987-06-01 Mostek Corp Integrierte schaltungen mit anschlusskontakten in einer standardordnung.
JPS61501533A (ja) * 1984-03-22 1986-07-24 モステック・コ−ポレイション 集積回路の付加部品
JPS6112042A (ja) * 1984-06-27 1986-01-20 Toshiba Corp マスタ−スライス型半導体装置
GB2168840A (en) * 1984-08-22 1986-06-25 Plessey Co Plc Customerisation of integrated logic devices
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
US4789889A (en) * 1985-11-20 1988-12-06 Ge Solid State Patents, Inc. Integrated circuit device having slanted peripheral circuits
US5121298A (en) * 1988-08-16 1992-06-09 Delco Electronics Corporation Controlled adhesion conductor
US4959751A (en) * 1988-08-16 1990-09-25 Delco Electronics Corporation Ceramic hybrid integrated circuit having surface mount device solder stress reduction
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
EP0382948B1 (de) * 1989-02-14 2003-10-08 Koninklijke Philips Electronics N.V. Versorgungssteckerstift-Anordnung für eine integrierte Schaltung
NL8901822A (nl) * 1989-07-14 1991-02-01 Philips Nv Geintegreerde schakeling met stroomdetectie.
GB9007492D0 (en) * 1990-04-03 1990-05-30 Pilkington Micro Electronics Semiconductor integrated circuit
JPH04132252A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5446410A (en) * 1992-04-20 1995-08-29 Matsushita Electric Industrial Co.,Ltd. Semiconductor integrated circuit
JPH0824177B2 (ja) * 1992-11-13 1996-03-06 セイコーエプソン株式会社 半導体装置
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
US5440153A (en) * 1994-04-01 1995-08-08 United Technologies Corporation Array architecture with enhanced routing for linear asics
US5757041A (en) * 1996-09-11 1998-05-26 Northrop Grumman Corporation Adaptable MMIC array
US6137181A (en) * 1999-09-24 2000-10-24 Nguyen; Dzung Method for locating active support circuitry on an integrated circuit fabrication die

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121810C (de) * 1955-11-04
US3312871A (en) * 1964-12-23 1967-04-04 Ibm Interconnection arrangement for integrated circuits
US3639814A (en) * 1967-05-24 1972-02-01 Telefunken Patent Integrated semiconductor circuit having increased barrier layer capacitance
US3643232A (en) * 1967-06-05 1972-02-15 Texas Instruments Inc Large-scale integration of electronic systems in microminiature form
US3365707A (en) * 1967-06-23 1968-01-23 Rca Corp Lsi array and standard cells
US3584269A (en) * 1968-10-11 1971-06-08 Ibm Diffused equal impedance interconnections for integrated circuits
JPS492796B1 (de) * 1969-02-28 1974-01-22
JPS492798B1 (de) * 1969-04-16 1974-01-22
US3656028A (en) * 1969-05-12 1972-04-11 Ibm Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon
GB1277172A (en) * 1969-07-04 1972-06-07 Hitachi Ltd Method of making a large integrated circuit
DE2109803C3 (de) * 1970-03-12 1981-09-10 Honeywell Information Systems Italia S.p.A., Caluso, Torino Integrierter Elementarstromkreis mit Feldeffekt-Transistoren
US3621562A (en) * 1970-04-29 1971-11-23 Sylvania Electric Prod Method of manufacturing integrated circuit arrays
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout

Also Published As

Publication number Publication date
BR7305011D0 (pt) 1974-08-22
CA990414A (en) 1976-06-01
CH599679A5 (de) 1978-05-31
DE2334405A1 (de) 1974-01-31
JPS4939388A (de) 1974-04-12
AU467309B2 (en) 1975-11-27
AT371628B (de) 1983-07-11
NO783892L (no) 1974-01-11
DK139208B (da) 1979-01-08
FR2192383A1 (de) 1974-02-08
AU5794673A (en) 1975-02-06
BE801909A (fr) 1973-11-05
NO141623B (no) 1980-01-02
JPS5531624B2 (de) 1980-08-19
ES417198A1 (es) 1976-06-16
NO141623C (no) 1980-04-16
CH600568A5 (de) 1978-06-15
GB1443365A (en) 1976-07-21
GB1443361A (en) 1976-07-21
FR2192383B1 (de) 1978-09-08
DE2334405B2 (de) 1980-08-14
IT991086B (it) 1975-07-30
GB1443363A (en) 1976-07-21
ATA594873A (de) 1982-11-15
US3808475A (en) 1974-04-30
SE409628B (sv) 1979-08-27
DK139208C (de) 1979-07-16
NL7309342A (de) 1974-01-14

Similar Documents

Publication Publication Date Title
DE2334405C3 (de) Hochintegrierte Halbleiterschaltung
DE3873839T2 (de) Mos-leistungstransistoranordnung.
DE2905022C2 (de)
DE2542518C3 (de)
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE2235801B2 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE3423211C2 (de) Halbleiterbauteil
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2826847A1 (de) Halbleiterschaltungsanordnung mit grossbereichintegration
DE2212168A1 (de) Monolithisch integrierte halbleiterstruktur
DE1639322A1 (de) Anordnung zur Spannungsversorgung integrierter Schaltungen
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2523221C2 (de)
DE2408527A1 (de) Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE3685684T2 (de) Kleine kontaktlose ram-zelle.
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE2253614B2 (de)
DE3917303C2 (de)
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE69619541T2 (de) Schutzstruktur mit versetzten kontakten zum schutz vor elektrostatischer entladung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: BUELOW, FRED KARL, LOS ALTOS, CALIF., US ZASIO, JOHN JOSEPH, SUNNYVALE, CALIF., US

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee