DE4445345A1 - Verfahren zur Herstellung eines Bipolartransistors - Google Patents
Verfahren zur Herstellung eines BipolartransistorsInfo
- Publication number
- DE4445345A1 DE4445345A1 DE4445345A DE4445345A DE4445345A1 DE 4445345 A1 DE4445345 A1 DE 4445345A1 DE 4445345 A DE4445345 A DE 4445345A DE 4445345 A DE4445345 A DE 4445345A DE 4445345 A1 DE4445345 A1 DE 4445345A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- polysilicon
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 269
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 229920005591 polysilicon Polymers 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 41
- 150000004767 nitrides Chemical class 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft die Herstellung einer Halbleiterschaltung, und
insbesondere ein Verfahren zur Herstellung eines Bipolartransistors, unter
Verwendung einer erhöhten Grabenisolierung, so daß seine Integrationsfähigkeit
und sein Leistungsvermögen erhöht wird.
Zur Verbesserung der Betriebskennlinien einer Halbleiterschaltung
wurden verschiedene Bipolartransistoren mit Hetero-Übergang entwickelt. Ein
typischer Bipolartransistor hat eine SiGe-Basis, anstelle einer Silizium-Basis, und
verwendet die Merkmale des sich einengenden Energiebandabstands und der
Abstufung, abhängig vom Ge-Gehalt der SiGe-Basis.
Ähnlich wie ein herkömmlicher Transistor mit Homo-Übergang,
verwendet ein derartiger Bipolartransistor mit Hetero-Übergang ein Polysilizium als
Bauteilwerkstoff zur Bildung einer störstellenleitenden Basis und einer
Emitterelektrode zusätzlich zu einer Störstellendiffusionsquelle der
Emitterelektrode und einen SiGe-Werkstoff als Bauteilwerkstoff zur Bildung einer
eigen leitenden Basis, wodurch die Effektivität der Emitterinjektion erhöht wird. Da
die eigen leitende Basis von einer ultradünnen Schicht gebildet wird, die mit hoher
Störstellenkonzentration dotiert ist, kann in dem Bipolartransistor die
Stromverstärkung und die Schaltgeschwindigkeit verbessert werden.
Da die Integration einer Halbleiterschaltung immer mehr erhöht, d. h. da
eine Halbleiterschaltung in der Größe vermindert werden soll, wurde ein selektives
epitaktisches Aufwachsverfahren entwickelt, um eine epitaktische dünne Schicht
bzw. Film zu bilden. Es wurde auch erforscht, daß ein metallischer Silicidfilm,
beispielsweise ein TiSi₂-Film anstelle eines Polysiliziumfilms als dünner Film für
die Basiselektrode verwendet wird.
Fig. 1 zeigt den Aufbau eines bekannten npn-Bipolartransistors mit
Heteroübergang, bei dem eine eigenleitende SiGe-Basis durch Selbstjustierung
und selektives epitaktisches Aufwachsen hergestellt wird.
Die Herstellung des Bipolartransistors wird nun anhand von Fig. 1 kurz
beschrieben.
Nach der aufeinanderfolgenden Ausbildung eines n⁺-Subkollektors 2
und eines n--Kollektors 3 auf einem Siliziumsubstrat i wird eine Grabenisolierung
durch Ausbildung eines Grabens und Füllen eines Isoliermaterials in den Graben
vorgenommen, wodurch eine Trenn-Isolierschicht 4 gebildet wird.
Danach wird nacheinander eine Isolierschicht 5 in Form eines Musters
eine p⁺-Polysiliziumschicht 6, eine Isolierschicht 7 und eine Seitennitridschicht 8
darauf ausgebildet, wodurch ein n-Kollektorbereich 9 bestimmt wird. Danach
werden Fremdatome selektiv in den n-Kollektorbereich 9 implantiert. Die p⁺-
Polysiliziumschicht 6 dient als Dünnfilm-Basiselektrode.
Danach wird auf einem definierten aktiven Bereich durch Gasquellen-
Molekularstrahlepitaxie (MBE) eine eigenleitende SiGe-Basis 10 gebildet und eine
Polysiliziumschicht 11 wird durch selektives epitaktisches Aufwachsen gebildet.
Die Polysiliziumschicht 11 dient zur elektrischen Verbindung der p⁺-
Polysiliziumschicht 6 mit der SiGe-Basis 10. Damit ist der Bereich, in dem eine
parasitäre Kapazität zwischen dem Kollektor und der Basis auftritt, lediglich durch
die Polysiliziumschicht 11 begrenzt.
Schließlich wird nach Bildung einer Seitenwand-Isolierschicht 12 an der
eigenleitenden SiGe-Basis ein Emitter 13 durch Selbstjustierung ausgebildet und
die Elektroden 15 werden durch Metallisierung gebildet. Dies ergibt den in Fig. 1
dargestellten Bipolartransistor mit Hetero-Übergang.
Wie oben beschrieben wurde, wird die eigenleitende Basis 10 aus
einem SiGe-Werkstoff gebildet, wodurch die Effektivität der Emitterinjektion erhöht
wird. Zusätzlich dazu sind der Kollektor und die Basis sowie der Emitter und die
Basis jeweils selbstjustierend ausgebildet.
Da der Bereich, in dem eine parasitäre Kapazität auftreten kann, auf
einen Musterbereich beschränkt ist, der durch die Seitennitridschicht 8 und die
Seitenwand-Isolierschicht 12 gebildet wird, kann der parasitäre Widerstand der
Basis durch Einstellung der Dicke des Musterbereichs reduziert werden.
Da jedoch der Bereich mit der parasitären Kapazität zwischen den
Kollektor und der Basis durch ein Muster der Polysiliziumschicht 11 unter
Verwendung eines lateralen Trockenätzens bestimmt wird, wird die Stabilität des
Bestimmungsverfahrens hinsichtlich der Einheitlichkeit und der Wiederholbarkeit
vermindert, so daß ein solcher Bipolartransistor in seinem Leistungsvermögen
vermindert ist.
Da beim bekannten Verfahren ein selektives epitaktisches Aufwachsen
das extrem langsam ausgeführt wird, zweimal verwendet wird, um die Basis 10 und
die Polysiliziumschicht 11 zu bilden, und die Bauelementwerkstoffe der Basis und
der Polysiliziumschicht voneinander verschieden sind, ist die Herstellungsfolge
kompliziert und der Herstellungsertrag beträchtlich vermindert.
Wenn zusätzlich Polysilizium auf der ultradünnen Basis 10 aufwächst
und zwar selbst dann, wenn dies nur zu einem sehr geringen Maße erfolgt, so hat
dies auf den Bipolartransistor eine gravierend schlechte Auswirkung, so daß dieser
fehlerhaft arbeitet.
Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung
eines Bipolartransistors zu schaffen, bei dem die Integration und sein
Leistungsvermögen unter Verwendung einer erhöhten Grabenisolierung verbessert
werden kann.
Gemäß einem Aspekt der Erfindung weist das Verfahren zur Herstellung
eines Bipolartransistors die folgenden Verfahrensschritte auf:
aufeinanderfolgendes Abätzen von, einem Graben entsprechenden Bereichen, unter Verwendung einer Grabenbildungsmaske, bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors, um den Graben zu bilden; Füllen einer Trenn- Isolierschicht in den Graben; Isolieren der Trenn-Isolierschicht bis zur Oberfläche einer Siliziumoxidschicht; danach Ausbilden einer zweiten Isolierschicht auf der Trenn-Isolierschicht und der Siliziumoxidschicht; Entfernen einer ersten Polysiliziumschicht und einer ersten Isolierschicht, die auf einem inaktiven Bereich, außerhalb eines aktiven, durch den Graben definierten Bereich ausgebildet sind; thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht zur Bildung einer thermischen Oxidschicht; Entfernen der zweiten Isolierschicht und danach Ausbilden einer zweiten Polysiliziumschicht, einer dritten Isolierschicht und einer Nitridschicht; Wegätzen der auf einem Bereich der ersten Isolierschicht ausgebildeten Schichten zur Bildung eines Fensters in den aktiven Bereich; Ausbilden einer ersten Seitenwand an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht; Ausbilden einer eigenleitenden Basis an einem Bereich, an dem die erste Isolierschicht entfernt ist, um die eigen leitende Basis mit einer störstellenleitenden Basis selbstjustierend elektrisch zu verbinden; Ausbilden einer zweiten Seitenwand an beiden Seiten der ersten Seitenwand; und Ausbilden einer Emitterschicht auf der eigenleitenden Basis.
aufeinanderfolgendes Abätzen von, einem Graben entsprechenden Bereichen, unter Verwendung einer Grabenbildungsmaske, bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors, um den Graben zu bilden; Füllen einer Trenn- Isolierschicht in den Graben; Isolieren der Trenn-Isolierschicht bis zur Oberfläche einer Siliziumoxidschicht; danach Ausbilden einer zweiten Isolierschicht auf der Trenn-Isolierschicht und der Siliziumoxidschicht; Entfernen einer ersten Polysiliziumschicht und einer ersten Isolierschicht, die auf einem inaktiven Bereich, außerhalb eines aktiven, durch den Graben definierten Bereich ausgebildet sind; thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht zur Bildung einer thermischen Oxidschicht; Entfernen der zweiten Isolierschicht und danach Ausbilden einer zweiten Polysiliziumschicht, einer dritten Isolierschicht und einer Nitridschicht; Wegätzen der auf einem Bereich der ersten Isolierschicht ausgebildeten Schichten zur Bildung eines Fensters in den aktiven Bereich; Ausbilden einer ersten Seitenwand an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht; Ausbilden einer eigenleitenden Basis an einem Bereich, an dem die erste Isolierschicht entfernt ist, um die eigen leitende Basis mit einer störstellenleitenden Basis selbstjustierend elektrisch zu verbinden; Ausbilden einer zweiten Seitenwand an beiden Seiten der ersten Seitenwand; und Ausbilden einer Emitterschicht auf der eigenleitenden Basis.
Bei diesem Verfahren hat die Isolierschicht eine Dicke von 300 bis 500
Å, die erste Polysiliziumschicht eine Dicke von etwa 2000 Å, wobei die Dicke der
zweiten Polysiliziumschicht und der Nitridschicht jeweils bestimmt wird in
Abhängigkeit von einem Polierauswahlverhältnis der Grabentiefe zur Trenn-
Isolierschicht.
Bei diesem Verfahren wird die Trenn-Isolierschicht gebildet aus SI₃N₄,
SIO2, Silikatglas, das Bor und Phosphor enthält.
Bei diesem Verfahren wird die Emitterschicht gebildet von einer aus
einschichtigen Siliziumschicht, die mit einer Störstellenkonzentration von 1 × 10²⁰
cm-3 oder mehr dotiert ist.
Bei diesem Verfahren wird die Emitterschicht von einer
Mehrschichtstruktur gebildet, die besteht aus einer unteren Schicht, die von einem
Einkristallsilizium von 10¹⁸ cm-3 oder weniger gebildet wird, und einer auf der
unteren Schicht ausgebildeten oberen Schicht aus Polysilizium, die mit einer
Störstellenkonzentration von 1 × 10²⁰ cm-3 und mehr dotiert ist.
Gemäß einem weiteren Aspekt der Erfindung weist das Verfahren zur
Herstellung eines Bipolartransistors die folgenden Verfahrensschritte auf: Injizieren
von Fremdatomen in ein Siliziumsubstrat zum Ausbilden eines leitenden
vergrabenen Kollektors; Ausbilden einer Kollektorschicht über dem
Siliziumsubstrat; danach Ausbilden einer ersten Isolierschicht, einer ersten
Polysiliziumschicht, einer Siliziumoxidschicht, einer ersten Nitridschicht und einer
zweiten Polysiliziumschicht auf der Kollektorschicht; Bestimmen von aktiven und
inaktiven Bereichen, unter Verwendung einer gemusterten Fotolackschicht, die auf
der zweiten Polysiliziumschicht ausgebildet ist; Entfernen der auf der ersten
Polysiliziumschicht des inaktiven Bereichs ausgebildeten Schichten; Ausbilden
einer Seitenwand-Nitridschicht an beiden Seiten der auf dem aktiven Bereich
ausgebildeten Schichten; Aufbringen einer zweiten Isolierschicht; Entfernen der
Seitenwand-Nitridschicht und Durchführung eines Ätzvorgangs zur Ausbildung
eines Grabens; Füllen einer Trenn-Isolierschicht in dem Graben; Polieren der
Trenn-Isolierschicht bis zur Oberfläche der Siliziumoxidschicht; danach Ausbilden
einer zweiten Isolierschicht auf der Trenn-Isolierschicht und der
Siliziumoxidschicht; Entfernen der ersten Polysiliziumschicht und der erste
Isolierschicht, die auf einem inaktiven Bereich außerhalb eines aktiven, durch den
Graben definierten Bereichs ausgebildet sind; thermische Oxidation der auf dem
inaktiven Bereich ausgebildeten Kollektorschicht zur Ausbildung einer thermischen
Oxidschicht; Entfernen der zweiten Isolierschicht und danach Ausbilden einer
dritten Polysiliziumschicht, einer dritten Isolierschicht und einer zweiten
Nitridschicht; Abätzen der auf einem Bereich der ersten Isolierschicht
ausgebildeten Schichten zur Bildung eines Fensters in den aktiven Bereich;
Ausbildung einer ersten Seitenwand an beiden Seiten des Fensters und Entfernen
der ersten Isolierschicht; Ausbilden einer eigen leitenden Basis an einem Bereich
an dem die erste Isolierschicht entfernt ist, um die eigenleitende Basis mit einer
störstellenleitenden Basis selbstjustierend elektrisch zu verbinden; Ausbilden einer
zweiten Seitenwand an beiden Seiten der ersten Seitenwand; und Ausbilden einer
Emitterschicht auf der eigenleitenden Basis.
Bei diesem Verfahren wird die Isolierschicht gebildet von SI₃N₄, einem
Polyimid oder einem Silikatglas, das Bor und Phosphor enthält.
Bei diesem Verfahren wird die Emitterschicht gebildet aus einer
einschichtigen Polysiliziumschicht, die mit einer hohen Störstellenkonzentration
von 1 × 10²⁰ cm-3 oder mehr dotiert ist.
Bei diesem Verfahren wird die Emitterschicht gebildet von einer
Mehrschichtstruktur, die gebildet wird von einer unteren Schicht, die aus einem
Einkristallsilizium mit 10¹⁸ cm-3 oder weniger gebildet wird, und einer auf der
unteren Schicht ausgebildeten oberen Schicht, die von einem Polysilizium gebildet
wird, das mit einer hohen Störstellenkonzentration von 1 × 10²⁰ cm-3- oder mehr
dotiert ist.
Die Erfindung wird anhand der Zeichnungen näher beschrieben. Es
zeigen:
Fig. 1 eine Querschnittsansicht zur Erläuterung des Aufbaus eines
Bipolartransistors mit Hetero-Übergang, der nach einem bekannten Verfahren
hergestellt wird;
Fig. 2 eine Querschnittsansicht zur Darstellung des Aufbaus eines
Bipolartransistors, der nach einem erfindungsgemäßen Verfahren hergestellt wird;
Fig. 3A bis 3N Querschnittsansichten zur Veranschaulichung der
einzelnen Verfahrenschritte zur Herstellung des Bipolartransistors nach Fig. 2,
gemäß einer Ausführungsform der Erfindung; und
Fig. 4A bis 4H Querschnittsansichten zur Veranschaulichung der
Verfahrenschritte zur Herstellung des Bipolartransistors nach Fig. 2., gemäß einer
weiteren Ausführungsform der Erfindung.
Fig. 2 zeigt den Aufbau des Bipolartransistors, der entsprechend dem
erfindungsgemäßen Herstellungsverfahren hergestellt wird.
Der Bipolartransistor nach Fig. 2 weist ein Siliziumsubstrat 21 mit einem
darin vergrabenen Kollektor 22, einen Kollektor 23, der durch Gräben definiert ist,
die mit einer Isolierschicht gefüllt sind, eine auf dem Kollektor 23 ausgebildete
eigenleitende Basis 30, eine störstellenleitende Basis 26, die, mit einer
Thermooxidschicht 25 dazwischen, von dem Siliziumsubstrat 21 elektrisch isoliert
ist, eine leitende Polysiliziumschicht 31, die in Selbstjustierung ausgebildet ist, um
die eigenleitende Basis mit der störstellenleitenden Basis elektrisch zu verbinden,
und einen Emitter auf, der auf einem Bereich der eigenleitenden Basis ausgebildet
ist und von einem mit Fremdatomen dotierten Polysilizium gebildet wird.
Bei dem Verfahren zur Herstellung des Bipolartransistors nach Fig. 2
kann die Integration des Bipolartransistors beträchtlich erhöht werden, da die
laterale Fläche des Grabens im Verhältnis zur Tiefe des Grabens erhöht wird.
Darüber hinaus kann auch die Zahl der Gräben vermindert werden, da
der gesamte Kollektorbereich außerhalb des aktiven Bereichs einer thermischen
Oxidation unterzogen wird.
Da bei den erfindungsgemäßen Verfahren weder eine Trenn-
Isolierschicht 4, die durch ein bekannten Grabenisolationsverfahren (wie in Fig. 1
dargestellt) hergestellt wird, noch eine Isolierschicht 5 zur Bestimmung eines
aktiven Bereichs erforderlich sind, kann der Bipolartransistor in seiner Größe
vermindert und die zwischen dem Unterkollektor und dem Substrat auftretende
parasitäre Kapazität vermindert werden.
Zusätzlich kann die Dicke einer Isolierschicht zur Bestimmung der
eigenleitenden und störstellenleitenden Basen 30, 26 beliebig gesteuert werden
ähnlich wie bei einem flachen Graben, wodurch die parasitäre Kapazität der
Metallverbindung vermindert werden kann.
Emitter, Basis und Kollektor sind alle selbstjustierend ausgebildet,
wodurch die Folge der Verfahrensschritte zur Herstellung des Bipolartransistors
vereinfacht werden kann.
Bezugnehmend auf Fig. 3a ist ein Siliziumsubstrat 21 mit n--
Störstellenionen implantiert. Danach wird ein Aufheizungs- bzw. Glühverfahren zur
Bildung eines leitenden vergrabenen Kollektors 22 im Siliziumsubstrat 21
durchgeführt. Danach wird eine Kollektorschicht 23 über dem Siliziumsubstrat 21
ausgebildet.
Wie aus Fig. 3b zu ersehen ist, werden auf der Kollektorschicht 23
nacheinander verschiedene Schichten ausgebildet, nämlich eine Isolierschicht 4′
eine erste Polysiliziumschicht 5′ eine Siliziumoxidschicht 6′, eine Nitridschicht 7′
und eine zweite Polysiliziumschicht 8′. Die Isolierschicht 4′ hat eine Dicke von 300
bis 500 Å; und die erste Polysiliziumschicht 5′ hat eine Dicke von 2000 Å.
Insbesondere wird die Dicke der zweiten Polysiliziumschicht 8′ und der
Nitridschicht 7′ bestimmt in Abhängigkeit von einem Polierauswahlverhältnis
(polishing selection rate) einer Grabentiefe zu einer Trenn-Isolierschicht, die nach
dem folgenden Verfahren ausgebildet wird.
Wie aus Fig. 3c zu ersehen ist, wird ein Ätzverfahren unter Verwendung
einer Grabenbildungsmaske zur Ausbildung eines Grabens durchgeführt. Genauer
gesagt werden, nach Bestimmung eines aktiven Bereichs unter Verwendung der
Grabenbildungsmaske, die dem Graben entsprechenden Bereiche nacheinander
bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors 22 weggeätzt. Es ist
zu sehen, daß die Tiefe des in Fig. 3c dargestellten Grabens von der des in Fig. 1
dargestellten Grabens unterschiedlich ist. Der Graben nach Fig. 3c ist bis zu einer
bestimmten Tiefe der vergrabenen Schicht 22 ausgebildet, während der Graben
nach Fig. 1 bis zu einer bestimmten Tiefe des Siliziumsubstrats 1 ausgebildet ist.
Eine Trenn-Isolierschicht 24′ wird in den Graben gefüllt und auf der
zweiten Polysiliziumschicht 8′ ausgebildet. Die Trenn-Isolierschicht 24′ wird
gebildet aus Si₃N₄, SiO₂ oder einem Silikatglas, das Bor und Phosphor (BPSG)
enthält.
Wie aus Fig. 3d zu ersehen ist, wird ein chemisch-mechanisches
Polieren bezüglich der Trenn-Isolierschicht 24′ durchgeführt, bis die Oberfläche
der zweiten Polysiliziumschicht 8′ freigelegt ist. Dann wird die zweite
Polysiliziumschicht 8′ als Polierstoppmittel verwendet.
Danach wird, wie in Fig. 3e dargestellt ist, nach Entfernen der
freigelegten zweiten Polysiliziumschicht 8′ unter Verwendung eines Trockenätz-
oder Naßätzverfahrens, eine Planarisierung der Trenn-Isolierschicht 24′ durch das
chemisch-mechanische Polieren durchgeführt, wobei die Nitridschicht 7′ als
Polierstoppmittel verwendet wird. Die Nitridschicht 7′ wird auch entfernt, wie aus
Fig. 3e zu ersehen ist.
Wie aus Fig. 3f zu ersehen ist, wird auf die Siliziumoxidschicht 6′ und
die Trenn-Isolierschicht 24′ eine doppelschichtige Isolierschicht 9′, 10′ aufgebracht.
Die doppelschichtige Isolierschicht 9′, 10′ dient zum Schutz des aktiven Bereichs
gegen Beschädigung durch die nachfolgende thermisch Oxidation.
Nach Ausbildung einer gemusterten Fotolackschicht lediglich auf dem,
durch die Gräben definierten aktiven Bereich werden die doppelschichtige
Isolierschicht 9′, 10′, die erste Polysiliziumschicht 5′ und die Isolierschicht 4′, die
auf einem inaktiven Bereich ausgebildet sind, nacheinander entfernt, wie es in den
Fig. 3g und 3h dargestellt ist.
Wie in Fig. 3i dargestellt, wird als nächstes eine thermische Oxidschicht
25 einer thermischen Oxidation unterzogen. Während der thermischen Oxidation
wird die thermische Oxidschicht 25 durch Oxidation der Kollektorschicht 23
gebildet. Die innerhalb des durch die Trenn-Isolierschicht 24 definierten aktiven
Bereichs liegende Kollektorschicht 23 oxidiert wegen der doppelschichtige
Isolierschicht 9′, 10′ und der Trenn-Isolierschicht 24′ nicht.
Nach Entfernen der lediglich auf dem aktiven Bereich ausgebildeten
doppelschichtige Isolierschicht 9′, 10′, wie es in Fig. 3j dargestellt ist, werden
nacheinander eine dritte, mit Fremdatomen dotierte Polysiliziumschicht 11′, eine
Isolierschicht 12′ und eine Nitridschicht 13′ aufgebracht.
In Fig. 3k ist dargestellt, wie eine Musterbildung durchgeführt wird, um
einen Teil des aktiven Bereichs zu definieren. Danach wird ein Ätzvorgang
durchgeführt, um mehrere auf der Isolierschicht 4′ innerhalb des Teils des aktiven
Bereichs ausgebildeten Schichten zu entfernen. Danach wird eine erste
Seitenwand 28 aus einer Nitridschicht auf beiden Seiten des entfernten Teils
ausgebildet, um eine störstellenleitende Basis 26 zu bilden, und die Isolierschicht
4′ wird entfernt, um eine eigen leitende Basis 30 zu bilden, wie es in Fig. 3l
dargestellt ist. Gleichzeitig wird in Selbstjustierung eine
Verbindungspolysiliziumschicht 31 ausgebildet, um die störstellenleitende Basis 26
mit der eigenleitenden Basis 30 zu verbinden.
Wie aus Fig. 3l zu ersehen ist, wird die eigenleitende Basis 30 in einem
Bereich gebildet, wo die Nitridschicht 4′ entfernt wurde. Danach wird eine zweite
Seitenwand 32 auf der ersten Seitenwand 28 ausgebildet, um einen Emitterbereich
zu definieren.
Außerdem wird eine leitende Polysiliziumschicht aus einer einzigen
Schicht auf der eigenleitenden Basis 30 aufgebracht, um den Emitter 33 zu bilden
wie es aus Fig. 3m zu ersehen ist. Die leitende Polysiliziumschicht ist mit einer
hohen Störstellenkonzentration von beispielsweise 1 × 10²⁰ cm-3 oder mehr dotiert.
Andererseits wird der Emitter von einer Mehrschichtstruktur gebildet, die
eine untere Schicht aus einem Einkristallsilizium mit 10¹⁸ cm-3 oder weniger und
eine auf der unteren Schicht ausgebildeten obere Schicht aus einem mit einer
hohen Störstellenkonzentration von 1 × 10²⁰ cm-3 und mehr dotierten Polysilizium
aufweist, und zwar anstelle der einschichtigen leitenden Polysiliziumschicht.
Schließlich werden, wie aus Fig. 3n zu ersehen ist, Elektroden 35 über
entsprechende Kontaktöffnungen ausgebildet.
Im folgenden wird das Herstellungsverfahren des Bipolartransistors
nach Fig. 2 entsprechend einer weiteren Ausführungsform der Erfindung anhand
der Fig. 4a bis 4h beschrieben. Dabei werden die Bauelemente, die ähnliche
Funktionen wie die Bauelemente des Bipolartransistors haben, der gemäß der in
den Fig. 3a bis 3n dargestellten ersten Ausführungsform hergestellt wurde, mit den
gleichen Bezugszeichen versehen und deren Beschreibung wird der
Übersichtlichkeit halber weggelassen.
Beim Herstellungsverfahren gemäß der ersten Ausführungsform wird
der aktive Bereich durch ein Grabenätzverfahren unter Verwendung einer
Grabenbildungsmaske definiert. Bei dem Herstellungsverfahren nach der zweiten
Ausführungsform wird, im Unterschied zur ersten Ausführungsform, ein aktiver
Bereich durch einen relativ flachen Graben definiert, der durch eine Seitenwand-
Nitridschicht gebildet wird.
Wie aus Fig. 4a, ähnlich wie Fig. 3a, zu ersehen ist, werden in einem
Siliziumsubstrat 21 n--Störstellenionen implantiert und danach wird ein
Aufheizungs- bzw. Glühverfahren durchgeführt, um in dem Siliziumsubstrat 21 eine
leitende vergrabene Schicht 22 auszubilden. Danach wird über dem
Siliziumsubstrat 21 eine Kollektorschicht 23 ausgebildet.
Wie aus Fig. 4b zu ersehen ist, werden auf der Kollektorschicht 23
nacheinander verschiedene Schichten ausgebildet, nämlich eine Isolierschicht 4′,
eine erste Polysiliziumschicht 5′, eine Siliziumoxidschicht 6′, eine Nitridschicht 7′
und eine zweite Polysiliziumschicht 8′. Dabei hat die Isolierschicht 4′ eine Dicke
von 300 bis 500 Å und die erste Polysiliziumschicht 5′ eine Dicke von etwa 2000 Å.
Insbesondere wird die Dicke der zweiten Polysiliziumschicht 8′ und der
Nitridschicht 7′ jeweils in Abhängigkeit von einem Polierauswahlverhältnis der
Grabentiefe zu einer Trenn-Isolierschicht bestimmt, die nach dem im folgenden
beschriebenen Verfahren ausgebildet wird.
Gemäß Fig. 4c sind aktive und inaktive Bereiche durch eine auf der
zweiten Polysiliziumschicht 8′ ausgebildete gemusterte Fotolackschicht (nicht
dargestellt) definiert, und einige Schichten auf der ersten Polysiliziumschicht 5′ des
inaktiven Bereichs werden entfernt. Danach wird, nach Aufbringung einer
Nitridschicht, ein Musterverfahren durchgeführt, um eine Seitenwand-Nitridschicht
54 auszubilden, und eine Siliziumoxidschicht 9′ wird selektiv auf einer
freiliegenden Oberfläche der ersten Polysiliziumschicht 5′ und auf der zweiten
Polysiliziumschicht 8′ als Isolierschicht ausgebildet.
Die Breite des durch den folgenden Prozeß auszubildenden Grabens
wird bestimmt in Abhängigkeit von der Breite der Seitenwand-Nitridschicht 54 und
die Tiefe des Grabens wird bestimmt in Abhängigkeit von der der auf dem Kollektor
23 ausgebildeten verschiedenen Schichten.
Wie aus Fig. 4d zu ersehen ist, wird, nach Entfernen der Seitenwand-
Nitridschicht 54, ein Ätzverfahren durchgeführt, wobei ein Muster der entfernten
Seitenwand-Nitridschicht 54 als Grabenbildungsmaske verwendet wird, um einen
Graben zu bilden. Danach werden die dem Graben entsprechenden Bereiche
aufeinanderfolgend bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors
22 weggeätzt.
Ähnlich wie bei der ersten Ausführungsform, ist zu ersehen, daß die
Tiefe des in Fig. 4d dargestellten Grabens von der des in Fig. 1 dargestellten
Grabens unterschiedlich ist. Der in Fig. 4d dargestellte Graben wird bis zu einer
bestimmten Tiefe der vergrabenen Schicht 22 ausgebildet, während der Graben
nach Fig. 1 bis zu einer bestimmten Tiefe des Siliziumsubstrats ausgebildet wird.
Es wird nun eine Isolierschicht 44′ in den Graben gefüllt und eine
Siliziumoxidschicht 9 gebildet. Die Isolierschicht 44′ besteht aus SI₃N₄, einem
Polyimid oder einem Silikatglas, das Bor und Phosphor (BPSG) enthält.
Wie aus Fig. 4e zu ersehen ist, werden durch einen Ätzvorgang die
Siliziumoxidschicht 9′ und die Isolierschicht 44′ entfernt.
Wie aus Fig. 4f zu ersehen ist, werden die Polysiliziumschichten 5′ und
8′ der aktiven und inaktiven Bereiche entfernt.
Danach wird eine thermische Oxidation durchgeführt, um den Kollektor
23 des inaktiven Bereichs so zu oxidieren, daß eine thermische Oxidschicht 45
ausgebildet werden kann, wie es in Fig. 4d dargestellt ist.
Da bei dieser Ausführungsform die Dicke der thermischen Oxidschicht
45 beliebig gleich der Tiefe des Grabens gesteuert werden kann, kann eine
während der Metallisation auftretende parasitäre Kapazität vermindert werden.
Die folgenden Verfahrensschritte in der zweiten Ausführungsform sind
identisch mit den in den Fig. 3i bis 3n dargestellten Verfahrensschritten der ersten
Ausführungsform, so daß ihre Beschreibung weggelassen werden kann.
Wie oben beschrieben wurde, kann beim erfindungsgemäßen
Herstellungsverfahren für einen Bipolartransistor ein aktiver Bereich unter
Verwendung eines flachen Grabens definiert werden, wodurch die Abfolge der
Herstellungsschritte vereinfacht werden kann.
Durch das erfindungsgemäße Herstellungsverfahren wird auch der
Isolierbereich in seiner Breite vermindert, wodurch die Integrationsfähigkeit und
der Herstellungsertrag beträchtlich erhöht werden.
Da außerdem die Verbindungskapazität zwischen Emitter und Basis
oder zwischen Basis und Kollektor minimisiert wird, kann die Betriebskennlinie der
Bipolarschaltung in ihrem Hochfrequenzband verbessert werden.
Änderungen und Ausgestaltungen der beschriebenen
Ausführungsformen sind für den Fachmann ohne weiteres möglich und fallen in
den Rahmen der Erfindung.
Claims (9)
1. Verfahren zur Herstellung eines Bipolartransistors mit den
Verfahrensschritten:
aufeinanderfolgendes Abätzen von, einem Graben entsprechenden Bereichen, unter Verwendung einer Grabenbildungsmaske, bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors (22), um den Graben zu bilden;
Füllen einer Trenn-Isolierschicht (24′) in den Graben;
Polieren der Trenn-Isolierschicht (24′) bis zur Oberfläche einer Siliziumoxidschicht (8′);
danach Ausbilden einer zweiten Isolierschicht (9′, 10′) auf der Trenn- Isolierschicht (24′) und der Siliziumoxidschicht (8′);
Entfernen einer ersten Polysiliziumschicht (5′) und einer ersten Isolierschicht (4′), die auf einem inaktiven Bereich ausgebildet sind, der außerhalb eines durch den Graben definierten aktiven Bereichs liegt;
thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht (23) zur Bildung einer thermischen Oxidschicht (25);
Entfernen der zweiten Isolierschicht (9′, 10′) und danach Ausbilden einer zweiten Polysiliziumschicht (11′), einer dritten Isolierschicht (12′) und einer Nitridschicht (13′);
Wegätzen der auf einem Bereich der ersten Isolierschicht (4′) ausgebildeten Schichten zur Bildung eines Fensters in den aktiven Bereich;
Ausbilden einer ersten Seitenwand (28) an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht (4′);
Ausbilden einer eigenleitenden Basis (30) an einem Bereich, an dem die erste Isolierschicht (4′) entfernt ist, um die eigenleitende Basis (30) mit einer störstellenleitenden Basis (26) selbstjustierend elektrisch zu verbinden;
Ausbilden einer zweiten Seitenwand (32) an beiden Seiten der ersten Seitenwand (28);
und Ausbilden einer Emitterschicht (33) auf der eigenleitenden Basis (30).
aufeinanderfolgendes Abätzen von, einem Graben entsprechenden Bereichen, unter Verwendung einer Grabenbildungsmaske, bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors (22), um den Graben zu bilden;
Füllen einer Trenn-Isolierschicht (24′) in den Graben;
Polieren der Trenn-Isolierschicht (24′) bis zur Oberfläche einer Siliziumoxidschicht (8′);
danach Ausbilden einer zweiten Isolierschicht (9′, 10′) auf der Trenn- Isolierschicht (24′) und der Siliziumoxidschicht (8′);
Entfernen einer ersten Polysiliziumschicht (5′) und einer ersten Isolierschicht (4′), die auf einem inaktiven Bereich ausgebildet sind, der außerhalb eines durch den Graben definierten aktiven Bereichs liegt;
thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht (23) zur Bildung einer thermischen Oxidschicht (25);
Entfernen der zweiten Isolierschicht (9′, 10′) und danach Ausbilden einer zweiten Polysiliziumschicht (11′), einer dritten Isolierschicht (12′) und einer Nitridschicht (13′);
Wegätzen der auf einem Bereich der ersten Isolierschicht (4′) ausgebildeten Schichten zur Bildung eines Fensters in den aktiven Bereich;
Ausbilden einer ersten Seitenwand (28) an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht (4′);
Ausbilden einer eigenleitenden Basis (30) an einem Bereich, an dem die erste Isolierschicht (4′) entfernt ist, um die eigenleitende Basis (30) mit einer störstellenleitenden Basis (26) selbstjustierend elektrisch zu verbinden;
Ausbilden einer zweiten Seitenwand (32) an beiden Seiten der ersten Seitenwand (28);
und Ausbilden einer Emitterschicht (33) auf der eigenleitenden Basis (30).
2. Verfahren nach Anspruch 1, bei dem die Isolierschicht eine Dicke von
300 bis 500 Å und die erste Polysiliziumschicht eine Dicke von etwa 2000 Å hat
und bei dem die Dicke der zweiten Polysiliziumschicht und der Nitridschicht jeweils
abhängig von einem Polierauswahlverhältnis der Grabentiefe zur Trenn-
Isolierschicht bestimmt wird.
3. Verfahren nach Anspruch 1, bei dem die Trenn-Isolierschicht aus
SI₃N₄, SIO₂ oder Silikatglas, Bor und Phosphor enthaltend gebildet wird.
4. Verfahren nach Anspruch 1, bei dem die Emitterschicht von einer
einschichtigen Polysiliziumschicht gebildet wird, die mit einer hohen
Störstellenkonzentration von 1 × 10²⁰ cm-3 oder mehr dotiert ist.
5. Verfahren nach Anspruch 1, bei dem die Emitterschicht von einer
Mehrschichtstruktur gebildet wird, die besteht aus einer unteren Schicht, die von
einem Einkristallsilizium mit 10¹⁸ cm-3 oder weniger gebildet wird, und einer auf der
unteren Schicht ausgebildeten oberen Schicht, die von einem mit einer hohen
Störstellenkonzentration von 1 × 10²⁰ cm-3 und mehr dotiertem Polysilizium gebildet
wird.
6. Verfahren zum Herstellen eines Bipolartransistors mit den
Verfahrensschritten:
Injizieren von Fremdatomen bzw. Störstellen in ein Siliziumsubstrat (21), um eine leitende vergrabene Schicht (22) zu bilden;
Ausbilden einer Kollektorschicht (23) über dem Siliziumsubstrat (21);
aufeinanderfolgendes Ausbilden einer ersten Isolierschicht (4′), einer ersten Polysiliziumschicht (5′), einer Siliziumoxidschicht (6′), einer ersten Nitridschicht (7′) und einer zweiten Polysiliziumschicht (8′) auf der Kollektorschicht (23);
Bestimmen von aktiven und inaktiven Bereichen, unter Verwendung einer auf der zweiten Polysiliziumschicht (8′) ausgebildeten gemusterten Fotolackschicht;
Entfernen der auf der ersten Polysililiziumschicht (5′) des inaktiven Bereichs ausgebildeten Schichten;
Ausbilden einer Seitenwand-Nitridschicht (54) an beiden Seiten der auf dem aktiven Bereich ausgebildeten Schichten;
Aufbringen einer zweiten Isolierschicht (9′);
Entfernen der Seitenwand-Nitridschicht (54) und Durchführung eines Ätzvorgangs zur Ausbildung eines Grabens;
Füllen einer Trenn-Isolierschicht (44′) in den Graben;
Polieren der Trenn-Isolierschicht (44′) bis zur Oberfläche der Siliziumoxidschicht (6′);
danach Ausbilden einer zweiten Isolierschicht (9′) auf der Trenn- Isolierschicht (44′) und der Siliziumoxidschicht (6′);
Entfernen der ersten Polysiliziumschicht (5′) und der ersten Isolierschicht (4′), die auf einem inaktiven Bereich außerhalb eines aktiven, durch den Graben definierten Bereichs ausgebildet sind;
thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht (23) zur Bildung einer thermischen Oxidschicht (45);
Entfernen der zweiten Isolierschicht (9′) und danach Ausbilden einer zweiten Polysiliziumschicht, einer dritten Isolierschicht und einer zweiten Nitridschicht;
Abätzen der auf einem Bereich der ersten Isolierschicht ausgebildeten Schichten zur Ausbildung eines Fensters in den aktiven Bereich;
Ausbilden einer ersten Seitenwand an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht;
Ausbilden einer eigenleitenden Basis an einem Bereich, in dem die erste Isolierschicht entfernt ist, um die eigenleitende Basis mit einer störstellenleitenden Basis selbstjustierend elektrisch zu Verbinden;
Ausbilden einer zweiten Seitenwand an beiden Seiten der ersten Seitenwand; und
Ausbilden einer Emitterschicht auf der eigenleitenden Basis.
Injizieren von Fremdatomen bzw. Störstellen in ein Siliziumsubstrat (21), um eine leitende vergrabene Schicht (22) zu bilden;
Ausbilden einer Kollektorschicht (23) über dem Siliziumsubstrat (21);
aufeinanderfolgendes Ausbilden einer ersten Isolierschicht (4′), einer ersten Polysiliziumschicht (5′), einer Siliziumoxidschicht (6′), einer ersten Nitridschicht (7′) und einer zweiten Polysiliziumschicht (8′) auf der Kollektorschicht (23);
Bestimmen von aktiven und inaktiven Bereichen, unter Verwendung einer auf der zweiten Polysiliziumschicht (8′) ausgebildeten gemusterten Fotolackschicht;
Entfernen der auf der ersten Polysililiziumschicht (5′) des inaktiven Bereichs ausgebildeten Schichten;
Ausbilden einer Seitenwand-Nitridschicht (54) an beiden Seiten der auf dem aktiven Bereich ausgebildeten Schichten;
Aufbringen einer zweiten Isolierschicht (9′);
Entfernen der Seitenwand-Nitridschicht (54) und Durchführung eines Ätzvorgangs zur Ausbildung eines Grabens;
Füllen einer Trenn-Isolierschicht (44′) in den Graben;
Polieren der Trenn-Isolierschicht (44′) bis zur Oberfläche der Siliziumoxidschicht (6′);
danach Ausbilden einer zweiten Isolierschicht (9′) auf der Trenn- Isolierschicht (44′) und der Siliziumoxidschicht (6′);
Entfernen der ersten Polysiliziumschicht (5′) und der ersten Isolierschicht (4′), die auf einem inaktiven Bereich außerhalb eines aktiven, durch den Graben definierten Bereichs ausgebildet sind;
thermische Oxidation der auf dem inaktiven Bereich ausgebildeten Kollektorschicht (23) zur Bildung einer thermischen Oxidschicht (45);
Entfernen der zweiten Isolierschicht (9′) und danach Ausbilden einer zweiten Polysiliziumschicht, einer dritten Isolierschicht und einer zweiten Nitridschicht;
Abätzen der auf einem Bereich der ersten Isolierschicht ausgebildeten Schichten zur Ausbildung eines Fensters in den aktiven Bereich;
Ausbilden einer ersten Seitenwand an beiden Seiten des Fensters und Entfernen der ersten Isolierschicht;
Ausbilden einer eigenleitenden Basis an einem Bereich, in dem die erste Isolierschicht entfernt ist, um die eigenleitende Basis mit einer störstellenleitenden Basis selbstjustierend elektrisch zu Verbinden;
Ausbilden einer zweiten Seitenwand an beiden Seiten der ersten Seitenwand; und
Ausbilden einer Emitterschicht auf der eigenleitenden Basis.
7. Verfahren nach Anspruch 6, bei dem die Isolierschicht gebildet wird
von SI₃N₄, einem Polyimid oder Silikatglas, das Bor und Phosphor enthält.
8. Verfahren nach Anspruch 6, bei dem die Emitterschicht gebildet wird
von einer einschichtigen Polysiliziumschicht, die mit einer hohen
Störstellenkonzentration von 1 × 10²⁰ cm-3 oder mehr dotiert ist.
9. Verfahren nach Anspruch 6, bei dem die Emitterschicht gebildet wird
von einer Mehrschichtstruktur, die gebildet wird von einer unteren Schicht, die von
einem Einkristallsilizium mit 10¹⁸ cm-3 oder weniger gebildet wird, und einer auf der
unteren Schicht ausgebildeten oberen Schicht, die von einem mit einer hohen
Störstellenkonzentration von 1 × 10²⁰ cm-3 und mehr dotierten Polysiliziumschicht.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4445345A DE4445345C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Bipolartransistors |
FR9415539A FR2728388A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire |
GB9425603A GB2296376B (en) | 1994-12-19 | 1994-12-19 | Bipolar transistor fabrication |
US08/358,825 US5496745A (en) | 1994-12-19 | 1994-12-19 | Method for making bipolar transistor having an enhanced trench isolation |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4445345A DE4445345C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Bipolartransistors |
FR9415539A FR2728388A1 (fr) | 1994-12-19 | 1994-12-19 | Procede de fabrication d'un transistor bipolaire |
GB9425603A GB2296376B (en) | 1994-12-19 | 1994-12-19 | Bipolar transistor fabrication |
US08/358,825 US5496745A (en) | 1994-12-19 | 1994-12-19 | Method for making bipolar transistor having an enhanced trench isolation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4445345A1 true DE4445345A1 (de) | 1996-06-27 |
DE4445345C2 DE4445345C2 (de) | 2001-08-23 |
Family
ID=27436115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4445345A Expired - Lifetime DE4445345C2 (de) | 1994-12-19 | 1994-12-19 | Verfahren zur Herstellung eines Bipolartransistors |
Country Status (4)
Country | Link |
---|---|
US (1) | US5496745A (de) |
DE (1) | DE4445345C2 (de) |
FR (1) | FR2728388A1 (de) |
GB (1) | GB2296376B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3243146B2 (ja) | 1994-12-08 | 2002-01-07 | 株式会社東芝 | 半導体装置 |
KR0171000B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 |
KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
KR100205017B1 (ko) * | 1995-12-20 | 1999-07-01 | 이계철 | 이종접합 바이폴러 트랜지스터의 제조방법 |
US6190984B1 (en) | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
JP2002512736A (ja) * | 1997-03-18 | 2002-04-23 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | トレンチで分離されたバイポーラデバイス |
JP3006531B2 (ja) * | 1997-03-24 | 2000-02-07 | 日本電気株式会社 | 半導体装置の製造方法 |
KR100275540B1 (ko) * | 1997-09-23 | 2000-12-15 | 정선종 | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
US5882977A (en) * | 1997-10-03 | 1999-03-16 | International Business Machines Corporation | Method of forming a self-aligned, sub-minimum isolation ring |
US6096618A (en) * | 1998-01-20 | 2000-08-01 | International Business Machines Corporation | Method of making a Schottky diode with sub-minimum guard ring |
KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
US6506657B1 (en) | 2000-04-19 | 2003-01-14 | National Semiconductor Corporation | Process for forming damascene-type isolation structure for BJT device formed in trench |
US6387768B1 (en) * | 2000-08-29 | 2002-05-14 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component and semiconductor component thereof |
US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
US6552374B2 (en) * | 2001-01-17 | 2003-04-22 | Asb, Inc. | Method of manufacturing bipolar device and structure thereof |
FR2824666B1 (fr) * | 2001-05-09 | 2003-10-24 | St Microelectronics Sa | Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant |
US7108748B2 (en) * | 2001-05-30 | 2006-09-19 | Asm America, Inc. | Low temperature load and bake |
US7300850B2 (en) * | 2005-09-30 | 2007-11-27 | Semiconductor Components Industries, L.L.C. | Method of forming a self-aligned transistor |
US8278176B2 (en) * | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
JP2010251368A (ja) * | 2009-04-10 | 2010-11-04 | Renesas Electronics Corp | バイポーラトランジスタ及びその製造方法 |
US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269373A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
JPS63156358A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | バイポ−ラ化合物半導体装置の製造方法 |
JPH03206621A (ja) * | 1990-01-09 | 1991-09-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
JPS5943545A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体集積回路装置 |
JPS59139643A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4984048A (en) * | 1987-07-10 | 1991-01-08 | Hitachi, Ltd. | Semiconductor device with buried side contact |
JPH01183155A (ja) * | 1988-01-18 | 1989-07-20 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
US5057443A (en) * | 1988-06-29 | 1991-10-15 | Texas Instruments Incorporated | Method for fabricating a trench bipolar transistor |
JPH0314240A (ja) * | 1989-06-13 | 1991-01-22 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
DE69130598T2 (de) * | 1990-08-31 | 1999-07-08 | Nec Corp., Tokio/Tokyo | Bipolartransistor und dessen Herstellungsverfahren |
US5345102A (en) * | 1992-02-28 | 1994-09-06 | Nec Corporation | Bipolar transistor having collector electrode penetrating emitter and base regions |
-
1994
- 1994-12-19 US US08/358,825 patent/US5496745A/en not_active Expired - Lifetime
- 1994-12-19 GB GB9425603A patent/GB2296376B/en not_active Expired - Lifetime
- 1994-12-19 DE DE4445345A patent/DE4445345C2/de not_active Expired - Lifetime
- 1994-12-19 FR FR9415539A patent/FR2728388A1/fr active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269373A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
JPS63156358A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | バイポ−ラ化合物半導体装置の製造方法 |
JPH03206621A (ja) * | 1990-01-09 | 1991-09-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5496745A (en) | 1996-03-05 |
FR2728388A1 (fr) | 1996-06-21 |
DE4445345C2 (de) | 2001-08-23 |
GB2296376B (en) | 1997-07-09 |
GB9425603D0 (en) | 1995-02-15 |
FR2728388B1 (de) | 1997-02-07 |
GB2296376A (en) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
DE69328758T2 (de) | Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren | |
DE69430724T2 (de) | Dielektrisch isolierte Halbleiteranordnung | |
DE4444776C2 (de) | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur | |
DE69129379T2 (de) | Verfahren zur Herstellung eines bipolaren Transistors | |
DE19650493A1 (de) | Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE69427913T2 (de) | Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung | |
WO2004090968A1 (de) | Verfahren zur herstellung eines bipolartransistors | |
DE3688711T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung. | |
DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE4445346C2 (de) | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors | |
DE3133548C2 (de) | ||
EP1129482A1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
DE10340182B3 (de) | Verfahren zur Herstellung komplementärer SiGe-Hetero-Bipolartransistoren | |
EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
DE3915634A1 (de) | Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik | |
EP0103653B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE69431609T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor | |
EP1279191B1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE69613495T2 (de) | Halbleiterbauelement mit Bipolartransistor und dessen Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |