DE69512101T2 - Leistungs-Bipolartransistor - Google Patents
Leistungs-BipolartransistorInfo
- Publication number
- DE69512101T2 DE69512101T2 DE69512101T DE69512101T DE69512101T2 DE 69512101 T2 DE69512101 T2 DE 69512101T2 DE 69512101 T DE69512101 T DE 69512101T DE 69512101 T DE69512101 T DE 69512101T DE 69512101 T2 DE69512101 T2 DE 69512101T2
- Authority
- DE
- Germany
- Prior art keywords
- base
- transistor
- semiconductor layer
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 95
- 239000002019 doping agent Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 24
- 238000001465 metallisation Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 60
- 238000009792 diffusion process Methods 0.000 description 29
- 230000007704 transition Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
- Die Erfindung betrifft einen Leistungstransistor mit einer hohen Durchbruchspannung bei beispielsweise einem Vielemitter- oder Vielbasisaufbau. Insbesondere betrifft sie einen Leistungstransistor mit einer hohen Schaltgeschwindigkeit.
- Bis jetzt wurde bei einem Leistungsbipolartransistor zum Schalten einer Energieversorgung für die Handhabung einer großen elektrischen Leistung eine hohe Durchbruchspannung, ein großer Strom, ein schnelles Schalten, und eine breite Sicherheitsbetriebsfläche (SOA) gefordert. Demzufolge wurde allgemein versucht, den Widerstand zu erhöhen, indem der spezifische Widerstand oder die Dicke der Kollektorschicht erhöht wurde. Für eine höhere Durchbruchspannung ist darüber hinaus bekannt, daß eine Erhöhung der Dicke des Basisbereiches wirkungsvoll ist, weil die elektrische Felddichte in den Krümmungsteil eines pn-Übergangs vermindert werden kann.
- Wie in Fig. 8 gezeigt, ist es außerdem ebenfalls bekannt, die Durchbruchspannung zu verbessern, indem ein Diffusionswafer mit einem hohen Widerstand verwendet wird, oder indem ein feldbegrenzender Ring-(FLR) 44 oder Feldplatten-(FP) 45 Anordnung verwendet wird. Im einzelnen wird bei einem ebenen Transistor mit einer hohen Durchbruchspannung die theoretische Durchbruchspannung aufgrund von Verunreinigungen wie elektrischer Ladung an der Schnittstelle der Oberfläche der Halbleiterschicht, einer isolierenden Schicht wie elektrische Ladung an der Schnittstelle der Oberfläche der Halbleiterschicht sowie einer isolierenden Schicht wie einer Oxidschicht nicht erreicht. Aus diesem Grund wird ein Wafer mit einem höheren spezifischen Widerstand als dem theoretischen Wert verwendet, und es wird ein feldbegrenzender Ring 44 zur Ausdehnung der Verarmungsschicht des Basiskollektorübergangs bis zur äußeren Peripherie des Kollektorbereichs zur Verbesserung der Durchbruchspannung bereitgestellt (vergleiche beispielsweise die ungeprüfte japanische Patentdruckschrift Nr. 135158/1986), oder es wird die negative Vorspannungsseitenelektrode zur Bedeckung der Oberfläche des pn-Übergangs ausgedehnt, damit die positive elektrische Ladung in der Oxidschicht des ebenen Übergangs durch ein elektrisches Feld kompensiert wird, und es wird eine Feldplatte 45 mit einem stabilen Oberflächenzustand bereitgestellt, wodurch die Durchbruchspannung verbessert wird.
- Ein derartiger bekannter Transistor ist versehen mit einem Kollektorbereich 41, der durch eine Halbleiterschicht 41b mit einer geringen n&supmin;-Dotierstoffkonzentration gebildet ist, die durch epitaktisches Wachstum auf einem n&spplus;-dotierten Halbleitersubstrat 41a ausgebildet ist, einem p-dotierten Basisbereich 42, der in dem Kollektorbereich 41 durch Diffusion oder dergleichen ausgebildet ist und einem n&spplus;-dotierten Emitterbereich 43, der in der Basis 42 durch Diffusion oder dergleichen ausgebildet ist, und es wird ein p-dotierter feldbegrenzender Ring 44 mit der gleichen Leitungsart wie die Basis außerhalb des Basis-Kollektor- Übergangs bereitgestellt, so daß er den Basis-Kollektor- Übergang umgibt. Eine Feldplatte 45 wird als Endabschnitt der Basiselektrode ausgebildet und über den pn-Übergang bereitgestellt. Das Bezugszeichen 46 bezeichnet einen ringförmigen Bereich einer Elementgrenze.
- Bei einem Mehrfachtransistor mit Vielemitter- oder Vielbasisaufbau ist die Zusammensetzung die Gleiche. Der Betriebsstrom des Transistors erfordert eine große Ausgabe, das bedeutet, der Kollektorstrom der absoluten Maximalabschätzung ist hauptsächlich mit der Fläche und der peripheren Länge des Emitters verbunden, und zur Erhöhung dieses Betriebsstroms ist es notwendig, die Emitterfläche und periphere Länge zur Verringerung der Stromdichte zu vergrößern. Daher wird ein Transistor mit Vielemitter- oder Vielbasisaufbau betrachtet.
- Damit eine Hochfrequenzcharakteristik aufrechterhalten wird, ist es darüber hinaus notwendig, die Dicke des Basisbereichs zu verringern, damit die Grenzflächenkapazität verringert wird und die Zeit τb für den Lauf des Ladungsträgers durch den Basisbereich verkürzt wird. Zur Verbesserung der Durchbruchspannung ist es auf der anderen Seite nötig, die Dicke des Basisbereichs zu erhöhen, wie vorstehend angemerkt ist. Wenn jedoch die Dicke des Basisbereichs erhöht wird, wird die Hochfrequenzcharakteristik beeinträchtigt und die Schaltgeschwindigkeit wird in proportionaler Beziehung gering. Deswegen wurde zur Aufrechterhaltung einer Hochfrequenzcharakteristik und einer hohen Durchbruchspannung beispielsweise ein Transistor mit einem kammförmigen Emitteraufbau durch Tsutomu Nozaki in dem Artikel "Searching the latest trend of transistor" (Transistor Technology, veröffentlicht durch CQ Publishing Co., Januar 1993, S. 300-301) vorgeschlagen, wie es in Fig. 9 gezeigt ist.
- Bei dem in Fig. 9 gezeigten Transistor mit kammförmigem Emitteraufbau wird beispielsweise auf einen n-leitenden Kollektorbereich 56 ein p-leitender Basisbereich 54, ein n-leitender Emitterbereich 57a und eine isolierende Schicht 58 ausgebildet, und in dem Basisbereich 54 werden viele kammförmige Emitterbereiche 57a ausgebildet und so zusammengesetzt, daß der Basisbereich 54 auf der Grundseite des Emitterbereiches 57a dünner sein kann. In den isolierenden Schichten 58 auf dem Emitterbereich 57 und dem Basisbereich 54 werden Öffnungen bereitgestellt, und ein Emitterkontakt 52 und ein Basiskontakt 53 werden ausgebildet, und die Emitterelektrodenmetallisierung 51 und Basiselektrodenmetallisierung 55 sind jeweils durch Kopplung mit der Emitteranschlußfläche 49 und der Basisanschlußfläche 50 verbunden. Aus diesem Grund ist der Emitterbereich 57a in einer dünnen Kammgestalt ausgebildet und der Basisbereich 54 unter dem Emitterbereich 57a ist dünn, und deswegen ist die Hochfrequenzcharakteristik verbessert und der umgebende Basisbereich ist dick ausgebildet, so daß eine höhere Durchbruchspannung erzielt wird.
- Andererseits wurde zur Verkürzung der Speicherzeit, was als Ausschaltcharakteristik wichtig ist (die Zeit für die Rückkehr in den aktiven Bereich, in dem Überschußladungsträger aus dem gesättigten Zustand freigelassen werden, indem Überschußladungsträger in dem Basis- und Kollektorbereich angesammelt werden), ein zur effizienten Steuerung der Speicherzeit befähigter bipolarer Transistor vorgeschlagen, der beispielsweise aus den Z. 2 bis 7 der unteren linken Spalte von S. 2 und den Fig. 1 und 2 der ungeprüften japanischen Patendruckschrift Nr. 160165/1985 bekannt ist. Dieser bipolare Transistor wird ausgebildet, indem eine sich über die Kollektorschicht 62 und die Kollektorepitaxischicht 63 auf dem Halbleitersubstrat 61 spreizende innere Basisschicht 64 an die Basisschicht 65 angeschlossen wird. Bei derartigen die innere Basisschicht 64 beinhaltenden Bipolartransistoren wird ein von dem Emitter 66 injizierter Ladungsträger mit Leichtigkeit in der inneren Basisschicht 64 rekombiniert uncl die Ladungsträgerlebensdauer kann verkürzt werden. Betrachtet man einen in die Kollektorseite injizierten Ladungsträger, so wird der Ladungsträger durch einen durch die innere Basisschicht 64 eines geringen Widerstands fließenden inversen Basisstroms absorbiert und rekombiniert, wenn der Transistor von dem An-Zustand in den Aus-Zustand wechselt. Da der Ladungsträger durch die interne Basisschicht 64 eines geringen Widerstands absorbiert wird, kann bei diesem Transistor die Speicherzeit kürzer sein als beim Stand der Technik.
- Bei dem Transistor, der zur Erhöhung der Durchbruchspannung des Transistors mit einem feldbegrenzenden Ring und einer Feldplatte versehen ist, werden diese gewöhnlicher Weise außerhalb des Basisbereichs bereitgestellt, und die Anzahl feldbegrenzender Ringe muß für eine ausreichende Durchbruchspannung erhöht werden, was einen breiteren Kollektorbereich erfordert und zu einer großen Bauteilgröße führt.
- Während bei dem hinsichtlich seiner Durchbruchspannung durch Ausbildung des Kollektorbereichs in einer Hochwiderstandsschicht verbesserten Transistor die Sättigungsspannung VCE(sat) zwischen Kollektor und Emitter hoch ist und die effektive Emitterfläche verbreitert werden muß, weswegen die Bauteilgröße groß wird, da bei dem hinsichtlich seiner Durchbruchspannung verbesserten Transistor die Sättigungsspannung VCE(sat) zwischen Kollektor und Emitter hoch ist, in dem der Kollektorbereich in einer Hochwiderstandsschicht ausgebildet ist und die effektive Emitterfläche verbreitert werden muß, wird die Bauteilgröße groß und der Basisbereich muß zur Erhöhung der Durchbruchspannung dick ausgebildet werden, somit wird eine längere Diffusionszeit benötigt und die Kosten steigen.
- Bei dem in Fig. 9 gezeigten Transistor ist andererseits der Basisbereich schmal und eine gewisse Hochfrequenzcharakteristik kann aufrechterhalten und eine hohe Durchbruchspannung verwirklicht werden, aber die Minoritätsladungsträger als Faktor zur Verhinderung des Hochgeschwindigkeitsschaltbetriebs des Transistors können nicht ausgesondert werden, weswegen die Schaltungszeit gering ist.
- Da weiterhin bei dem in Fig. 10 gezeigten Bipolartransistor die Minoritätsladungsträger abgesondert werden können, kann ein Hochgeschwindigkeitsschaltbetrieb verwirklicht werden, aber da der Basisbereich schmal ist, ist die Sicherheitsbetriebsfläche eng und die Verbesserung der Durchbruchspannung unzureichend.
- Die Druckschrift EP-A-0 071 915 offenbart ein epitaktischen Transistor und schlägt vor, eine Zwischenschicht zwischen einem Substrat und den auf dem Substrat bereitgestellten Transistor einzusetzen, damit dadurch das Auftreten von beispielsweise einem parasitären Thyristoreffekt oder eines erhöhten Wegwiderstands vermieden wird. Die elektrischen Charakteristiken eines derartigen Transistors hinsichtlich ihrer Schaltgeschwindigkeit bzw. Durchbruchstärke sind jedoch nicht verbessert.
- Außerdem schlägt die Druckschrift FR-A-2 543 736 ein Verfahren zur Herstellung eines Leistungstransistors auf einem großflächigen Substrat vor. In diesem Zusammenhang werden spezifische Dotierstofftiefenprofile untersucht. Das Dokument verschweigt jedoch die elektrischen Eigenschaften eines derartigen Transistors, insbesondere hinsichtlich der Schaltgeschwindigkeit.
- Aus der Veröffentlichung "Multiepitaxial-Planar- Leistungstransistoren" von H. Führling, aus Elektronik, Bd. 30, Nr. 5, März 1981, München, Deutschland, S. 26, sind multiepitaxiale ebene Leistungstransistoren bekannt. Die offenbarten Leistungstransistoren weisen einen fingerförmigen (oder kammförmigen) Emitterkontakt und eine Art den Transistorbereich umgebenden Feldring auf. Somit können diese Transistoren als unter den gleichen Problemen leitend angesehen werden, wie bei dem in Verbindung mit Fig. 9 vorstehend erörterten Stand der Technik.
- Die Druckschrift EP-A-0 341 221 offenbart eine bipolare Leistungshalbleitervorrichtung, die verschiedene Metallschichten für Basis- und Emitterkontakte bereitstellt, wobei die Schichten durch eine Zwischenschicht aus einem dielektrischen Werkstoff getrennt sind. Obwohl das Schaltverhalten einer derartigen Vorrichtung verbessert sein kann, sind die Durchbrucheigenschaften jedoch jenen der herkömmlich bekannten Vorrichtungen nicht überlegen.
- Zusätzlich offenbart die Druckschrift JP-A-1 093 167 (Zusammenfassung) einen Transistor mit einer hohen Durchbruchstärke und mit einem Vielschichtaufbau verschiedener Dotierstoffkonzentrationen. Obwohl die Durchbrucheigenschaften verbessert sind, ist die Schaltgeschwindigkeit der derartigen Vorrichtungen jedoch überhaupt nicht untersucht.
- Somit ist keine der vorher bekannten Vorrichtungen in der Lage, einen optimierten Leistungstransistor hinsichtlich seiner elektrischen Eigenschaften bereitzustellen, insbesondere hinsichtlich seiner Durchbruchspannung und Schaltgeschwindigkeit.
- Der Erfindung liegt daher die Aufgabe zugrunde, diese Probleme zu lösen und einen Transistor bereitzustellen, der eine geringe Sättigungsspannung, eine hohe Durchbruchspannung und eine hohe Schaltgeschwindigkeitscharakteristik bereitstellt.
- Weiterhin wird ein Transistor zur Lösung dieser Probleme angegeben, der eine Hochfrequenzcharakteristik aufrechterhalten kann, der insbesondere eine breite Sicherheitsbetriebsfläche (SOA) bei einer hohen Durchbruchspannung aufweist, und in der Lage ist, einen Hochgeschwindigkeitsschaltbetrieb, einen hohen Stromverstärkungsfaktor und eine hohe Übergangsfrequenz fT zu erzielen.
- Diese Aufgabe wird durch einen in Patentanspruch 1 angegebenen Transistor gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
- Es wird angemerkt, daß der Erfinder intensiv die Beziehung zwischen der Dotierstoffkonzentration jeder Schicht und der Schichtdicke zur Verbesserung der Durchbruchspannung und Verminderung der Sättigungsspannung VCE(sat) untersuchte, und entdeckte, daß die Durchbruchspannung verbessert wird, indem der Kollektorbereich in zwei hinsichtlich der Dotierstoffkonzentration unterschiedliche Schichten unterteilt wird, und indem die Schicht mit niedrigerer Dotierstoffkonzentration an der Oberfläche der Halbleiterschicht ausgebildet wird, und daß die Transistorcharakteristik verbessert werden kann, das bedeutet, die Sättigungsspannung VCE(sat) wird erniedrigt und die Schaltgeschwindigkeit wird erhöht, indem die Dotierstoffkonzentration in der Betriebsfläche auf eine gewöhnliche theoretische Konzentration definiert wird.
- Die Durchbruchspannung BV eines Transistors wird allgemein wie folgt ausgedrückt:
- Die Dotierstoffkonzentration der Kollektorschicht sei NC, der Krümmungsradius rj, die durch den Übergangszustand bestimmte Konstante n (dieser Wert n beträgt bei einem zylindrischen Übergang 1, bei einem sphärischen Übergang 2, und ∞ bei einem ebenen Übergang) und die Dicke des Basisbereiches sei WB.
- wobei r ∼ rj/WB ist und diese Durchbruchspannung BV größer wird, wenn die Dotierstoffkonzentration NC der Kollektorschicht geringer wird und die Dicke WB des Basisbereichs größer wird.
- Andererseits wird die Sättigungsspannung VCE(sat) des Transistors wie folgt ausgedrückt, wenn der spezifische Widerstand der Kollektorschicht rC sei, die Dicke der Kollektorschicht WC sei, die effektive Emitterfläche AE sei und der Kollektorstrom IC sei.
- VCE(sat) ∞ ρc WC/AE · IC
- wobei VCE(sat) geringer wird, wenn der spezifische Widerstand rC und die Dicke WC der Kollektorschicht geringer werden, und die Dotierstoffkonzentration der Kollektorschicht in einer Kompromißbeziehung mit der Bedingung für die Verbesserung der Durchbruchspannung ist. Daher wird erfindungsgemäß die Kollektorschicht in zwei Schichten aufgeteilt, wodurch beide Wirkungsweisen erzielt werden.
- Vorzugsweise wird ein Halbleitersubstrat verwendet, da eine breitere Sicherheitsbetriebsfläche erzielt wird.
- Demzufolge wird auf der Oberfläche der auf einem Halbleitersubstrat bereitgestellten zweiten Halbleiterschicht mit einer geringen Dotierstoffkonzentration die dritte Halbleiterschicht mit der gleichen Leitungsart mit einer erheblich geringeren Dotierstoffkonzentration ausgebildet. Somit weist der zum Durchbruch prädestinierte Abschnitt der Halbleiterschichtoberfläche einen hohen Widerstand auf, trägt zur Verbesserung der Durchbruchspannung bei und die zum Betrieb des inneren Transistors beitragende Halbleiterschicht wird mit einer an gewöhnlichen Transistorbetrieb angepaßten Dotierstoffkonzentration ausgebildet, weswegen ein Transistor mit Hochgeschwindigkeitsschaltverhalten bei einer geringen Sättigungsspannung verwirklicht wird.
- Insbesondere ist der erfindungsgemäße beanspruchte Transistor ein Transistor, der weiterhin die Merkmale gemäß dem Kennzeichnungsteil von Anspruch 1 aufweist. Hierbei ist von dem ersten Leitungstyp und dem zweiten Leitungstyp der erste Leistungstyp entweder n- oder p-leitend und der zweite Leitungstyp p- oder n-leitend.
- Der Querschnitt des Basisbereichs in Gestalt eines π wird bei zumindest zwei benachbarten Transistoreinheiten durchgehend ausgebildet, und die internen Basisschichten werden in der Vertiefung des Basisbereichs der benachbarten Transistoreinheiten ausgebildet, weswegen dies zu bevorzugen ist, da die Strukturierung leicht ist, das Innere der Transistoreinheiten verengt und die Bauteilgröße reduziert werden kann.
- Es ist darüber hinaus zu bevorzugen, wenn jede innere Basisschicht der Transistoreinheit mit dem Basisbereich der Transistoreinheit verbunden wird, da das Element weiterhin in seiner Größe reduziert wird.
- Weiterhin wird die innere Basisschicht mit dem von der Oberfläche des Halbleitersubstrats eingeführten Bereich mit hoher Dotierstoffkonzentration verbunden, und mit der Basiselektrode durch Metallisierung verbunden, weswegen sie an die Basiselektrode durch den Niederwiderstandsbereich der hohen Dotierstoffkonzentration angeschlossen ist, ohne den Basisbereich mit hohem Widerstand zu passieren, so daß sich die Ladungsträger in dem Halbleiter schnell verhalten, was für einen Schaltungsbetrieb bei hoher Geschwindigkeit zu bevorzugen ist.
- Gemäß dem Transistor der Erfindung mit Vielemitter- oder Vielbasisaufbau wird der Basisbereich unmittelbar unter dem Emitterbereich jeder Transistoreinheit dünn ausgebildet, und eine innere Basisschicht darunter bereitgestellt, so daß der Stromverstärkungsfaktor hFE und die von der Dicke des Basisbereichs abhängige Übergangsfrequenz fT erhöht werden können, während der Restladungsträger im Kollektorbereich in kurzer Zeit durch die innere Basisschicht absorbiert werden kann, so daß der Schaltbetrieb eine schnellere Geschwindigkeit annimmt.
- Der Basisbereich jeder Transistoreinheit wird zu beiden Seiten unmittelbar unter dem Emitterbereich ausgebildet, weswegen der Sicherheitsbetriebsbereich breit ist, und die Durchbruchspannung verbessert wird.
- Fig. 1 zeigt eine Schnittansicht eines Beispiels 1 eines Transistors;
- Fig. 2 zeigt ein Schaubild von der Dotierstoffkonzentration jeder Schicht des Kollektorbereiches des Transistors aus Beispiel 1;
- Fig. 3 zeigt Ablaufschnittansichten eines Beispiels für ein Herstellungsverfahren für den Transistor aus Beispiel 1;
- Fig. 4 zeigt eine perspektivische Teilschnittansicht des Aufbaus eines npn-Transistors eines Beispiels 2 gemäß der beanspruchten Erfindung;
- Fig. 5 zeigt eine Draufsicht der Konfiguration der inneren Basisschichten des Transistors aus Beispiel 2;
- Fig. 6 zeigt eine Teildraufsicht der Strukturen von Basiselektrode und Emitterelektrode bei einem Ausführungsbeispiel eines Vielemittertransistors aus Beispiel 2;
- Fig. 7 zeigt eine Ablaufschnittansicht eines Beispiels für ein Herstellungsverfahren des Transistors aus Beispiel 2;
- Fig. 8 zeigt eine Schnittansicht eines Beispiels eines bekannten Transistors;
- Fig. 9 zeigt eine perspektivische Ansicht des Aufbaus eines bekannten Vielemittertransistors; und
- Fig. 10 zeigt eine perspektivische Teilschnittansicht von einem schematischen Aufbau eines weiteren Beispiels eines bekannten Vielemittertransistors.
- Unter Bezugnahme auf die Zeichnung wird nachstehend ein Transistor gemäß einem ersten Beispiel näher beschrieben. Wie in Fig. 1 gezeigt, ist der Transistor gemäß dem ersten Beispiel versehen mit einem Kollektorbereich 1, der eine zweite n&supmin;-dotierte Halbleiterschicht 1b einer geringen Dotierstoffkonzentration aufweist und die auf einer ersten Halbleiterschicht 1a ausgebildet ist, welche beispielsweise ein n&spplus;-dotiertes Halbleitersubstrat ist, und eine n&supmin;-dotierte dritte Halbleiterschicht 1c der gleichen Leitungsart mit einer noch geringeren Dotierstoffkonzentration als bei der zweiten Halbleiterschicht 1b aufweist, die auf die zweite Halbleiterschicht 1b epitaktisch aufgewachsen ist, einem Basisbereich 2, der beispielsweise durch Diffusion oder dergleichen auf der dritten Halbleiterschicht 1c des Kollektorbereichs 1 p-dotiert ausgebildet ist, und einem Emitterbereich 3, der durch Diffusion oder dergleichen auf dem Basisbereich 2 beispielsweise n&spplus;-dotiert ausgebildet ist.
- Die zweite Halbleiterschicht 1b wird auf dem Halbleitersubstrat durch Diffusion oder epitaktisches Wachstum bereitgestellt und stellt den Hauptabschnitt des Kollektorbereiches 1 des Transistors dar, dabei wird ihr spezifischer Widerstand um etwa 1 · 10&sup0; bis 1 · 10³ Ω · cm ausgebildet (Dotierstoffkonzentration 5 · 10¹² bis 5 · 10¹&sup5; cm&supmin;³). Der dritte Halbleiter 1c wird auf der zweiten Halbleiterschicht 1b mittels epitaktischen Wachstum ausgebildet. Die dritte Halbleiterschicht 1c ist zur Verbesserung der Durchbruchspannung auf der Halbleiterschichtoberfläche vorgesehen, und sie ist mit einer Dicke von etwa einigen bis vielen Mikrometern bei einem spezifischen Widerstand von 1 · 10¹ bis 1 · 10&sup4; Ω · cm ausgebildet (Dotierstoffkonzentration 5 ·10¹¹ bis 5 ·10¹&sup4; cm&supmin;³).
- Der Zusammenhang zwischen der Tiefe und der Dotierstoffkonzentration von jeder Halbleiterschicht ist beispielsweise in Fig. 2 gezeigt, in der die Tiefe von der Oberfläche der Halbleiterschicht auf der x-Achse aufgetragen ist und die Dotierstoffkonzentration Nc auf der y-Achse. In Fig. 2 sind die dritte Halbleiterschicht 1c, die zweite Halbleiterschicht 1b und die erste Halbleiterschicht 1a jeweils mit I, II und III kenntlich gemacht.
- Dies bedeutet, daß bei dem Transistor gemäß diesem Beispiel die Sättigungsspannung des Transistors VCE(sat) auf einen geringen Wert eingestellt ist, und daß auf der zweiten Halbleiterschicht 1b einer geringen Dotierstoffkonzentration, mithin eine Dotierstoffkonzentration um ein Hochgeschwindigkeitsschalten zu erhalten, die dritte Halbleiterschicht 1c der gleichen Leitungsart bei einer noch geringeren Dotierstoffkonzentration als der der zweiten Halbleiterschicht 1b ausgebildet und durch epitaktisches Wachstum bereitgestellt wird, wodurch der Kollektorbereich 1 ausgebildet wird. Daher ist der Widerstandsabschnitt des Kollektorbereiches 1 die Summe R&sub1; + R&sub2; aus dem Widerstand R&sub1; der dritten Halbleiterschicht 1c zwischen dem Grund des Basisbereiches 2 und der zweiten Halbleiterschicht 1b und des Widerstands R&sub2; der zweiten Halbleiterschicht 1b. Der spezifische Widerstand der dritten Halbleiterschicht 1c ist etwa 2 bis 10 Mal größer als der der zweiten Halbleiterschicht 1b, aber die Dicke H&sub1; ist zwischen dem Grund des Basisbereiches 2 und der zweiten Halbleiterschicht 1b dünn, wobei sie etwa 1/10 der Dicke H&sub2; der zweiten Halbleiterschicht 1b beträgt, und der Widerstand R&sub1; kleiner als der Widerstand R&sub2; ist, und daher der Widerstand des Kollektorbereiches 1 nahezu durch R&sub2; bestimmt ist. Der Basisbereich 2 kann weiterhin bis zu der zweiten Halbleiterschicht diffundiert sein. In diesem Fall ist der Widerstand R&sub1; eliminiert.
- Folglich kann durch das Einstellen des spezifischen Widerstands der zweiten Halbleiterschicht 1b auf einen theoretischen Wert ein Transistor mit einer schnellen Schaltgeschwindigkeit bei einer geringen Sättigungsspannung erhalten werden. Betrachtet man andererseits die Durchbruchspannung, ist dieser Abschnitt aus der dritten Halbleiterschicht 1c ausgebildet, der eine geringe Dotierstoffkonzentration und einen hohen spezifischen Widerstand aufweist, und somit resistent gegenüber einem Durchbruch gemäß Formel (1) ist, obwohl der Durchbruch am wahrscheinlichsten auf der Oberfläche der Halbleiterschicht auftritt, die dem Effekt elektrischer Ladung unterworfen ist, und es wird ein Transistor mit einer Durchbruchspannung auf dem Ganzen erhalten. Die Dotierstoffkonzentration der dritten Halbleiterschicht 1c, die resistent gegenüber Durchbruch ist und die Transistoreigenschaften nicht negativ beeinflußt, beträgt etwa 5 · 10¹¹ bis 5 · 10¹&sup4; cm&supmin;³ (spezifischer Widerstand 1 · 10¹ bis 1 · 10&sup4; Ω · cm). Falls die Dotierstoffkonzentration zu niedrig liegt, ist der Widerstand R&sub1; zu groß für den Kollektorbereich 1 unter dem Basisbereich 2 und die Sättigungsspannung VCE(sat) ist zu groß, und somit fällt die Schaltgeschwindigkeit, oder falls die Dotierstoffkonzentration zu hoch ist, liegt eine geringere Durchbruchsresistenz vor und es wird keine hohe Durchbruchspannung erreicht.
- Da durch den hohen Widerstand der dritten Halbleiterschicht 1c eine hohe Durchbruchspannung erreicht wird, kann abgesehen davon die Verarmungsschicht für die Durchbruchspannung dünn sein und die dritte Halbleiterschicht 1c wird in einer Dicke von etwa 10 bis 50 um ausgebildet, und der Basisbereich 2 wird in einer Dicke von etwa 5 bis 100 um ausgebildet. Mit Hinblick auf die Durchbruchspannung ist es wünschenswert, daß die Dicke des Basisbereiches 2 größer ist, aber wenn die Dicke des Basisbereiches 2 auf eine derartige Dicke reduziert wird, wird eine ausreichende Durchbruchspannung sichergestellt, da die Durchbruchspannung durch die Verringerung der Dotierstoffkonzentration steigt. Folglich ist der Basisbereich 2 dünn und die Diffusionszeit zur Ausbildung des Basisbereichs wird kurz gehalten, so daß die Kosten reduziert werden könnten.
- Das Halbleitersubstrat mit der zweiten Halbleiterschicht 1b kann entweder ein Diffusionshalbleitersubstrat unter Verwendung von beispielsweise einem n&supmin;-dotierten Halbleitersubstrat einer geringen Dotierstoffkonzentration als zweitem Halbleitersubstrat 1b sein, wobei weiterhin eine n-Dotierung von der Rückseite zur Ausbildung einer n&spplus;-dotierten ersten Halbleiterschicht 1a eingeführt wird, oder ein epitaktisch gewachsenes Substrat mit einer n&supmin;-dotierten zweiten Halbleiterschicht 1b, die auf der Oberfläche des Halbleitersubstrats aus einer n&spplus;-dotierten ersten Halbleiterschicht epitaktisch gewachsen ist. Das Diffusionshalbleitersubstrat ist in der Grenze der Dotierstoffkonzentration zwischen der zweiten Halbleiterschicht 1b und der ersten Halbleiterschicht 1a gering (vgl. S in Fig. 2), und ist gegenüber kurzen Impulsen resistent und weist eine breite Sicherheitsbetriebsfläche auf, was sehr zu bevorzugen ist. Das epitaktisch gewachsene Substrat ist hinsichtlich der Grenze seiner Dotierstoffkonzentration steil.
- Demzufolge wird eine hohe Durchbruchspannung erzielt, indem eine Halbleiterschicht eines hohen Widerstands auf einer Halbleiterschicht angeordnet wird, es ist aber auch eine gemeinsame Verwendung mit den bisher verwendeten feldbegrenzenden Ringen oder der Feldplatte möglich. Bei dem Elementtrennbereich um den Transistor wird ein ringförmiger Bereich wie im Stand der Technik bereitgestellt.
- Das Herstellungsverfahren des Transistors gemäß diesem Beispiel wird in Verbindung mit dem Ablaufbild in Fig. 3 beschrieben.
- Zunächst wird auf der Oberfläche der n&supmin;-dotierten zweiten Halbleiterschicht 1b mit der Dotierstoffkonzentration von etwa 5 · 10¹² bis 5 · 10¹&sup5; cm&supmin;³ eine n-Dotierung wie Arsen, Phosphor oder Antimon zur Ausbildung einer n&spplus;-dotierten ersten Halbleiterschicht 1a eindiffundiert. Die Dicke der zweiten Halbleiterschicht 1b beträgt etwa 40 bis 200 um oder bevorzugt 60 bis 150 um. Bei zu großer Dicke wird VCE(sat) zu groß, wohingegen aufgrund eines Durchschlages keine hohe Durchbruchspannung erreicht wird, wenn es zu dünn ist. Auf der zweiten Halbleiterschicht 1b wird eine n&supmin;-dotierte dritte Halbleiterschicht 1c einer geringen Dotierstoffkonzentration von etwa 5 · 10¹¹ bis 5 · 10¹&sup4; cm&supmin;³ durch epitaktisches Wachstum in etwa 10 bis 50 um Dicke oder vorzugsweise 15 bis 30 um Dicke bereitgestellt (vgl. Fig. 3a).
- Sodann wird von der Oberfläche der n&supmin;-dotierten dritten Halbleiterschicht 1c eine p-dotierte Basisschicht 2 durch Ionenimplantation oder durch ein Diffusionsverfahren ausgebildet (Fig. 3b). Wenn ein feldbegrenzender Ring ausgebildet wird, wird dieser gleichzeitig mit dem Basisbereich 2 ausgebildet. Bei dem zentralen Teil des dünnen Basisbereichs 2 wird ein Dotierstoff wie Phosphor injiziert, und es wird ein n&spplus;-dotierter Emitterbereich 3 ausgebildet.
- Folglich wird eine Isolationsschicht auf der Oberfläche der Halbleiterschicht bereitgestellt, obwohl sie nicht gezeigt ist, und ein. Kontaktloch wird auf der Isolationsschicht ausgebildet, eine Basiselektrode auf dem oberen Teil des Basisbereichs 2 bereitgestellt, sowie eine Emitterelektrode von dem Emitterbereich 3, und die Elektroden werden zur Herstellung eines Transistors verdrahtet.
- Das Beispiel eines npn-Transistors wurde vorstehend angeführt, aber das Beispiel ist ähnlich anwendbar auf den pnp-Transistor der invertierten Leitungsart oder einen MOS-Feldeffekttransistor. Nachdem weiterhin eine Niederwiderstandsschicht auf der dritten Halbleiterschicht 1c angeordnet wurde, kann der Transistor ausgebildet werden.
- Da der Kollektorbereich eine Halbleiterschicht einer derartigen Dotierstoffkonzentration aufweist, wie sie für den Transistorbetrieb und einen spezifischen Widerstand für die theoretische Durchbruchspannung zu bevorzugen ist, sowie eine Halbleiterschicht einer geringen Dotierstoffkonzentration und mit hohem spezifischen Widerstand auf der Oberflächenseite bereitstellt, wird gemäß dem Transistor dieses Beispiels eine Hochgeschwindigkeitsschaltungscharakteristik bei einer geringen Sättigungsspannung erreicht, und der Transistor mit hoher Durchbruchspannung wird durch die Halbleiterschicht einer geringen Dotierstoffkonzentration an der Oberflächenseite erhalten.
- Darüber hinaus kann die dem Erzielen der Durchbruchspannung notwendige Verarmungsschichtbreite schmal sein, so daß die Hochwiderstandsschicht dünn ausgebildet werden kann, und die Basisschicht kann schmal sein, weswegen die Diffusionszeit abgekürzt werden kann.
- Der Transistor mit Vielemitteraufbau gemäß dem zweiten Beispiel gemäß der beanspruchten Erfindung wird nachstehend unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
- Gemäß Fig. 4 ist ein Vielemittertransistor mit einer Vielzahl von Transistoreinheiten versehen, die einen auf einem Halbleitersubstrat epitaktisch aufgewachsenen Kollektorbereich 11 einer ersten Leitungsart beispielsweise des n&supmin;-Typs, einen durch Diffusion oder dergleichen auf dem Kollektorbereich 11 ausgebildeten Basisbereich 12 einer zweiten Leitungsart beispielsweise des p-Typs und durch Diffusion oder dergleichen auf der Basisregion 12 in einer Vielzahl von inselartigen Formen ausgebildete Multiemitterbereiche 13 (13a, 13b, ...) einer ersten Leistungsart beispielsweise des n&supmin;-Typs aufweist. Jede Transistoreinheit ist mit inneren Basisschichten 14 (14a, 14b, ...) eines zweiten Leitungstyps von beispielsweise dem p&spplus;-Typ versehen, und die in jeder Reihe angeordneten inneren Basisschichten 14a, ... sind aufeinanderfolgend bereitgestellt, und es sind Diffusionsbereiche 15 (15a, 15b, ...) mit hoher Dotierstoffkonzentration und oberflächenleitend auf der Halbleiterschicht der gleichen Leitungsart wie die inneren Basisschichten 14 von beispielsweise dem p&spplus; Typ an dem Endabschnitt angeordnet. Wie in Fig. 4 gezeigt, wird der Basisbereich 12 in der Umgebung jeder Transistoreinheit zu der Innenseite der Halbleiterschicht hin dick ausgebildet, sowie im zentralen Teil unter dem Emitterbereich dünn, und im Querschnitt weist er eine π-artige Gestalt auf. Die internen Basisschichten 14 dringen durch den Kollektorbereich 11 in die Vertiefung der π-artigen Gestalt des Basisbereichs 12 ein, und sind mit den p&spplus;-dotierten Diffusionsbereichen 15 (15a, 15b, ...) verbunden, die mit der Oberfläche der Halbleiterschicht in. Verbindung stehen, wo die Transistoreinheiten nicht ausgebildet sind. Diese sind außerdem mit den Basiselektrodenanschlußflächen durch die (nicht gezeigte) isolierende Schicht auf der Halbleiteroberfläche bereitgestellte Metallisierung verbunden.
- Die inneren Basisschichten 14 können außerdem unmittelbar mit den Basisbereichen 12 durch die Halbleiterschicht verbunden sein, ohne daß sie einmal auf der Substratoberfläche durch Diffusionsbereiche 15 herausgeführt werden. Durch das Verbinden an die Basiselektrodenkontaktanschlußflächen durch Diffusionsbereiche 15 können die Basisbereiche 12 mit hohem Widerstand übersprungen werden, so daß der Restladungsträger früher eliminiert werden kann, aber wenn unmittelbar mit den Basisbereichen 12 verbunden wird, kann die Bauteilgröße reduziert werden. Falls keine Diffusionsbereiche 15 bereitgestellt werden, ist es zu bevorzugen, die π-Abschnitte der den Transistoreinheiten benachbarten Basisbereiche kontinuierlich auszubilden sowie auch die internen Basisbereiche 14 kontinuierlich auszubilden, da es nicht notwendig ist, die inneren Basisschichten 14 und Basisbereiche 12 in jeder Transistoreinheit zu verbinden. Beispiele für eine kontinuierliche Ausbildung der inneren Basisschichten 14 sind in den Fig. 5a und 5b gezeigt. Dabei zeigt Fig. 5a ein Beispiel für innere Basisschichten 14, die kontinuierlich zu den in einer Reihe angeordneten Transistoreinheiten bereitgestellt sind, und Fig. 5b zeigt ein Beispiel der Kopplung jeder Transistoreinheit mit einem quadratischen Ring. Bei der in Fig. 5b gezeigten ringförmigen Kopplung ist es zu bevorzugen, jeden Ring weiterhin mit einer Dotierungsschicht 16 zu koppeln.
- Eine erläuternde Draufsicht für die Basiselektrode und Emitterelektrode des Vielemittertransistors ist in Fig. 6 angegeben, bei der Basiskontakte 17 und Emitterkontakte 18 auf den Basisbereichen und Vielemitterbereichen durch in der isolierenden Schicht ausgebildeten Öffnungen bereitgestellt sind, und weiterhin jeweils mit der Basiselektrodenmetallisierung 19 und Emitterelektrodenmetallisierung 20 verbunden sind, sowie mit den Basisanschlußflächen 21 und Emitteranschlußflächen 22 verbunden sind.
- Bei dem erfindungsgemäßen Vielemittertransistor sind die Schichten der Basisbereiche 12 unter den Vielemitterbereichen 13 (13a, 13b, ...), welche Transistoreinheiten sind, dünn ausgebildet, und innere Basisschichten 14 (14a, 14b, ...) hoher Dotierstoffkonzentrationen sind auf den Kollektorbereichen 11 an der niedrigeren Seite der dünnen Basisbereiche 12 bereitgestellt, und die inneren Basisschichten 14 sind nicht unmittelbar mit den Basisbereichen 12 verbunden, aber mit den Basiselektrodenanschlußflächen durch die Diffusionsbereiche 15 (15a, 15b, ...) hoher Dotierstoffkonzentrationen verbunden. Demzufolge kann der in den Kollektorbereichen verbleibende Ladungsträger leicht durch die innere Basisschichten 14 geringen Widerstandes eingefangen werden, und durch die Basiselektroden durch Diffusionsbereiche 5 geringen Widerstandes entlassen werden, so daß der Restladungsträger sofort eliminiert werden kann. Folglich ist die Schaltgeschwindigkeit schnell, und es kann insbesondere die Ausschaltzeit (taus) aus dem Sättigungszustand in den Ausschaltzustand erheblich reduziert werden.
- Nachstehend wird die Anreicherung in der Transistorcharakteristik in dem Gebiet dünner Dicke WB des Basisbereichs gemäß der Erfindung näher beschrieben.
- In erster Näherung wird der Grundbasisstromverstärkungsfaktor hFE allgemein wie folgt ausgedrückt:
- wobei σB, σE die Leitfähigkeiten der Basis bzw. des Emitters bezeichnen, WB die Dicke des Basisbereichs bezeichnet, sowie Lh, Ln die Diffusionslängen der Minoritätsladungsträger von Löcher bzw. Elektroden bezeichnen. Hierbei wird hFE größer, wenn WB kleiner wird, so daß ein hoher Stromverstärkungsfaktor hFE erreicht wird.
- Weiterhin wird die Übergangsfrequenz fT wie folgt ausgedrückt
- wobei Dn den Diffusionskoeffizienten bezeichnet. Hierbei wird fT größer, wenn WB kleiner wird, so daß eine hohe Übergangsfrequenz erreicht wird.
- Andererseits ist die Durchbruchspannung BV in der früheren Gleichung (1) ausgedrückt durch
- wobei n = 1 oder 2 ist, NC die Dotierstoffkonzentration des Kollektorbereichs bezeichnet, und rj der Radius der Krümmung ist, mit r ∼ rj/WB. Wenn r gegen unendlich geht, nähert sich der Wert in eckigen Klammern auf der rechten Seite von Gleichung (1) 1 an, und daher ist die Durchbruchspannung BV größer, wenn WB größer ist. Abgesehen davon ist die Sicherheitsbetriebsfläche aufgrund des sekundären Durchbruchs eng. Der sekundäre Durchbruch tritt unter Durchlaßvorspannung auf, wenn der durch den in lateraler Richtung fließenden Basisstrom verursachten Spannungsabfall eine Konzentration des Basistroms im Endabschnitt der Emitterbereiche 13 verursacht. Daher kann dies zu einem Zusammenbruch des Transistors führen. Erfindungsgemäß wird der sekundäre Zusammenbruch unterdrückt, indem die Dicke WB des Basisbereichs 12 um den Endabschnitt der Emitterbereiche erhöht wird, wo der Strom am wahrscheinlichsten seine maximale Konzentration erfährt, und die Sicherheitsbetriebsfläche kann ausgedehnt werden.
- Dies bedeutet, daß bei dem Vielemittertransistor gemäß dem zweiten Beispiel gemäß der beanspruchten Erfindung die Dicke WB der Basisbereiche 12 unter den Vielemitterbereichen 13a, 13b, ... dünn ausgebildet wird, so daß eine hohe Übergangsfrequenz fT und ein hoher Stromverstärkungsfaktor hFE erreicht wird, während die Dicke der äußeren Basisbereiche 12 dick ausgebildet werden, so daß eine breite Sicherheitsbetriebsfläche und eine hohe Durchbruchspannung verwirklicht werden.
- Darüber hinaus werden erfindungsgemäß innere Basisschichten 14 mit hoher Dotierstoffkonzentration in den Kollektorbereichen 11 an der unteren Seite der dünnen Basisbereiche 12 ausgebildet und mit den Basisbereichen 12 verbunden oder mit den Basiselektroden auf der Substratoberfläche verbunden, weswegen Lh und Ln in Gleichung (2) gering sind, und der Verstärkungsfaktor hFE steigt, während der in den Kollektorbereichen 11 verbleibende Restminoritätsladungsträger in der inneren Basisschicht 14 mit geringem Widerstand leicht eingefangen wird, sowie durch die Basisbereiche oder Metallisierung zu den Basiselektroden entkommt, so daß der Restladungsträger sofort eliminiert werden kann. Folglich ist die Schaltgeschwindigkeit schnell und speziell die Ausschaltzeit (taus) von dem Sättigungszustand zu dem Ausschaltzustand ist verkürzt.
- Das Herstellungsverfahren für den Transistor dieses Beispiels wird gemäß dem Ablaufdiagramm aus Fig. 7 beschrieben.
- Zunächst wird auf dem Halbleitersubstrat 11a eine n&supmin;-dotierte epitaktische Schicht 11b durch epitaktisches Wachstum zur Ausbildung eines Teils des Kollektorbereiches 11 ausgebildet, die Basisenden 12a, 12b des Teils des p-dotierten Basisbereichs 12 und die interne Basisschicht 14 werden in der epitaktischen Schicht 11b durch Ionenimplantation, Diffusion oder ein anderes Verfahren ausgebildet (siehe Fig. 7(a)).
- Folglich wird auf den Basisenden 12a, 12b und der Ausbildungsoberfläche der internen Basisschicht 14 eine n&supmin;-dotierte epitaktische Schicht 11c durch epitaktisches Wachstum ausgebildet, und der Kollektorbereich 11 ausgebildet (vergleiche Fig. 7(b)). Da die Temperatur zu diesem Zeitpunkt des epitaktischen Wachstums ansteigt, diffundieren die Dotierstoffe der Basisenden 12a, 12b und der internen Basisschichten 14a, 14b in die gewachsene epitaktische Schicht 11c und werden leicht nach oben gestreut.
- Danach werden durch die Einführung eines p-Dotierstoffes von der Oberfläche der epitaktischen Schicht 11c die mit den Basisenden 12a, 12b verbundenen Basisenden, der Basisbereich 12 zwischen ihnen, und der mit der zu dem Basisbereich 12 benachbarten inneren Schicht 14 verbundene (nicht gezeigte) Diffusionsbereich ausgebildet (vgl. Fig. 7 (c)).
- Bei diesem Basisbereich 12 werden beispielsweise durch den p&supmin;-Dotierstoff die oberen Teile der Basisenden 12a, 12b tief ausgebildet, so daß sie mit den Basisenden 12a, 12b an dem Endabschnitt der Basisbereiche 12 verbunden sind, und die mittleren Zwischenteile werden schmal ausgebildet, so daß sie nicht mit den inneren Basisschichten 14a, 14b in Verbindung sind, wodurch ein "π"-förmiger Abschnitt ausgebildet wird, wie es in Fig. 7(c) gezeigt ist. Der schmale Abschnitt weist eine Tiefe von etwa beispielsweise 1 bis 20 um auf, und der tiefe Abschnitt beträgt etwa 5 bis 50 um. Somit wird zur Ausbildung der Endabschnitte in einem tiefen Dotierstoffbereich und der Zwischenbereich in einem schmalen Dotierstoffbereich der Diffusionsvorgang in zwei Schritte aufgeteilt, und die Dotierstoffe werden getrennt in den Endabschnitt und den zentralen Abschnitt eingeführt, oder es werden Dotierstoffe unterschiedlicher Diffusionsgeschwindigkeiten verwendet, beispielsweise Aluminium und Arsen, und das schnell diffundierende Aluminium wird bei dem Endabschnitt aufgebracht, während das langsam diffundierende Arsen in dem zentralen Abschnitt aufgebracht wird, wobei die Diffusion etwa bei 950ºC bis 1380ºC und in der gleichen Diffusionszeit stattfindet, und das schnell diffundierende Aluminium in eine größere Tiefe diffundiert, wodurch der Basisbereich 1 wie in Fig. 7(c) gezeigt ausgebildet wird. Oder, wenn der Dotierstoff durch Ionenimplantation zugeführt wird, kann die Tiefe des Dotierstoffbereiches durch die Steuerung der Ionenimplantationsenergie eingestellt werden.
- Weiterhin kann durch die Einführung eines Dotierstoffes wie Phosphor in den dünn ausgebildeten Hauptteil des Basisbereiches 12 n&spplus;-dotierte Emitterbereiche 13a, 13b ausgebildet werden (vgl. Fig. 7(d)). Darüber hinaus kann auf die gleiche Weise, wie bei dem gewöhnlichen Verfahren, obwohl es nicht gezeigt ist, Kontaktlöcher auf der Oberfläche der Halbleiterschicht bereitgestellten isolierenden Schicht ausgebildet werden, sowie Elektroden in jedem Bereich bereitgestellt werden, woraufhin die Elektroden metallisiert werden.
- Hierbei wurde das Beispiel eines npn-Transistors in Verbindung mit diesem Ausführungsbeispiel erklärt, aber die gemachten Ausführungen verhalten sich auf einen pnp- Transistor der invertierten Leitungsart genauso. Die Gestalt des Basisbereiches und der Diode ist nicht auf das beschriebene Beispiel begrenzt. Anstelle des dargestellten Beispiels des Vielbasistransistors kann auch ein Vielemittertransistor gesetzt werden. Weiterhin kann durch eine Verbindung mit dem ersten Ausführungsbeispiel die Durchbruchspannung weiterhin verbessert werden.
- Wie vorstehend beschrieben wurde, werden gemäß diesem Ausführungsbeispiel die Basisbereiche unmittelbar unter den Emitterbereichen der Transistoreinheiten von Vielbasistransistor und Vielemittertransistor ausgebildet, und innere Basisschichten werden an deren Unterseite ausgebildet, weswegen der Stromverstärkungsfaktor hFE und das Stromverstärkungsbandbreitenprodukt fT verbessert werden kann, während die in die Kollektorbereiche implantierten Minoritätsladungsträger in die Basisseite durch die inneren Basisbereiche innerhalb eines kurzen Zeitraumes zum Schaltzeitpunkt fließen und rekombinieren. Folglich ist der Schaltbetrieb schnell und die Schaltzeit von dem Sättigungszustand in dem Abschaltungszustand ist verkürzt. Demzufolge ist die Leistungsaufnahme der elektrischen Schaltung während des Schaltzeitpunktes vermindert und eine Wärmeerzeugung wird unterdrückt, so daß die Transistorverstärkung, andere Charakteristiken und die Zuverlässigkeit verbessert werden können. Da die Basisbereiche um die Emitterbereiche dick ausgebildet werden können, wird zusätzlich eine Stromkonzentration verhindert und die Sicherheitsbetriebsfläche kann verbreitet werden.
Claims (3)
1. Transistor mit
(a) einer ersten Halbleiterschicht (11a), die durch
ein Halbleitersubstrat (11) ausgebildet ist;
(b) einer zweiten Halbleiterschicht (11b), die auf
der ersten Halbleiterschicht (11a) ausgebildet ist und
eine Dotierung der gleichen Leitungsart wie die erste
Schicht (11a) mit einer geringeren Konzentration als die
der ersten Halbleiterschicht (11a) aufweist; und
(c) einer dritte n Halbleiterschicht (11c), die auf
der zweiten Halbleiterschicht (11b) ausgebildet ist und
eine Dotierung der gleichen Leitungsart wie die erste
Halbleiterschicht (ha) mit einer geringeren
Konzentration als die der zweiten Halbleiterschicht (11b)
aufweist;
wobei ein Basisbereich (12, 14a, 14b) in der dritten
Schicht (11c) ausgebildet ist und ein Emitterbereich
(13a, 13b) im Basisbereich (12) ausgebildet ist,
dadurch gekennzeichnet, daß
der Emitterbereich einen Vielemitteraufbau aufweist,
der aus einer Vielzahl von inselartigen Emitterbereichen
ausgebildet ist, von denen jeder einen Teil einer
Transistoruntereinheit bildet,
dabei ist jede Transistoruntereinheit
durch einen entsprechenden der in dem Basisbereich
(12) ausgebildeten inselartigen Emitterbereiche (13a,
13b) ausgebildet, wobei der Basisbereich (12) im
Querschnitt einen Aufbau in Gestalt eines "π" aufweist,
der zu der zweiten Halbleiterschicht (11b) hin geöffnet
ist und wobei eine entsprechende innere Basisschicht
(14a, 14b) in jeder "π"-artigen Vertiefung in
Übereinstimmung mit dem entsprechenden Emitterbereich
ausgebildet ist,
und daß
jede innere Basisschicht (14a, 14b) der
Transistoruntereinheit mit dem Basisbereich verbunden ist
(12).
2. Transistor nach Anspruch 1, wobei die
Dotierstoffkonzentration der dritten Halbleiterschicht
(11c) 5 · 10²¹ bis 5 · 10¹&sup4;/cm³ beträgt.
3. Transistor nach Anspruch 1, wobei die innere
Basisschicht (12a, 12b) mit einem mit hoher Konzentration
dotierten Bereich (15a, 15b) verbunden ist, der von der
Oberfläche des Halbleitersubstrats (11) eingebracht
wurde, und die mit der Basiselektrode (12) durch eine
Metallisierung verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1120994A JPH07221116A (ja) | 1994-02-02 | 1994-02-02 | トランジスタ |
JP01121094A JP3233767B2 (ja) | 1994-02-02 | 1994-02-02 | トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69512101D1 DE69512101D1 (de) | 1999-10-21 |
DE69512101T2 true DE69512101T2 (de) | 2000-04-27 |
Family
ID=26346616
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69512101T Expired - Lifetime DE69512101T2 (de) | 1994-02-02 | 1995-02-01 | Leistungs-Bipolartransistor |
DE69528203T Expired - Lifetime DE69528203T2 (de) | 1994-02-02 | 1995-02-01 | Transistor |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69528203T Expired - Lifetime DE69528203T2 (de) | 1994-02-02 | 1995-02-01 | Transistor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5637910A (de) |
EP (2) | EP0666600B1 (de) |
DE (2) | DE69512101T2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE511891C2 (sv) * | 1997-08-29 | 1999-12-13 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
DE10232176A1 (de) * | 2002-07-16 | 2004-02-05 | Infineon Technologies Ag | Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung desselben |
SE532625C2 (sv) * | 2007-04-11 | 2010-03-09 | Transic Ab | Halvledarkomponent i kiselkarbid |
US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN103378138B (zh) * | 2012-04-18 | 2016-12-14 | 朱恩均 | 双极晶体管及其制作方法 |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
US20180026122A1 (en) * | 2015-10-09 | 2018-01-25 | Ideal Power Inc. | B-TRAN Geometry and Structure That Provides Both High Gain and High Current Density |
CN118073459A (zh) * | 2024-04-18 | 2024-05-24 | 中国科学院宁波材料技术与工程研究所 | 一种光电晶体管及其制备方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336481A (en) * | 1976-09-17 | 1978-04-04 | Toshiba Corp | Semiconductor device |
DE3131611A1 (de) * | 1981-08-10 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Epitaxialer transistor |
FR2543736B1 (fr) * | 1983-03-31 | 1986-05-02 | Thomson Csf | Procede de fabrication d'un transistor de puissance a tenue en tension elevee a l'ouverture |
EP0133339A3 (de) * | 1983-07-29 | 1985-03-20 | Trw Inc. | Silicid-Bipolartransistor und Verfahren zum Herstellen dieses Transistors |
JPS60160165A (ja) * | 1984-01-31 | 1985-08-21 | Shindengen Electric Mfg Co Ltd | バイポ−ラトランジスタ |
JPS60175453A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | トランジスタの製造方法 |
JPH0193167A (ja) * | 1987-10-05 | 1989-04-12 | Toyota Autom Loom Works Ltd | 高耐圧トランジスタ |
JPH01232742A (ja) * | 1988-03-11 | 1989-09-18 | Fujitsu Ltd | 半導体装置 |
IT1234517B (it) * | 1988-05-05 | 1992-05-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore bipolare di potenza e procedimento per la sua fabbricazione |
US5221856A (en) * | 1989-04-05 | 1993-06-22 | U.S. Philips Corp. | Bipolar transistor with floating guard region under extrinsic base |
AU2805092A (en) * | 1991-10-23 | 1993-05-21 | Microunity Systems Engineering, Inc. | Bipolar junction transistor exhibiting improved beta and punch-through characteristics |
JPH0637098A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1995
- 1995-02-01 DE DE69512101T patent/DE69512101T2/de not_active Expired - Lifetime
- 1995-02-01 DE DE69528203T patent/DE69528203T2/de not_active Expired - Lifetime
- 1995-02-01 EP EP95101357A patent/EP0666600B1/de not_active Expired - Lifetime
- 1995-02-01 EP EP99104774A patent/EP0921574B1/de not_active Expired - Lifetime
- 1995-02-01 US US08/382,393 patent/US5637910A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0921574A3 (de) | 1999-06-16 |
EP0921574B1 (de) | 2002-09-11 |
DE69528203D1 (de) | 2002-10-17 |
DE69528203T2 (de) | 2003-07-31 |
EP0666600A2 (de) | 1995-08-09 |
EP0666600B1 (de) | 1999-09-15 |
DE69512101D1 (de) | 1999-10-21 |
EP0921574A2 (de) | 1999-06-09 |
EP0666600A3 (de) | 1996-04-10 |
US5637910A (en) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69305909T2 (de) | Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet | |
DE69127949T2 (de) | Thyristor und Verfahren zu dessen Herstellung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE112019003790T5 (de) | Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung | |
DE1295093B (de) | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps | |
DE3823270A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE69512101T2 (de) | Leistungs-Bipolartransistor | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE3738670A1 (de) | Leitfaehigkeitsmodulierter mosfet | |
DE69814619T2 (de) | Siliziumkarbid feldgesteuerter zweipoliger schalter | |
DE69418638T2 (de) | Halbleiterbauelement vom MIS-Typ | |
DE3027599C2 (de) | ||
DE102014109643B4 (de) | Bipolartransistor und verfahren zum herstellen eines bipolartransistors | |
DE102009044670B4 (de) | Bipolares Halbleiterbauelement und Herstellungsverfahren | |
DE19630341A1 (de) | Halbleitereinrichtung | |
DE1514855B2 (de) | Halbleitervorrichtung | |
DE69122902T2 (de) | Halbleiteranordnung mit einem Thyristor | |
DE69315813T2 (de) | Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss | |
EP0710988B1 (de) | Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen | |
DE3688516T2 (de) | Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang. | |
DE69225355T2 (de) | Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung | |
EP0285923B1 (de) | Gate-Ausschaltthyristor und Verfahren zu dessen Herstellung | |
DE3784777T2 (de) | Halbleiteranordnung. | |
DE3005367C2 (de) | ||
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |