JPS601846A - 多層配線構造の半導体装置とその製造方法 - Google Patents
多層配線構造の半導体装置とその製造方法Info
- Publication number
- JPS601846A JPS601846A JP58108558A JP10855883A JPS601846A JP S601846 A JPS601846 A JP S601846A JP 58108558 A JP58108558 A JP 58108558A JP 10855883 A JP10855883 A JP 10855883A JP S601846 A JPS601846 A JP S601846A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode wiring
- semiconductor device
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920001721 polyimide Polymers 0.000 claims abstract description 46
- 239000009719 polyimide resin Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 37
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 claims 2
- 235000017491 Bambusa tulda Nutrition 0.000 claims 2
- 241001330002 Bambuseae Species 0.000 claims 2
- 235000015334 Phyllostachys viridis Nutrition 0.000 claims 2
- 239000011425 bamboo Substances 0.000 claims 2
- 235000013399 edible fruits Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 238000009413 insulation Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000003513 alkali Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229920002160 Celluloid Polymers 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 1
- DEJFCQKCJXVXGI-UHFFFAOYSA-N O.CC(O)=O.O[N+]([O-])=O.OP(O)(O)=O Chemical compound O.CC(O)=O.O[N+]([O-])=O.OP(O)(O)=O DEJFCQKCJXVXGI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 125000005462 imide group Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、多層配線構造の半導体装■及びその製造方法
に係り、さらに詳しくは配線が断線りることなくかつ電
気的特性の変動が極めて小さい信頼性の高い多層配線構
造とその製造方法に関する。
に係り、さらに詳しくは配線が断線りることなくかつ電
気的特性の変動が極めて小さい信頼性の高い多層配線構
造とその製造方法に関する。
[発明の技術的背景とその問題点]
集積度の高い半導体装置のように電極配線面積が増大し
てくると多層配線構造を採用しなければならないが、従
来の多層配線技術においてはステップカバレッジの欠陥
による断線と電気的特性の変動など信頼性に未解決の問
題がある。
てくると多層配線構造を採用しなければならないが、従
来の多層配線技術においてはステップカバレッジの欠陥
による断線と電気的特性の変動など信頼性に未解決の問
題がある。
断線の問題は、基本的に下層の電極配線とその上に形成
した絶縁膜の段差形状を平坦化して、下層の電極配線゛
と交叉する上層の電極配線の膜厚やそれに加わるストレ
スを均一化することであり、同時に急峻でない絶縁膜間
口をしかも簡単な工程で形成する間口技術し解決して電
極配線間の接続を完全にすることである。
した絶縁膜の段差形状を平坦化して、下層の電極配線゛
と交叉する上層の電極配線の膜厚やそれに加わるストレ
スを均一化することであり、同時に急峻でない絶縁膜間
口をしかも簡単な工程で形成する間口技術し解決して電
極配線間の接続を完全にすることである。
従来の平坦化技術として、層間絶縁膜にCVD(化学的
気相成長法>S+OZ又はPSG (リンシリケートガ
ラス)膜を形成した上に、SiO2微粉末をアルコール
系媒液中に分散溶解させたも理をしてより平坦化したシ
リカフィルムを積層する方法がある。
気相成長法>S+OZ又はPSG (リンシリケートガ
ラス)膜を形成した上に、SiO2微粉末をアルコール
系媒液中に分散溶解させたも理をしてより平坦化したシ
リカフィルムを積層する方法がある。
しかしながら、上記のシリカフィルムを積層りる従来方
法にd5いでは、段差を緩和り−るに必要な0.2〜0
.3μ川の膜厚のシリカフィルムを1回の塗布で得るこ
とが困難であった。 その上、シリカフィルムの機械的
強度が小ざく熱処即11、rに電(―材料との応力差に
より段差部分や電極取出し開口部にクラックが生じやす
いという欠点があり、その/jめ断線による歩留りや配
線の信頼性についても十分満足できるものではなかった
。
法にd5いでは、段差を緩和り−るに必要な0.2〜0
.3μ川の膜厚のシリカフィルムを1回の塗布で得るこ
とが困難であった。 その上、シリカフィルムの機械的
強度が小ざく熱処即11、rに電(―材料との応力差に
より段差部分や電極取出し開口部にクラックが生じやす
いという欠点があり、その/jめ断線による歩留りや配
線の信頼性についても十分満足できるものではなかった
。
別の従来平坦化技術として、下地の膜応力緩和の効果を
持ちかつ耐熱性に優れたポリイミド系樹脂をスピンコー
タで塗布焼成し′C段差の少ない1層膜を形成し多層配
線づることが知られている。
持ちかつ耐熱性に優れたポリイミド系樹脂をスピンコー
タで塗布焼成し′C段差の少ない1層膜を形成し多層配
線づることが知られている。
このポリイミド樹脂を用いる従来方法は、層間絶縁に必
要な2〜3μm厚の膜を1回の塗布で形成できるという
利点があるが、ポリイミド樹脂は吸水性・耐湿性に劣り
、特に小形のプラスチックパッケージに収めた半導体装
置においては、通電状態で長時間放置すると1〜ランジ
スタなど基板上素子の電気的特性が変動し信頼性が十分
確保できないという欠点があった。 このポリイミド樹
脂の欠点を考慮して5in2膜どポリイミド樹脂膜の2
層膜を形成した従来例はあるが、通電状態で長時間放置
した場合の電気的特性の変動は解決されてはいなかった
。
要な2〜3μm厚の膜を1回の塗布で形成できるという
利点があるが、ポリイミド樹脂は吸水性・耐湿性に劣り
、特に小形のプラスチックパッケージに収めた半導体装
置においては、通電状態で長時間放置すると1〜ランジ
スタなど基板上素子の電気的特性が変動し信頼性が十分
確保できないという欠点があった。 このポリイミド樹
脂の欠点を考慮して5in2膜どポリイミド樹脂膜の2
層膜を形成した従来例はあるが、通電状態で長時間放置
した場合の電気的特性の変動は解決されてはいなかった
。
その他、電極配線層のA1を部分的に陽極酸化して平坦
化づる方法や、無機絶縁膜に平坦な有機膜を塗布したの
ち両膜のエツチング速度が等しくなるような条件でスパ
ッタエツチングを行い、無機絶縁膜を平滑にする方法な
どがあるが、いずれの方法も前記のシリカフィルムやポ
リイミド樹脂膜をスピンコータなどで塗布形成するだけ
の方法に比べると工程が簡単でないという欠点があった
。
化づる方法や、無機絶縁膜に平坦な有機膜を塗布したの
ち両膜のエツチング速度が等しくなるような条件でスパ
ッタエツチングを行い、無機絶縁膜を平滑にする方法な
どがあるが、いずれの方法も前記のシリカフィルムやポ
リイミド樹脂膜をスピンコータなどで塗布形成するだけ
の方法に比べると工程が簡単でないという欠点があった
。
[発明の目的]
本発明の目的は、ポリイミド樹脂を用いた多溜配liA
構造に伴う電気的特性の変動を抑制しかつ平坦化された
多層配線構造の半導体装置を提供することであり、また
別の目的は電気的特性の変動抑制とともに、ステップカ
バレッジ改善及び応力緩和により配線の断線をなくしか
つ層間絶縁性・耐湿性を改善した多層配線構造の半導体
装置を提供することにある。 また本発明の他の目的は
上記電気的特性の変動がなくかつ平坦化された多層配線
構造の層間絶縁膜について、急峻でない間1」をしかも
簡単な工程で開口する半導体装置の製造方法を提供する
ことにある。
構造に伴う電気的特性の変動を抑制しかつ平坦化された
多層配線構造の半導体装置を提供することであり、また
別の目的は電気的特性の変動抑制とともに、ステップカ
バレッジ改善及び応力緩和により配線の断線をなくしか
つ層間絶縁性・耐湿性を改善した多層配線構造の半導体
装置を提供することにある。 また本発明の他の目的は
上記電気的特性の変動がなくかつ平坦化された多層配線
構造の層間絶縁膜について、急峻でない間1」をしかも
簡単な工程で開口する半導体装置の製造方法を提供する
ことにある。
[発明の概要1
本発明の半導体装置は、多層配線構造の層間絶縁膜が下
層の無機絶縁被膜と最上層のポリイミド系樹脂の有機絶
縁被膜とから成り、(ポリイミド系樹脂被膜の膜厚)/
(無機絶縁被膜の膜厚)で表される比が0.5〜0.1
の範囲であることを狛徴としている。
層の無機絶縁被膜と最上層のポリイミド系樹脂の有機絶
縁被膜とから成り、(ポリイミド系樹脂被膜の膜厚)/
(無機絶縁被膜の膜厚)で表される比が0.5〜0.1
の範囲であることを狛徴としている。
本発明における無機絶縁被膜はCVD法又は1〕VD法
により堆積した窒化珪素又は窒素を含イjlる酸化珪素
(シリコンオキシナイトライド)の単独膜もしくは積層
膜であり、層間絶縁性・耐湿性などの点からプラズマC
VD法による窒化珪素ヤオキシナイトライドが特に好ま
しい。 また本発明にiJ3 #プるポリイミド系樹脂
は焼成することによりイミド骨格を含有する高分子体を
形成するものであって、具体例としてはしミ」ファイン
5P510(東し社商品名) 、Pyralin (デ
ュポン社商品名>、PIQ(日立化成工業社商品名)な
どが挙げられる。
により堆積した窒化珪素又は窒素を含イjlる酸化珪素
(シリコンオキシナイトライド)の単独膜もしくは積層
膜であり、層間絶縁性・耐湿性などの点からプラズマC
VD法による窒化珪素ヤオキシナイトライドが特に好ま
しい。 また本発明にiJ3 #プるポリイミド系樹脂
は焼成することによりイミド骨格を含有する高分子体を
形成するものであって、具体例としてはしミ」ファイン
5P510(東し社商品名) 、Pyralin (デ
ュポン社商品名>、PIQ(日立化成工業社商品名)な
どが挙げられる。
ポリイミド樹脂を層間絶縁膜に用いた半導体装置が長時
間通電状態に放置されたときに電気的特性に変動を生ず
る原因は、従来ポリイミド樹脂膜が無機絶縁膜に比べ(
吸水性・耐湿性に劣りアルカリにより汚染されやりいた
めであると考えられていたが、本発明者らはBT処理を
したもののバラクタ評価結果を検討した結果、アルカリ
等の汚染ではな(てポリイミド樹脂膜そのものの分極に
よるI’lssの変動であり、特に負電位のラインが第
二層配線にあるときはN SSの変動が基板表面の反転
をJ5こづ恐れがある稈であることなどの知見が得られ
た。
間通電状態に放置されたときに電気的特性に変動を生ず
る原因は、従来ポリイミド樹脂膜が無機絶縁膜に比べ(
吸水性・耐湿性に劣りアルカリにより汚染されやりいた
めであると考えられていたが、本発明者らはBT処理を
したもののバラクタ評価結果を検討した結果、アルカリ
等の汚染ではな(てポリイミド樹脂膜そのものの分極に
よるI’lssの変動であり、特に負電位のラインが第
二層配線にあるときはN SSの変動が基板表面の反転
をJ5こづ恐れがある稈であることなどの知見が得られ
た。
本発明は、上記知見からポリイミド樹脂のアルカリ汚染
などを防止するために単に無機絶縁膜を併用するだ(]
では電気的特性の変動を除去Jることはできず、BT処
理後の△N ssを目標値(2×10” am’ )以
下にするためにはポリゴミ1−樹脂被膜の膜厚を無機絶
縁被膜の膜厚に対して0.5以下とすることにより、こ
の問題の解決をはかることができたものである。
などを防止するために単に無機絶縁膜を併用するだ(]
では電気的特性の変動を除去Jることはできず、BT処
理後の△N ssを目標値(2×10” am’ )以
下にするためにはポリゴミ1−樹脂被膜の膜厚を無機絶
縁被膜の膜厚に対して0.5以下とすることにより、こ
の問題の解決をはかることができたものである。
第1図は、5iNli(屈折率2.0のプラズマCVD
窒化珪素膜) 0.21μm厚に対し、ポリイミド膜(
例えばセミコファイン5P510)の膜厚比を0〜1.
4に変動さぜ(両膜は0.10μm l’、)の熱酸化
siO?股上に積層されている)でバラクタ評価により
N ssをめ、さらにバイアスO、!iMV/Cm、2
00℃、10分間のB T処琥を行い、膜厚比(横軸)
とΔN5−CIKI軸)との関係をめたグラフである。
窒化珪素膜) 0.21μm厚に対し、ポリイミド膜(
例えばセミコファイン5P510)の膜厚比を0〜1.
4に変動さぜ(両膜は0.10μm l’、)の熱酸化
siO?股上に積層されている)でバラクタ評価により
N ssをめ、さらにバイアスO、!iMV/Cm、2
00℃、10分間のB T処琥を行い、膜厚比(横軸)
とΔN5−CIKI軸)との関係をめたグラフである。
同図をみればわかるように△N ssが目標伯2×10
” cm4以下であるのは膜厚比0,5以トであり、特
に膜厚比0.3以下とすればほぼ完全な安定状態比を0
〜1.4に変動さけた場合においても窒化珪素膜の場合
の関係曲線と一致しており、分極の原因がポリイミド樹
脂膜にあり、無機絶縁膜の種類によらず膜厚比を0.5
以下にすればよいことが確認された。
” cm4以下であるのは膜厚比0,5以トであり、特
に膜厚比0.3以下とすればほぼ完全な安定状態比を0
〜1.4に変動さけた場合においても窒化珪素膜の場合
の関係曲線と一致しており、分極の原因がポリイミド樹
脂膜にあり、無機絶縁膜の種類によらず膜厚比を0.5
以下にすればよいことが確認された。
一方、ステップカバレッジの効果を得るには膜厚比0.
1以上とづる必要がある。 特に好ましくは窒化珪素膜
1.0μmに対してポリイミド樹脂膜0.25μm以上
と覆るのがよい。 市販されている10ポイズ程度のポ
リイミド樹脂をジメチルアレドアミドなどの溶剤で稀釈
して5センチボイズとずれば0.06μIll Fj−
に、1oL7ンヂボイズとずれば0.30μIIl厚の
膜厚に塗布づることができる。
1以上とづる必要がある。 特に好ましくは窒化珪素膜
1.0μmに対してポリイミド樹脂膜0.25μm以上
と覆るのがよい。 市販されている10ポイズ程度のポ
リイミド樹脂をジメチルアレドアミドなどの溶剤で稀釈
して5センチボイズとずれば0.06μIll Fj−
に、1oL7ンヂボイズとずれば0.30μIIl厚の
膜厚に塗布づることができる。
次に多層配線の電極配線を相互に接続するために無機絶
縁被膜とポリイミド樹脂被膜とを積層した絶縁膜に間口
さける本発明の製造方法として、二段階開口法(特許請
求の範囲第2項)と一段階開口法(同第3項)を説明覆
る。
縁被膜とポリイミド樹脂被膜とを積層した絶縁膜に間口
さける本発明の製造方法として、二段階開口法(特許請
求の範囲第2項)と一段階開口法(同第3項)を説明覆
る。
二段階開口法は、第一の電極配線層の上に無機絶縁被膜
をiIt積してこれをケミカルドライエツチング法で開
口し、次いで開口したポリイミド樹脂被膜を塗布して無
機絶縁被膜開口よりも広くケミカルドライエツチング法
で開口することにJ、す、絶縁膜凹口膚口の傾斜を緩や
かなものにりるものである。
をiIt積してこれをケミカルドライエツチング法で開
口し、次いで開口したポリイミド樹脂被膜を塗布して無
機絶縁被膜開口よりも広くケミカルドライエツチング法
で開口することにJ、す、絶縁膜凹口膚口の傾斜を緩や
かなものにりるものである。
また一段階開口法は、無機絶縁被11ジ上にポリイミド
樹脂被膜を積層した絶縁膜にアルミ膜を堆積して所望の
マスクを形成し、最上層のポリイミド被膜を02のみか
らなる反応ガスを用いた反応11イオンエツチングを行
い、続いて下層の無機絶縁被膜をCF、と02からなる
反応ガスを用いた反応性イオンエツチングを行うことに
より60・〜・7o。
樹脂被膜を積層した絶縁膜にアルミ膜を堆積して所望の
マスクを形成し、最上層のポリイミド被膜を02のみか
らなる反応ガスを用いた反応11イオンエツチングを行
い、続いて下層の無機絶縁被膜をCF、と02からなる
反応ガスを用いた反応性イオンエツチングを行うことに
より60・〜・7o。
程度の緩やかな傾斜角で絶縁膜を間口さゼるものである
。
。
[発明の実施例コ
実施例 1
以下に図面を参照して本発明半導体装置の実施例を説明
りる。
りる。
第2図において、1は素子を形成した」′置体基板、2
は第一の電極配線層3を素子と接続させるだめに開口(
図示Uず)を設けた基板表面の3i02絶縁膜、3は約
1μ111厚に設けたΔ1−1%3i−2%Cu合金の
ような第一の電極配線層、4は第一の電極配線層3上に
1μm厚にプラズマCVD法で111枯した窒化珪素被
膜、5は窒化珪素股上に塗布した0、35μm厚のポリ
イミド樹脂被膜(4と5は居間絶縁膜となる)、6はA
l−2%Cu合金のような第二の電極配線層、41及び
51は第二の電極配線層6を第一の電極配線層3と接続
させるための絶縁膜開口、7は第二の電(セ配線層6土
に設けた窒化珪素やポリイミド樹脂などのパッシベーシ
ョン膜である。
は第一の電極配線層3を素子と接続させるだめに開口(
図示Uず)を設けた基板表面の3i02絶縁膜、3は約
1μ111厚に設けたΔ1−1%3i−2%Cu合金の
ような第一の電極配線層、4は第一の電極配線層3上に
1μm厚にプラズマCVD法で111枯した窒化珪素被
膜、5は窒化珪素股上に塗布した0、35μm厚のポリ
イミド樹脂被膜(4と5は居間絶縁膜となる)、6はA
l−2%Cu合金のような第二の電極配線層、41及び
51は第二の電極配線層6を第一の電極配線層3と接続
させるための絶縁膜開口、7は第二の電(セ配線層6土
に設けた窒化珪素やポリイミド樹脂などのパッシベーシ
ョン膜である。
第2図のごとき本発明の多層配線構造においては、配線
層間の絶縁性・耐湿性は無機絶縁性被膜4で保たれ、段
差形状の平坦化と下地膜の応力の緩和はポリイミド樹脂
被膜5で図られ、しかも無機絶縁性被膜4の膜J9に対
してポリイミド樹脂被膜5の膜厚比が0.5以下である
ので層間絶縁膜の分極は所定値以下と4「り従って電気
的特性変動のない半導体装置が得られる。
層間の絶縁性・耐湿性は無機絶縁性被膜4で保たれ、段
差形状の平坦化と下地膜の応力の緩和はポリイミド樹脂
被膜5で図られ、しかも無機絶縁性被膜4の膜J9に対
してポリイミド樹脂被膜5の膜厚比が0.5以下である
ので層間絶縁膜の分極は所定値以下と4「り従って電気
的特性変動のない半導体装置が得られる。
実施例 2
第3図(a )〜<f)を参照し一段階聞11法の実施
例を説明する。
例を説明する。
第3図(a >において、所望の素子を形成した半導体
基板1に熱酸化膜2を形成し、l) E l〕法により
開口した後、A1−1%5i−2%Cu合金層を200
〜400℃に基板1を加熱した状態でスパッタ法により
1μm厚に被着させ、リン酸−酢酸一硝酸一水混合液
で選択的にエツチングを行い、第一の電極配線層31を
形成する。
基板1に熱酸化膜2を形成し、l) E l〕法により
開口した後、A1−1%5i−2%Cu合金層を200
〜400℃に基板1を加熱した状態でスパッタ法により
1μm厚に被着させ、リン酸−酢酸一硝酸一水混合液
で選択的にエツチングを行い、第一の電極配線層31を
形成する。
次に第3図(b)のように、該渥合液で]、、ツヂング
できないで残存するシリコンくず32を、CF、10.
混合ガスプラズマエツチングで除去したのち、窒素雰囲
気中500℃、15分間の熱処理をして第一の電極配I
51層3のコンタク1−を完成する。
できないで残存するシリコンくず32を、CF、10.
混合ガスプラズマエツチングで除去したのち、窒素雰囲
気中500℃、15分間の熱処理をして第一の電極配I
51層3のコンタク1−を完成する。
次に第3図(C)のように、プラズマCV I) 8置
[例えばAMP3300、GL450なト]テ、Si
H4/NH312%以下ノカス組成、温度3 !i 0
〜400℃の条件で1μm厚の窒化珪素膜4を被覆し、
CF、102ケミカルドライエツチング(徳田製作所製
CDE装置、流(6)比CF、+ 3:0,1 。
[例えばAMP3300、GL450なト]テ、Si
H4/NH312%以下ノカス組成、温度3 !i 0
〜400℃の条件で1μm厚の窒化珪素膜4を被覆し、
CF、102ケミカルドライエツチング(徳田製作所製
CDE装置、流(6)比CF、+ 3:0,1 。
月・力501)a、出力450W、周波数2450M
l−l Z )により開口4゛1を設()る。 エツチ
ング速度は約1800X / minで、約6分間を要
した。 マスクとしたホトレジストはトンネル型酸素プ
ラズマアッシャ−で剥離した。
l−l Z )により開口4゛1を設()る。 エツチ
ング速度は約1800X / minで、約6分間を要
した。 マスクとしたホトレジストはトンネル型酸素プ
ラズマアッシャ−で剥離した。
次に第3図(d )のように、窒化珪素膜4上にセミコ
ファインS P 510をジメチルアセトアミドで稀釈
して粘度100cpとしたものをスピンコータを用い約
4000rgm T:塗イbし、窒素中’100℃60
分間、250°C60分間、350℃60分間の3段階
の熱処理を行い、はぼ完全に硬化さけて0.35μm厚
のポリイミド樹脂被膜51を形成する。・次に第3図(
e)のように、形成したポリイミド樹脂被膜51は窒化
珪素膜の開口41よりも所望により 1〜2μn)広く
なるように、CF、102ケミノJルドライエツチング
(流量比CF4 1:0.3.その他は窒化珪素膜開口
条件と同じ)で開口52を設【ノる。 エツチング速度
は約800人/sinで、約4分間を要した。 またマ
スクとしたホトレジストもこのとぎエツチングされるが
当初のレジスト膜厚を1膜01以上とすればマスクとし
て十分に耐えることができる。 レジストは剥離液(東
京応化製1−ypc 502 )を用い120°(]。
ファインS P 510をジメチルアセトアミドで稀釈
して粘度100cpとしたものをスピンコータを用い約
4000rgm T:塗イbし、窒素中’100℃60
分間、250°C60分間、350℃60分間の3段階
の熱処理を行い、はぼ完全に硬化さけて0.35μm厚
のポリイミド樹脂被膜51を形成する。・次に第3図(
e)のように、形成したポリイミド樹脂被膜51は窒化
珪素膜の開口41よりも所望により 1〜2μn)広く
なるように、CF、102ケミノJルドライエツチング
(流量比CF4 1:0.3.その他は窒化珪素膜開口
条件と同じ)で開口52を設【ノる。 エツチング速度
は約800人/sinで、約4分間を要した。 またマ
スクとしたホトレジストもこのとぎエツチングされるが
当初のレジスト膜厚を1膜01以上とすればマスクとし
て十分に耐えることができる。 レジストは剥離液(東
京応化製1−ypc 502 )を用い120°(]。
44分の処理で剥離した。
次に第3図(f)のように、A I−2,0%Cu合金
をスパッタ法により被着さぜ、選択的にエツチングし、
次いで450℃、15〜30分間の熱処理をして第二層
の電極配線層6を形成し、さらにプラズマCVD窒化シ
リコン膜7をパッシベーション膜として形成して多層配
線構造を形成り−る。
をスパッタ法により被着さぜ、選択的にエツチングし、
次いで450℃、15〜30分間の熱処理をして第二層
の電極配線層6を形成し、さらにプラズマCVD窒化シ
リコン膜7をパッシベーション膜として形成して多層配
線構造を形成り−る。
実施例 3
第4図(a )〜(C)により二段階開口法の実施例を
説明り−る。
説明り−る。
第一の電極配線層を形成するまでの1稈は実施例2(第
3図(a>及び(b))と同じである。
3図(a>及び(b))と同じである。
次に第4図(a)においでは、実施例2にJ3けると同
条件で窒化珪素被膜42及びポリイミド被膜51を順次
形成し、ポリイミド被膜51の]に絶縁肱開ロマスクと
なるA1膜8を蒸着法により被るし、開口部81を選択
的にエツチングする。
条件で窒化珪素被膜42及びポリイミド被膜51を順次
形成し、ポリイミド被膜51の]に絶縁肱開ロマスクと
なるA1膜8を蒸着法により被るし、開口部81を選択
的にエツチングする。
次に第4図(b )のように、平行平板zl 7H極(
面積〜1500cm2)の一方に基板を保持し他方を接
地して、ポリイミド樹脂被膜51を02のみからなる反
応ガスで反応性イオンエツチング(周波数13.56
M l−1z 、 Ll力4Pa、出力200W)LT
聞口52する。 0.35μn1のポリイミド樹脂被膜
の1ツヂングにC,L約4分間を要した。 次に窒化珪
素膜42はCF、10.からなる反応ガスで反応性イオ
ンエツチング(流m比CF、5二O91、圧力10pa
、出力600W)して間口41する。
面積〜1500cm2)の一方に基板を保持し他方を接
地して、ポリイミド樹脂被膜51を02のみからなる反
応ガスで反応性イオンエツチング(周波数13.56
M l−1z 、 Ll力4Pa、出力200W)LT
聞口52する。 0.35μn1のポリイミド樹脂被膜
の1ツヂングにC,L約4分間を要した。 次に窒化珪
素膜42はCF、10.からなる反応ガスで反応性イオ
ンエツチング(流m比CF、5二O91、圧力10pa
、出力600W)して間口41する。
この場合マスクとして用いたAl股8はA−バーハング
構造とはならず、AI/ポリイミド/窒化珪素の段差が
60〜70°の傾斜角で形成できた。
構造とはならず、AI/ポリイミド/窒化珪素の段差が
60〜70°の傾斜角で形成できた。
次に第4図(C)のように、絶縁膜開口後、スパッタ法
によりA I−2,0%Cu合金を1.3μm膜厚に被
着させる。 この際比較的厳しい形状となっている絶縁
膜開口部41.52における被着を完全にするため、ス
パッタ直前あるいはスパッタ中に200〜400℃に基
板加熱処理してスパッタを行うのが望ましい。 ここで
は枚葉式スパッタ装置により基板温度300℃、デボ速
麿10000X /minの条件で被着させた。
によりA I−2,0%Cu合金を1.3μm膜厚に被
着させる。 この際比較的厳しい形状となっている絶縁
膜開口部41.52における被着を完全にするため、ス
パッタ直前あるいはスパッタ中に200〜400℃に基
板加熱処理してスパッタを行うのが望ましい。 ここで
は枚葉式スパッタ装置により基板温度300℃、デボ速
麿10000X /minの条件で被着させた。
まlc、この第二の電極配線層の被着直前には絶縁膜開
口に露出した第一の電極配線層表面が100〜200X
程V酸化されており、これが尋通不fuの原因に結びつ
く危険性があるので、第二の電極配線被着直前にAr等
の不活性ガスイオンで基板表面全面を物理的にエツチン
グ(平行平板型装協。
口に露出した第一の電極配線層表面が100〜200X
程V酸化されており、これが尋通不fuの原因に結びつ
く危険性があるので、第二の電極配線被着直前にAr等
の不活性ガスイオンで基板表面全面を物理的にエツチン
グ(平行平板型装協。
圧))10pa 、電力密度1.3W/Ctll’ 、
I ツブング速度約60ス/min 、エツチング時
間2〜3分)して、酸化膜を除去するのがよい。
I ツブング速度約60ス/min 、エツチング時
間2〜3分)して、酸化膜を除去するのがよい。
[発明の効果J
本発明の半導体装置及び製造方法によれは、(I) ポ
リイミド樹脂被膜を無機絶縁被膜に対して0.5以下の
膜厚比としたので、ポリイミド樹脂被膜の分極による半
導体装置の電気的特性の変動を臨界的に減少Jることが
できる。
リイミド樹脂被膜を無機絶縁被膜に対して0.5以下の
膜厚比としたので、ポリイミド樹脂被膜の分極による半
導体装置の電気的特性の変動を臨界的に減少Jることが
できる。
(n) ポリイミド樹脂被膜を無機絶縁被膜に対して0
.1以上の)膜厚比としたので、ポリイミド樹脂による
イ]効な平坦化が実現される。
.1以上の)膜厚比としたので、ポリイミド樹脂による
イ]効な平坦化が実現される。
(ill) 無(幾絶縁被膜とポリイミド樹脂被膜が積
層され−Cいるから、無(幾絶縁被膜の層間絶縁性・耐
湿性及びポリイミド樹脂被膜のステップカバレッジ改善
・界面ストレス緩和とを兼ね備えた半導体装置が得られ
る。
層され−Cいるから、無(幾絶縁被膜の層間絶縁性・耐
湿性及びポリイミド樹脂被膜のステップカバレッジ改善
・界面ストレス緩和とを兼ね備えた半導体装置が得られ
る。
(IV) 絶縁膜開口部にJ3いでも段差の緩和された
形状となるから、断線づることのなくかつ簡単な工程で
半導体装置が得られる。
形状となるから、断線づることのなくかつ簡単な工程で
半導体装置が得られる。
第1図は本発明の半導体装置における電気的特性の安定
化を説明するグラフ、第2図は本発明の半導体装置の構
造断面図、第3図(a )〜([)は本発明の二段階間
口法の製造方法の工程図、第4図(a )〜(C)は本
発明の一段階間口法の製造方法の工程図である。 3・・・第一の電極1!li!線層、 4・・・無機絶
縁被膜、5・・・ポリイミド系樹脂被膜、 41.52
・・・絶縁特許出願人 東京芝浦電気株式会ネ[ N −→ Cつ 敏 CI 0 ′ 八 0 ℃ ν 区 区
化を説明するグラフ、第2図は本発明の半導体装置の構
造断面図、第3図(a )〜([)は本発明の二段階間
口法の製造方法の工程図、第4図(a )〜(C)は本
発明の一段階間口法の製造方法の工程図である。 3・・・第一の電極1!li!線層、 4・・・無機絶
縁被膜、5・・・ポリイミド系樹脂被膜、 41.52
・・・絶縁特許出願人 東京芝浦電気株式会ネ[ N −→ Cつ 敏 CI 0 ′ 八 0 ℃ ν 区 区
Claims (1)
- 【特許請求の範囲】 1 複数の電極配線層と、該電極配線層間の絶縁膜とを
有し、かつ該絶縁膜の開口部で上記複数の電極配線層が
相互に接続されている半導体装置において、上記絶縁膜
が下層の無機絶縁被膜と最上層のポリイミド果樹11f
?の有機絶縁被膜とから成り、該無機絶縁被膜の膜厚に
対する該有機絶縁被膜の膜厚の比が0.5〜0.1の範
囲にあることを特徴とJる半導体装置。 2 少数の電極配線層と、該電極配線層間の絶縁膜とを
有し、該絶縁膜が下層の無機絶縁被膜と最上層のポリイ
ミド系樹脂の有機絶縁被膜とから成るとともに、該絶縁
膜の開口部で上記複数の電極配線層が相互に接続されて
いる半導体装置を製造ターるにあたり、上記無機絶縁被
膜を形成してグミカルドライエツチング法で開口し、次
いで上記有1幾絶縁被膜を形成してケミカルドライエツ
ヂフグ法ぐ」二記無機絶縁被膜の間口よりも広く間口す
ることを特徴とする半導体装置の製造方法。 3 複数の電極配線層と、該電極配線層間の絶縁膜とを
有し、該絶縁膜が下層の無機絶縁被膜と最上層のポリイ
ミド系樹脂の有機絶縁被膜とから成るとともに、該絶縁
膜の間口部で上記複数の電極配線層が相互に接続されC
いる半導体装置を製造するにあたり、上記無機絶縁被膜
と有機絶縁被膜とを積層し、A1膜をマスクにして該有
機絶縁被膜にO3のみからなる反応ガスを用いた反応竹
イオンエツチングを行い、続りで該無機絶縁被膜にCI
−。 及びO3からなる反応ガスを用いた反応竹イオンエツチ
ングを行って、上記絶縁膜を開[1することを特徴とす
る半導体装置の製造方法、。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58108558A JPS601846A (ja) | 1983-06-18 | 1983-06-18 | 多層配線構造の半導体装置とその製造方法 |
US06/621,086 US4618878A (en) | 1983-06-18 | 1984-06-15 | Semiconductor device having a multilayer wiring structure using a polyimide resin |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58108558A JPS601846A (ja) | 1983-06-18 | 1983-06-18 | 多層配線構造の半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS601846A true JPS601846A (ja) | 1985-01-08 |
Family
ID=14487867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58108558A Pending JPS601846A (ja) | 1983-06-18 | 1983-06-18 | 多層配線構造の半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4618878A (ja) |
JP (1) | JPS601846A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62178890U (ja) * | 1986-05-06 | 1987-11-13 | ||
FR2601501A1 (fr) * | 1986-07-14 | 1988-01-15 | Nec Corp | Substrat conducteur multicouche |
US5060050A (en) * | 1987-07-21 | 1991-10-22 | Hitachi, Ltd. | Semiconductor integrated circuit device |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111276A (en) * | 1985-03-19 | 1992-05-05 | National Semiconductor Corp. | Thick bus metallization interconnect structure to reduce bus area |
EP0199852B1 (en) * | 1985-04-23 | 1990-08-29 | Agfa-Gevaert N.V. | Monolithic integration of light-emitting elements and driver electronics |
EP0221351B1 (de) * | 1985-10-22 | 1991-09-25 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement |
JPH069222B2 (ja) * | 1986-01-07 | 1994-02-02 | 日立化成工業株式会社 | 多層配線構造の製造法 |
JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
JPS63268258A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | 半導体装置 |
JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
US4998805A (en) * | 1988-02-19 | 1991-03-12 | Eastman Kodak Company | Elimination of field-induced instabilities in electrooptic modulators |
JPH01214141A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | フリップチップ型半導体装置 |
IT1234517B (it) * | 1988-05-05 | 1992-05-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore bipolare di potenza e procedimento per la sua fabbricazione |
EP0342681B1 (en) * | 1988-05-19 | 1995-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electrical device |
US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH03259914A (ja) * | 1990-03-09 | 1991-11-20 | Hitachi Ltd | 半導体封止用樹脂組成物および該組成物を用いた半導体装置 |
TW214599B (ja) * | 1990-10-15 | 1993-10-11 | Seiko Epson Corp | |
NL9100094A (nl) * | 1991-01-21 | 1992-08-17 | Koninkl Philips Electronics Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting. |
JPH0567767A (ja) * | 1991-03-06 | 1993-03-19 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
US5506173A (en) * | 1991-10-07 | 1996-04-09 | Nec Corporation | Process of fabricating a dielectric film for a semiconductor device |
US5248384A (en) * | 1991-12-09 | 1993-09-28 | Taiwan Semiconductor Manufacturing Company | Rapid thermal treatment to eliminate metal void formation in VLSI manufacturing process |
JPH05190684A (ja) * | 1992-01-16 | 1993-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5485019A (en) | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US5455459A (en) * | 1992-03-27 | 1995-10-03 | Martin Marietta Corporation | Reconstructable interconnect structure for electronic circuits |
US5242864A (en) * | 1992-06-05 | 1993-09-07 | Intel Corporation | Polyimide process for protecting integrated circuits |
US5284801A (en) * | 1992-07-22 | 1994-02-08 | Vlsi Technology, Inc. | Methods of moisture protection in semiconductor devices utilizing polyimides for inter-metal dielectric |
US6107674A (en) * | 1993-05-05 | 2000-08-22 | Ixys Corporation | Isolated multi-chip devices |
EP0627763B1 (en) * | 1993-05-31 | 2004-12-15 | STMicroelectronics S.r.l. | Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture |
JP2596331B2 (ja) * | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH08172132A (ja) * | 1994-09-15 | 1996-07-02 | Texas Instr Inc <Ti> | マルチレベル相互接続部の容量および性能を最適化する素子および方法 |
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US5971253A (en) * | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
DE19540309A1 (de) * | 1995-10-28 | 1997-04-30 | Philips Patentverwaltung | Halbleiterbauelement mit Passivierungsaufbau |
US6211572B1 (en) | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6800875B1 (en) * | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
US6225218B1 (en) | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JPH09205185A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP3725266B2 (ja) | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6037609A (en) * | 1997-01-17 | 2000-03-14 | General Electric Company | Corrosion resistant imager |
US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
US6051321A (en) | 1997-10-24 | 2000-04-18 | Quester Technology, Inc. | Low dielectric constant materials and method |
US6020458A (en) | 1997-10-24 | 2000-02-01 | Quester Technology, Inc. | Precursors for making low dielectric constant materials with improved thermal stability |
AU3870899A (en) | 1998-05-01 | 1999-11-23 | Seshu B. Desu | Oxide/organic polymer multilayer thin films deposited by chemical vapor deposition |
US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US7381642B2 (en) * | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2003502866A (ja) * | 1999-06-17 | 2003-01-21 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
US6228687B1 (en) * | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
JP3387478B2 (ja) * | 1999-06-30 | 2003-03-17 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
US6495208B1 (en) | 1999-09-09 | 2002-12-17 | Virginia Tech Intellectual Properties, Inc. | Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US7372161B2 (en) * | 2000-10-18 | 2008-05-13 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
DE10116069C2 (de) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US6822256B2 (en) * | 2001-09-18 | 2004-11-23 | Intel Corporation | Forming organic light emitting device displays |
US7932603B2 (en) * | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
US7423336B2 (en) | 2002-04-08 | 2008-09-09 | Micron Technology, Inc. | Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices |
US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
AU2003264515A1 (en) | 2002-09-20 | 2004-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
US7459790B2 (en) * | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US7259468B2 (en) * | 2004-04-30 | 2007-08-21 | Advanced Chip Engineering Technology Inc. | Structure of package |
US7521805B2 (en) * | 2004-10-12 | 2009-04-21 | Megica Corp. | Post passivation interconnection schemes on top of the IC chips |
KR101267651B1 (ko) * | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US20110079908A1 (en) * | 2009-10-06 | 2011-04-07 | Unisem Advanced Technologies Sdn. Bhd. | Stress buffer to protect device features |
TWI467272B (zh) * | 2012-06-08 | 2015-01-01 | E Ink Holdings Inc | 接合結構 |
KR20230106750A (ko) | 2016-07-29 | 2023-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
TW201808628A (zh) * | 2016-08-09 | 2018-03-16 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
US11804432B2 (en) * | 2021-02-11 | 2023-10-31 | Infineon Technologies Ag | Semiconductor device with polymer-based insulating material and method of producing thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5643764A (en) * | 1979-09-18 | 1981-04-22 | Seiko Epson Corp | Manufacture of semiconductor device |
JPS5768050A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Multilayer wire structure and manufacture thereof |
JPS57199237A (en) * | 1981-06-01 | 1982-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5039475B2 (ja) * | 1972-11-08 | 1975-12-17 | ||
DE2401613A1 (de) * | 1974-01-14 | 1975-07-17 | Siemens Ag | Halbleitervorrichtung |
JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
US4472726A (en) * | 1981-05-06 | 1984-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Two carrier dual injector apparatus |
US4507333A (en) * | 1982-11-22 | 1985-03-26 | International Business Machines Corporation | Biphenylene end-capped quinoxaline polymers and their use as insulating coatings for semiconductor devices |
-
1983
- 1983-06-18 JP JP58108558A patent/JPS601846A/ja active Pending
-
1984
- 1984-06-15 US US06/621,086 patent/US4618878A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5643764A (en) * | 1979-09-18 | 1981-04-22 | Seiko Epson Corp | Manufacture of semiconductor device |
JPS5768050A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Multilayer wire structure and manufacture thereof |
JPS57199237A (en) * | 1981-06-01 | 1982-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62178890U (ja) * | 1986-05-06 | 1987-11-13 | ||
JPH0120873Y2 (ja) * | 1986-05-06 | 1989-06-22 | ||
FR2601501A1 (fr) * | 1986-07-14 | 1988-01-15 | Nec Corp | Substrat conducteur multicouche |
US5060050A (en) * | 1987-07-21 | 1991-10-22 | Hitachi, Ltd. | Semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
US4618878A (en) | 1986-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
JPS6030153A (ja) | 半導体装置 | |
JPH0492427A (ja) | 半導体装置の製造方法 | |
JPH1131745A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
US6727184B1 (en) | Method for coating a thick spin-on-glass layer on a semiconductor structure | |
JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
JPH0428231A (ja) | 半導体装置の製造方法 | |
JPS63156340A (ja) | 半導体装置の製造方法 | |
JP2737474B2 (ja) | 半導体装置の多層配線構造体の製造方法 | |
JPH0419707B2 (ja) | ||
JP3565316B2 (ja) | タングステンプラグの形成方法 | |
JPS63262856A (ja) | 半導体装置の製造方法 | |
JPH02152258A (ja) | Lsi用中間酸化膜の製造方法 | |
JPH02254741A (ja) | 多層配線の製法 | |
JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
JPH0534839B2 (ja) | ||
JPS61232636A (ja) | 半導体装置の製造方法 | |
JPS6037150A (ja) | 半導体装置の製造方法 | |
JPH0122984B2 (ja) | ||
JPH0574950A (ja) | 半導体装置の製造方法 | |
JPH0387048A (ja) | 層間膜の形成方法 | |
JPH06349951A (ja) | 半導体装置の製造方法 |