DE68912482T2 - Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. - Google Patents

Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.

Info

Publication number
DE68912482T2
DE68912482T2 DE68912482T DE68912482T DE68912482T2 DE 68912482 T2 DE68912482 T2 DE 68912482T2 DE 68912482 T DE68912482 T DE 68912482T DE 68912482 T DE68912482 T DE 68912482T DE 68912482 T2 DE68912482 T2 DE 68912482T2
Authority
DE
Germany
Prior art keywords
layer
source
semiconductor layer
intrinsic
doped semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68912482T
Other languages
English (en)
Other versions
DE68912482D1 (de
Inventor
Keith Harlow Nicholas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE68912482D1 publication Critical patent/DE68912482D1/de
Application granted granted Critical
Publication of DE68912482T2 publication Critical patent/DE68912482T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

  • Die Erfindung betrifft Dünnschicht-Transistoren und Verfahren für ihre Herstellung. Die Erfindung bezieht sich insbesondere, jedoch nicht ausschließlich, auf Dünnschicht-Transistoren, die sich zur Verwendung als Schaltelemente in aktiven matrixadressierten Anzeigeanordnungen eignen.
  • Mit einem bekannten Verfahren zum Herstellen eines Dünnschicht- Transistors TFT, und insbesondere eines amorphen Silizium-TFT vom sog. invertierten gestaffelten Typ, der sich zur Verwendung als Schaltelement in einer Anzeigeanordnung eignet, werden Schichten aus Isoliermaterial (Siliziumnitrid), undotiertem amorphem Silizium and amorphem n-Silizium aufeinanderfolgend auf einem Substrat aufgewachsen, das mit einer definierten metallischen Schicht zur Darstellung eines Gates versehen. Anschließend werden eine oder mehrere weitere metallische Schichten, beispielsweise aus Chrom und/oder Aluminium, auf dieser Multischichtstruktur abgelagert und durch selektives Ätzen unter Verwendung einer Maske definiert, um die Source- und Drain- Kontakte zu bilden. Zu gleicher Zeit wird ein Anteil der amorphen n-Siliziumschicht, die sich zwischen den Source- und Drain-Kontakten und über dem Kanalgebiet erstreckt, weggeätzt, bevor eine Passivier-Endschicht auf den Kontakten und auf der exponierten Oberfläche der intrinsiken amorphen Siliziumschicht abgelagert wird, um direkten Kontakt mit der intrinsiken Schicht auf dem Kanalgebiet herzustellen.
  • Mit einem anderen bekannten Verfahren zum Erzeugen eines invertierten gestaffelten Typ eines Dünnschicht-Transistors für gleiche Zwecke werden aufeinanderfolgend aufliegende Schichten aus Isoliermaterial (Siliziumnitrid) und undotiertem amorphem Silizium und eine weitere Isolierschicht aus Siliziumnitrid auf einem Substrat abgeschieden, das das definierte Gate trägt. Anteile der oberen Nitridschicht an beiden Seiten des möglichen Kanalgebiets werden durch selektives Ätzen entfernt, um unterliegende Bereiche der intrinsiken Siliziumschicht zu exponieren und die verlangten Kontaktgebiete vor dem Ablagern und dem selektiven Ätzen einer amorphen n-Siliziumschicht und der Metallisation (Chrom- und Aluminiumschichten) für die Source- und Drain-Kontakte zu definieren. Ein Anteil der oberen Nitridschicht bleibt auf dem Kanalgebiet zurück. Eine Passivierschicht wird anschließend auf allen exponierten Flächen abgeschieden.
  • In den japanischen Patentkurzfassungen, Vol 10, Nr. 367, W-A-61- 164267 wird ein weiteres Verfahren zum Herstellen eines TFT vom Typ mit einer Isolatorschicht und einer Siliziumhalbleiterschicht auf einer Gate-Elektrode beschrieben, die von einem Substrat getragen wird, in dem eine dotierte Siliziumhalbleiterschicht auf der Halbleiterschicht gebildet wird, und in dem ein exponiertes Zentralgebiet davon auf der Gate-Elektrode und zwischen Source- und Drain-Kontakten, die direkt auf jeweiligen Endanteilen der dotierten Halbleiterschicht definiert werden, zur Bildung von Silikatglas oxidiert, das zum Isolieren der Endsource- und Enddrain-Anteile dient.
  • In einer typischen atttiven matrixadressierten Anzeigeanordnung, beispielsweise einer Flüssigkristall-Anzeigeanordnung für Fernsehanzeigezwecke mit einem Dünnschicht-Transistor für jedes Bildelement, werden viele Tausende derartiger Transistoren zusammen auf einem einzigen Substrat mit den richtigen Adreßleitern und Bildelementelektroden hergestellt. Obgleich die damit erhaltenen Erträge im allgemeinen als ausreichend erachtet werden, wurde erkannt, daß es einen Bedarf zum Verbessern weiterer Ertragspegel zum Erzielen preisgünstiger Massenfertigung dieser Anzeigeanordnungen gibt. Ein Hauptfaktor in den Ertragspegeln ist die Fähigkeit zum Herstellen von TFTs mit den erforderlichen einheitlichen Betriebscharakteristiken in den erforderiichen Großmengen. Schon ein betriebsunfähiger Dünnschicht-Transistor oder eine geringe Anzahl von Transistoren, die etwas abweichende Betriebscharakteristiken aufweisen, können die Anzeigeanordnung untauglich machen.
  • Der Erfindung liegt die Aufgabe zugrunde, verbesserte Dünnschicht- Transistoren der eingangs erwähnten Art zur Verwendung in Anzeigeanordnungen zu schaffen, die zu einer Verbesserung des erhaltenen Ertrags führen.
  • Nach einem ersten Merkmal der Erfindung ist ein Verfahren zum Herstellen eines TFT mit den Schritten zum Anbringen einer Multischichtstruktur auf einem Substrat mit einer Gate-Elektrode angegeben, wobei die Multischichtstruktur in Überlagerungsverhältnis eine Gate-Isolatorschicht, eine intrinsike Halbleiterschicht, die auf der Gate-Elektrode ein Kanalgebiet anbringen muß, und eine dotierte Halbleiterschicht enthält, die Source- und Draingebiete bilden soll und sich über den Kanalbereich der intrinsiken Halbleiterschicht erstreckt, dadurch gekennzeichnet, daß die Mehrschichtstruktur eine Passivierschicht auf der dotierten Halbleiterschicht enthält, und daß in der Passivierschicht Fenster angebracht werden, um jeweilige unterliegende Bereiche der dotierten Halbleiterschicht zu exponieren, in der Kontaktmaterial zur Herstellung von Source- und Drain-Kontakten abgeschieden wird, und daß weitere Dotierungsmittel durch die Passivierschicht unter Verwendung der Source- und Drain-Kontakte als Maske zum Umsetzen eines Anteils der dotierten Halbleiterschicht in einen hochwiderstandsfähigen Anteil zum Trennen der Source- und Draingebiete in die dotierte Halbleiterschicht implantiert werden.
  • Mit diesem Verfahren wird daher die intrinsike Halbleiterschicht, wenigstens in ihrem Gebiet, das den Kanal bilden soll, durch die Schicht abgedeckt, die anfänglich aus dotiertem (beispielsweise n+) Halbleiter besteht und in ihrem Gebiet auf dem Kanal im wesentlichen in eine hochwiderstandsfahige Form des Halbleitermaterials durch Dotierungsstoffimplantation bedeckt wird. Diese Schicht dient zum Schutz der intrinsiken Schicht. Die dotierte Halbleiterschicht wird selbst wieder von der Passivierschicht bedeckt und geschützt. Die Mehrschichtstruktur kann in sequentiellen Verarbeitungsoperationen auf leichte Weise in einem einzigen Stück Bearbeitungsausrüstung aufgebaut werden, beispielsweise in einem Plasmaniederschlagsausrüstung. Es ist nicht notwendig, einen Ätzvorgang durchzuführen, bis nach der Herstellung dieser Struktur. Mit anderen Worten der Bedarf zum Übertragen einer teilweise aufgebauten Struktur von einem Ausrüstungsstück nach einem anderen beim Verarbeiten wird vermieden. Es wird daher klar sein, daß bei einer derartigen Herstellung der Mehrschichtstruktur die intrinsike Halbleiterschicht nicht an mögliche Verschmutzungsquellen wie z.B. Luft, Ätzmittel oder derartiges ausgesetzt wird.
  • Es wurde erkannt, daß das Aussetzen kritischer Schnittstellen an potentielle Verschmutzungen möglicherweise einen Beitrag in der Ursache von Fehlern in bekannten TFTs liefert und dementsprechend eine Ertragsgefährdung darstellt. Beispielsweise wird mit dem ersten der bekannten Verfahren zum Herstellen von TFTs nach obiger Beschreibung die n-Schicht auf dem Kanalgebiet vor dem Niederschlag einer Passivierschicht weggeätzt, so daß beim Herstellen notwendigerweise die Oberfläche der intrinsiken Schicht exponiert wird. Ähnlich ist es im zweiten der oben beschriebenen bekannten Verfahren notwendig, Anteile der oberen Siliziumnitridschicht im Bereich der Source- und Drain-Kontakte vor dem Abscheiden der n-Siliziumschicht wegzuätzen, so daß wiederum Oberflächeanteile der intrinsiken Siliziumschicht bei der Herstellung exponiert werden, in diesem Fall neben den Kontaktgebieten. Die Erfindung ermöglicht es, eine derartige kritische Schnittstellenexposition des intrinsiken Siliziums zu vermeiden. Im dritten Verfahren nach obiger Beschreibung, in dem ein Zentralgebiet einer dotierten Halbleiterschicht zur Bildung eines Silikatglases oxidiert wird, wird diese Schicht während und nach der Definition der Source- und Drain-Kontkkte exponiert und gibt es ebenfalls eine Gefahr, daß das Gebiet und die Halbleiterschichtschnittstelle wiederum durch Oxidierung kontaminiert werden. Auch kann vollständige Oxidierung des Zentaalgebiets auf zuverlässige Weise schwer zu erreichen sein. Außerdem ergibt die Oxidierung die Erzeugung eines abweichenden chemischen Materials, so daß die Qualität der Schnittstelle mit der Halbleiterschicht eine niedrige Qualität haben kann.
  • Die Verwendung ausgleichender Dotierungsimplantation zum Umsetzen des Gebiets der dotierten Halbleiterschicht in ein hochwiderstandsfähiges Gebiet ist leicht und zuverlässig, während gleichzeitig die Passivierschicht die unterliegenden Schichten schützt. In einem Beispeil wird eine kompensierende p-Implantation in eine dotierte Halbleiterschicht aus n-Material eingeführt. Auf andere Weise kann die kompensierende Dotierungsimplantation die Form von Ionenisolation beispielsweise unter Verwendung von Protonen haben, wodurch Fehler erzeugt werden, die Träger in diesem Bereich einfangen. Dotierungsausgleich ist verhältnismäßig leicht erreichbar, insbesondere bei einer Schicht mit amorphem Silizium, da für Nettoionendotierungspegel von etwa 10¹&sup8;/cm³ oder weniger der entstehende spezifische Widerstand sehr hoch ist. Durch Ausführung der kompensierenden Implantation in einer Stufe im Herstellungsverfahren nach dem Ablagern und dem Definieren der Source- und Drain-Kontakte und unter Verwendung dieser Kontakte zum Maskieren wird das Umsetzverfahren besonders wirksam durchgeführt.
  • In einem bevorzugten Ausführungsbeispiel enthält das Halbleitermaterial amorphes Silizium oder Polysilizium, obgleich andere Halbleiterwerkstoffe, beispielsweise Germanium oder eine Siiizium/Germaniumlegierung, stattdessen verwendbar sind.
  • Die dotierte Halbleiterschicht kann auf der intrinsiken Halbleiterschicht als getrennte abgelagerte Schicht erzeugt werden. Auf andere Weise kann die dotierte Halbleiterschicht durch Konversion einer Dicke der intrinsiken Schicht erzeugt werden. Dies kann in einem Implantations-n-Verfahren erhalten werden.
  • Das Anbringen eines konvertierten dotierten Halbleitergebiets auf dem Kanal im entstandenen TFT bewirkt einen weiteren vorteilhaften Effekt, daß das kompensierte Gebiet zum Reduzieren unerwünschter Photoleitung im Kanalgebiet dient. Photoleitung kann ein ernsthaftes Problem in TFTs sein, die als Schaltelemente in Anzeigeanordnungen verwendet werden, wie z.B. in LC-TVs, und eine Reduktion dieses Effekts in für diese Zwecke benutzten TFTs ist daher besonders vorteilhaft.
  • Nach einem zweiten Merkmal der Erfindung wird ein Dünnschicht- Transistor angeordnet, der eine intrinsike Halbleiterschicht, die sich über eine auf einem Substrat angeordnete Gate-Elektrode erstreckt und davon isoliert ist, und die ein Kanalgebiet erzeugt, und dotiertes Halbleitermaterial auf der intrinsiken Siliziumschicht enthält, das die diskreten Source- und Drain-Kontaktgebiete neben jeweiligen Enden des Kanalgebiets definiert, dadurch gekennzeichnet, daß das dotierte Halbleitermaterial, das die Source- und Drain-Kontaktgebiete anbringt, sich wie eine Schicht auch auf dem Kanalgebiet mit einem Anteil davon erstreckt, der die Source- und Drain-Kontaktgebiete voneinander trennt, die Kompensationsdotierungsmittel enthalten, die den Anteil widerstandsfahig machen, um Leitung zwischen den Source- und Drain-Kontaktgebieten in dieser Schicht zu blockieren, und daß eine Passivierschicht sich auf der Schicht aus dotiertem Halbleitermaterial erstreckt, das Fenster enthält, durch die Source- und Drain- Kontakte sich über die dotierten Source- und Drain-Kontaktgebiete der dotierten Halbleiterschicht erstrecken.
  • Die intrinsike Halbleiterschicht, und insbesondere ihr Kanalgebiet, ist daher durch die Passivierschicht und die dotierte Halbleiterschicht geschützt. Wenn die Fenster in der Passivierschicht nach der dotierten Halbleitermaterialschicht aufgehen und diese Schicht selbst wieder die intrinsike Halbleiterschicht bedeckt, kann Verschmutzung der intrinsiken Schicht durch Luft, Ätzmittel oder derartiges während und nach der Herstellung vermieden werden. Zusätzlich kann der Anteil der dotierten Halbleiterschicht, der auf dem Kanalgebiet liegt, zum Reduzieren wesentlich unerwünschter photoleitender Effekte im Kanalgebiet durch seine Wirkung zum Rekombinieren photoinduzierter Träger dienen.
  • Wie bereits beschrieben, können die Halbleitermaterialschicht in den Kontaktgebieten und der Zwischenanteil zunächst dotiertes Halbleitermaterial enthalten, dessen widerstandsfähiges Gebiet durch eine kompensierende Implantation vorteilhaft nach der Definition der Metallsource- und Drain-Kontakte und unter Verwendung dieser Kontakte als Maske gebildet wird.
  • Nach einem dritten Merkmal der Erfindung ist eine elektrooptische Anzeigeanordnung, beispielsweise eine Flüssigkristall-Anzeigeanordnung, mit einem Feld von Anzeigeelementen, die durch je ein Schaltelement gesteuert werden, dadurch gekennzeichnet, daß *die Schaltelemente Dünnschicht-Transistoren nach dem zweiten Merkmal der Erfindung enthalten.
  • Dünnschicht-Transistoren, das Verfahren ihrer Herstellung und Anzeigeanordnungen unter Verwendung derartiger Dünnfilm-Transistoren nach der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
  • Fig. 1a und b schematische, nicht maßstabgerechte Querschnitte durch ein erstes Ausführungsbeispiel von TFT in verschiedenen Herstellungsstufen,
  • Fig. 2a und b schematische nicht maßstabgerechte Querschnitte durch eine zweites Ausführungsbeispiel von TFT in verschiedenen Herstellungsstufen,
  • Fig. 3 das graphisch dargestellte Verhältnis zwischen der Gate-Spannung und dem Leck- und Einschaltstrom unter Beleuchtung für einen erfindungsgemäß hergestellten TFT und zum Vergleich einem bekannten TFT,
  • Fig. 4 schematisch in Draufsicht ein typisches Anzeigeelement einer aktiven matrixadressierten Flüssigkristallanzeigeanordnung nach der Erfindung zusammen mit seinem zugeordneten TFT und mit Adreßleitern, und
  • Fig. 5 einen Querschnitt entlang der Line V-V nach Fig. 4.
  • In Fig. 1a und b wird das erste Ausführungsbeispiel eines Feldeffekt- Transistors TFT durch Abscheiden sequentiell direkt überlagerter Schichten auf einem Substrat 10 hergestellt, das eine vordefinierte Gate-Elektrode 12 trägt. Das Substrat 10 kann aus jedem geeigneten isolierenden Material bestehen, beispielsweise aus Glas. Die Gate-Elektrode enthält Chrom, obgleich andere geeignete Metalle verwendbar sind.
  • Die auf der Gate-Elektrode erzeugte Multischichtstruktur enthält in nachstehender Reihenfolge eine Schicht 14 aus Siliziumnitrid (a-Si&sub3;N&sub4;:H), von der ein Teil auf der Elektrode 12 als Gatedielektrikum dient, eine Schicht 16, die aus intrinsikem amorphem Silizium (a-Si:H) besteht, in der ein Kanalgebiet zu definieren ist, eine dotierte amorphe n+ Siliziumschicht 18 (n+a-Si:H) (unter Verwendung beispielsweise von Leuchtstoff als Dotierungsmittel), aus der Source- und Drain-Kontaktgebiete angefertigt werden können, und eine Schicht 20 mit passivierendem Siliziumnitrid. Die Schichten 14, 16, 18 und 20 werden alle mit Standardzüchttechniken erzeugt. Diese Multischichtstruktur wird in aufeinanderfolgenden Stufen in einem geeigneten Niederschlagsgerät hergestellt, ohne daß sie in einer Stufe bei der Bildung der Struktur aus dem Gerät entfernt wird. Da die Multischichtstruktur durch eine Reihe von Niederschlagsschritten in diesem einzigen Ausrüstungsstück hergestellt wird, wird die Möglichkeit von Verschmutzung zwischen Schichten reduziert und werden Schnittstellen hoher Güte erhalten.
  • In Fig. 1b wird die entstandene Multischichtstruktur anschließend aus dem Niederschlagsgerät entfernt und sie erfährt eine selektive Naßätzung (HF) zum Erzeugen der Fenster 22 und 24, wie bereits angegeben, die sich durch die Passivierschicht 20 erstrecken und obere Flächenanteile der amorphen n+ Siliziumschicht 18 exponieren. Danach wird Metall, beispielsweise Chrom und/oder Aluminium, durch Aufdampfen abgeschieden und zur Bildung von Source- und Drain-Kontakten 26 und 28 definiert, die die dotierte Siliziumschicht 18 nach jeder Seite des Gebiets dieser Schicht 18 kontaktieren, die auf der Gate-Elektrode 12 liegt. Auf andere Weise kann eine Mischung von amorphem n+ Siliziumplusmetall für die Source- und Drain-Kontakte verwendet werden.
  • In dieser Stufe erstreckt sich die n+ Siliziumschicht 18 wie eine unitäre und durchgehende Schicht vollständig zwischen den Fenstern 22 und 24 auf der Gate- Elektrode 12 und auf dem Zwischengebiet der intrinsiken amorphen Siliziumschicht 16, die das Kanalgebiet bildet.
  • Darauf wird eine kompensierende Implantationsoperation ausgeführt, bei dem zusätzliches Dotieren in ein Gebiet der Schicht 18 auf der Gate-Elektrode 12 eingeführt wird, wie mit den Pfeilspitzen in Fig. 1b angegeben, unter Verwendung von Rändern der Source- und Drain-Kontakte 26 und 28 als Maske mit einem folgenden Glühvorgang. Das benutzte Dotierungsmittel enthält ein geeignetes p+ Dotierungsmittel, wie z.B. Bor, und wird auf einem gewählten Pegel (Konzentration) eingeführt, die dafür sorgt, daß der Anteil der Schicht 18 diese Implantation mit der Bezeichnung 30 in Fig. 1b erfährt und genügend hochwiderstandsfähig ist, um jede wesentliche Leitung zwischen den Gebieten der n+ Schicht 18 zu blockieren, die durch diesen Anteil 30 getrennte Source- und Drain-Kontaktgebiete bildet. Es wurde bereits angegeben, daß diese kompensierende Implantationsoperation zum sowohl physikalischen als auch elektrischen Trennen einander zugewandter Ränder von Source- und Drain-n+- Kontaktgebieten in der Schicht 18 dient. Die Source- und Drain-Kontaktgebiete, die auf diese Weise gebildet sind, liegen nebeneinander an einander gegenüberliegenden Enden eines Zwischengebiets der intrinsiken Schicht 16 direkt unter dem kompensierten Anteil 30, und dieses Zwischengebiet dient als Kanalgebiet des Transistors.
  • Ausgleich im Anteil 30 der Schicht 18 kann verhältnismäßig einfach in amorphem Silizium erhalten werden, da bei niedrigen Nettoionendotierungspegeln Fallen die Leitung blockieren. Bei Ionendotierungspegein von 10¹&sup8;/cm³ oder weniger ist der erhaltene spezifische Wiederstand sehr hoch und völlig geeignet für den Zweck zum Blockieren der Leitung zwischen den Source- und Drain-Kontakten über den kompensierten Anteil 30.
  • Bei Verwendung des oben erwähnten Verfahrens wird kritische Schnittstellenexposition der intrinsiken Siliziumschicht 16 in den Bereichen der möglichen Source - und Drain-Kontaktgebiete und im Kanalgebiet an mögliche Verschmutzungen, wie z.B. Luft, Schmutz oder Ätzmittel vermieden. Demzufolge kann eine größere Zuverlässigkeit, eine verbesserte Leistung und ein höherer Grad der Reproduzierbarkeit und Einheitlichkeit in den Betriebscharakteristiken von auf diese Weise erzeugten TFTs erwartet werden.
  • Das n+ Material an den Source- und Drain-Kontaktgebieten bietet den Source/Drain-Kontttten gute Injizierungseigenschaften und es hat sich gezeigt, daß es Stromzusammendrängungseffekte reduziert sowie Einheitlichkeit und Reproduzierbarkeit verbessert.
  • Als Beispiel können die Dicken der intrinsiken Schicht 16 und der Gate- Isolatorschicht 16 ungefahr 0,1 bzw. 0,4 Mikrometer betragen. Die n+ Schicht 18 hat eine Dicke von etwa 0,08 Mikrometer und die Kanalgebietabmessungen, die in diesem Ausführungsbeispiel im allgemeinen rechteckig sind, betragen rund 8 Mikrometer in der Liinge bei 40 Mikrometer Breite. Der entstehende TFT hat eine Schwellenspannung (vT) von etwa 2,5 Volt und eine Beweglichkeit von 0,4 cm² V&supmin;¹ s&supmin;¹. Die Eigenschaften ändern sich nicht wesentlich, wenn die Dicke der intrinsiken Schicht im Bereich von 0,1 bis 0,4 Mikrometer geändert wird, mit Ausnahme eines geringen Anstiegs im Ausschaltstrom, wenn die Schichtdicke vergrößert wird.
  • Der TFT bietet einen weiteren wichtigen Vorteil, daß der kompensierte Anteil 30 zum Reduzieren unerwünschter Photoleiteffekte im benachbarten Kanalgebiet dient, weil er die Rekombination von photoinduzierten Trägern aus dem Kanalbereich bewerkstelligt. Dies ist in Fig. 3 dargestellt, die mit der Kurve I das Verhältnis zwischen der Gate-Spannung VG (Volt) und dem Rest- und Einschaltstrom IL (Ampere) unter Beleuchtungsbedingungen von 4 x 10&sup4; Lux für den oben beschriebenen TFT darstellt, im Vergleich zum Verhältnis mit der Kurve II für eine äquivalente Form eines bekannten TFT der eingangs erwähnten Art.
  • In Fig. 2a und b ist ein zweites Ausführungsbeispiel eines erfindungsgemäßen TIIT in verschiedenen Herstellungsstufen dargestellt. Dieses Ausführungsbeispiel ist in vielerlei Hinsicht gleich dem nach der obigen Beschreibung mit Ausnahme der Art, in der die n+ Schicht erzeugt wird, und dementsprechend wurden die selben Bezugsziffern zum Bezeichnen entsprechender Teile verwendet.
  • Nach dem Niederschlag der Siliziumnitridschicht 14 auf der Gate- Elektrode 12 auf dem Substrat 10 wird die Schicht aus intrinsikem arnorphem Silizium 16 wie oben abgeschieden. In diesem Verfahren folgt jedoch dem Niederschlag direkt die Abscheidung der weiteren Passivierschicht aus Siliziumnitrid 20. Danach wird zum Erzeugen der Multischichtstruktur eine Implantationsoperation unter Verwendung eines n-Dotiermittels, wie z.B. Leuchtstoff, wie mit den Pfeilspitzen in Fig. 2a angegeben, durch die Schicht 20 hindurch zum Umsetzen einer oberen Dicke nur der intrinsiken Schicht 16 in n+ Material mit der Bezeichnung 18' geführt, während die niedrigere Dicke durch diese Implantationsoperation unbeeinflußt bleibt. Diese Operationen werden aufeinanderfolgend in einem Plasmaniederschlagsgerät ohne Entfernen des Substrats in einer Stufe ausgeführt. Das dotierte Silizium 18' erstreckt sich wie eine durchgehende und unitäre Schicht zwischen Gebieten, die möglicherweise Source- und Drain-Kontaktgebiete auf dem Gebiet der intrinsiken Schicht 16 bilden, die den Kanal formen.
  • Die Herstellung des TFT wird allgemein entsprechend der Beschreibung anhand des vorangehenden Ausführungsbeispiels durch Einätzen von Fenstern in die Schicht 20, durch Abscheiden und Definieren von Metall (z.B. Cr und/oder Al, oder n+ a-Si-Plusmetall) Source- und Drain-Kontakte und durch Ausführen einer kompensierenden Ionenimplantationsoperation unter Verwendung von p+Dotierungsmittel (wie Bor) und unter Verwendung der Ränder der Source- und Drain-Kontakte als Maske gefolgt von einem Glühvorgang zum Umsetzen des Anteils 30 der Unterschicht 18' nach hochwiderstandsfahigem Material zum Blockieren von Leitung durch das Material zwischen den Source- und Drain-Kontakgebieten fortgesetzt.
  • Die Anordnungen nach Fig. 1b und 2b können mit einer Sekundärpassivierschicht versehen werden, die sich vollständig auf der Struktur erstreckt, wie beispielsweise mit einem gestrichelten Umriß bei 32 in Fig. 1b dargestellt ist. In einer Flüssigkristallanzeigeanordnung, in der der TFT als Schaltelement zum Steuern eines zugeordneten Anzeigeelements verwendet wird, kann diese Sekundärpassivierschicht Polyimidmaterial enthalten, das ebenfalls als Orientierungsschicht für das Flüssigkristallmaterial auf bekannte Weise wirkt.
  • In beiden der oben beschriebenen Ausführungsbeispiele könnte Siliziumoxid statt Siliziumnitrid zur Bildung der Schichten 14 verwendet werden. Außerdem können, wie bereits erwähnt, andere Halbleiterwerkstoffe für die Verwendung bei den Schichten 16 und 18, beispielsweise Polysilizium in Erwägung gezogen werden.
  • Eine Anzahl der beschriebenen TFTs kann einfach gleichzeitig in einem Feld auf einem gemeinsamen Substrat hergestellt werden. In einer elektrooptischen Anzeigeanordnung, wie z.B. einer elektrochromen oder elektrolumineszenten aktiven matrixadressierten Flüssigkristallanzeigeanordnung, in der die TFTs als Anzeigeelementschalter verwendet werden, werden die TFTs in Zeilen und Spalten entlang jeweiliger einzelner Anzeigeelemente mit ihren Drain-Kontakten in Verbindung mit einer zugeordneten Anzeigeelementelektrode angeordnet, die auf demselben Substrat auf bekannte Weise angebracht ist. Die Gate-Elektrode aller TFTs in derselben Zeile sind miteinander verbunden sowie die Source-Kontakte aller TFTs in derselben Spalte. Die erforderlichen Verbindungen zwischen TFTs, die aus Gruppen von Adreßleitern in Zeilen und Spalten bestehen, werden gleichzeitig mit dem Abscheiden der TFT- Metallschichten hergestellt. Eine für alle Anzeigeelemente gemeinsame Elektrode ist auf einem weiteren Substrat im Abstand vom Substrat mit den TFTs mit zwischenliegendem elektrooptischem Material angebracht.
  • Derartige aktive matrixadressierte Anzeigeanordnungen und ihr Betrieb sind bekannt und daher wird die weitere Beschreibung einer beispielhaften Anzeigeanordnung und insbesondere einer aktiven matrixadressierten Flüssigkristallanzeigeanordnung kurzgefaßt.
  • In Fig. 4 ist schematisch und in Draufsicht ein typisches Element der Anzeigeelemente und seines zugeordneten TFT der Anzeigeanordnung dargestellt. In Fig. 5 ist ein Querschnitt entlang der Linie V-V nach Fig. 4 dargestellt.
  • Das Anzeigelement besteht aus einer transparenten ITO-Elektrode 40 in der Herstellung auf dem Substrat 10 neben der Schnittstelle eines jeweiligen Paares von Zeilen- und Spaltenadreßleitern 41 und 42, an die im Betrieb Aufsteuer- bzw. Datensignale gelegt werden. Der TFT, hier mit der Bezeichnung 44, wird zwischen der Elektrode 40 und den Adreßleitern mit seiner Gate-Elektrode 12 in Verbindung mit dem Zeilenleiter 41 verbunden, und seine Source 26 enthält einen Teil des Spaltenleiters 42 und seine Drain 28 ist durch eine integral gebildete Verlängerung 45 mit der Elektrode 40 verbunden. Die Elektrode 40 wird direkt auf dem Substrat 10 vor dem Niederschlag der Gate-Elektrode und des Nitridmaterials gebildet, das die Gate-Isolatorschicht 14 bildet, und dieses Material erstreckt sich ebenfalls über die Elektrode 40. Gleichzeitig mit dem Gate 12 auf der Elektrode 40 wird eine Kontaktfläche 46 gebildet. Durch das Nitridmaterial 14 wird vor der Metallisierung ein Fenster eingeätzt, so daß die Verlängerung 45 den Kontakt mit der Fläche 46 herstellt.
  • Die Anzeigeanordnung enthält ein weiteres transparentes Substrat 47, beispielsweise aus Glas, das eine ITO-Elektrode 48 trägt, die für alle Anzeigeelemente gemeinsam ist, wobei der Raum zwischen dieser Elektrode und den TRTs 44 und den Anzeigeelementelektroden 40 auf dem Substrat 10 mit Flüssigkristallmaterial 55 gefüllt wird.
  • Die Oberflächen der Struktur auf dem Substrat 10 und auf der gemeinsamen Elektrode 48 werden mit einer Polyimidschicht 50 bzw. 51 bedeckt, die als Ausrichtschicht für das LC-Material dient. Die Schicht 51 dient auch als Sekundärpassivierschicht für die TFTs 44.
  • Es wird berücksichtigt, daß mehrere Abwandlungen der spezifischen Beispiele der oben beschriebenen TFTs angefertigt werden können. Obgleich das Gate, der Gate-Isolator- und Passivierschichten und die Source- und Drain-Kontakte als bestehend aus speziellen Werkstoffen beschrieben wurden, können beispielsweise andere geeignete Werkstoffe stattdessen verwendet werden, wie dem Fachmann bekannt sein wird.

Claims (9)

1. Verfahren zum Herstellen eines TFT mit den Schritten zum Anbringen einer Multischichtstruktur auf einem Substrat (10) mit einer Gate-Elektrode (12) angegeben, wobei die Multischichtstruktur in Überlagerungsverhältnis eine Gate-Isolatorschicht (14), eine intrinsike Halbleiterschicht (16), die auf der Gate-Elektrode ein Kanalgebiet anbringen muß, und eine dotierte Halbleiterschicht (18) enthält, die Source- und Draingebiete bilden soll und sich über den Kanalbereich der intrinsiken Hälbleiterschicht erstreckt, dadurch gekennzeichnet, daß die Mehrschichtstruktur eine Passivierschicht (20) auf der dotierten Halbleiterschicht enthält, und daß in der Passivierschicht Fenster angebracht werden, um jeweilige unterliegende Bereiche der dotierten Halbleiterschicht zu exponieren, in der Kontaktmaterial zur Herstellung von Source- und Drain-Kontakten abgeschieden wird, und daß weitere Dotierungsmittel durch die Passivierschicht unter Verwendung der Source- und Drain-Kontakte als Maske zum Umsetzen eines Anteils der dotierten Halbleiterschicht in einen hochwiderstandsfähigen Anteil (30) zum Trennen der Source- und Draingebiete in die dotierte Halbleiterschicht implantiert werden.
2. Verfahren nach Aspruch 1, dadurch gekennzeichnet, daß das für die intrinsiken und dotierten Halbleiterschichten verwendete Halbleitermaterial amorphes Silizium enthält.
3. Verfahren nach Aspruch 1, dadurch gekennzeichnet, daß das für die intrinsiken und dotierten Halbleiterschichten verwendete Halbleitermaterial Polysilizium enthält.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die intrinsike Halbleiterschicht und die dotierte Halbleiterschicht als getrennte Schichten sequentiell abgeschieden sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dotierte Halbleiterschicht durch Dotierung einer Dicke der intrinsiken Halbleiterschicht gebildet wird.
6. Dünnschichttransistor mit einer intrinsiken Halbleiterschicht (16), die sich über eine auf einem Substrat (10) angeordnete Gate-Elektrode (12) erstreckt und davon isoliert ist, und die ein Kanalgebiet erzeugt, und dotiertes Halbleitermaterial (18) auf der intrinsiken Siliziumschicht enthält, das die diskreten Source- und Drain-Kontaktgebiete (18) neben jeweiligen Enden des Kanalgebiets definiert, dadurch gekennzeichnet, daß das dotierte Halbleitermaterial (18), das die Source- und Drain-Kontaktgebiete anbringt, sich wie eine Schicht auch auf dem Kanalgebiet mit einem Anteil (30) davon erstreckt, der die Source- und Drain-Kontaktgebiete voneinander trennt, die Kompensationsdotierungsmittel enthalten, die den Anteil widerstandsfähig machen, um Leitung zwischen den Source- und Drain-Kontaktgebieten in dieser Schicht zu blockieren, und daß eine Passivierschicht (20) sich auf der Schicht aus dotiertem Halbleitermaterial erstreckt, das Fenster enthält, durch die Source- und Drain-Kontakte sich über die dotierten Source- und Drain-Kontkktgebiete (26, 28) der dotierten Halbleiterschicht erstrecken.
7. Dünnschichttransistor nach Anspruch 6, dadurch gekennzeichnet, daß der Halbleiter der intrinsiken Halbleiterschicht (16) und der Halbleitermaterialschicht (18) amorphes Silizium enthält.
8. Dünnschichttransistor nach Anspruch 6, dadurch gekennzeichnet, daß der Halbleiter der intrinsiken Halbleiterschicht (16) und der Halbleitermaterialschicht (18) Polysilizium enthält.
9. Elektrooptische Anzeigeanordnung mit einer Gruppe von Anzeigelementen, die über je ein Schaltelement gesteuert wird, dadurch gekennzeichnet, daß die Schaltelemente Dünnschichttransistoren nach einem der Ansprüche 6 bis 8 enthalten.
DE68912482T 1988-09-30 1989-09-25 Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. Expired - Fee Related DE68912482T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8822960A GB2223353A (en) 1988-09-30 1988-09-30 Thin-film transistor

Publications (2)

Publication Number Publication Date
DE68912482D1 DE68912482D1 (de) 1994-03-03
DE68912482T2 true DE68912482T2 (de) 1994-07-28

Family

ID=10644511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68912482T Expired - Fee Related DE68912482T2 (de) 1988-09-30 1989-09-25 Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.

Country Status (6)

Country Link
US (1) US5047360A (de)
EP (1) EP0361609B1 (de)
JP (1) JPH0744278B2 (de)
KR (1) KR900005613A (de)
DE (1) DE68912482T2 (de)
GB (1) GB2223353A (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JPH04133313A (ja) * 1990-09-25 1992-05-07 Semiconductor Energy Lab Co Ltd 半導体作製方法
TW237562B (de) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5166084A (en) * 1991-09-03 1992-11-24 Motorola, Inc. Process for fabricating a silicon on insulator field effect transistor
DE69215608T2 (de) * 1991-09-05 1997-03-27 Casio Computer Co Ltd Dünnschichttransistor und dessen Herstellungsmethode
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
EP0544069B1 (de) * 1991-11-26 1997-11-12 Casio Computer Company Limited Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
US5248626A (en) * 1992-08-28 1993-09-28 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating self-aligned gate diffused junction field effect transistor
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
KR950005484B1 (ko) * 1992-09-29 1995-05-24 현대전자산업주식회사 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
DE4435461C2 (de) * 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
KR950012702A (ko) * 1993-10-21 1995-05-16 이헌조 박막트랜지스터 제조방법
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
KR100362191B1 (ko) * 1995-12-07 2003-03-06 주식회사 하이닉스반도체 반도체소자의박막트랜지스터및그제조방법
JP3082679B2 (ja) * 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
GB9812739D0 (en) 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP4638115B2 (ja) 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
TW595028B (en) * 2003-08-20 2004-06-21 Au Optronics Corp Display unit of the active matrix organic light emitting diode
KR100977223B1 (ko) * 2003-09-25 2010-08-23 엘지디스플레이 주식회사 액정표시장치의 제조방법
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR101251998B1 (ko) * 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2008114330A1 (ja) * 2007-02-19 2008-09-25 Fujitsu Limited Ｍｅｍｓデバイスおよび光スイッチ
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
US11817460B2 (en) * 2020-03-27 2023-11-14 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate, and display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276095A (en) * 1977-08-31 1981-06-30 International Business Machines Corporation Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
EP0071244B1 (de) * 1981-07-27 1988-11-23 Kabushiki Kaisha Toshiba Dünnschichttransistor und Verfahren zu dessen Herstellung
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
GB8406330D0 (en) * 1984-03-10 1984-04-11 Lucas Ind Plc Amorphous silicon field effect transistors
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS61164267A (ja) * 1985-01-17 1986-07-24 Nec Corp 薄膜トランジスタの製造方法
EP0196915B1 (de) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Dünnschicht-Transistorenanordnung und Methode zu deren Herstellung
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
US4704783A (en) * 1986-05-05 1987-11-10 General Electric Company Method for passivating the back channel of amorphous silicon field effect transistors
JPH0712709B2 (ja) * 1986-12-26 1995-02-15 株式会社東芝 画像形成装置
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPH02168630A (ja) 1990-06-28
EP0361609A2 (de) 1990-04-04
DE68912482D1 (de) 1994-03-03
KR900005613A (ko) 1990-04-14
JPH0744278B2 (ja) 1995-05-15
GB8822960D0 (en) 1988-11-09
GB2223353A (en) 1990-04-04
EP0361609B1 (de) 1994-01-19
EP0361609A3 (en) 1990-05-23
US5047360A (en) 1991-09-10

Similar Documents

Publication Publication Date Title
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE19605634B4 (de) Aktivmatrixanzeigegerät
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE3786031T2 (de) Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren.
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE69224310T2 (de) Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE69325849T2 (de) Verfahren zum Herstellen von Metalleiter auf einem isolierenden Substrat
DE3028718C2 (de) Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE19712233A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE3714164A1 (de) Fluessigkristallanzeige
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE3887447T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE3883889T2 (de) Verfahren zur Herstellung lateraler Feld-Effekt-Transistoren mit isolierter Gate.
DE69505461T2 (de) Herstellungsverfahren für Dünnfilmtransistor mit obenliegendem Gate
DE3240162A1 (de) Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee