DE3028718C2 - Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung - Google Patents

Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung

Info

Publication number
DE3028718C2
DE3028718C2 DE3028718A DE3028718A DE3028718C2 DE 3028718 C2 DE3028718 C2 DE 3028718C2 DE 3028718 A DE3028718 A DE 3028718A DE 3028718 A DE3028718 A DE 3028718A DE 3028718 C2 DE3028718 C2 DE 3028718C2
Authority
DE
Germany
Prior art keywords
semiconductor layer
source
electrode
drain
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3028718A
Other languages
English (en)
Other versions
DE3028718A1 (de
Inventor
Keisaku Nara Nonomura
Yutaka Takafuji
Sadatoshi Tenri Nara Takechi
Hisashi Wakayama Uede
Tomio Nara Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9837079A external-priority patent/JPS5623780A/ja
Priority claimed from JP9836879A external-priority patent/JPS5622471A/ja
Priority claimed from JP10191279A external-priority patent/JPS5626468A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3028718A1 publication Critical patent/DE3028718A1/de
Application granted granted Critical
Publication of DE3028718C2 publication Critical patent/DE3028718C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

Die Erfindung betrifft einen Dünnfilmtransistor nach dem Oberbegriff des Patentanspruchs 1, zur Ansteuerung von Anzeigevorrichtungen etwa von Flüssigkristall-Anzeigen, von Elektrolumineszenz-Anzeigepaneelen, von elektrochromen Anzeigevorrichtungen und dergleichen. Ein solcher Dünnfilmtransistor wird nachfolgend als TFT bezeichnet (Thin Film Transistor).
Ein TFT der genannten Art ist beispielsweise bekannt aus der DE-OS 28 37 431. Die dort beschriebene Anordnung befaßt sich mit der Aufgabe, Flüssigkristall-Anzeigetafeln unkompliziert herstellen zu können und ein höheres Kontrastverhältnis zu erreichen. Bei dem dort bekannten TFT ist über der Gate-Elektrode eine Isolierschicht, über dieser eine Halbleiterschicht und auf dieser, also senkrecht über der Gate-Elektrode, sind die Source-EIektrode und eng benachbart zu dieser die Drain-Elektrode aufgebracht
Obgleich TFTen in Verbindungen mit Anzeigevorrichtungen eine erhebliche Verbesserung gegenüber bekannten Ansteuertechniken bieten, zeigten sich für die Praxis einer wirtschaftlich günstigen Fertigung Schwierigkeiten insbesondere wegen zahlreicher in präziser Ausrichtung aufeinander aufzubringender sehr dünner Filmschichten, so daß die Fertigungskosten vergleichsweise hoch liegen.
Mit der im Patentanspruch 1 angegebenen Erfindung soll die Aufgabe gelöst werden, die elektrischen, insbesondere die Schalteigenschaften eines zur Ansteuerung von Anzeigeelektroden dienenden Dünnfilmtransistors der eingangs genannten Art zu verbessern, nämlich Störeinflüsse zu verhindern und den Stromverbrauch zu senken, ohne den Aufbau und die Herstellungsweise zu komplizieren.
Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst Hierdurch werden parasitäre Kapazitäten und Ausfälle durch Isolationsdurchbrüche vermieden und außerdem wird der Durchlaßwiderstandswert vergrößert, so daß der Stromverbrauch sinkt
Eine Anordnung der Elektroden ohne Überlappung ergibt sich nach dem aus dem Lehrbuch »Thin Film Technology« von Leon I. Maissei und Reinhard Glang, New York 1970, Seite 20-4, bekannten Verfahren, bei dem Drain-, Gate- und Source-EIektrode auf dem Substrat nebeneinander angeordnet sind. Die Gate-Elektrode besteht aus Aluminium und ist an der Oberfläche anodisch oxydiert Anschließend ist über alles eine Halbleiterschicht aufgebracht
Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere vorteilhafte Einzelheiten der Erfindung sind nachfolgend anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele beschrieben. Darin zeigen
F i g. 1 und 2 je ein Ausführungsbeispiel eines erfindungsgemäßen TFT jeweils im Querschnitt
Fig.3 eine Draufsicht auf einen TFT gemäß der Erfindung,
F i g. 4 eine grafische Gegenüberstellung einer Spannung zwischen Source- und Drain-Anschluß und dem Drain-Strom,
F i g. 5 eine schematische Darstellung einer erfindungsgemäßen Anordnung von TFTs und Anzeigeelementen,
F i g. 6 einen vergrößerten Ausschnitt aus F i g. 5,
F i g. 7 eine Ausschnittsvergrößerung aus F i g. 6,
F i g. 8 (a) und 8 (b) erfindungsgemäß ausgebildete Steuerstrecken der Halbleiterschicht und die
F i g. 9 (a) und 9 (b) ein erfindungsgemäßes Ausführungsbeispiel eines TFT in Draufsicht bzw. im Querschnitt.
Der in F i g. 1 und 2 geschnitten dargestellte erfindungsgemäße TFT (Dünnfilmtransistor) besitzt ein Substrat 1 aus Glas o. dgl., welches in einer Aufdampf-, Fotoätz- oder ähnlichen Technik aus Al, Au, Ta, In o. dgl. mit einer Gate-Elektrode 2 beschichtet ist Darüber ist durch Aufdampfen, Aufsprühen, durch chemische Dampfablagerung (CVD) o. dgl. aus einem Material wie AI2O3, SiO, SiO2, CaF2, Si3N4 o. dgl. eine Isolierschicht 3 aufgetragen. Wenn die Gate-Elektrode 2 aus Al, Ta o. dgl. besteht, kann die Isolierschicht 3 durch anodische Oxidation der Gate-Elektrode gebildet werden. Die Isolierschicht 3 ist mit einer durch Aufdampfen, Aufsprühen o. dgl. hergestellten Halbleiterschicht 4 aus CdSe, CdS, Te o. dgl. überdeckt und ferner ist auf dem Substrat 1 je eine Source-EIektrode 5 und eine Drain-Elektrode 6 aus einem geeigneten Material wie beispielsweise Au oder Al so aufgetragen, daß sie sich in einem ohmschen Kontakt mit der Halbleiterschicht 4 befindet.
Gemäß F i g. 1 und 2 befinden sich die Gate-, Source- und Drain-Elektroden 2, 5, 6 jeweils ganz oder überwiegend im Kontakt mit dem Substrat 1. In keiner Vertikalebene findet eine Überlappung der Source- oder Drain-Elektroden 5,6 durch die Gate-Elektrode 2 und die Isolierschicht 3 statt von denen letztere die Gate-Elektrode 2 vollständig überdeckt Über der Isolierschicht 3 liegt die mit den Elektroden 5 und 6 im Kontakt befindliche Halbleiterschicht 4.
Da bei der erfindungsgemäßen TFT-Ausführung von Fig. 1 und 2 keine gegenseitige Überlappung der Gate-Elektrode 2 und der Isolierschicht 3 einerseits und der Source- oder Drain-Elektrode 5 bzw. 6 stattfindet, können die empfindlichen Beläge 2 und 3 nach der Herstellung und Ablagerung der Drain- und Source-Elektroden 6 und 5 gebildet werde". Daraus ergeben sich folgende Voneile:
1) Durch das Vorziehen anderer HerstellorozesFe vor der Fertigstellung der Isolierschicht 3 kann diese nicht beschädigt oder verletzt werden.
2) Die Isolierschicht 3 kann nicht durch Wärmeeinfluß beim Erhitzen der Source- und Drain-Elektrode 5,6 zur Erhöhung ihrer Haftfestigkeit und durch die Verwendung von In2O3 o. dgl. als Substratschicht für den TFT beschädigt werden.
3) Für den Fall, daß mehrere TFTs als Schalterelemente in einer Flüssigkristallanzeige verwendet werden, können die Source- und Drain-Elektroden durch einen transparenten leitfähigen Film aus In2O3 o. dgl. gebildet werden, bei dessen Herstellung die Halbleiterschicht 4 und die Isolierschicht 3 nicht beschädigt werden können. Dadurch wird der Herstellprozeß vereinfacht und eine sehr durchsichtige Anzeige erzielt
4) Eine zwischen Gate-Elektrode 2 einerseits und Source- oder Drain-Elektrode 5 bzw. 6 gebildete parasitäre Kapazität wird erfindungsgemäß geringer als bei bekannten Anordnungen, wo die Gate-Elektrode sowohl die Source- als auch die Drain-Elektrode überlappt. Durch Vermeidung von Überlappungen kann es keine Ausfälle durch Isolationsdurchbrüche geben.
Die erfindungsgemäße Ausführung in F i g. 1 und 2 hat den weiteren Vorteil, daß ein jeweils gegenüber der Source- und der Drain-Elektrode 5 und 6 vorhandener parasitärer Widerstand 7 in der Halbleiterschicht 4 keinen Einfluß auf den Betrieb des TFT hat. Wenn ein großer parasitärer Widerstandswert als Serienwiderstand im TFT liegt, könnte dessen Durchlaßwiderstand
FIN veränderlich groß werden und sein —— -Verhältnis
ALIS
im Betriebsfall könnte ungenügend stabil sein. Dieses Problem kann jedoch durch Anwendung einer entsprechenden Formgebung und Ätztechnik vermieden werden. Die unerwünschte Verschlechterung der Eigenschaften des TFT durch den internen parasitären Widtd id ddh hid dß
schwelle unterdrückt so daß die Materialwahl kaum Beschränkungen untenlegt
Fig.4 zeigt die Abhängigkeit des Drain-Stroms ID von der Spannung Vsd zwischen Source- und Drain-Elektrode 5,6. Die Gate-Elektrode 2 besteht aus Al, die Isolierschicht 3 aus durch anodisches Oxidieren gebildetem Al2O3, die Source- und Drain-Elektroden 5, 6 aus Ni, die Halbleiterschicht 4 aus Te und das Substrat 1 aus Glas. Die zu Fig.4 gehörigen Abmessungen betragen: Ζ.=800μπι, 7=100μΐη, w=5Qyxn und 1^=500 μΐη. Bevorzugte Abmessungsbereiche für L liegen zwischen 100 μπι bis zu mehreren mm und für w von mehreren μπι bis etwa 100 μπι. iVsollte so groß wie möglich sein.
In F i g. 3 kann die dünne Halbleitersteuerstrecke aus aufgedampftem Te-Material gebildet sein, während die beiden Abschnitte 8 und 9 aus Te bestehen, aber lOmal so dick wie die Steuerstrecke sind. Ferner kann in F i g. 3 in den Abschnitten 8 und 9 die aufgesprühte CdSe-Schicht eine geringe In-Dotierung enthalten und auf die Halbleiterstrecke gelegt sein. Source- und Drain-Elektrode 5, 6 bestehen aus aufgedampftem In2O3.
Die Anordnung in F i g. 5 ist ein bevorzugtes Ausführungsbeispiel der Erfindung in Form einer Flüssigkristallanzeige mit mehreren segmentienen Anzeigeelektroden 11, die über je eine elektrische Verbindungsleitung 12 mit einem zugeordneten von mehreren TFTs 13 verbunden sind.
F i g. 6 enthält einen vergrößerten Ausschnitt von Fig. 5, und Fig. 7 zeigt wiederum einen vergrößerten TFT aus F i g. 6 mit einer Gate-Elektrode 2, Isolierschicht 3. Drain-Elektrode 6, Source-Elektrode 5 und Halbleiterschicht 4. In Fig.6 ist jede segmentierte Anzeigeelektrode 14 über eine elektrische Verbindungsleitung 15 mit einem zugeordneten TFT 16 verbunden. Bei der Herstellung der Anordnung von Fig. 6 wird zunächst auf einem sauberen Isoliersubstrat mittels einer Fotolithographiemethode, durch Siebdruck o. dgl. ein transparenter leitfähiger Film aus beispielsweise In2O3 in einem gewünschten Muster aufgetragen, so daß sämtliche Anzeigeelektroden 14, Verbindungsleilungen
15 und paarweise die Source-EIektroden 5«; 5dl... 5cj, 5dj sowie Drain-Elektroden 6ci, 6di... 6cj, 6d/der TFTs
16 entstehen. Zwischen Source- und Drain-Elektrode verbleibt jeweils ein bestimmter Abstand. Zwischen jedem Paar von Source- und Drain-Elektroden werden jeweils Gate-Elektroden 2ci, 2di ... 2cj, 2dj durch Aufdampfen einer Al-Schicht o. dgl. für die TFTs 16
Widerstand wird dadurch verhindert, daß die Gate- 50 gebildet. Ferner werden Isolierschichten 3ci, 3d/... 3c/
Elektrode wesentlich langer ausgebildet wird als die Zone 7. Dadurch werden die Leiterbedingungen des TFT günstiger.
Die geometrischen Einzelheiten sind aus Fig.3 3d/ durch anodisches Oxidieren o. dgl. der Gate-Elektroden gebildet. Zum anodischen Oxidieren wird ein Teil der Gate-Elektroden 2 mit einer Borsäure und Ammonium enthaltenden wäßrigen Lösung mit einem
entnehmbar, wo ein erfindungsgemäßer TFT in 55 pH-Wert 8,0 unter konstanter Spannung und konstan-Draufsicht dargestellt ist. Die Steuerstrecke der tem Strom benetzt. Eine Halbleiterschicht aus Te bildet Halbleiterschicht 4 des Transistors hat eine geringe Breite w, und das Verhältnis w zu seiner wirksamen Länge L beträgt vorzugsweise 1 zu mehreren 100. Die Zone 7 mit der jeweils angrenzenden Source- oder Drain-Elektrode 5, 6 hat demgegenüber eine relativ große Breite W. Die Kontaktzone zwischen der Halbleiterschicht 4 und der Source-Elektrode 5 sowie
der Drain-Elektrode 6 ist somit wesentlich breiter als die _ _ _
Halbleiter-Steuerstrecke. Dadurch werden Änderungen 65 Dieser Effekt ist in der Praxis ab er vernachlässigbar der Eigenschaften des TFT aufgrund ungenügender Wenn die Source- und Drain-Elektroden aus Au
gegenseitiger Kontakte vermindert. Durch die Gestal- bestehen, hat der TFT im Sperrzustand (ROff) einen tung wird selbst der Einfluß einer gewissen Übergangs- etwa 1 OOOmal höheren Widerstandswert als im durchge-
die zugehörigen Halbleiterschichten 4ci, 4di...4cj, 4dj. Jede der Halbleiterschichten befindet sich in einem ohmschen Kontakt mit den zugehörigen Source- und Drain-Elektroden.
Bei einer Te-Halbleiterschicht und Source- und Drain-Elektroden aus In2O3 kann am PN-Übergang eine gewisse Gleichrichterwirkung auftreten, weil der Träger Te ein positives Loch und In2O3 ein Elektron hat.
schalteten Zustand (Ron)- Bei Source- und Drain-Elektroden aus Ιη2θ3 liegt dieses Verhältnis etwa bei 500.
Die Anordnung der Segmentelektroden kann beliebig gewählt werden, beispielsweise für eine alphanumerische Darstellung. Jeder Anzeigeeleklrode ist ein Schalttransistor zugeordnet.
Ferner ist die Erfindung in gleicher Weise anwendbar auf eine Flüssigkristallanzeige-Matrix und darüber hinaus grundsätzlich auf jede Anzeigeeinrichtung, die mindestens eine Anzeigeelektrode enthält und mit dem als Ansteuersignal-Schalter dienenden TFT auf einem gemeinsamen Substrat angeordnet ist.
Es ist ein Merkmal des bevorzugten Ausführungsbeispiels der Erfindung, daß für die Source- und Drain-Elektroden der TFTs das gleiche Material gewählt ist wie für die Anzeigeeleklroden der Anzeigeeinrichtung. Die dabei verwendete Materialart kann auf Wunsch gewählt werden und richtet sich beispielsweise danach, ob es sich um eine Flüssigkristallanzeige, eine elektrochrome Anzeige o. dgl. handelt, und/oder ob die Anzeige reflektierend oder lichtdurchlässig ist. Für die oben angegebene reflektierende Flüssigkristallanzeige eignet sich ein transparenter Film aus beispielsweise 1^O*
Bei dem bevorzugtem Ausführungsbeispiel der Erfindung werden die Source- und Drain-Elektroden in einem Arbeitsgang zusammen mit den Anzeigeelektroden und Verbindungsleitungen hergestellt. Die Gesamtherstellung der Anzeigeeinrichtung ist somit einfach und relativ billig.
Wenn bei einer Flüssigkristallanzeige-Matrix die einzelnen TFTs jeweils neben den Bildelementen angeordnet werden, dann erhöht der transparente Film der Source- und Drain-Elektroden die Transparenz und damit die Erkennbarkeit der Anzeigeeinrichtung wesentlich.
Anstelle der Source- und Drain-Elektroden können auch nur die Gate-Elektroden oder die Gate- und die Source-Elektroden aus dem gleichen Material wie die Anzeigeelektroden hergestellt werden.
Wie bereits erwähnt, ist es durch die Erfindung möglich, den Durchlaßwiderstandswert Rqs der TFTs großzumachen, um dadurch die Arbeitsfrequenz der Anzeigeeinrichtung und den Stromverbrauch in deren Peripherie-Schaitungen zu senken. Dadurch wird die TFT-Leitfähigkeit bzw. vorzugsweise der Drain-Strom Io des TFT verringert. Der Drain-Strom Ip wird errechnet nach
IU
15
20
25
30
35
40
In =
Darin sind Vg eine Gate-Spannung, Tox die Dicke einer Gate-Isolierschicht, εο die Dielektrizitätskonstante, ει eine Dielektrizitätskonstante der Gate-Isolierschicht, μ die Mobilität des Halbleitermaterials, wund L die Breite bzw. Länge der wirksamen Halbleiter-Steuerstrecke, Vd eine Drain-Spannung und V0 eine Pinch-off-Spannung.
Zur Verringerung dieses Drain-Stroms Id trägt die erfindungsgemäße Gestaltung des TFT bei, wobei die Steuerstrecke eine geringe Breite wund große Länge L hat, wie oben beschrieben.
Bei der erfindungsgemäßen Ausführung entsprechend Fig.8(a) ist die wirksame Länge L der Halbleiter-Steuerstrecke 4 etwa 5mal und in F i g. 8 (b) etwa 6mal so lang wie die geometrische Länge A, und ferner ist erfindungsgemäß in Fig.8(a) und (b) die Steuerstreckenbreite w auf Ve reduziert worden. Diese Erhöhung der wirksamen Länge L in F i g. 8 (a) und (b) wird durch die in der Zeichnung angedeuteten Einschnitte erzielt, welche in Fig.8(a) fingerartig ineinandergreifen und in F i g. 8 (b) spiralförmig verlaufen, so daß sich ein bifilarartiger Verlauf der Halbleiterschicht 4 ergibt Die geometrische Fläche der Steuerkanäle in F i g. 8 (a) und (b) ist identisch, jedoch reduzieren die Einschnitte den wirksamen Querschnitt auf einen Bruchteil der Fläche, und dadurch entsteht die mehrfache wirksame Länge L der Halbleiter-Steuerstrecke und der günstige /o-Wert des TFT, welcher etwa nur Vio des bisher üblichen Wertes beträgt
In F i g. 9 (a) und 9 (b) ist ein F i g. 8 (a) entsprechender TFT in einer Draufsicht und in einem Schnitt durch eine Linie A-A'dargestellt Er umfaßt ein Isoliersubstrat 1 aus Glas ο. dgl., eine Gate-Elektrode 2, eine Gate-Isolierschicht 3, eine vorzugsweise aus CdSe, CdS, Te ο. dgl. hergestellte Halbleiterschicht 4 in Form der mäanderförmigen wirksamen Steuerstrecke, eine Source-EIektrode 5 und eine Drain-Elektrode 6.
Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Dünnfilmtransistor als Schalterelement zur Zuführung von Anzeigesignalen zu wenigstens einer Anzeigeelektrode eines Anzeigeelements, mit einer auf einem gemeinsamen Substrat aufgebrachten Gate-, Drain- und Source-EIektrode sowie der Anzeigeelektrode, und mit einer mit der Drain- und Source-EIektrode in Kontakt befindlichen Halblederschicht, wobei zwischen der Gate-Elektrode und der Halbleiterschicht eine Isolierschicht vorgesehen ist, dadurch gekennzeichnet, daß die Source- und Drain-Elektrode (5 bzw. 6), senkrecht zur Substratebene gesehen, weder durch die Gate-Elektrode (2) noch durch die Isolierschicht (3) überlappt sind, und daß die die Source Elektrode (5) mit der Drain-Elektrode (6) ve/bindende Halbleiterschicht (4) derart kanalartig ausgebildet ist, daß deren wirksame Länge (L) wesentlich größer ist als der geometrische Abstand (l\) zwischen diesen Elektroden (5 bzw. 6).
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (4) Iabyrinthförmig verläuft
3. Dünnfilmtransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschicht (4) mäanderförrnig ausgebildet ist (F i g. 8a, 9a).
4. Dünnfilmtransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterschicht (4) durch interdigitalförmige Einschnitte gebildet ist (F i g. 8a).
5. Dünnfilmtransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschicht (4) durch spiralförmige Einschnitte bifilarartig ausgebildet ist (F ig. 8b).
DE3028718A 1979-07-31 1980-07-29 Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung Expired DE3028718C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9837079A JPS5623780A (en) 1979-07-31 1979-07-31 Manufacture of thin film transistor
JP9836879A JPS5622471A (en) 1979-07-31 1979-07-31 Display unit
JP10191279A JPS5626468A (en) 1979-08-09 1979-08-09 Structure of membrane transistor

Publications (2)

Publication Number Publication Date
DE3028718A1 DE3028718A1 (de) 1981-02-05
DE3028718C2 true DE3028718C2 (de) 1982-08-19

Family

ID=27308648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3028718A Expired DE3028718C2 (de) 1979-07-31 1980-07-29 Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung

Country Status (3)

Country Link
US (1) US4404578A (de)
DE (1) DE3028718C2 (de)
GB (3) GB2056770B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812365A (ja) * 1981-07-15 1983-01-24 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ及びその製造方法
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US4651185A (en) * 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
JPS60103676A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタアレイの製造方法
GB2169746B (en) * 1984-11-13 1988-09-14 Sharp Kk Thin film transistor
DE3685623T2 (de) * 1985-10-04 1992-12-24 Hosiden Corp Duennfilmtransistor und verfahren zu seiner herstellung.
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5350933A (en) * 1990-02-21 1994-09-27 Sony Corporation Semiconductor CMOS static RAM with overlapping thin film transistors
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JP2894391B2 (ja) * 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JPH0793441B2 (ja) * 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
US7679131B1 (en) * 1999-08-31 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2001358088A (ja) * 2000-06-15 2001-12-26 Oki Electric Ind Co Ltd 半導体装置
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1607931B1 (de) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Bauelementesubstrat und lichtemittierendes bauelement
WO2011107158A1 (en) * 2010-03-05 2011-09-09 Epcos Ag pHEMT HAVING A CHANNEL LENGTH LARGER THAN THE CHANNEL WIDTH
US10243003B2 (en) * 2015-03-27 2019-03-26 Sakai Display Products Corporation Thin film transistor and display panel

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290569A (en) * 1964-02-14 1966-12-06 Rca Corp Tellurium thin film field effect solid state electrical devices
NL143070B (nl) * 1964-04-21 1974-08-15 Philips Nv Werkwijze voor het aanbrengen van naast elkaar gelegen, door een tussenruimte van elkaar gescheiden metaaldelen op een ondergrond en voorwerp, in het bijzonder halfgeleiderinrichting, vervaardigd met toepassing van deze werkwijze.
US3368919A (en) * 1964-07-29 1968-02-13 Sylvania Electric Prod Composite protective coat for thin film devices
NL6611536A (de) * 1966-08-17 1968-02-19
US3564135A (en) * 1967-10-12 1971-02-16 Rca Corp Integrated display panel utilizing field-effect transistors
GB1224335A (en) * 1967-11-28 1971-03-10 North American Rockwell N-channel field effect transistor
US3694673A (en) * 1971-03-15 1972-09-26 Microsystems Int Ltd Field effect device and circuit having high current driving capabilities utilizing such device
BE795737A (fr) * 1972-02-21 1973-06-18 Siemens Ag Procede pour fabriquer des transistors a effet de champ a canal
CA1008518A (en) * 1972-08-07 1977-04-12 Edward J. Boleky (Iii) Dynamic operation of deep-depletion transistors
GB1468680A (en) * 1973-12-06 1977-03-30 Standard Telephones Cables Ltd Semiconductor device
US3958266A (en) * 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
US3974515A (en) * 1974-09-12 1976-08-10 Rca Corporation IGFET on an insulating substrate
US4040073A (en) * 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
US4087902A (en) * 1976-06-23 1978-05-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Field effect transistor and method of construction thereof
JPS5919339B2 (ja) * 1977-08-30 1984-05-04 シャープ株式会社 マトリツクス型液晶表示装置
DE2904596C2 (de) * 1978-02-08 1983-07-28 Sharp K.K., Osaka Flüssigkristall-Anzeigematrix

Also Published As

Publication number Publication date
GB2127216B (en) 1984-09-05
GB2126779B (en) 1984-10-03
GB2056770B (en) 1984-02-15
GB2127216A (en) 1984-04-04
GB2056770A (en) 1981-03-18
GB8316196D0 (en) 1983-07-20
DE3028718A1 (de) 1981-02-05
GB8316195D0 (en) 1983-07-20
US4404578A (en) 1983-09-13
GB2126779A (en) 1984-03-28

Similar Documents

Publication Publication Date Title
DE3028718C2 (de) Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE3640174C2 (de)
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE3118674C2 (de) Dünnfilmtransistor
DE3587470T2 (de) Flüssigkristallanzeigevorrichtung.
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE68909973T2 (de) Dünnfilmtransistor.
DE68920130T2 (de) Flüssigkristallanzeige mit aktiver Matrix.
DE3881978T2 (de) Duennschichttransistoren-matrix.
DE69017262T2 (de) Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung.
DE3153620C2 (de)
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE3783870T2 (de) Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung.
DE3028717C2 (de) Flüssigkristallanzeige
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE3602124C2 (de)
DE19610283A1 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE102015006947B4 (de) Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung
DE3714164A1 (de) Fluessigkristallanzeige
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE112016004928T5 (de) Dünnschichttransistorsubstrat

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN