DE3884891T2 - Aktive Matrixzelle und deren Herstellungsverfahren. - Google Patents
Aktive Matrixzelle und deren Herstellungsverfahren.Info
- Publication number
- DE3884891T2 DE3884891T2 DE88112172T DE3884891T DE3884891T2 DE 3884891 T2 DE3884891 T2 DE 3884891T2 DE 88112172 T DE88112172 T DE 88112172T DE 3884891 T DE3884891 T DE 3884891T DE 3884891 T2 DE3884891 T2 DE 3884891T2
- Authority
- DE
- Germany
- Prior art keywords
- conductor group
- film
- insulating film
- conductor
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 134
- 239000004020 conductor Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 21
- 230000005669 field effect Effects 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 238000002834 transmittance Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000005855 radiation Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 49
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 229910004205 SiNX Inorganic materials 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 3
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Chemical compound CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003711 photoprotective effect Effects 0.000 description 1
- 239000003996 polyglycerol polyricinoleate Substances 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
- Die vorliegende Erfindung betrifft eine aktive Matrixzelle gemäß dem Oberbegriff des Anspruchs 1 und ein Verfahren zum Herstellen der aktiven Matrixzelle.
- Eine Flüssigkristallanzeige (LCD), die ein Flüssigkristall als ein Anzeigemedium verwendet, wurde anstelle einer Kathodenstrahl-(CRT-)Anzeige untersucht und entwickelt, da die LCD eine geringe Dicke und einen geringen Energieverbrauch aufweist und kompakt ist, wenn sie mit der Kathodenstrahlanzeige verglichen wird, und einige Flüssigkristallanzeigemodelle bei praktischen Anwendungen beliebt sind. In den zurückliegenden Jahren wurde einer Flüssigkristallanzeige vom aktiven Matrixtyp große Aufmerksamkeit gewidmet. Bei dieser Flüssigkristallanzeige vom aktiven Matrixtyp sind Dünnfilm-Feldeffekttransistoren (TFT) in jedem Bildpunkt bzw. Pixel angeordnet, um den Bildpunkt anzusteuern.
- Eine typische Flüssigkristallanzeige vom aktiven Matrixtyp weist einen Aufbau auf, bei dem ein Flüssigkristall schichtweise zwischen einem aktiven Matrixsubstrat mit darauf befindlichen Dünnfilm-Feldeffekttransistoren und einem Gegensubstrat angeordnet ist, dessen eine gesamte Fläche ein einheitliches Potential empfängt. Grundeinheiten (Pixel bzw. Bildpunkte), die aus Dünnfilm- Feldeffekttransistoren (TFT) und Bildpunktelektroden bestehen, sind auf dem aktiven Matrixsubstrat in einer Matrixform angeordnet. Abtastleitungen zum Steuern der Dünnfilm-Feldeffekttransistoren (TFT) und Datenleitungen zum Zuführen von Daten zu den Bildpunktelektroden sind in einer Matrixform entlang der X- und der Y-Richtung angeordnet. Bei einer Diskussion eines aktiven Matrixsubstrats braucht nur eine wiederholt auftretende Einheit berücksichtigt zu werden, die Teile einer Daten- und einer Abtastleitung 1 und 2, einen Dünnfilm- Feldeffekttransistor (TFT) 3 und eine Bildpunktelektrode 4 einschließt, wie dies in Fig. 7 dargestellt wird, um den gesamten Aufbau des aktiven Matrixsubstrats zu erfassen. Die wiederholt auftretende Einheit wird hier als eine aktive Matrixzelle definiert. In Fig. 7 bezeichnet das Bezugszeichen 5 eine Sourceelektrode des Dünnfilm- Feldeffekttransistors (TFT) 3, 6 eine Drainelektrode des Dünnfilm-Feldeffekttransistors (TFT) 3, 7 einen Kreuzungsbereich zwischen der Daten- und der Abtastleitung 1 und 2. Es sollte angemerkt werden, daß die Drain- und die Sourceelektrode eines üblichen Dünnfilm- Feldeffekttransistors sich nicht voneinander unterscheiden.
- Da ein aktives Matrixsubstrat mit darauf ausgebildeten Dünnfilm-Feldeffekttransistoren (TFT) bei einer Flüssigkristallanzeige vom aktiven Matrixtyp verwendet wird, ist der Herstellungsprozeß komplexer als bei einer Flüssigkristallanzeige vom einfachen Multiplex-Typ, bei der ein Flüssigkristall schichtweise zwischen einem Leitungssubstrat in X-Richtung und einem Leitungssubstrat in Y-Richtung angeordnet wird. Deshalb ist der Produktionsertrag der Anzeigen vom aktiven Matrixtyp unerwünscht vermindert, und es ist schwierig bei niedrigen Kosten eine hochqualitative, große Anzeige zu schaffen. Verschiedene Versuche wurden durchgeführt, um die Anzahl der Schritte beim Herstellen des aktiven Matrixsubstrats zu verringern. Das Verfahren wird oft aufgrund der Anzahl von' Fotomasken (nachfolgend als Masken bezeichnet) bewertet. Herstellungsprozesse für ein aktives Matrixsubstrat mit reduzierten Herstellungsschritten werden Zwei- und Dreimaskenprozesse genannt, über die als Vorgänge und dergleichen berichtet wird. Die zur Diskussion stehende Anzahl von Masken ist die Anzahl, die zum Herstellen des aktiven Matrixsubstrats erforderlich ist. Deshalb werden Masken, die zum Ausbilden einer Ausrichtungsschicht erforderlich sind, aus der Anzahl der Masken ausgeschlossen.
- Ein konventionelles Herstellungsverfahren für ein aktives Matrixsubstrat, von dem die Herstellungsschritte reduziert sind, wird nachfolgend beschrieben. Die Abtast- und Datenleitungen sind beim aktiven Matrixsubstrat unentbehrliche Elemente. Deshalb können zwei Masken für die Abtast- und Datenleitungen nicht weggelassen werden.
- Der Zweimaskenprozeß ist in "AN IMPROVED DESIGN OF ACTIVE MATRIX LCD REQUIRING ONLY TWO PHOTOLITHOGRAPHIC STEPS", Y. Lebosq, et al., 1985 INTERNATIONAL DISPLAY RESEARCH CONFERENCE, pp. 34-36 beschrieben. Diese Veröffentlichung beschreibt ein Verfahren zum Ausbilden von Abtastleitungen, Datenleitungen, Dünnfilm-Feldeffekttransistoren (TFT) und Bildpunktelektroden unter Verwendung von nur zwei Masken. Aufbaudiagramme einer aktiven Matrixzelle, die mit Hilfe des obengenannten Prozesses hergestellt wurden, sind in den Fig. 8A und 8B veranschaulicht. Gemäß Fig. 8A kann die aktive Matrixzelle mit nur einer ersten Maske (nicht schraffierter Bereich) zum Ausbilden von Datenleitungen 10 und einer Bildpunktelektrode 11 und mit einer zweiten Maske (Bereich der schräg nach rechts oben gerichteten Schraffur) zum Ausbilden einer Abtastleitung 12 hergestellt werden.
- Fig. 8B ist eine Schnittansicht der aktiven Matrixzelle in Fig. 8A, und zwar längs deren Linie VIIIB-VIIIB'. Die Bezugszeichen 13a und 13b bezeichnen leitfähige Filme aus Indiumzinnoxid (nachfolgend als ITO bezeichnet), 14a und 14b amorphes Silizium vom n-Typ (nachfolgend als n+a-Si bezeichnet), 15 amorphes Silizium (nachfolgend als a-Si bezeichnet), 16 Siliziumoxid (SiO&sub2;), das als ein die Gateelektrode isolierender Film dient, und 17 eine Aluminium- (nachfolgend als Al bezeichnet) Verdrahtung.
- Da nur zwei Masken verwendet werden, wird entsprechend dem obengenannten Verfahren ein parasitärer TFT-Bereich 19 als ein unnötiger TFT-Bereich zusätzlich zu einem TFT-Bereich 18, der als ein notwendiges aktives Element dient, unter der Abtastleitung 12 unerwünschterweise ausgebildet, was einen entscheidenden Nachteil mit sich bringt. Das heißt, falls eine Kanallänge des parasitären TFT-Bereichs 19 groß ist, ist eine Leitfähigkeit gering und die Anzeigekennwerte werden nicht so nachteilhaft beeinflußt. Falls die Kanallänge vermindert wird, werden die Anzeigekennwerte jedoch im großen Maße verschlechtert.
- Der Dreimaskenprozeß ist ein Verfahren, bei dem eine TFT- Ausbildungsmaske zur Datenleitungsmaske hinzugefügt wird. Aus diesem Grund ist jeder TFT auf den notwendigen Bereich begrenzt und ein parasitärer TFT-Bereich kann beseitigt und deshalb ein idealer Aufbau hergestellt werden.
- Die Fig. 9A bis 9E sind Schnittansichten, die Schritte beim Herstellen einer aktiven Matrixzelle entsprechend dem Dreimaskenprozeß darstellen, wie dies in "A 640 · 400 Pixel Active-Matrix LCD Using a-Si TFT's", T. Sunata, et al., IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. ED-33, No. 8, 1986, pp. 1218-1221 beschrieben ist. Bei diesem Verfahren werden, nachdem eine Schutzschicht 21 auf einem Glassubstrat 20 ausgebildet wurde, ein transparenter, leitfähiger Film, der als Source- und Drainelektrode des TFTs verwendet wird, die Datenleitung und die Bildpunktelektrode abgeschieden. In diesem Fall wird ein ITO-Film verwendet und strukturiert, um einen transparenten, leitfähigen Film 22 (erste Maske) auszubilden, wie dies in Fig. 9A dargestellt wird. Ein phosphordotierter n+a-Si-Film 23 wird selektiv auf dem transparenten, leitfähigen Film 22 ausgebildet, um die Source- und die Drain-Elektrode des TFT auszubilden, wie dies in Fig. 9B dargestellt wird. Ein a-Si-Film wird abgeschieden und strukturiert, um einen TFT- Halbleiterbereich 24 (zweite Maske) auszubilden. Mit Ausnahme des TFT-Bereichs 24 werden der a-Si-Film und der n+a-Si-Film gleichzeitig entfernt, wie dies in Fig. 9C dargestellt wird. Wie dies in Fig. 9D dargestellt wird, wird ein Siliziumnitrid- (nachfolgend als SiNx bezeichnet) Film 25 abgeschieden, der als ein die Gateelektrode isolierender Film dient. Zum Schluß wird ein Metallfilm, beispielsweise ein Al-Film aufgetragen und strukturiert, um eine Abtastleitung 26 zu erhalten, um die Gateelektrode (dritte Maske) einzuschließen, wie dies in Fig. 9E dargestellt wird. Die aktive Matrixzelle wird bei diesem Verfahren unter Verwendung der ersten bis dritten Maske ausgebildet. Da der so ausgebildete TFT eine Gateelektrode als oberste Schicht aufweist, wird dieser TFT als ein gestaffelter TFT mit oberer Gateelektode bezeichnet. Die Drain- und die Sourceelektrode des TFTs bestehen aus Zuleitungen zum externen Abnehmen von Strömen und aus Bereichen zum effektiven Anlegen nur der notwendigen Träger an den Halbleiter. Obwohl Source- und Drainelektrodenbereiche mit einer hohen Verunreinigungskonzentration (das heißt einem n&spplus;- oder p&spplus;- Bereich), die durch Diffusion oder dergleichen gebildet wird, bei einem kristallines Silizium verwendenden Transistor verwendet werden, wird ein n+a-Si-Film für die Source- und die Drainelektrode verwendet, der separat und zusätzlich bei einem a-Si-verwendenden TFT abgelagert wird.
- Beim Dreimaskenprozeß sind jedoch ein photolithographischer Schritt und ein a-Si-Film-Ätzschritt zwischen dem Ausbilden des a-Si-Films, der als ein aktiver Bereich des TFTs dient, und dem Ausbilden des SiNx-Films erforderlich, der als der' die Gateelektrode isolierende Film dient. Eine wichtige Zwischenschicht zum Festlegen von Kennwerten eines MIS- (metal-insulator-semiconductor-) Feldeffekt-TFTs neigt dazu, verunreinigt zu werden. Es ist daher schwierig einen hochmobilen TFT mit einer hohen Reproduzierbarkeit auszubilden. Der transparente leitfähige Film 22 als die unterste Schicht dient zudem als die Datenleitung. Falls ein Anzeigebereich vergrößert werden soll, muß der Widerstand des transparenten leitfähigen Films 22 vermindert werden. Jedoch kann die Dicke des transparenten, leitfähigen Films 22 aus dem folgenden Grund nicht extrem vergrößert werden.
- Ein Film, der mittels normaler plasmachemischer Gasphasenabscheidung (nachfolgend als PCVD bezeichnet) ausgebildet wird, die als ein Abscheidungsverfahren des a-Si-Films verwendet wird, weist an der Strukturkante eine schlechte Stufenabdeckung auf und verursacht eine Verschlechterung der TFT-Kennwerte. Insbesondere tritt diese Wirkung bei einer Stufenerhöhung verstärkt auf. Um beim obengenannten Verfahren einen Datenleitungswiderstand zu vermindern, müssen Durchgangslöcher in dem SiNx-Film 25 ausgebildet werden, der auf der gesamten Oberfläche existiert, und eine andere Metallverdrahtungsstruktur muß ausgebildet werden, um den Datenleitungswiderstand zu vermindern. Jedoch erfordert dieses Verfahren zumindest eine zusätzliche Maske zum Ausbilden der Durchgangslöcher, wodurch die Vorteile des Dreimaskenprozesses verloren gehen. Anschlüsse müssen von dem Randbereich des Substrats herausgezogen werden, um Spannungen an die Datenleitungen anzulegen, die auf dem transparenten, leitfähigen Film 22 als der untersten Schicht beim obengenannten Verfahren ausgebildet werden. Aus diesem Grund sollte ein isolierender Film nicht auf dem Randbereich des transparenten, leitfähigen Films 22 existieren. Um eine aktive Matrix unter Verwendung der obengenannten aktiven Matrixzelle herzustellen, muß eine Metallmaske vorbereitet werden, um während des Abscheidens des SiNx 25, das als ein die Gateelektrode isolierender Film dient, das SiNx 25 nicht auf dem Randbereich des transparenten, leitfähigen Films 22 abzuscheiden. Die Metallmaske wird mit der Struktur auf dem Substrat mit Hilfe eines Mikroskops ausgerichtet. Eine schlechte Maskenausrichtung und ein schlechter Kontakt zwischen der Metallmaske und dem Substrat verursachen eine unerwünschte Abscheidung des isolierenden Films unter der Metallmaske.
- Patent Abstracts of Japan, volume 11, No. 33, (E-476) (2480) offenbart einen Dünnfilmtransistor, bei dem Polyimidschichten auf einem Glassubstrat außer in Abschnitten ausgebildet werden, an denen eine Sourceelektrode und eine Drainelektrode geformt sind. Die Dicke der Polyimidschichten wird in etwa in der gleichen Stärke wie die Dicke der Sourceelektrode und der Drainelektrode ausgebildet, so daß mit Hilfe der Oberflächen der Polyimidschichten und der Oberflächen der Sourceelektrode und der Drainelektrode eine stufenlose, flache Fläche ausgebildet wird. Ein amorpher Siliziumfilm wird auf diesen Oberflächen ausgebildet und ein Siliziumnitridfilm der gleichen Fläche wird auf dem amorphen Siliziumfilm als ein die Gateelektrode isolierender Film ausgestaltet.
- Die Aufgabe der vorliegenden Erfindung ist es, eine aktive Matrixzelle zu schaffen, die geeignet ist, in einer Flüssigkristallanzeige (LCD) verwendet zu werden, und die eine Verdrahtungsanordnung mit niedrigem Widerstand mittels eines einfachen und leichten Verfahrens ermöglicht.
- Diese Aufgabe wird durch eine aktive Matrixzelle gelöst, die die Merkmale des Anspruchs 1 aufweist.
- Das Verfahren zum Herstellen solch einer aktiven Matrixzelle wird durch die Merkmale des Anspruchs 8 gekennzeichnet.
- Da die zweite Leitergruppe direkt auf der ersten Leitergruppe ausgebildet wird, ohne daß der isolierende Film zwischen diese Leitergruppen eingreift, wird die niederohmige Verdrahtung minimiert.
- Verbesserungen von der aktiven Matrixzelle und deren Herstellung werden in den abhängigen Ansprüchen gekennzeichnet.
- Im Prinzip ist eine aktive Matrixzelle vorgesehen, die eine erste Leitergruppe, die auf einem transparenten Substrat ausgebildet ist und eine Source- und eine Drainelektrode eines Dünnfilm-Feldeffekttransistors, einen Teil einer Datenleitung und eine Bildpunktelektrode bildet, zweischichtige Bereiche, die auf dem transparenten Substrat ausgebildet sind und aus einem Halbleiterfilm und einem ersten isolierenden Film bestehen, der auf dem Halbleiterfilm ausgebildet ist und wobei eine Fläche des ersten isolierenden Films in den zweischichtigen Bereichen im wesentlichen die gleiche Fläche wie die des Halbleiterfilms aufweist, einen zweiten isolierenden Film, der eine Seitenfläche der zweischichtigen Bereiche berührt, im wesentlichen die gleiche Dicke wie die der zweischichtigen Bereiche aufweist und einen Bereich ausschließlich der zweischichtigen Bereiche und der ersten Leitergruppe abdeckt, und eine zweite Leitergruppe aufweist, die als eine Abtastleitung und ein Teil der Datenleitung dient, wobei einer der zweischichtigen Bereiche die Source- und die Drainelektrode verbindet, teilweise die Source- und die Drainelektrode überlappt, um so als ein aktiver Bereich des Dünnfilmtransistors zu dienen, und der andere der zweischichtigen Bereiche die Datenleitung überlappt, um so eine Fläche aufzuweisen, die größer ist als eine Fläche, die durch die Breiten der benachbarten Datenleitung und Abtastleitung an einem Kreuzungsbereich zwischen der Daten- und Abtastleitung definiert ist, und ein zweiter Leiter der zweiten Leitergruppe, der als die Abtastleitung dient, die Source- und die Drainelektrode auf dem zweischichtigen Bereich teilweise überlappt, der als die aktive Region des Dünnfilmtransistors dient, um so eine Breite zu erzielen, die größer als der Abstand zwischen der Source- und der Drainelektrode ist, und die anderen zweiten Leiter der zweiten Leitergruppe, die als die Teile der Datenleitung dienen, von der Abtastleitung isoliert sind.
- Fig. 1 ist eine Draufsicht, die eine aktive Matrixzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt;
- Fig. 2A ist eine Schnittansicht der aktiven Matrixzelle der Fig. 1, und zwar längs deren Linie IIA- IIA'
- Fig. 2B ist eine Schnittansicht der aktiven Matrixzelle der Fig. 1, und zwar längs deren Linie IIB- IIB'
- Fig. 3A bis 3C sind Ansichten, die die Entwurfsstrukturen der drei Masken zum Ausbilden der aktiven Matrixzelle der Fig. 1 darstellen;
- Fig. 4A bis 4E sind Schnittansichten, die die Herstellungsschritte der in Fig. 1 dargestellten aktiven Matrixzelle veranschaulichen;
- Fig. 5 ist eine Schnittansicht, die den Hauptteil einer Modifikation der vorliegenden Erfindung darstellt;
- Fig. 6A bis 6E sind Ansichten, die die Modifikation der vorliegenden Erfindung darstellen;
- Fig. 7 ist eine Ansicht, die einen Grundaufbau einer aktiven Matrixzelle darstellt; und
- Fig. 8A und 8B sind eine Draufsicht und eine Schnittansicht, die eine konventionelle aktive Matrixzelle darstellen.
- Fig. 9A bis 9E sind Schnittansichten, die die Herstellungsschritte einer anderen konventionellen aktiven Matrixzelle darstellen.
- Die Fig. 1, 2A und 2B stellen eine aktive Matrixzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Wie bei der in Fig. 7 dargestellten Zelle schließt die aktive Matrixzelle dieses Ausführungsbeispiels eine Datenleitung 1, eine Abtastleitung 2, einen Feldeffekt-TFT bzw. -Dünnfilmtransistor 3 und eine Bildpunktelektrode 4 ein. Die aktive Matrixzelle weist auf: einen Schutzfilm 101, der auf einem transparenten Glassubstrat 100 ausgebildet ist, um eine Fremdstoffverunreinigung des TFTs 3 zu verhindern; einen ersten leitfähigen Film oder eine erste Leitergruppe 102, die aus einem mehrschichtigen Film aus einem ITO-Film, einem Mo-Film und einem n+a-Si-Film besteht, die als eine Sourceelektrode 5 des TFTs 3, eine Drainelektrode 6 des TFTs 3, ein Teil der Datenleitung 1 und die Bildpunktelektrode 4 dient; zweischichtige Bereiche 103A, 103B, die aus einem a-Si-Halbleiterfilm 103a, der die erste Leitergruppe 102 teilweise überlappt, und einem ersten isolierenden Film oder Isolator 103b aus SiNx besteht, der auf dem Halbleiter 103a ausgebildet ist, um so die gleiche Fläche wie die des Halbleiters aufzuweisen; einen zweiten isolierenden Film oder Isolator 104, der aus einem photosensitiven Polyimid besteht, die Seitenfläche der zweischichtigen Bereiche 103A, 103B berührt, im wesentlichen die gleiche Dicke wie die der zweischichtigen Bereiche aufweist und einen Bereich ausschließlich der zweischichtigen Bereiche 103A, 103B und des ersten leitfähigen Films 102 bedeckt; und einen zweiten leitfähigen Film oder eine zweite Leitergruppe 105, die auf dem zweischichtigen Bereich 103A, 103B, dem zweiten isolierenden Film 104 und der ersten Leitergruppe 102 ausgebildet ist, die als die Abtastleitung 2 und ein Teil von Datenleitung 1 dient. Der zweischichtige Bereich 103A bildet durch das Verbinden der Sourceelektrode 5 und der Drainelektrode 6 einen aktiven Bereich des TFTs 3. Der zweischichtige Bereich 103B isoliert den Kreuzungsbereich 7 zwischen der Datenleitung 1 und der Abtastleitung 2 und weist eine größere Fläche auf als eine Fläche, die durch die Breiten der benachbarten Datenleitung und Abtastleitung 1 und 2 festgelegt ist. Ein zweiter Leiter der zweiten Leitergruppe 105 überlappt die Sourceelektrode 5 und die Drainelektrode 6 teilweise, um eine größere Breite aufzuweisen als der Abstand zwischen der Sourceelektrode 5 und der Drainelektrode 6 entspricht und ist zwischen der Sourceelektrode 5 und der Drainelektrode 6 ausgebildet, um die Abtastleitung 2 zu bilden, die die Gateelektrode des TFTs 3 einschließt, wie dies in Fig. 1 dargestellt ist. Die andere der zweiten Leitergruppe 105 steht mit der Datenleitung 1 des ersten leitfähigen Films in Berührung, um den Widerstand der Datenleitung 1 zu vermindern, während sie nicht mit der Abtastleitung 2 verbunden ist.
- Wie dies in Fig. 2A dargestellt ist, sind im Kreuzungsbereich 7 zwischen der Daten- und der Abtastleitung 1 bzw. 2 und dem TFT 3 ein zweiter Leiter der zweiten Leitergruppe 105 als die oberste Schicht und die Halbleiterschicht 103a über den zweiten isolierenden Film 104 voneinander isoliert. Die Abtastleitung 2 ist auf einer im wesentlichen ebenen Fläche ausgebildet. Wie dies aus Fig. 2B ersichtlich ist, ist die Datenleitung 1 mit Hilfe eines mehrschichtigen Films ausgebildet, der aus einem ersten Leiter der ersten Leitergruppe 102 und Teilen der zweiten Leitergruppe 105 besteht.
- Die Fig. 3A, 3B und 3C stellen die Entwurfsstrukturen der für das Ausbilden des aktiven Matrixzellenaufbaus erforderlichen Masken dar. Die erforderliche Anzahl von Masken ist drei, und diese Masken entsprechen denen in Fig. 1. Eine in Fig. 3A dargestellte Maske ist die erste Maske zum Ausbilden der ersten Leitergruppe 102. Eine in Fig. 3B dargestellte Maske ist zweite Maske zum Ausbilden der zweischichtigen Bereiche 103A, 103B. Eine in Fig. 3C dargestellte Maske ist die dritte Maske zum Ausbilden der zweiten Leitergruppe 105. Diese Masken sind mit Hilfe der gleichen schraffierten Teile wie in Fig. 1 dargestellt.
- Ein Verfahren zum Herstellen der aktiven Matrixzelle, die den oben beschriebenen Aufbau aufweist, wird unter Bezug auf die Fig. 4A bis 4E beschrieben. Die Schnittanschicht längs der Linie IIA-IIA' in Fig. 1 wird durch (1) dargestellt; und die Schnittansicht längs der Linie IV- IV' in Fig. 1 wird durch (2) dargestellt. Bariumborsilikatglas (Corning 7059) wird als ein Material für ein Substrat 100 verwendet. Ein 2000 Å (10 Å = 1 nm) dickes SiNx wird mit Hilfe von PCVD als eine Schutzschicht 101 auf dem Substrat 100 abgeschieden, um eine Kennwertverschlechterung zu verhindern, die durch Fremdstoffverschmutzung des TFTs vom Substratglas aus verursacht wird. Das Substrat weist eine hohe Durchlässigkeit für ein Belichtungslicht auf, wenn von der Rückseite des Substrats aus belichtet wird. Dieses Belichtungslicht hat mit anderen Worten die Belichtungswellenlänge für einen negativ-Typ-Photolack (später zu beschreiben). Ein 500 Å dicker, transparenter, leitfähiger Film aus ITO wird durch Sputtern abgeschieden. Ein 400 Å dicker Mo-Film wird dann mit Hilfe einer Elektronenstrahlbedampfung (EB) abgelagert und dient als eine Lichtschutzmaske gegen Belichtung von der Rückseite des Substrats aus. Ein 200 Å dicker, phosphordotierter n+a-Si-Film wird mit Hilfe des PCVD-Verfahrens abgeschieden. Eine Photoresiststruktur für die Source- und die Drainelektrode des TFT, einen Teil der Datenleitung und die Bildpunktelektrode wird unter Verwendung der ersten Maske auf einem mehrschichtigen Aufbau ausgebildet, der aus dem ITO-Film, dem Mo-Film und dem n+a-Si-Film besteht. Die Photoresiststruktur dient als ein Ätzschutzfilm. Der n+a-Si-Film wird mit Hilfe reaktiven Ionenätzens unter Verwendung von CCl&sub2;F&sub2;-Gas strukturiert, der Mo-Film dann mittels reaktiven Ionenätzens (Plasmaätzens) unter Verwendung einer Gasmischung aus CCl&sub2;F&sub2; und O&sub2; geätzt und der ITO-Film mittels einer HCl und NHO&sub3; enthaltenden wäßrigen Lösung geätzt, wodurch die erste Leitergruppe 102 ausgebildet wird, wie dies in (1) und (2) in Fig. 4A dargestellt ist.
- Nachdem die Photoresiststruktur entfernt wurde, werden der 1200 Å dicke a-Si-Halbleiterfilm 103a und der 200 Å dicke erste isolierezide SiNx Film 103b mittels des PCVD ohne Unterbrechung des Vakuums kontinuierlich abgeschieden, wie dies in Fig. 4B dargestellt ist. Unter Verwendung der zweiten Maske werden eine Photoresiststruktur für den zweischichtigen Bereich 103A, 103B für den TFT und die Zwischenlage zwischen Leitungen ausgebildet, um den SiNx Film mit Hilfe reaktiven Ionenätzens unter Verwendung von CF&sub4;-Gas zu ätzen und den a-Si-Film mittels reaktiven Ionenätzens unter Verwendung von CCl&sub2;F&sub2;-Gas zu ätzen. Nach dem Ätzen sind die zweischichtigen Bereiche 103A, 103B ausgebildet, wie dies durch (1) und (2) in Fig. 4C gezeigt ist. Zu diesem Zeitpunkt ist der n+a-Si-Film in der ersten Leitergruppe 102 außer für die zweischichtigen Bereiche 103A, 103B entfernt. Ein photosensitives Polyimid 104a vom negativen Typ (z. B. Toray Photoneese UR-3600) wird mittels Zentrifugierens (spin-on-Technik) auf das Substrat aufgetragen. Das Polyimid 104a wird bei einer empfohlenen Temperatur von 83ºC vorgebacken. Das Polyimid 104a wird mit einem ultravioletten Licht 110 mit 1000 mJ/cm² von der Rückseite des Substrats aus belichtet. Das nicht belichtete Polyimid 104a wird mittels einer empfohlenen Entwicklerlösung entfernt. Der resultierende Aufbau wird bei 250ºC geglüht, um eine chemische Reaktion zur Imidization zu bewirken, wodurch der zweite isolierende Film 104 ausgebildet wird, der die Fläche ausschließlich der zweischichtigen Bereiche 103A, 103B und der ersten Leitergruppe 102 bedeckt. Zu diesem Zeitpunkt ist der zweite isolierende Film 104 unter Bezug auf die zweischichtigen Bereiche 103A, 103B und den ersten Leiterfilm 102 selbst ausgerichtet, um so den dazwischen befindlichen Spalt auszufüllen.
- Wie dies in (1) und (2) der Fig. 4E dargestellt ist, wird danach unter Verwendung der dritten Maske ein 1 um dicker Al-Film für eine die Gateelektrode einschließende Abtastleitung abgeschieden und strukturiert, wodurch die zweite Leitergruppe 105 ausgebildet wird. Zu diesem Zeitpunkt wird der Mo-Film in der ersten Leitergruppe 102 zusammen mit Al entfernt. Deshalb ist die aus der ersten Leitergruppe 102 bestehende Bildpunktelektrode 4 nur aus dem ITO-Film hergestellt, wodurch die aktive Matrixzelle vervollständigt wird.
- Als die Kennwerte des sich ergebenden TFT 3 gemessen wurden, ergab sich eine Feldeffektmobilität u von 0,5 cm²/Vsec, ein Leckstrom von 10&supmin;¹² Å und ein EIN-AUS- Verhältnis von etwa 10&sup6;. Diese Kennwerte wurden für den aktiven Matrix-TFT als ausreichend befunden. Eine elektrische Isolierung zwischen der Abtastleitung der zweiten Leitergruppe 105 und dem a-Si-Halbleiter 103b wird beim TFT und dem Kreuzungsbereich genau beibehalten, und es wurde keine anormale Stromleckage von der Abtastleitung 105 zum Halbleiter 103b gefunden. Da die Datenleitung aus einem mehrschichtigen Film hergestellt ist, der aus der ersten Leitergruppe 102 und der zweiten Leitergruppe 105 besteht, kann der Datenleitungswiderstand auf etwa 1/10 dessen des konventionellen Datenleitungsaufbaus vermindert werden.
- Gemäß diesem Ausführungsbeispiel können die Halbleiterschicht 103a und der erste isolierende Film 103b, der als Isolator für die Gateelektrode dient, ohne Unterbrechen des Vakuums kontinuierlich abgeschieden werden, so daß die Stabilität einer Grenzfläche zwischen der Halbleiterschicht 103a und dem ersten isolierenden Film 103b verbessert werden kann.
- Die Technik zum Belichten des Fotolacks von der Rückseite des Substrats aus, die ein kennzeichnendes Merkmal der vorliegenden Erfindung darstellt, wird nachfolgend zusätzlich beschrieben. Aluminiumborsilikat-Glas oder desgleichen kann anstelle des Bariumborsilikat-Glas (ein typisches Beispiel ist Corning 7059) für eine aktive Matrixanzeige verwendet werden. Solche Glasmaterialien weisen eine hohe Durchlässigkeit für ultraviolettes Licht auf, das beim Belichten des Fotolacks verwendet wird. Deshalb kann die Belichtung von der Rückseite des Substrats aus durchgeführt werden. In diesem Fall weist ein Halbleiter auf Si-Basis eine niedrige Durchlässigkeit auf, und kann als eine lichtabschirmende Maske dienen, wenn der Lack von der Rückseite des Substrats aus belichtet wird. Da die erste Leitergruppe einen undurchlässigen Leiter einschließt, kann der zweite isolierende Film leicht selbständig in einem Bereich ausschließlich der ersten Leitergruppe und der zweischichtigen Bereiche ausgerichtet werden. Der zweite isolierende Film isoliert die Abtastleitung der zweiten Leitergruppe elektrisch von den zweischichtigen Bereichen, und dieser muß deshalb genau ausgebildet sein, um die Seitenfläche der Halbleiterschicht abzudecken. Wenn der Lack von der Rückseite des Substrats aus belichtet wird, während die zweischichtigen Bereiche als eine lichtabschirmende Maske dienen, wird der Randbereich der zweischichtigen Bereiche durch Lichtbeugung belichtet und der Fotolack auf dem Randbereich der zweischichtigen Bereiche belassen. Deshalb kann die Seitenfläche der Halbleiterschicht vollständig mit dem Fotolack abgedeckt werden, folglich eine hohe Zuverlässigkeit des Verfahrens der vorliegenden Erfindung gesichert werden.
- Da die Durchlässigkeit des Substrats und die lichtabschirmenden Eigenschaften der ersten Leitergruppe und des zweischichtigen Bereiches gewissermaßen zu den Aufgaben der vorliegenden Erfindung gehören, kann der zweite isolierende Film auf der gesamten Oberfläche ausschließlich der ersten Leitergruppe und des zweischichtigen Bereiches ausgebildet werden und erfordert keine perfekte Durchlässigkeit und lichtabschirmende Eigenschaften. Durchlässigkeit und die lichtabschirmenden Eigenschaften können entsprechend den Eigenschaften von Fotolacken, Belichtungsverhältnissen und Entwicklungsverhältnissen eingestellt werden.
- Als eine Form, die bei diesem Ausführungsbeispiel Fig. 2A entspricht, kann ein dritter isolierender Film 200 um eine erste Leitergruppe herum, wie dies in Fig. 5 dargestellt ist, aufgrund der folgenden Gründe ausgebildet werden. Selbst wenn die Dicke des Mo-Films vergrößert wird, um den Widerstand des Kreuzungsbereiches 7 zu reduzieren, und eine Zunahme der Stufenhöhe der Source- und der Drainelektrode des TFTs auftritt, kann eine Verschlechterung der TFT- Kennwerte verhindert werden. Außerdem kann die Abtastleitung 2 auf der ebeneren Fläche hergestellt werden. Deshalb können Fehler verhindert werden, zum Beispiel Unterbrechungen und Kurzschlüsse, die aufgrund einer schlechten Stufenabdeckung verursacht werden.
- Um den dritten isolierenden Film 200 auszubilden, kann die Belichtungstechnik von der Rückseite aus mit einem Fotolack vom negativen Typ, der zum Ausbilden des zweiten isolierenden Films verwendet wird, so durchgeführt werden, daß die erste Leitergruppe als eine lichtabschirmende Maske ohne Modifikationen verwendet wird. Zudem kann SiNx oder SiO&sub2; anstelle des Fotolacks verwendet werden. Die Fig. 6A bis 6E stellen Schritte zum Ausbilden des dritten isolierenden Films dar, falls SiNx verwendet wird. Wie dies in der Fig. 4A entsprechenden Fig. 6A dargestellt wird, wird, nachdem ein Schutzfilm 101 auf einem Substrat 100 ausgebildet wurde, eine erste Leitergruppe 102 ausgebildet. Wie dies in Fig. 6B dargestellt ist, wird danach ein SiNx- Film 300 auf der ersten Leitergruppe (Fig. 6B) ausgebildet. Ein negativer Fotoresist 310 wird aufgetragen (Fig. 6C) und eine Belichtung von der Rückseite aus wird mit ultraviolettem Licht durchgeführt. Ein negativer Fotoresist 310A kann außer auf einem Bereich auf dem ersten leitfähigem Film belassen werden, wie dies in Fig. 6D dargestellt ist. Der SiNx-Film wird mittels Trockenätzens oder desgleichen entfernt, um den in Fig. 6E dargestellten Aufbau zu erhalten. In diesem Fall wird der Fotoresist nach dem Ätzen entfernt. Danach werden die Schritte der Fig. 4B bis 4E verwendet, um die aktive Matrixzelle ohne Modifikationen fertigzustellen.
- Anstelle der beim vorstehenden Ausführungsbeispiel verwendeten Materialien kann Poly-Si verwendet werden, das üblicherweise bei einer aktiven Matrixanzeige verwendet wird, um die Halbleiterschicht 103a auszubilden. Falls ein p-Kanal-TFT verwendet wird, wird ein Halbleiter vom p-Typ anstelle eines n-Typ-Halbleiters verwendet. Zudem wird beim vorstehenden Ausführungsbeispiel SiNx verwendet, um den ersten isolierenden Film 103b auszubilden. Jedoch kann SiO&sub2; oder dergleichen verwendet werden, falls ein Material ausgezeichnete isolierende Eigenschaften aufweist und zum Ausbilden eines eine TFT-Gateelektrode isolierenden Films verwendet werden kann. Der zweite isolierende Film 104 muß aus einem negativen Fotolack hergestellt werden. Jedoch ist der Typ des negativen Fotolacks nicht auf irgendeinen bestimmten beschränkt, sondern kann ein handelsüblich erhältlicher negativer Fotoresist, ein Fotoresist auf Gummi- oder Isoprenbasis oder ein hochtemperaturbeständiger Resist sein. Irgendein für die Gateelektrode geeignetes Material, beispielsweise Mo oder Poly-Si kann zum Ausbilden der zweiten Leitergruppe 105 verwendet werden.
- Beim vorstehenden Ausführungsbeispiel ist der Schutzfilm (SiNx-Film oder dergleichen) auf dem Substrat ausgebildet, um eine Fremdstoffverunreinigung vom Substrat aus zu verhindern, und die aktive Matrixzelle ist auf dem Schutzfilm ausgebildet. Jedoch kann der Schutzfilm weggelassen werden, falls keine Gefahr einer Fremdstoffverunreinigung von einem Glassubstrat aus besteht.
- Die in Fig. 1 dargestellte Anordnung ist nur ein anschauliches Ausführungsbeispiel der vorliegenden Erfindung. Verschiedene Veränderungen und Modifikationen können durchgeführt werden, ohne vom Umfang und Wesen der Erfindung abzuweichen. Obwohl die zweite Leitergruppe 105 auf der Datenleitung 1, die aus der ersten Leitergruppe 102 hergestellt ist, von dem zweischichtigen Bereich an einer Stelle getrennt ist, die dem Kreuzungsbereich entspricht, kann z. B. die zweite Leitergruppe 105 den zweischichtigen Bereich 103 an dem Kreuzungsbereich 7 überlappen, falls keine Gefahr besteht die zweite Leitergruppe 105 mit der aus der zweiten Leitergruppe 105 hergestellten Abtastleitung 2 kurzzuschließen. Bei diesem Aufbau kann der Widerstand der Datenleitung weiter vermindert werden. Beim vorstehenden Ausführungsbeispiel wird der zweischichtige Bereich 103A, der den aktiven Bereich des TFT bildet, am Kreuzungsbereich perfekt vom zweischichtigen Bereich 103B getrennt, wie dies in Fig. 1 dargestellt ist. Falls von der Datenleitung 1 während des AUS-Zustands des TFT 3 kein unnötiger Strom an die Bildpunktelektrode 4 angelegt wird, müssen diese jedoch nicht perfekt getrennt sein, sondern können teilweise miteinander verbunden sein.
- Weil nur drei Masken verwendet werden, kann gemäß der vorliegenden Erfindung, wie dies vorstehend beschrieben wurde, die aktive Matrixzelle vorteilhaft angeordnet und mit einer ausgezeichneten Reproduzierbarkeit bei einem hohen Produktionsertrag hergestellt werden.
- Ferner ist die Datenleitung aus einem zweischichtigen Leiteraufbau hergestellt, so daß der Datenleitungswiderstand minimiert werden kann. Deshalb kann die Anzeigefläche in vorteilhafter Weise vergrößert werden.
- Weiterhin ist der isolierende Film nicht auf der Bildpunktelektrode ausgebildet, und der Filmaufbau des Anzeigeteils besteht nur aus der Ausrichtungsschicht und dem Flüssigkristall. Deshalb kann der Entwurf des Anzeigeteils vorteilhaft erleichtert werden.
Claims (11)
1. Eine aktive Matrixzelle, die einen Dünnfilm-
Feldeffekttransistor (3) einer gestaffelten Struktur mit
oberer Gateelektrode verwendet, welche Struktur eine erste
Leitergruppe (102), die eine Sourceelektrode (5) und eine
Drainelektrode (6) darstellt, einen Halbleiterfilm (103a),
einen ersten isolierenden Film (103b), der als ein
Gateelektroden-Isolierfilm dient, und eine zweite
Leitergruppe (105) aufweist, die eine Gateelektrode
enthält, die alle auf einem Substrat (100) in der
angegebenen Reihenfolge angeordnet sind, dadurch
gekennzeichnet, daß der Halbleiterfilm (103a) und der erste
isolierende Film (103b) die gleiche Fläche besitzen und
einen zweischichtigen Bereich (103A) darstellen, wobei ein
zweiter isolierender Film (104), der im wesentlichen die
gleiche Dicke besitzt wie der zweischichtige Bereich
(103A), in Kontakt mit einer Seitenfläche des
zweischichtigen Bereichs (103A) unter zumindest der
Gateelektrode ausgebildet ist, und die Gateelektrode auf
dem ersten isolierenden Film (103b) und dem zweiten
isolierenden Film (104) vorhanden ist.
2. Eine aktive Matrixzelle nach Anspruch 1,
gekennzeichnet durch einen Verdrahtungskreuzungsabschnitt
(7), der einen in der ersten Leitergruppe (102) enthaltenen
ersten Leiter (1), den Halbleiterfilm (103a), den ersten
isolierenden Film (103b), einen in der zweiten Leitergruppe
(105) enthaltenen zweiten Leiter (2) aufweist, die alle auf
dem Substrat (100) in der angegebenen Reihenfolge
ausgebildet sind, wobei der Verdrahtungskreuzungsabschnitt
(7) derart angeordnet ist, daß der Halbleiterfilm (103a)
und der erste isolierende Film (103b) die gleiche Fläche
haben und einen zweischichtigen Bereich (103B) darstellen,
wobei der im wesentlichen die gleiche Dicke wie der
zweischichtige Bereich (103B) aufweisende zweite
isolierende Film (104) in Kontakt mit der Seitenfläche des
zweischichtigen Bereichs (103B) unter zumindest dem zweiten
Leiter (105) ausgebildet ist und der zweite Leiter (105)
auf dem ersten isolierenden Film (103b) und dem zweiten
isolierenden Film (105) angeordnet ist.
3. Eine aktive Matrixzelle nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Zelle einen Dünnfilm-
Feldeffekttransistor (TFT 3) mit einem dritten isolierenden
Film (200; 300) verwendet, der im wesentlichen die gleiche
Dicke aufweist wie die erste Leitergruppe (102), wobei der
dritte isolierende Film (200; 300) um die erste
Leitergruppe (102) herum geformt ist, damit er in Kontakt
ist mit der ersten Leitergruppe (102).
4. Eine aktive Matrixzelle nach einem vorhergehenden
Anspruch, dadurch gekennzeichnet, daß die erste
Leitergruppe (102) einen Teil einer Datenleitung (1) und
eine Pixelelektrode (4) aufweist, daß die zweite
Leitergruppe (105) als eine Abtastleitung (2) und als Teil
der Datenleitung (1) dient, daß einer (103A) der
zweischichtigen Bereiche, der die Sourceelektrode (5) und
die Drainelektrode (6) verbindet, teilweise die
Sourceelektrode und die Drainelektrode überlappt, um als
aktiver Bereich des Dünnfilmtransistors (3) zu dienen, und
daß der andere (103B) der zweischichtigen Bereiche die
Datenleitung (1) überlappt, damit er eine Fläche aufweist,
die größer ist als eine Fläche, die durch die Breiten der
benachbarten Datenleitung (1) und Abtastleitung (2) an
einem Kreuzungsbereich (7) zwischen der Daten- und der
Abtastleitung definiert wird, und daß ein in der zweiten
Leitergruppe (105) enthaltener und als die Abtastleitung
(2) dienender zweiter Leiter die Sourceelektrode (5) und
die Drainelektrode (6) auf dem zweischichtigen Bereich
(103A) teilweise überlappt, der als der aktive Bereich des
Dünnfilmtransistors dient, damit er eine Breite hat, die
größer ist, als der Abstand zwischen der Sourceelektrode
(5) und der Drainelektrode (6), und die anderen in der
zweiten Leitergruppe (105) enthaltenen Leiter von der
Abtastleitung (2) isoliert sind.
5. Eine aktive Matrixzelle nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die Halbleiterschicht
(103a) aus amorphem Silizium besteht.
6. Eine aktive Matrixzelle nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die Halbleiterschicht
(103a) aus Polysilizium besteht.
7. Eine aktive Matrixzelle nach einem der Ansprüche 1
bis 6, wobei die erste Leitergruppe (102) einen
durchsichtigen Leiter enthält, ein undurchsichtiger Leiter
auf dem durchsichtigen Leiter ausgebildet ist und ein n-
Typ-Halbleiter als oberste Schicht dient.
8. Ein Verfahren zum Herstellen einer aktiven
Matrixzelle nach einem vorhergehenden Anspruch,
gekennzeichnet durch die Schritte:
- Ablagern eines ersten leitenden Films auf einem
durchsichtigen Substrat (100) mit einer hohen
Durchlässigkeit bezüglich Strahlung mit einer Wellenlänge
eines negativen isolierenden, fotoempfindlichen Lackes,
Ätzen des ersten leitenden Films in der Form einer
Sourceelektrode (5) und einer Drainelektrode (6) eines
Dünnfilm-Feldeffekttransistors (TFT 3), wodurch eine erste
Leitergruppe (102) gebildet wird;
- Bilden eines zweischichtigen Bereichs (103A) bestehend
aus einem Halbleiterfilm (103a) und einem isolierenden Film
(103b), wobei der zweischichtige Bereich die Source- und
die Drainelektrode verbindet, wodurch ein aktiver Bereich
des Dünnfilm-Feldeffekttransistors gebildet wird;
- Aufbringen des negativen isolierenden, fotoempfindlichen
Lackes (104a);
- Belichten des fotoempfindlichen Lackes (104a) von der
Rückseite des durchlässigen Substrats (100) unter
Verwendung des zweischichtigen Bereichs (103A) und der
ersten Leitergruppe (102) als Lichtabschirmungsmasken,
Entwickeln des fotoempfindlichen Lackes (104a) und Bilden
eines zweiten isolierenden Films (104) des
fotoempfindlichen Lackes, um einen Kontakt mit der
Seitenfläche des zweischichtigen Bereiches (103A) in einem
Bereich herzustellen, der den zweischichtigen Bereich
(103A) und die erste Leitergruppe (102) ausschließt; und
Ablagern eines zweiten leitenden Films und Bilden einer
zweiten Leitergruppe (105), die eine Gateelektrode des
Dünnfilm-Feldeffektransistors (TFT 3) einschließt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet,
daß
- der erste leitende Film einen undurchlässigen, leitenden
Film enthält und weiter geätzt wird in Form eines Teiles
einer Datenleitung (1) und einer Pixelelektrode (4), um die
erste Leitergruppe (102) zu bilden;
- der zweite Halbleiterfilm (103a) und der erste
isolierende Film (103b) auf dem leitenden Film abgelagert
werden und geätzt werden, um weiter einen anderen
zweischichtigen Bereich (1 ) an dem Kreuzungsabschnitt
(7) zwischen der Datenleitung (1) und der Abtastleitung (2)
zu bilden, der eine Fläche hat, die größer ist, als eine
Fläche, die durch Breiten der benachbarten Daten- und
Abtastleitung definiert wird; und
- daß der zweite leitende Film abgelagert und geätzt wird
in Form einer Abtastleitung, die die Gateelektrode des
Dünnfilmtransistors enthält, sowie in Form eines Teils der
Datenleitung der ersten Leitergruppe, wodurch die zweite
Leitergruppe gebildet wird.
10. Das Verfahren nach Anspruch 8 oder 9 ferner
gekennzeichnet durch die Schritte: Aufbringen des negativen
isolierenden, fotoempfindlichen Lackes (104a) nach dem
Schritt des Bildens der ersten Leitergruppe (102),
Belichten des fotoempfindlichen Lackes (104a) von der
Rückseite des durchlässigen Substrats (100) unter Verwenden
der ersten Leitergruppe (102) als Lichtabschirmungsmaske,
Entwickeln des fotoempfindlichen Lackes und Bilden eines
dritten isolierenden Filmes (200, 300) des
fotoempfindlichen Lackes in einem Bereich, der die erste
Leitergruppe (102) ausschließt, wobei der dritte
isolierende Film (200, 300) im wesentlichen die gleiche
Dicke besitzt wie die erste Leitergruppe.
11. Das Verfahren nach einem der Ansprüche 8 bis 10,
dadurch gekennzeichnet, daß der zweite isolierende Film
(104) aus einem fotoempfindlichen Negativ-Typ Polyimid
besteht.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62192341A JPH0797191B2 (ja) | 1987-07-31 | 1987-07-31 | アクティブマトリクスセルおよびその製作方法 |
JP62322983A JPH01165127A (ja) | 1987-12-22 | 1987-12-22 | 表面平坦化法 |
JP62329956A JPH01173646A (ja) | 1987-12-28 | 1987-12-28 | 薄膜トランジスタ製作法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3884891D1 DE3884891D1 (de) | 1993-11-18 |
DE3884891T2 true DE3884891T2 (de) | 1994-05-05 |
Family
ID=27326598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE88112172T Expired - Fee Related DE3884891T2 (de) | 1987-07-31 | 1988-07-27 | Aktive Matrixzelle und deren Herstellungsverfahren. |
Country Status (3)
Country | Link |
---|---|
US (1) | US4918504A (de) |
EP (1) | EP0304657B1 (de) |
DE (1) | DE3884891T2 (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE77177T1 (de) * | 1985-10-04 | 1992-06-15 | Hosiden Corp | Duennfilmtransistor und verfahren zu seiner herstellung. |
US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
GB2220792B (en) * | 1988-07-13 | 1991-12-18 | Seikosha Kk | Silicon thin film transistor and method for producing the same |
JP2600929B2 (ja) * | 1989-01-27 | 1997-04-16 | 松下電器産業株式会社 | 液晶画像表示装置およびその製造方法 |
JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
FR2651371B1 (fr) * | 1989-08-29 | 1991-10-18 | France Etat | Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee. |
US5498573A (en) * | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
JP3024661B2 (ja) * | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
JP2999271B2 (ja) * | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
DE4242408C2 (de) * | 1991-12-11 | 1998-02-26 | Mitsubishi Electric Corp | Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil |
KR100195269B1 (ko) * | 1995-12-22 | 1999-06-15 | 윤종용 | 액정표시장치의 제조방법 |
US6080606A (en) * | 1996-03-26 | 2000-06-27 | The Trustees Of Princeton University | Electrophotographic patterning of thin film circuits |
KR100269520B1 (ko) * | 1997-07-29 | 2000-10-16 | 구본준 | 박막트랜지스터, 액정표시장치와 그 제조방법 |
US6656779B1 (en) | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
GB9929615D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing an active matrix device |
US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
KR100750872B1 (ko) * | 2001-01-18 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표장치용 어레이기판과 그 제조방법 |
US7223641B2 (en) * | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
ATE490557T1 (de) * | 2005-02-21 | 2010-12-15 | Gigaset Communications Gmbh | Aktiv-matrix-struktur für eine anzeigevorrichtung und verfahren zu deren herstellung |
US7629206B2 (en) * | 2007-02-26 | 2009-12-08 | 3M Innovative Properties Company | Patterning self-aligned transistors using back surface illumination |
US20080207077A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Fabrication of backplanes allowing relaxed alignment tolerance |
US20080205010A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Active matrix backplanes allowing relaxed alignment tolerance |
WO2009016951A1 (ja) * | 2007-08-01 | 2009-02-05 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、半導体装置、及び、露光装置 |
KR101823853B1 (ko) | 2010-03-12 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP5717546B2 (ja) | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
JP2015012048A (ja) | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
JP6315966B2 (ja) | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
CN109597256A (zh) * | 2018-12-29 | 2019-04-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4368085A (en) * | 1979-10-15 | 1983-01-11 | Rockwell International Corporation | SOS island edge passivation structure |
US4389481A (en) * | 1980-06-02 | 1983-06-21 | Xerox Corporation | Method of making planar thin film transistors, transistor arrays |
EP0090624B1 (de) * | 1982-03-26 | 1989-07-26 | Fujitsu Limited | MOS Halbleiteranordnung und Herstellungsverfahren |
JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
FR2553579B1 (fr) * | 1983-10-12 | 1985-12-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en film mince a grille auto-alignee |
FR2566583B1 (fr) * | 1984-06-22 | 1986-09-19 | Thomson Csf | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede |
JPH0616506B2 (ja) * | 1984-12-26 | 1994-03-02 | 株式会社半導体エネルギー研究所 | 積層体の側周辺に選択的に被膜を形成する方法 |
JPH0654782B2 (ja) * | 1985-02-08 | 1994-07-20 | セイコー電子工業株式会社 | 薄膜トランジスタ装置の製造方法 |
JPS61201469A (ja) * | 1985-03-05 | 1986-09-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
DE3640174A1 (de) * | 1985-11-27 | 1987-06-04 | Sharp Kk | Duennfilm-transistor-anordnung |
JPH0622245B2 (ja) * | 1986-05-02 | 1994-03-23 | 富士ゼロックス株式会社 | 薄膜トランジスタの製造方法 |
-
1988
- 1988-07-22 US US07/222,844 patent/US4918504A/en not_active Expired - Fee Related
- 1988-07-27 EP EP88112172A patent/EP0304657B1/de not_active Expired - Lifetime
- 1988-07-27 DE DE88112172T patent/DE3884891T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4918504A (en) | 1990-04-17 |
EP0304657A2 (de) | 1989-03-01 |
DE3884891D1 (de) | 1993-11-18 |
EP0304657A3 (en) | 1989-07-05 |
EP0304657B1 (de) | 1993-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3884891T2 (de) | Aktive Matrixzelle und deren Herstellungsverfahren. | |
DE68923727T2 (de) | Verfahren zur Herstellung eines aktiven Matrixsubstrats. | |
DE102005029265B4 (de) | Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren | |
DE69125260T2 (de) | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen | |
DE69434450T2 (de) | Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren | |
DE69833717T2 (de) | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung | |
DE19727212C2 (de) | Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel | |
DE102004021157B4 (de) | Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben | |
DE69534667T2 (de) | Farbanzeigevorrichtung | |
DE3782683T2 (de) | Verfahren zur herstellung eines duennfilmtransistors. | |
DE69427556T2 (de) | Drain/Source-Kontakt für Dünnfilmtransistor | |
DE3587485T2 (de) | Flüssigkristall-anzeige-element und dessen herstellung. | |
DE68912482T2 (de) | Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. | |
DE69633378T2 (de) | Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung | |
DE102006061869B4 (de) | Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
DE3752301T2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE60037707T2 (de) | Herstellungsverfahren für dünnfilmtransistoren | |
DE3486325T2 (de) | Verfahren zur Herstellung von Rückwänden für Flachbildschirme. | |
DE69433948T2 (de) | Lift-off Verfahren für selbstausrichtende Dünnschichttransistoren | |
DE3431155A1 (de) | Duennfilm-transistor und verfahren zu dessen herstellung | |
DE19650787C2 (de) | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben | |
DE102014118443A1 (de) | Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |