DE3786031T2 - Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren. - Google Patents

Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren.

Info

Publication number
DE3786031T2
DE3786031T2 DE87104622T DE3786031T DE3786031T2 DE 3786031 T2 DE3786031 T2 DE 3786031T2 DE 87104622 T DE87104622 T DE 87104622T DE 3786031 T DE3786031 T DE 3786031T DE 3786031 T2 DE3786031 T2 DE 3786031T2
Authority
DE
Germany
Prior art keywords
semiconductor device
pair
regions
thin film
film semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87104622T
Other languages
English (en)
Other versions
DE3786031D1 (de
Inventor
Yoshikazu Hosokawa
Hideaki Kawakami
Nobutake Konishi
Akio Mimura
Kenji Miyata
Jun-Ichi Ohwada
Takaya Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE3786031D1 publication Critical patent/DE3786031D1/de
Publication of DE3786031T2 publication Critical patent/DE3786031T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung und ein Verfahren zu deren Herstellung, und insbesondere eine Dünnschicht-Halbleiteranordnung, die auf einem isolierenden Substrat gebildet wird, und ein Verfahren zu deren Herstellung.
    • BESCHREIBUNG DES ZUGEHÖRIGEN STANDES DER TECHNIK
  • Halbleiteranordnungen, wie z. B. Transistoren, können auf einem isolierenden Substrat, wie z. B. einer Glasplatte, oder einem mit einer Passivierungsschicht überzogenen Siliziumsubstrat gebildet werden. Es ist nicht möglich, ein epitaktisches Wachstum auf dem isolierenden Substrat in einer üblichen Weise anzuwenden. Daher wird zunächst eine Dünnschicht-Halbleiterschicht polykristallinen oder amorphen Zustands auf dem isolierenden Substrat gebildet, und dann wird eine Halbleiteranordnung auf der Dünnschicht-Halbleiterschicht gebildet.
  • Beispielsweise werden eine Matrix von Zellen zusammen mit aktiven Elementen, wie z. B. Transistoren, auf einem transparenten Substrat gebildet, wodurch eine aktive Matrix erhalten wird. Auf dem Gebiet der Flüssigkristall-Anzeigeeinrichtungen richtet sich eine hohe Aufmerksamkeit auf ein Aktivmatrix-Flüssigkristallanzeigefeld, bei dem eine Matrix transparenter Elektroden zur Anregung eines Flüssigkristallmaterials und Dünnschichttransistoren (TFTs), die als Schaltelemente dienen, auf einem Glassubstrat gebildet werden. Ein solcher TFT kann in der Form entweder eines p- Kanal-isolierten Gates (IG) oder eines n-Kanal-IGTFT hergestellt werden. Im Fall der Herstellung des n-Kanal-IGTFT werden n&spplus;-Typ-Quelle/Senke-Bereiche gebildet, indem man eine Dünnschicht von Hochwiderstands-i-Typ- oder -p-Typ-Silizium (polykristallinen oder amorphen Zustands) mit einer n-Typ- Verunreinigung dotiert, und Quelle/Senke-Elektroden werden auf den n&spplus;-Typ-Quelle/Senke-Bereichen im Kontakt damit angeordnet. Im Fall der Herstellung des p-Kanal-IGTFT werden p&spplus;- Typ-Quelle/Senke-Bereiche in einer Dünnschicht von i-Typ- oder n-Typ-Silizium mit einer p-Typ-Verunreinigung gebildet, und Quelle/Senke-Elektroden werden auf den p&spplus;-Typ- Quelle/Senke-Bereichen im Kontakt damit angeordnet.
  • Lepselter und Sze haben einen IGTFT unter Verwendung von Schottky-Sperrschichtkontakten für eine Quelle und eine Senke vorgeschlagen (siehe Proceedings of the IEEE, Proceedings Letters, August 1968, S. 1400-1402). In dem vorgeschlagenen IGFET werden aus Platinsilizid PtSi bestehende Quelle- und Senkelektroden in Kontakt mit einem < 100> -ausgerichteten n-Typ-Siliziumsubstrat mit einem Widerstand von 1 &Omega;·cm gebracht. Wenn eine negative Spannung an eine Gateelektrode angelegt wird, wird ein zum p-Typ umgekehrter Kanal zwischen der Quelleelektrode und der Senkeelektrode erzeugt. Im Fall, wo die PtSi-Elektroden auf dem n-Typ- Siliziumsubstrat angeordnet werden, ergibt sich die Sperrschichthöhe von 0,85 V. Jedoch ist im Fall von PtSi-Elektroden, die auf einem p-Typ-Siliziumsubstrat angeordnet werden, die Sperrschichthöhe 0,25 V, so daß ein Senkestrom fließt.
  • Unter Berücksichtigung der Tatsache, daß, wenn die Quelle- und Senkebereiche mit Schottky-Übergängen gebildet werden, ein Kurzkanaleffekt verbessert werden kann, jedoch eine Beschränkung bezüglich einer Eignung der Stromzufuhr vom Quellebereich auftritt, schlug Mizutani einen MOSFET mit einem Quellebereich, der durch Verunreinigungsdiffusion gebildet wird, und einen Senkebereich vor, der mit einem Schottky-Übergang gebildet wird (siehe JP-A-58-182871).
  • Zum Steuern des Flüssigkristallanzeige(LCD)-Feldes werden mehrere Umfangsschaltungen einschließlich eines Schieberegisters, einer Matrixschaltung, einer Umkehrschaltung usw. benötigt. Wenn es möglich ist, diese Umfangsschaltungen in das LCD-Feld einzufügen, läßt sich die Zahl der erforderlichen Teile verringern, wodurch eine verbesserte Verläßlichkeit und erheblich verringerte Kosten ermöglicht werden.
  • Wenn es erwünscht ist, eine Begrenzung des Stromverbrauchs vorzunehmen, müssen komplementäre Dünnschichttransistoren mit isoliertem Gate (C-IGTFTs) für einen Teil solcher Umfangsschaltungen verwendet werden. Es ist also erforderlich, gleichzeitig einen p-Kanal-IGTFT und einen n-Kanal-IGTFT herzustellen. Die Herstellung von C-IGTFTs erfordert sowohl ein Dotieren mit einer n-Typ-Verunreinigung als auch ein Dotieren mit einer p-Typ-Verunreinigung. Siehe hierzu beispielsweise US-A-4 336 550 Dies erhöht die Zahl der Verfahrensschritte zur Herstellung der Anordnung, was zu einem erheblichen Faktor der Kostensteigerung führt. Beispielsweise erfordern trotz der Tatsache, daß für ein Aktivmatrixtyp- LCD-Feld erforderliche Schaltelemente durch nur entweder p-Kanal-IGTFTs oder n-Kanal-IGTFTs gebildet werden können, die Anforderungen zum Einfügen der Umfangsschaltungen in das Feld die Verwendung sowohl von p-Kanal-IGTFTs als auch n- Kanal-IGTFTs und somit das Dotieren mit sowohl p- als auch n-Typ-Verunreinigungen, was zu einer merklichen Steigerung der Zahl von zu verwendenden Photomasken und der Zahl durchzuführender Verfahrensschritte führt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gegenstand der vorliegenden Erfindung ist die Zurverfügungstellung einer Halbleiteranordnung mit komplementären Dünnschichttransistoren mit isoliertem Gate (C-IGTFTs), wie sie im Anspruch l definiert wird, und auch eines Verfahrens zu deren Herstellung, wie es im Anspruch 11 definiert wird.
  • Bei der Herstellung von Halbleiteranordnungen ist die Zahl der Verfahrensschritte, insbesondere die Zahl der Masken verwendenden Schritte, unter dem Gesichtspunkt der Kosten, Ausbeute usw. wesentlich. Um Schaltungen mit C-IGTFTs mit der möglichst geringen Zahl von Verfahrensschritten herzustellen, beseitigt die vorliegende Erfindung die Notwendigkeit des Dotierens mit geeigneten besonderen Verunreinigungen zur Herstellung von p-Kanal- und n-Kanal-IGTFTs. Dies wird dadurch erreicht, daß man Quelle- und Senkebereiche des p-Kanal-TFT mit Hilfe von Schottky-Kontakten bildet.
  • Die Quelle- und Senkebereiche des n-Kanal-IGTFT der C-IGTFTs werden durch n-Typ-Verunreinigungs-Dotierbereiche gebildet, und Elektroden werden auf den verunreingigungsdotierten Quelle- und Senkebereichen jeweils im Kontakt damit angebracht. Andererseits werden die Quelle- und Senkebereiche des p-Kanal-IGTFT durch Schottky-Kontakte gebildet. Die Durchbruchspannung des n-Kanal-IGTFT wird von dem pn (in)- Übergang getragen, während die Durchbruchspannung des p- Kanal-IGTFT durch den Schottky-Kontakt getragen wird.
  • Für die TFTs kann ein Halbleiter (z. B. Silizium) des polykristallinen oder amorphen Zustands mit hohem Widerstand versehen werden. Die gleiche Halbleiterdünnschicht kann zur Bildung von Kanalbereichen der p-Kanal- und n-Kanal-IGTFTs verwendet werden.
  • Die Bildung von Kontaktschichten an den Quelle- und Senkebereichen des n-Kanal-IGTFT und die Bildung der Quelle- und Senkebereiche des p-Kanal-IGTFT können gleichzeitig durchgeführt werden.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Fig. 1A bis 1I zeigen ein Ausführungsbeispiel der vorliegenden Erfindung, wobei die Fig. 1A bis 1H Querschnittsdarstellungen zur Veranschaulichung aufeinanderfolgender Schritte zur Herstellung von C-IGTFTs gemäß diesem Ausführungsbeispiel sind und Fig. 1I eine schematische Aufsicht der in Fig. 1H gezeigten Anordnung ist;
  • die Fig. 2A und 2B sind teilweise weggebrochene Perspektivdarstellungen der zwei (n-Kanal- und p-Kanal-)IGTFTs, die in dem in den Fig. 1A bis 1I gezeigten Ausführungsbeispiel auftreten;
  • die Fig. 3A bis 3C sind graphische Darstellungen zur Veranschaulichung des Betriebs des p-Kanal-IGTFT in dem in den Fig. 1A bis 1I gezeigten Ausführungsbeispiel;
  • Fig. 4 ist eine graphische Darstellung, die die Senkestrom ID/Gatespannung VG-Eigenschaften der n-Kanal- und p- Kanal-IGTFTs als Bestandteile der C-IGTFTs gemäß dem in den Fig. 1A bis 1I gezeigten Ausführungsbeispiel zeigt;
  • die Fig. 5A bis 5I sind Querschnittsdarstellungen zur Veranschaulichung aufeinanderfolgender Schritte zur Herstellung einer Halbleiteranordnung nach einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 6 zeigt einen Äquivalentschaltkreis der durch das in den Fig. 5A bis 5I gezeigte Ausführungsbeispiel erhaltenen Halbleiteranordnung; und
  • Fig. 7 ist ein Schaltungsdiagramm, das schematisch ein Beispiel eines Flüssigkristallanzeige-Aktivmatrixtyps zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Die Fig. 1A bis 1H sind Querschnitte, die aufeinanderfolgende Schritte der Herstellung komplementärer Dünnschichttransistoren mit isoliertem Gate (c-IGTFTs) gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigen, und Fig. 1I ist eine schematische Aufsicht der in Fig. 1H gezeigten C-IGTFTs. Hinsichtlich des Schottky-TFT wird auf die schwebende US-Anmeldung S.N. 848 474, eingereicht am 7. April 1986, verwiesen, auf die hiermit Bezug genommen wird.
  • Gemäß Fig. 1A wird eine polykristalline Siliziumschicht (poly-Si) vom i-Typ oder n&supmin;-Typ mit einer Dicke von beispielsweise etwa 0,1 um auf einem Glassubstrat durch chemische Niederdruck-Dampfabscheidung (LPCVD) bei einem Druck von etwa 100 Pa abgeschieden. Der Druck kann geeignet aus dem Bereich von etwa 10 bis 1000 Pa gewählt werden. Vakuumverdampfung, chemische Plasmadampfabscheidung oder Molekularstrahlabscheidung kann anstelle des LPCVD angewandt werden. Die Dicke der abgeschiedenen Schicht kann aus dem Bereich von etwa 0,01 bis 2 um unter Berücksichtigung des Widerstandes gewählt werden. Anstelle von polykristallinem Silizium kann u(mikro)-kristallines Silizium oder amorphes Silizium (a-Si) verwendet werden. Die chemische Plasmadampfabscheidung ist zum Abscheiden einer amorphen Siliziumschicht geeignet. Anstelle des Glassubstrats kann ein isolierendes Substrat verwendet werden, das ein anderes transparentes Substrat, wie z. B. geschmolzener Quarz, passiviertes Halbleitersubstrat o. dgl. sein kann.
  • Ein Film aus Photoresistmaterial wird auf der abgeschiedenen polykristallinen Siliziumschicht gebildet und durch Belichtung sowie Entwicklung gemustert. Unter Verwendung des gemusterten Photoresistfilms als Maske wird die darunterliegende polykristalline Siliziumschicht mittels Trockenätzens zur Bildung polykristalliner Siliziumbereiche 2 und 20 gemustert. Fig. 1A zeigt einen Zustand, nachdem das Photoresistmuster beseitigt wurde.
  • Dann wird eine Schicht 11 aus n&spplus;-Typ-amorphem oder -polykristallinem Silizium auf der gesamten Oberfläche abgeschieden, wie in Fig. 1B gezeigt ist. Diese Siliziumschicht 11 soll als Quelle- und Senkebereiche eines n-Kanal-IGTFT dienen und hat eine ausreichende Dicke, um bei einem nachfolgenden Silizierungsschritt zur Bildung der Silizidschicht nicht völlig verbraucht zu werden.
  • Danach wird unter Verwendung eines Photoresistfilmmusters die n&spplus;-Schicht 11 entfernt, wobei nur die Teile derselben verbleiben, die als die Senke- und Quellebereiche 12 und 13 des n-Kanal-IGTFT dienen, wie in Fig. 1C gezeigt ist. In dieser Weise werden eine Insel für den n-Kanal IGTFT mit den n&spplus;-Quelle/Senke-Bereichen und eine Insel für einen p-Kanal- IGTFT hergestellt.
  • Eine Siliziumoxidschicht, die als Gateisolierfilm dienen soll, wird dann gebildet. Diese Siliziumoxidschicht kann auf der ganzen Oberfläche durch chemische Dampfabscheidung bei Atmosphärendruck (APCVD), chemische Plasmaabscheidung usw. abgeschieden oder in der freiliegenden Siliziumoberfläche durch thermische Oxidation bei einer niedrigen Temperatur von beispielsweise etwa 600 ºC in einer feuchten Atmosphäre gebildet werden. Die Dicke des Gateisolierfilms kann ein geeigneter Wert sein, der aus dem Bereich von beispielsweise 10 bis 200 nm (100 bis 2000 Å) gewählt wird. Nach der Bildung des Gateisolierfilms wird ein Film von stark dotiertem polykristallinem oder armophem Silizium, der als Gateelektroden dienen soll, mit einer Dicke von beispielsweise etwa 50 nm (500 Å) abgeschieden. Ein Photoresistfilm wird auf der Doppelfilmschicht, die den Gateisolierfilm und den Gateelektrodenfilm enthält, gebildet und dann gemustert. Unter Verwendung des gemusterten Photoresistfilms als Maske wird die Doppelfilmschicht durch Trockenätzen entfernt, wobei nur deren Teile verbleiben, die als Gatebereiche des n-Kanal- IGTFT und des p-Kanal-IGTFT dienen, um Gateisolierfilme 14 und 140 und Gatelektroden 15 und 150 der n-Kanal- und p- Kanal-IGTFTs zu bilden. Dieser Zustand ist in Fig. 1D gezeigt.
  • Eine Schicht 16 aus Platin (Pt) wird mit einer Dicke von etwa 50 nm (500 Å) auf der Gesamtoberfläche mittels Aufstäubens gebildet und dann einer Wärmebehandlung bei Temperaturen von 450 bis 550 ºC unterworfen (siehe Fig. 1E). Eine für die Wärmebehandlung verwendete Atmosphäre kann entweder eine inerte Atmosphäre, die ein Inertgas, wie z. B. Ar, enthält, eine oxidierende Atmosphäre, die ein Gas wie O&sub2; enthält, oder eine reduzierende Atmosphäre sein, die ein Gas wie H&sub2; enthält. Im Fall, wo die Silizidschicht Pt&sub2;Si sein kann, kann eine Wärmebehandlung bei der Temperatur von etwa 400 ºC angewandt werden. Wenn der Silizierungsprozeß zum Bilden des Silizidfilms auch zum Aktivieren der Verunreinigungen ausgenutzt wird, bevorzugt man die Verwendung von Temperaturen von 500 bis 550 ºC.
  • Nichtsilizierte Teile der Pt-Schicht 16 werden entfernt, um Silizidschichten 17, 18, 19, 170, 180 und 190 zu erhalten, wie in Fig. 1F gezeigt ist. Gemäß Rückblick auf Fig. 1D sind die Teile des Aufbaus mit Ausnahme der Seitenflächen der Gateisolierfilme 14 und 140 amorphes Silizium oder polykristallines Silizium. Als Ergebnis des Silizierungsverfahrens zur Bildung von Silizid werden daher die in Fig. 1F gezeigten Silizidschichten an allen Teilen erzeugt, wo die in Fig. 1E gezeigte Pt-Schicht 16 an Silizium angrenzt. Die Silizidschichten 17 und 18 auf der Quelle und der Senke des n- Kanal-IGTFT grenzen an die stark dotierten n&spplus;-Typ-Senke- und -Quellebereiche 12 und 13 an und ergeben damit ohmsche Kontakte. Die Silizidschichten 19 und 190 auf den Gateelektrodenfilmen 15 und 150 aus stark dotiertem polykristallinem oder amorphem Silizium sind im ohmschen Kontakt mit den Gateelektrodenfilmen 15 und 150. Für den p-Kanal-IGTFT werden die Senke- und Quellesilizidschichten 170 und 180 auf der Insel des i-Typs oder n&supmin;-Typs unter Bildung von Schottky-Übergängen mit der Sperrschichthöhe von etwa 0,85 V erzeugt.
  • Das Metall zur Bildung der Schottky-Sperrschicht kann aus der Gruppe gewählt werden, die aus Ti, Ta, Cr, Mo, Pd, Pt, W, deren Mischungen und deren Siliziden besteht. Silizide von Pt, Mo und W werden unter den Gesichtspunkten der Sperrschichthöhe und der niedrigen Temperatur für den Silizierungsprozeß zur Silizidbildung bevorzugt.
  • Im n-Kanal-IGTFT wird eine Strombahn zwischen der Quelle und der Senke durch n&spplus;-i(n&supmin;)-n&spplus; gebildet. Der i-Typ- oder n&supmin;- Typ-Kanalbereich 2 ist von hohem Widerstand, so daß ein starker Strom nicht fließt, falls nichts unternommen wird. Wenn eine positive Vorspannung an den Senkebereich 12 angelegt wird, wird der Kanal-Senkeübergang rückwärts vorgespannt, so daß sich eine Verarmungsschicht in den Kanalbereich 2 erstreckt.
  • Ein für den p-Kanal-IGTFT angenommener Betrieb wird nun anhand der Fig. 3A bis 3C erläutert. Wenn eine Gatevorspannung VG positiv oder null ist, ist der Kanal vom n-Typ, und das Silizid bildet eine Schottky-Diode (siehe Fig. 3A). Wenn die Größe VG der Gatevorspannung -VG mit negativer Polarität bis jenseits eines Schwellenwertes VT wächst, wird ein p-Typ-Kanal induziert (siehe Fig. 3B). Wenn der zum p-Typ umgekehrte Kanalbereich an die Silizide der Quelle und der Senke angrenzend wird, wird eine durch PtSi auf p-Typ-Silizium gebildete Strombahn parallel zur durch das Silizid auf n-Typ- Silizium gebildeten Schottky-Diode geschaltet. Die Höhe einer durch PtSi auf dem p-Typ-Silizium erzeugten Sperrschicht ist in der Größenordnung von höchstens 0,25 V und somit im Vergleich mit der Sperrschichthöhe, die durch PtSi auf dem n-Typ-Silizium erzeugt wird, merklich gering. Die Anlegung einer Senkevorspannung in einem solchen Zustand bewirkt, daß ein Strom durch den p-Kanal-IGTFT fließt (siehe Fig. 3C). Wenn der absolute Wert der Gatevorspannung sinkt, verschwindet die zum p-Typ umgekehrte Schicht, was zur Schottky-Diode auf dem n-Typ-Silizium führt (siehe Fig. 3A). In diesem Zustand fließt kein Senkestrom, auch wenn irgendeine Senkespannung angelegt wird.
  • Eine Halbleiteranordnung wird durch Vorsehen von Elektroden auf dem Aufbau von Fig. 1F und Vornahme einer Passivierung vollendet.
  • Im einzelnen wird, wie in Fig. 1G gezeigt ist, eine Phosphorsilikatglas(PSG)-Schicht 9 auf der Gesamtoberfläche des Aufbaus nach Fig. 1F abgeschieden, und durchgehende Löcher 90 für Kontakte an Verdrahtungsmustern werden danach in der PSG-Schicht 9 vorgesehen. Dann wird, wie in Fig. 1H gezeigt ist, ein Verdrahtungsmetallmaterial (z. B. Al-Si-Legierung) aufgestäubt und photolithographisch zur Bildung von Verdrahtungsmustern 10 gemustert.
  • Fig. 1I zeigt eine Aufsicht der Halbleiteranordnung nach Fig. 1H. Man ersieht aus Fig. 1I, daß die Quelle des n- Kanal-IGTFT und die Quelle des p-Kanal-IGTFT miteinander durch ein Verdrahtungsmuster 10-1 verbunden sind und ein Eingangssignal an das Gate dieser IGTFTs durch ein Verdrahtungsmuster 10-2 zugeführt wird. Die Senke des n-Kanal-IGTFT ist mit einer positiven Spannungsleitung durch ein Verdrahtungsmuster 10-3 verbunden, während die Senke des p-Kanal- IGTFT mit einer negativen Spannungsleitung durch ein Verdrahtungsmuster 10-4 verbunden ist.
  • Fig. 2A ist eine teilweise weggebrochene Perspektivdarstellung des in Fig. 1F gezeigten n-Kanal-IGTFT, und Fig. 2B ist eine teilweise weggebrochene Perspektivdarstellung des in Fig. 1F gezeigten p-Kanal-IGTFT.
  • Mit den oben beschriebenen- Herstellungsschritten wird eine aus C-IGTFTs aufgebaute Inverterschaltung erzeugt. Wie aus der vorstehenden Beschreibung klar wird, ist die Zahl erforderlicher Photomasken 5 (fünf).
  • Fig. 4 zeigt den Senkestrom ID in Ampere in Abhängigkeit von der Gatespannung VG (in Volt) für jeden der n-Kanal-IGTFT und p-Kanal-IGTFT, die die in Fig. 1 gezeigten C-IGTFTs bilden, wenn eine Spannung VDS zwischen der Quelle und der Senke 5 V ist. Der Kanal wurde aus nichtdotiertem polykristallinem Silizium mit einer Dicke von 500 nm (5000 Å), einer Kanallänge von 50 um (für den n-Kanal) bzw. 20 um (für den p-Kanal) und einer Kanalbreite von 10 um hergestellt. Der Senkestrom wird durch Multiplizieren des Verhältnisses L (Kanallänge)/W (Kanalbreite) mit dem Rohsenkestrom normiert. Die Quelle- und Senkebereiche des n-Kanal-IGTFT wurden mit n-Typ-Verunreinigung bei der Konzentration von nicht weniger als 10²&sup0;/cm³ dotiert und bei Temperaturen von nicht über 600 ºC wärmebehandelt. Die Pt-Schicht wurde in einer Sauerstoffatmosphäre von 475 ºC behandelt. In Fig. 4 veranschaulicht eine ausgezogene Kurve die Eigenschaft für den p-Kanal- IGTFT, und die gestrichelte Kurve veranschaulicht die Eigenschaft für den n-Kanal-IGTFT. Für die n-Kanal- und p- Kanal-IGTFTs beabsichtigte Arbeitsbereiche sind positive bzw. negative Gatespannungsbereiche. Es ist aus Fig. 4 ersichtlich, daß gemäß dem vorliegenden Ausführungsbeispiel das Verhältnis von ID bei VG = ±20 V zu ID bei VG = 0, d. h. ein sog. Ein/Aus-Stromverhältnis nicht weniger als 5 Größenordnungen in jedem Fall der n-Kanal- und p-Kanal-IGTFTs ist. Diese Eigenschaften sind beispielsweise befriedigend, wenn die C-IGTFTs als eine aktive Matrix von Dünnschichttransistoren für eine Flüssigkristallanzeige verwendet werden.
  • Ein anderes Ausführungsbeispiel gemäß der vorliegenden Erfindung wird nun unter Bezugnahme Fig. 5 erläutert.
  • Obwohl das im Zusammenhang mit Fig. 1 beschriebene Ausführungsbeispiel auf Dünnschichttransistoren eines sog. Coplanar-Elektrodenaufbaus gerichtet wurde, betrifft das vorliegende Ausführungsbeispiel nach Fig. 5 Dünnschichttransistoren des sog. abgestuften Elektrodenaufbaus.
  • Zuerst wird Cr auf die gesamte Oberfläche eines Glassubstrats 1 aufgedampft oder aufgestäubt, und danach wird die Cr-Schicht photolithographisch zur Bildung eines Paars von Gateelektrodenmustern 19 und 190 geätzt, wie in Fig. 5A gezeigt ist. Mo, eine Cr-Mo-Legierung usw. kann anstelle von Cr als ein Metall verwendet werden, das eine gute Haftung an Glas hat. Falls die folgende Verfahrenstemperatur so hoch ist, daß sich ein Problem aus der Reaktion des Metalls mit dem Glas ergibt, kann mit einer Verunreinigung zur Verringerung des Widerstandes dotiertes polykristallines Silizium als die Gateelektrode verwendet werden. In der gleichen Weise wie beim im Zusammenhang mit den Fig. 1A bis 1H beschriebenen Ausführungsbeispiel kann ein anderes transparentes isolierendes Substrat als das Glassubstrat bzw. ein der Passivierung unterworfenes Haltleitersubstrat verwendet werden.
  • Wie in Fig. 5B gezeigt ist, befinden sich auf der gesamten Oberfläche ein Gateisolierfilm 20 aus SiNx, eine 1-Typ- oder n&supmin;-Typ-Schicht aus polykristallinem und eine n&spplus;-Typ-Schicht aus amorphem, u-kristallinem oder polykristallinem Silizium in der angegebenen Reihenfolge. Die als ein Kanal dienende Schicht kann aus u-kristallinem oder amorphem Silizium anstelle von polykristallinem Silizium hergestellt werden. Diese Siliziumschichten können in gleichartigen Weisen wie in dem in den Fig. 1A bis 1H gezeigten Ausführungsbeispiel gebildet werden. Der Gateisolierfilm 20 kann aus einem SiO&sub2;- Film oder aus einem Verbundfilm aus SiNx/SiO&sub2; anstelle des SiNx-Films hergestellt werden.
  • Dann wird der erhaltene Aufbau unter Verwendung eines Photoresistfilms zu Inseln geätzt, wodurch polykristalline n&supmin;- Typ-Siliziumschichten 21 und 210 und polykristalline n&spplus;-Typ- Siliziumschichten 22 und 220 gebildet werden, wie in Fig. 5C gezeigt ist. Ein n-Kanal-IGTFT und ein p-Kanal-IGTFT sind auf einer Insel mit den Schichten 21 und 22 bzw. einer Insel mit den Schichten 210 und 220 zu bilden.
  • Wie in Fig. 5D gezeigt ist, werden die Teile der n&spplus;-Schichten 22 und 220 mit Ausnahme der Senke- und Quelleteile 23 und 24 des n-Kanal-IGTFT unter Verwendung eines Photoresistfilms entfernt.
  • Dann wird eine aus SiO&sub2; o. dgl. bestehende Isolierschicht auf der gesamten Oberfläche abgeschieden. Die Teile der SiO&sub2;- Schicht auf den Quelle- und Senkebereichen werden selektiv entfernt, so daß die Isolierschichtteile 25 und 250 verbleiben (siehe Fig. 5E). Im n-Kanal-IGTFT wird die SiO&sub2;-Schicht 25 auch auf der Seitenoberfläche der polykristallinen n - Siliziumschicht 21 gebildet.
  • Fig. 5F zeigt einen Zustand, nachdem eine Schicht 26 aus Pt mit einer Dicke von etwa 50 nm (500 Å) auf der gesamten Oberfläche durch Aufstäuben abgeschieden wurde.
  • Der erhaltene Aufbau wird einer Wärmebehandlung bei 450 bis 550 ºC zum Ermöglichen einer Reaktion von Platin (Pt) mit Silizium (Si) unterworfen, wodurch Platinsilizid (PtSi) gebildet wird. Durch Entfernen solcher Teile der Pt-Schicht, die nicht reagiert haben, wird ein in Fig. 5G gezeigter Aufbau erhalten. Die Silizidbereiche 27 und 28 bilden Senke- und Quellekontakte des n-Kanal-IGTFT, während die Silizidbereiche 29 und 30 Quelle- und Senkebereiche des p-Kanal- IGTFT darstellen.
  • Beim nächsten Schritt wird eine PSG-Schicht 31 auf der Gesamtoberfläche abgeschieden, und durchgehende Löcher 310 werden zum Verdrahten an den Kontaktteilen gebildet, wie in Fig. 5H gezeigt ist. Kontakte für die Gateelektroden sind nicht dargestellt.
  • Ein Verdrahtungsmetall 32, wie z. B. Al-Si, wird durch Aufstäuben abgeschieden und dann gemustert, wie in Fig. 5I gezeigt ist. Der n-Kanal-IGTFT und der p-Kanal-IGTFT bilden eine solche C-IGTFT-Inverterschaltung, wie sie in Fig. 6 gezeigt ist, wie die in den Fig. 1H und 1I gezeigte Schaltung.
  • Auch im vorliegenden Ausführungsbeispiel, das in Fig. 5 gezeigt ist, sind die Senke- und Quelleelektroden 27 und 28 des n-Kanal-IGTFT im ohmschen Kontakt mit den n&spplus;-Typ-Schichten 23 und 24, während die Senke und Quelle 29 und 30 des p- Kanal-IGTFT Schottky-Übergänge bezüglich der i-Typ- oder n&supmin;- Typ-Schicht 210 bilden.
  • Gemäß dem Ausführungsbeispiel nach Fig. 5 ist ein Aufbau in der Nähe der Senke und der Quelle ähnlich dem Ausführungsbeispiel nach Fig. 1, doch können der Gateisolierfilm 20, die polykristalline i-Typ-Siliziumschicht 21 und die n&spplus;-Typ- Schicht 22 zusammenhängend gebildet werden, was ein Vorteil des Aufbaus mit abgestuften Elektroden ist. Die Kristallgrenzflächen zwischen dem Gateisolierfilm 20 und den polykristallinen Siliziumschichten 21, 210, die die Einschaltcharakteristik des Dünnschichttransistors beeinflussen, und die Übergänge zwischen der polykristallinen Siliziumschicht 21 und den amorphen oder polykristallinen Siliziumschichten 23, 24, die dessen Ausschaltcharakteristik beeinflussen, können gut gemacht werden.
  • Die zur Verdrahtung in den vorstehenden Ausführungsbeispielen verwendeten Silizidschichten haben eine ausgezeichnete Beständigkeit gegen Chemikalien im Vergleich mit Verdrahtungsschichten aus Metall, wie z. B. Al oder Cr. Daher läßt sich die Ausbeute bei den nachfolgenden Schritten des Herstellungsverfahrens verbessern. Bei Verwendung für einen Aktivmatrixtyp eines Flüssigkristallanzeige(LCD)-Feldes kann eine hohe Verläßlichkeit erwartet werden.
  • In den offenbarten Ausführungsbeispielen wurde Platinsilizid PtSi verwendet. Jedoch können auch Al, Au, Cr, Mo, Pd, Pt, W, deren Silizide oder deren Mischungen verwendet werden. Vorzugsweise wird ein Material gewählt, das einen guten ohmschen Kontakt mit der n&spplus;-Typ-Schicht einerseits und einen guten Schottky-Übergang mit der i-Typ- oder n&supmin;-Typ-Schicht andererseits ergibt.
  • Gemäß den vorstehenden Ausführungsbeispielen können die Bildung von Kontakten für die Senke und Quelle des n-Kanal- IGTFT und die Bildung der Senke- und Quellebereiche für den p-Kanal-IGTFT gleichzeitig durchgeführt werden, wodurch die Herstellung von C-IGTFTs durch ein vereinfachtes Verfahren ermöglicht wird.
  • Fig. 7 zeigt schematisch ein Beispiel eines Aktivmatrixtyps einer Flüssigkristallanzeige. Die Matrix wird durch transparente Elektroden tragende Zellen 30 gebildet. Jeder Schalter 310, der aus einem Dünnschichttransistor gebildet wird, wird mit jeder Zelle 300 verbunden. Komplementäre Steuerkreise 340 und 350 sind im Umfang der Zellenmatrix mittels der hier offenbarten C-IGTFTs gebildet. Der gesamte Schaltkreis ist auf einem Glassubstrat gebildet.

Claims (16)

1. Komplementäre Dünnschicht-Halbleiteranordnung mit:
einer isolierenden Unterlage (1) zur Aufnahme der darauf zu bildenden Halbleiteranordnung;
einem Paar von Dünnschicht-Halbleiterinselbereichen (2, 20; 21, 210), die auf der isolierenden Unterlage aufgenommen werden, von einander beabstandet sind und einen hohen Widerstand und einen Leitfähigkeitstyp des i- oder n-Typs haben;
einem Paar von stark dotierten n-Typ-Bereichen (12, 13; 23, 24), die auf einem (2; 21) der inselbereiche gebildet und um eine vorbestimmte Entfernung voneinander beabstandet sind, wobei die stark dotierten Bereiche einen Quelle- und einen Senkebereich eines n-Kanal- Dünnschichttransistors (n-TFT) bilden und die vorbestimmte Entfernung eine Kanallänge des n-TFT bestimmt;
einem ersten Paar von Metallkontakten (170, 180; 29, 30), die auf einer Oberfläche des anderen (20; 210) der Inselbereiche gebildet und um eine andere vorbestimmte Entfernung voneinander beabstandet sind, wobei der Metallkontakt einen Schottky-Kontakt mit einer hohen Potentialsperre, wenn der darunterliegende Halbleiterbereich vom n-Typ ist, und mit einer verringerten Potentialsperre bildet, wenn der darunterliegende Bereich vom i-Typ ist, das Paar der Metallkontakte einen Quelle- und einen Senkebereich eines p-Kanal-Dünnschichttransistors (p-TFT) bildet und die andere vorbestimmte Entfernung eine Kanallänge des p-TFT bestimmt; und
einem Paar von isolierten Gatestrukturen (14, 15; 140, 150; 19, 20; 190, 20), die auf-dem Paar von Inselbereichen jeweils an einer Stelle zwischen der Quelle und der Senke des zugehörigen TFT gebildet sind.
2. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, bei der der Halbleiter Silizium des polykristallinen, mikrokristallinen oder amorphen Zustands ist und der Metallkontakt (170, 180; 29, 30) aus einem aus der Gruppe gewählten Stoff gebildet ist, die aus Ti, Ta, Cr, Mo, Pd, Pt, W, deren Siliziden und den Mischungen davon besteht.
3. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, bei der die isolierte Gatestruktur (14, 15; 140; 150) und die Quelle- und Senkebereiche (12, 13; 170, 180) alle auf derselben Seite des Inselbereichs (2; 20) angeordnet sind.
4. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, bei der die isolierte Gatestruktur (19, 20; 190, 20) zwischen der isolierenden Unterlage (1) und dem Inselbereich (21; 210) angeordnet ist und die Quelle- und Senkebereiche (23, 24; 29, 30) auf der anderen Seite des Inselbereichs angeordnet sind.
5. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, die außerdem ein zweites Paar von Metallkontakten (17, 18; 27, 28) aufweist, die auf dem Paar der stark dotierten n-Typ-Bereiche (12, 13; 23, 24) gebildet und aus dem im wesentlichen gleichen Material wie dem des ersten Paars von Metallkontakten (170, 180; 29, 30) hergestellt sind.
6. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, die außerdem ein leitendes Verdrahtungsmuster (10-1) aufweist, das die Quellebereiche des n-TFT und des p-TFT verbindet.
7. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 6, die außerdem noch ein leitendes Verdrahtungsmuster (10-2) aufweist, das eine Eingangssignalleitung mit den isolierten Gatestrukturen verbindet, wodurch ein komplementärer Inverter gebildet wird.
8. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 1, bei der die isolierende Unterlage (1) ein transparente Elektroden tragendes transparentes Substrat ist.
9. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 8, die außerdem eine mit den transparenten Elektroden verbundene Flüssigkristallanzeige aufweist.
10. Komplementäre Dünnschicht-Halbleiteranordnung nach Anspruch 9, bei der die TFT's eine Schaltung (340, 350) zum Steuern der Flüssigkristallanzeige bilden.
11. Verfahren zum Herstellen- einer komplementären Dünnschicht-Halbleiteranordnung, das die Schritte aufweist:
Abscheiden eines Paars von Dünnschicht-Inselbereichen (2, 20; 21, 210) auf einem isolierenden Unterlagekörper (1), welche Inselbereiche aus einem Hochwiderstandshalbleiter des i- oder n-Typs gebildet werden;
Bilden eines Paars von stark dotierten n-Typ-Bereichen (12, 13; 23, 24) auf einem (2; 21) der Inselbereiche, welche stark dotierten n-Typ-Bereiche um eine vorbestimmte Entfernung voneinander beabstandet sind und als eine Quelle und eine Senke dienen;
Bilden eines Paars von Metallkontakten (170, 180; 29, 30) auf dem anderen (20; 210) der inselbereiche, wobei die Kontakte einen Schottky-Kontakt mit einer hohen Potentialsperre, wenn der darunterliegende Halbleiter vom n-Typ ist, und mit einer verringerten Potentialsperre bilden, wenn der darunterliegende Halbleiter vom i-Typ ist, und als eine Quelle und eine Senke dienen; und
Bilden einer isolierten Gatestruktur (14, 15; 140, 150; 19, 20; 190, 20) auf jedem der Inselbereiche an einer Stelle zwischen der Quelle und der Senke.
12. Verfahren zum Herstellen einer komplementären Dünnschicht-Halbleiteranordnung nach Anspruch 11, bei dem der Schritt des Bildens eines Paars von Metallkontakten (170, 180; 29, 30) dem Schritt des Bildens eines Paars von stark dotierten Bereichen (12, 13; 23, 24) folgt und auch ein Paar von Metallkontakten (17, 18; 27, 28) auf den stark dotierten Bereichen bildet.
13. Verfahren zum Herstellen einer komplementären Dünnschicht-Halbleiteranordnung nach Anspruch 11, bei dem der Schritt des Bildens eines Paars von Metallkontakten (170, 180; 29, 30) das Abscheidens einer Metallschicht (16; 26) auf den Dünnschicht-Inselbereichen (2, 20; 21; 210) einschließt, welches Metall aus einem aus der Gruppe gewählten Stoff ist, die aus Ti, Ta, Cr, Mo, Pd, Pt, W, deren Siliziden und den Mischungen davon besteht.
14. Verfahren zum Herstellen einer komplementären Dünnschicht-Halbleiteranordnung nach Anspruch 11, bei dem der Schritt des Bildens eines Paars von Metallkontakten (170, 180; 29, 30) das Abscheiden einer Metallschicht (16; 26) wenigstens auf dem anderen (20; 210) der Dünnschicht-Inselbereiche (2, 20; 21, 210) und die Wärmebehandlung der abgeschiedenen Schicht einschließt.
15. Verfahren zum Herstellen einer komplementären Dünnschicht-Halbleiteranordnung nach Anspruch 12, bei dem der Halbleiter Silizium ist und der Schritt des Bildens eines Paars von Metallkontakten (170, 180; 29, 30) das Abscheiden einer Metallschicht (16; 26) aus einem aus der aus Mo, Pt, W und deren Mischungen bestehenden Gruppe gewählten Stoff und die Wärmebehandlung der abgeschiedenen Schicht zur Ermöglichung einer Reaktion des abgeschiedenen Metalls mit Silizium einschließt.
16. Verfahren zum Herstellen einer komplementären Dünnschicht-Halbleiteranordnung nach Anspruch 15, bei dem die Dicke der abgeschiedenen Metallschicht (16; 26) geringer als die Dicke der stark dotierten Bereiche (12, 13; 23, 24) ist.
DE87104622T 1986-03-29 1987-03-27 Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren. Expired - Fee Related DE3786031T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61069818A JPS62229873A (ja) 1986-03-29 1986-03-29 薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3786031D1 DE3786031D1 (de) 1993-07-08
DE3786031T2 true DE3786031T2 (de) 1994-01-05

Family

ID=13413720

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87104622T Expired - Fee Related DE3786031T2 (de) 1986-03-29 1987-03-27 Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren.

Country Status (4)

Country Link
US (1) US4942441A (de)
EP (1) EP0239958B1 (de)
JP (1) JPS62229873A (de)
DE (1) DE3786031T2 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274279A (en) * 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH06101563B2 (ja) * 1988-07-19 1994-12-12 工業技術院長 薄膜電界効果トランジスタとその製造方法
GB2222306B (en) * 1988-08-23 1992-08-12 Plessey Co Plc Field effect transistor devices
US5200630A (en) * 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
DE69121629T2 (de) * 1990-04-27 1997-02-13 Nippon Electric Co Dünnfilmtransistor mit Schottky-Sperrschicht
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
EP0488801B1 (de) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Dünnfilm-Halbleitervorrichtung
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7253437B2 (en) * 1990-12-25 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device having a thin film transistor
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
DE4101167A1 (de) * 1991-01-17 1992-07-23 Daimler Benz Ag Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0611705A (ja) * 1992-01-31 1994-01-21 Sony Corp 能動素子基板
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW297142B (de) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US5693983A (en) * 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
KR100304551B1 (ko) * 1994-09-23 2001-12-01 구자홍 박막트랜지스터제조방법
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
KR0151876B1 (ko) * 1994-11-30 1998-10-01 엄길용 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP3685869B2 (ja) * 1996-05-08 2005-08-24 株式会社半導体エネルギー研究所 液晶表示装置
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US20030235936A1 (en) * 1999-12-16 2003-12-25 Snyder John P. Schottky barrier CMOS device and method
US20060079059A1 (en) * 2001-08-10 2006-04-13 Snyder John P Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate
CN100359701C (zh) * 2001-08-10 2008-01-02 斯平内克半导体股份有限公司 具有改进的驱动电流特性的晶体管及其制作方法
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7105851B2 (en) * 2003-09-24 2006-09-12 Intel Corporation Nanotubes for integrated circuits
KR100624428B1 (ko) * 2003-12-30 2006-09-19 삼성전자주식회사 다결정 실리콘 반도체소자 및 그 제조방법
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US8318552B2 (en) * 2007-06-28 2012-11-27 3M Innovative Properties Company Method for forming gate structures
KR100930997B1 (ko) * 2008-01-22 2009-12-10 한국화학연구원 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터
CN101286530B (zh) * 2008-05-08 2010-06-02 西安电子科技大学 多晶硅薄膜晶体管
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
CN104103643B (zh) * 2013-04-08 2017-04-12 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091527A (en) * 1977-03-07 1978-05-30 Rca Corporation Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
US4336550A (en) * 1980-03-20 1982-06-22 Rca Corporation CMOS Device with silicided sources and drains and method
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
JPS58223362A (ja) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
JPS6074561A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd Ｃｍｏｓ半導体装置
JPS60154661A (ja) * 1984-01-25 1985-08-14 Seiko Epson Corp 半導体装置
JPH0758793B2 (ja) * 1984-12-19 1995-06-21 松下電器産業株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPH0577303B2 (de) 1993-10-26
EP0239958B1 (de) 1993-06-02
EP0239958A2 (de) 1987-10-07
JPS62229873A (ja) 1987-10-08
DE3786031D1 (de) 1993-07-08
US4942441A (en) 1990-07-17
EP0239958A3 (en) 1989-11-02

Similar Documents

Publication Publication Date Title
DE3786031T2 (de) Dünnschicht-Halbleiterbauelement und sein Herstellungsverfahren.
DE69216311T2 (de) Herstellung von einem Dünnschicht-Transistor
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE3850855T2 (de) Halbleitervorrichtung.
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE3685623T2 (de) Duennfilmtransistor und verfahren zu seiner herstellung.
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE3785249T2 (de) Dünnfilm-Feldeffekttransistor.
DE69124012T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleitervorrichtung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE19520782A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE69120574T2 (de) Ohmscher Kontakt-Dünnschichttransistor
DE68914361T2 (de) Mehrzahl von Dünnfilmfeldeffekttransistoren und Verfahren zu ihrer Herstellung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee