KR100759086B1 - 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 - Google Patents
국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 Download PDFInfo
- Publication number
- KR100759086B1 KR100759086B1 KR1020070018274A KR20070018274A KR100759086B1 KR 100759086 B1 KR100759086 B1 KR 100759086B1 KR 1020070018274 A KR1020070018274 A KR 1020070018274A KR 20070018274 A KR20070018274 A KR 20070018274A KR 100759086 B1 KR100759086 B1 KR 100759086B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- metal oxide
- transparent metal
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000003647 oxidation Effects 0.000 title claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 60
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 17
- 230000003064 anti-oxidating effect Effects 0.000 claims description 9
- 239000003963 antioxidant agent Substances 0.000 claims description 8
- 230000003078 antioxidant effect Effects 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract 2
- 239000002184 metal Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로, 특히 투명한 금속 산화물층에 대하여 국부적으로 산화시켜 반도체화함으로써, 반도체화된 투명한 금속 산화물층은 채널 영역으로 이용하고, 산화되지 않는 투명한 금속 산화물층은 소오스 및 드레인 전극으로 이용할 수 있는 국부 산화를 이용한 박막 트랜지스터 제조 방법에 관한 것이다.
본 발명인 박막 트랜지스터 제조 방법을 이루는 구성수단은, 기판 상에 게이트 전극을 형성하고, 상기 기판과 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 투명한 금속 산화물층을 형성하는 단계, 상기 투명한 금속 산화물층에 산화 방지막을 형성하되, 상기 게이트 전극 상측에 위치하는 투명한 금속 산화물층이 개방되도록 상기 산화 방지막을 형성하는 단계, 상기 개방된 투명한 금속 산화물층만을 국부 산화시켜 반도체화시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
박막트랜지스터, 산화, 투명
Description
도 1 내지 도 4는 본 발명인 국부 산화를 이용한 박막 트랜지스터 제조 방법의 공정도이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 기판 12 : 게이트 전극
13 : 게이트 절연층 14 : 투명한 금속 산화물층
15 : 산화 방지막 16 : 반도체 채널 영역
본 발명은 박막 트랜지스터 제조 방법 및 투명 박막 트랜지스터에 관한 것으로, 특히 투명한 금속 산화물층에 대하여 국부적으로 산화시켜 반도체화함으로써, 반도체화된 투명한 금속 산화물층은 채널 영역으로 이용하고, 산화되지 않는 투명 한 금속 산화물층은 소오스 및 드레인 전극으로 이용할 수 있는 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명 박막 트랜지스터에 관한 것이다.
일반적으로 박막 트랜지스터 제조 방법은 기판 상에 게이트 전극과 게이트 절연층을 형성시키고, 상기 게이트 절연층 상에 채널 영역 및 소오스/드레인 전극을 형성시키는 공정으로 진행된다.
그런데, 상기 채널 영역을 반도체로 형성시키고, 상기 소오스/드레인 전극을 전도성 물질로 형성시키는 공정은 개별적으로 진행시키고, 많은 공정수를 요구하고 있다. 즉, 상기 채널영역과 소오스/드레인 전극은 증착 공정과 마스크를 이용한 패턴화 공정을 진행시켜 형성되는데, 이와 같은 많은 공정으로 인하여 제조 단가가 증가하고 제조 공정이 복잡한 단점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 게이트 절연층에 형성된 투명한 금속 산화물층을 국부적으로 산화시켜 반도체화함으로써, 반도체화된 투명한 금속 산화물층은 채널 영역으로 이용하고, 산화되지 않는 투명한 금속 산화물층은 소오스 및 드레인 전극으로 이용할 수 있는 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명 박막 트랜지스터를 제공하는 것을 그 목적으로 한다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 본 발명인 박막 트랜지스터 제조 방법을 이루는 구성수단은, 기판 상에 게이트 전극을 형성하고, 상기 기판과 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 투명한 금속 산화물층을 형성하는 단계, 상기 투명한 금속 산화물층에 산화 방지막을 형성하되, 상기 게이트 전극 상측에 위치하는 투명한 금속 산화물층이 개방되도록 상기 산화 방지막을 형성하는 단계, 상기 개방된 투명한 금속 산화물층만을 국부 산화시켜 반도체화시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 투명한 금속 산화물층은 금속 성분이 풍부한(metal rich) 전도성 산화물층인 것을 특징으로 한다. 즉, 상기 투명한 금속 산화물층은 소오스 및 드레인 전극으로 사용할 수 있다.
또한, 상기 국부 산화는 이온 주입법(ion implantation), 화학적 산화법(chemical oxidation) 및 애노다이징법(anodizing) 중 어느 하나를 이용하여 수행되는 것을 특징으로 한다. 즉, 상기 방법들 중 하나를 이용하여 상기 개방된 투명한 금속 산화물층을 산화시킴으로써, 상기 개방된 투명한 금속 산화물층이 반도체 성질을 가지도록 하여 박막 트랜지스터의 채널 영역으로 이용할 수 있도록 한다.
또한, 상기 투명한 금속 산화물층의 두께가 1nm ~ 1000nm인 것을 특징으로 한다.
또한, 상기 산화방지막의 개방된 부분의 길이는 박막 트랜지스터의 채널의 길이와 동일한 것을 특징으로 한다.
또한, 상기 산화방지막 패턴의 크기는 상기 투명한 금속 산화물층의 넓이보다 큰 것을 특징으로 한다.
한편, 상기와 같은 국부 산화를 이용한 박막 트랜지스터 제조 방법에 의하여 투명 박막 트랜지스터를 제조할 수 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명 박막 트랜지스터에 관한 바람직한 실시예를 상세하게 설명한다.
도 4는 본 발명인 국부 산화를 이용한 박막 트랜지스터 제조 방법을 이용하여 제조된 투명 박막 트랜지스터의 일부 단면도이다.
도 4에 도시된 바와 같이, 투명 박막 트랜지스터는 기판(11)과, 상기 기판(11) 상에 형성된 게이트 전극(12)과, 상기 기판(11)과 게이트 전극(12) 상에 형성되는 게이트 절연층(13)과, 상기 게이트 절연층(13) 상에 형성되되, 투명한 금속 산화물층이 증착되어 형성되는 소스/드레인 전극(14)과, 상기 게이트 절연층(13) 상에 형성되되, 상기 게이트 전극(12)의 상부 쪽에 형성되는 반도체 채널 영역(16)을 포함하여 이루어진다.
상기 구성요소 이외에 일반적인 박막 트랜지스터를 구성하는 패시베이션막, 픽셀 전극 등이 상기 반도체 채널 영역(16) 및 소오스/드레인 전극(14) 상에 형성되는 것은 당연하다.
상기와 같은 구성으로 이루어진 투명 박막 트랜지스터에서 상기 소오스/드레인 전극(14)은 상기 게이트 절연층(13) 상에 적층되는 투명한 금속 산화물층으로 이루어진다. 상기 투명한 금속 산화물층은 금속이 풍부한 전도성 산화물층으로 소오스/드레인 전극(14)으로 바로 사용할 수 있다.
즉, 별도의 금속물질을 증착하고, 마스크를 이용하여 상기 금속 물질을 패터닝함으로써, 상기 소오스/드레인 전극(14)을 형성하는 것이 아니라, 상기 게이트 절연층(13) 상에 증착되는 상기 투명한 금속 산화물층의 일부를 상기 소오스/드레인 전극(14)으로 바로 이용할 수 있다.
그리고, 상기 반도체 채널 영역(16)은 상기 게이트 절연층(13) 상에 형성되는 투명한 금속 산화물층의 일부를 국부 산화시켜 반도체화함으로써 형성된다. 즉, 상기 투명한 금속 산화물층의 일부에 대해서만 이온 주입법 등을 이용하여 국부 산화시켜 채널 영역으로 이용할 수 있는 반도체층을 형성시키는 것이다.
다음은, 상기와 같은 구성으로 이루어진 투명 박막 트랜지스터를 제조하는 방법에 대하여 설명한다.
먼저, 도 1에 도시된 바와 같이, 기판(11) 상에 게이트 전극(12)을 형성하고, 상기 기판(11)과 게이트 전극(12) 상에 게이트 절연층(13)을 형성한다. 상기 게이트 전극(12)은 상기 기판(11) 상에 게이트 전극 물질을 증착하고 마스크를 이용하여 패터닝함으로써 형성된다. 그리고, 상기 게이트 절연층(13)은 각 종 증착법에 의하여 상기 게이트 전극(12) 및 상기 기판(11) 상에 증착된다.
상기와 같이, 기판(11) 상에 상기 게이트 전극(12) 및 게이트 절연층(13)을 형성한 후에는, 도 2에 도시된 바와 같이, 상기 게이트 절연층(13) 상에 투명한 금속 산화물층(14)을 형성한다. 후술하겠지만, 상기 투명한 금속 산화물층(14)의 일부는 소오스/드레인 전극으로 사용되고, 나머지 일부는 국부 산화되어 반도체 채널 영역으로 사용된다.
상기 투명한 금속 산화물층(14)은 금속 성분이 풍부한(metal rich) 전도성 산화물층이다. 즉, 상기 투명한 금속 산화물층은 산화에 의하여 반도체화가 되지 않는 한, 소오스 및 드레인 전극으로 사용할 수 있다. 상기 투명한 금속 산화물층의 두께는 1nm ~ 1000nm 사이인 것이 바람직하다.
상기와 같이, 상기 게이트 절연층(13) 상에 투명한 금속 산화물층(14)을 증착 형성한 후에는, 도 3에 도시된 바와 같이, 상기 투명한 금속 산화물층(14)에 산화 방지막(15)을 형성한다.
상기 산화 방지막(15)은 상기 투명한 금속 산화물층(14)의 전면에 형성되는 것이 아니라, 상기 투명한 금속 산화물층(14)의 일부가 개방될 수 있도록 형성된다. 즉, 상기 게이트 전극(12) 상측에 위치하는 상기 투명한 금속 산화물층(14)이 개방되도록 상기 산화 방지막(15)이 형성된다.
상기 산화 방지막(15)의 개방된 부분의 길이는 박막 트랜지스터의 채널의 길이와 동일한 것이 바람직하다. 즉, 상기 채널만이 반도체화시켜야 하기 때문에, 상기 투명한 금속 산화물층(14)을 노출시키는 상기 산화 방지막(15)의 개방된 부분은 채널의 길이와 동일한 것이 바람직하다. 그리고, 상기 산화 방지막(15) 패턴의 크기는 상기 투명한 금속 산화물층의 넓이보다 큰 것이 바람직하다.
상기와 같이 게이트 절연층(13) 상에 투명한 금속 산화물층(14)의 일부가 개방되도록, 산화 방지막(15)을 형성한 후에는, 도 4에 도시된 바와 같이, 개방된 투명한 금속 산화물층(14)만을 국부 산화시켜 반도체화시킨다.
상기 국부 산화에 의하여 상기 개방된 투명한 금속 산화물층(14)에 포함된 초과된 금속 성분이 산화되면서 상기 개방된 투명한 금속 산화물층(14)은 반도체 성질을 띠게 된다.
상기 국부 산화는 이온 주입법(ion implantation), 화학적 산화법(chemical oxidation) 및 애노다이징법(anodizing) 중 어느 하나를 이용하여 수행될 수 있다. 즉, 상기 방법들 중 하나를 이용하여 상기 개방된 투명한 금속 산화물층(14)을 산화시킴으로써, 상기 개방된 투명한 금속 산화물층(14)이 반도체 성질을 가지도록 하여 박막 트랜지스터의 반도체 채널 영역으로 이용할 수 있도록 한다.
상기와 같이, 반도체화된 상기 개방된 투명한 금속 산화물층(14)은 반도체 채널 영역(16)으로 사용될 수 있고, 상기 산화 방지막(15)에 의하여 산화되지 않는 상기 투명한 금속 산화물층(14)은 전도성 산화물층으로 소오스/드레인 전극으로 사용될 수 있다.
상기와 같은 공정에 의하여, 반도체 채널 영역(16)과 소오스/드레인 전극으로 사용되는 투명한 금속 산화물층(14)을 형성한 후에는 일반적인 박막 트랜지스터 제조 공정에 따라, 패시베이션막, 픽셀 전극 등을 형성함으로써, 박막 트랜지스터를 완성시킬 수 있다.
상기와 같은 구성 및 바람직한 실시예를 가지는 본 발명인 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명 박막 트랜지스터에 의하면, 게이트 절연층 상에 형성되는 투명한 금속 산화물층에 대하여 국부적으로 산화시켜 반도체화함으로써, 반도체화된 투명한 금속 산화물층은 채널 영역으로 이용하고, 산화되지 않는 투명한 금속 산화물층은 소오스 및 드레인 전극으로 이용할 수 있기 때문에, 채널 영역 및 소오스/드레인 전극 형성 공정이 간단해지고, 이로 인하여 제조 단가가 감소되는 장점이 있다.
Claims (7)
- 박막 트랜지스터 제조 방법에 있어서,기판 상에 게이트 전극을 형성하고, 상기 기판과 게이트 전극 상에 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 투명한 금속 산화물층을 형성하는 단계;상기 투명한 금속 산화물층에 산화 방지막을 형성하되, 상기 게이트 전극 상측에 위치하는 투명한 금속 산화물층이 개방되도록 상기 산화 방지막을 형성하는 단계;상기 개방된 투명한 금속 산화물층만을 국부 산화시켜 반도체화시키는 단계를 포함하여 이루어진 것을 특징으로 하는 국부 산화를 이용한 박막 트랜지스터 제조 방법.
- 청구항 1에 있어서,상기 투명한 금속 산화물층은 전도성 산화물층인 것을 특징으로 하는 국부 산화를 이용한 박막 트랜지스터 제조 방법.
- 청구항 1에 있어서,상기 국부 산화는 이온 주입법(ion implantation), 화학적 산화법(chemical oxidation) 및 애노다이징법(anodizing) 중 어느 하나를 이용하여 수행되는 것을 특징으로 하는 국부 산화를 이용한 박막 트랜지스터 제조 방법.
- 청구항 1에 있어서,상기 투명한 금속 산화물층의 두께가 1nm ~ 1000nm인 것을 특징으로 국부 산화를 이용한 박막 트랜지스터 제조 방법.
- 청구항 1에 있어서,상기 산화방지막의 개방된 부분의 길이는 박막 트랜지스터의 채널의 길이와 동일한 것을 특징으로 하는 국부 산화를 이용한 투명 박막 트랜지스터 제조 방법.
- 청구항 1에 있어서,상기 산화방지막 패턴의 크기는 상기 투명한 금속 산화물층의 넓이보다 큰 것을 특징으로 하는 국부 산화를 이용한 투명 박막 트랜지스터 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070018274A KR100759086B1 (ko) | 2007-02-23 | 2007-02-23 | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
| US11/830,010 US7442588B2 (en) | 2007-02-23 | 2007-07-30 | Method for fabricating thin film transistor using local oxidation and transparent thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070018274A KR100759086B1 (ko) | 2007-02-23 | 2007-02-23 | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100759086B1 true KR100759086B1 (ko) | 2007-09-19 |
Family
ID=38737976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070018274A KR100759086B1 (ko) | 2007-02-23 | 2007-02-23 | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7442588B2 (ko) |
| KR (1) | KR100759086B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010055988A1 (ko) * | 2008-11-13 | 2010-05-20 | 한국과학기술원 | 투명 전자소자용 투명 메모리 |
| KR101343570B1 (ko) | 2008-12-18 | 2013-12-20 | 한국전자통신연구원 | 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 |
| KR101785468B1 (ko) | 2016-02-05 | 2017-10-16 | 호서대학교 산학협력단 | 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI501319B (zh) * | 2008-12-26 | 2015-09-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| KR101671210B1 (ko) | 2009-03-06 | 2016-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| WO2011013523A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102097932B1 (ko) | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| CN102629628B (zh) * | 2011-09-29 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和液晶显示器 |
| CN102646699B (zh) * | 2012-01-13 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其制备方法 |
| CN102651322A (zh) | 2012-02-27 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 |
| US10231352B2 (en) | 2012-05-29 | 2019-03-12 | Apple Inc. | Anodizing resistant components and methods of use thereof |
| TWI520221B (zh) | 2013-07-25 | 2016-02-01 | 中華映管股份有限公司 | 薄膜電晶體及其製造方法 |
| CN104091782B (zh) * | 2014-06-23 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、以及显示装置 |
| JP6436660B2 (ja) * | 2014-07-07 | 2018-12-12 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN104299915B (zh) * | 2014-10-21 | 2017-03-22 | 北京大学深圳研究生院 | 金属氧化物薄膜晶体管制备方法 |
| DE102015116026A1 (de) | 2015-09-22 | 2017-03-23 | JENETRIC GmbH | Vorrichtung und Verfahren zur direkten optischen Bildaufnahme von Dokumenten und / oder lebenden Hautbereichen ohne abbildende optische Elemente |
| US11145739B2 (en) | 2016-03-04 | 2021-10-12 | Intel Corporation | Field effect transistors with a gated oxide semiconductor source/drain spacer |
| CN107706199B (zh) * | 2017-09-30 | 2020-05-05 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管阵列基板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555577A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | 薄膜トランジスタの製造方法 |
| JP2001109014A (ja) | 1999-10-05 | 2001-04-20 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR20050008680A (ko) * | 2002-07-11 | 2005-01-21 | 샤프 가부시키가이샤 | 박막 포토트랜지스터, 그 포토트랜지스터를 이용하는액티브 매트릭스 기판, 및 그 기판을 이용하는 화상 주사장치 |
| KR20050067740A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2223353A (en) * | 1988-09-30 | 1990-04-04 | Philips Electronic Associated | Thin-film transistor |
| JP3356159B2 (ja) | 1999-05-20 | 2002-12-09 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
-
2007
- 2007-02-23 KR KR1020070018274A patent/KR100759086B1/ko active IP Right Grant
- 2007-07-30 US US11/830,010 patent/US7442588B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555577A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | 薄膜トランジスタの製造方法 |
| JP2001109014A (ja) | 1999-10-05 | 2001-04-20 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR20050008680A (ko) * | 2002-07-11 | 2005-01-21 | 샤프 가부시키가이샤 | 박막 포토트랜지스터, 그 포토트랜지스터를 이용하는액티브 매트릭스 기판, 및 그 기판을 이용하는 화상 주사장치 |
| KR20050067740A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010055988A1 (ko) * | 2008-11-13 | 2010-05-20 | 한국과학기술원 | 투명 전자소자용 투명 메모리 |
| KR101016266B1 (ko) | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
| US8426841B2 (en) | 2008-11-13 | 2013-04-23 | Korea Advanced Institute Of Science And Technology | Transparent memory for transparent electronic device |
| KR101343570B1 (ko) | 2008-12-18 | 2013-12-20 | 한국전자통신연구원 | 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 |
| KR101785468B1 (ko) | 2016-02-05 | 2017-10-16 | 호서대학교 산학협력단 | 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080206935A1 (en) | 2008-08-28 |
| US7442588B2 (en) | 2008-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759086B1 (ko) | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR930015077A (ko) | 반도체장치의 제조방법 | |
| CN105428423B (zh) | 薄膜晶体管及其制造方法 | |
| RU2669546C1 (ru) | Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов | |
| GB2521138A (en) | Source / Drain Conductors for transistor Devices | |
| CN108010919B (zh) | 一种tft阵列基板及其制作方法、显示装置 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| KR102046127B1 (ko) | 수직 구조 박막 트랜지스터의 제조 방법 | |
| US9905434B2 (en) | Method for fabricating array substrate, array substrate and display device | |
| TW200602774A (en) | Thin-film transistor manufacture method | |
| JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
| CN106784015A (zh) | 一种薄膜晶体管及其制作方法、显示基板及显示装置 | |
| CN107316907A (zh) | 共面型薄膜晶体管及其制造方法 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| TW200703648A (en) | Method for manufactureing a pixel structure | |
| JPH04206732A (ja) | 薄膜トランジスタ | |
| KR100244470B1 (ko) | 반도체소자의 듀얼 게이트산화막 제조방법 | |
| JP3137774B2 (ja) | 半導体装置およびその製造方法 | |
| EP3675151A1 (en) | Thin film transistor and manufacturing method therefor, and electronic device | |
| CN105633145A (zh) | 晶体管及其制作方法 | |
| KR20220134930A (ko) | 트랜지스터 및 그 제조방법 | |
| KR20240071082A (ko) | 성능이 향상된 산화물 박막 트랜지스터 및 그 제조 방법 | |
| CN114725015A (zh) | 显示基板及其制作方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140826 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150910 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180814 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190813 Year of fee payment: 13 |