DE3601326A1 - Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter - Google Patents

Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter

Info

Publication number
DE3601326A1
DE3601326A1 DE19863601326 DE3601326A DE3601326A1 DE 3601326 A1 DE3601326 A1 DE 3601326A1 DE 19863601326 DE19863601326 DE 19863601326 DE 3601326 A DE3601326 A DE 3601326A DE 3601326 A1 DE3601326 A1 DE 3601326A1
Authority
DE
Germany
Prior art keywords
field effect
voltage mos
mos field
effect transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863601326
Other languages
English (en)
Other versions
DE3601326C2 (de
Inventor
Kenzo Nara Kawano
Kiyotoshi Fukuyama Hiroshima Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3601326A1 publication Critical patent/DE3601326A1/de
Application granted granted Critical
Publication of DE3601326C2 publication Critical patent/DE3601326C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Sharp Kabushiki Kaisha, Osaka, Japan
Halbleiter, insbesondere Hochspannungs-MOS-Feldeffekt-Halbleiter
Die Erfindung betrifft einen Halbleiter, insbesondere einen Hochspannungs-MOS-Feldeffekttransistor gemäß dem Oberbegriff des Patentanspruchs 1.
Steuerungen bzw. Treiberglieder für Anzeigetafeln, beispielsweise EL-Tafeln, PDP, usw. oder andere derartige mit hoher Spannung arbeitende Schaltungen bzw. Treiberglieder weisen eine Vielzahl von MOS-Feldeffekt-Transistoren für hohe Spannung und Niederspannungs-Logikkreise auf, wie sie z.B. in der US-PS 4 194 214 beschrieben sind. Diese Bauteile werden üblicherweise in einem solchen Muster angeordnet, daß die Transistoren
am peripheren Abschnitt eines Plättchens angeordnet sind, während die Schaltkreise in der Mitte dieses Halbleiter-
plättchens positioniert sind.
Bei einem für hohe Spannungen ausgelegten MOS IC bzw. Halbleiter der vorgenannten Konstruktion wird eine hohe Spannung an dem peripheren Abschnitt angelegt, welcher die logischen Schaltkreise mit Niederspannung umgibt , so daß eine Potential-Rinne (Bereich mit reduziertem Potential) auf dem Muster der Niederspannungslogikreise auftritt und sich externe Ladungen in diesem Bereich ansammeln. Dies beeinflußt das IC-Substrat, was zu dem Nachteil führt, daß der Feldabschnitt des Niederspannungs-MOS-Feldeffekt-Transistors, der den Logikkreis bildet, invertiert wird und eine Fehlfunktion des Schaltkreises eingeführt wird.
Obgleich die japanischen Patentveröffentlichungen SHO 48-14153 und SHO 48-28826 eine Technik beschreiben, um den Halbleiterbereich innerhalb der Halbleitersubstrate elektrisch abzuschirmen, ist diese Technik nicht imstande, vollständig den Einfluß von hoher Spannung zu beseitigen, welche an den den Logikreis umgebenden peripheren Abschnitt des MOS IC mit vorstehender Konstruktion angelegt wird.
Die Erfindung schafft einen Halbleiter bzw. eine Halbleitervorrichtung, welche die vorstehend angegebenen Nachteile vermeidet. Der erfindungsgemäße Halbleiter weist einen MOS-Feldeffekt-Transistor für hohe Spannungen und einen logischen Schaltkreis bzw. eine logische Schaltung für niedrige Spannungen auf, die beide auf einem einzigen Halbleitersubstrat vorgesehen sind; das Muster der Logikschaltung (IC) für Niederspannung befindet sich in der Mitte eines Halbleiterplättchens und ist mit einer Al- oder einer anderen Leiterschicht abgedeckt, um zu gewährleisten, daß der Logikkreis eine stabile Operation frei vom Einfluß externer Ladungen liefert. Eine Schaltung bzw. ein Schaltkreis des Hochspannungs-
MOS-Feldeffekt-Transistors befindet sich am Umfangsbereich des Halbleiterplättchens.
Dadurch, daß der logische Schaltkreis mit Al oder einer anderen Leiterschicht von oben im wesentlichen vollständig abgedeckt ist und dazwischen eine Isolierschicht vorgesehen ist und die Schicht mit dem IC-Substrat, dem GND-Anschluß, der Niederspannungsquelle oder dergleichen elektrisch verbunden ist, wird der Einfluß externer Ladungen gegenüber dem IC-Substrat vollständig ausgeschaltet, wodurch der Hochspannungs-MOS IC höchst zuverlässig frei von der Wahrscheinlichkeit ist, daß der Feldabschnitt des Niederspannungs-MOS-Feldeffekt-Transistors, welcher den logischen Schaltkreis bildet, invertiert wird, was eine Fehlfunktion des Schaltkreises einführen würde.
Die Leiterschicht, welche eine wesentliche Eigenschaft vorliegender Erfindung darstellt, wird üblicherweise aus Aluminium hergestellt. Wenn die Leiterschicht aus Aluminium besteht und etwa 1 % Silizium enthält, deckt diese Schicht den Halbleiterabschnitt mit gegenüber diesem Halbleiterabschnxtt verbesserter Haftung ab. Zur Herstellung der Leiterschicht wird vorzugsweise ein Verfahren mit Vakuumaufdampfung benutzt, das bequem und wirksam ist. Die Leiterschicht deckt den Halbleiterabschnitt (logischer Schaltkreis) im wesentlichen ab; soweit hierbei die Rede ist, daß diese Deckschicht den Halbleiterabschnitt im wesentlichen abdeckt, kann darunter auch verstanden werden, daß eine Vielzahl von Leiterschichten vorgesehen werden kann, die elektrisch auf dem gleichen Potential gehalten sind.
Bei dem erfindungsgemäßen Feldeffekt-Transistor bzw. Halbleiter ist es wünschenswert, daß der Schichtbereich mit hohem Widerstand zwischen der Source-Elektrode und der Drain-Elektrode mit einem Leiter abgedeckt ist, der sich von der Source und auch von der Drain weg erstreckt, sowie mit einer
Vielzahl von floatenden Leitern (Floating-Leitern). Die Schicht mit hohem Widerstand kann dann frei vom Einfluß externer Ladungen sein und eine hohe Spannung halten.
Die Erfindung schafft somit einen Halbleiter bzw. einen Hochspannungs-MOS IC mit einem Hochspannungs-MOS-Feldeffekt-Transistor und einem üblichen Niederspannungs-MOS-Feldeffekt-Transistor zur Steuerung des Transistors, wobei beide Transistoren auf einem einzigen bzw. dem gleichen Halbleitersubstrat vorgesehen sind.
Im folgenden wird der Halbleiter anhand von Zeichnungen zur Erläuterung weiterer Merkmale beschrieben. Es zeigen:
Fig. 1 eine schematische Draufsicht auf den Halbleiter zur Erläuterung der Struktur des Halbleiterchips gemäß der Erfindung,
Fig. 2a bis 2f Schnittansichten zur Erläuterung der Herstellung eines Halbleiters gemäß der Erfindung,
Fig. 3 eine Aufsicht auf eine weitere Ausführungsform eines erfindungsgemäßen Halbleiterchips in schematischer Darstellung, und
Fig. 4a und 4b Schnittansichten von Halbleitersubstraten zur Erläuterung von Hochspannungs-MOS-Feldeffekt-Transistoren gemäß der Erfindung und gemäß dem Stand der Technik.
Hinsichtlich der nachfolgenden Beschreibung wurde davon ausgegangen, daß der linke Seitenabschnitt des Substrates einen Hochspannungs-MOS FET bildet, während der rechte Seitenabschnitt des Substrates eine Niederspannungslogik liefert, wie aus Fig. 2 hervorgeht.
Ein Halbleitersubstrat 1 des dargestellten Halbleiters ist ein P-Substrat mit niedriger Verunreinigungskonzentration.
In die Oberfläche des Substrates sind über einen dünnen Oxidfilm 18 P+ Ione implantiert, wobei ein Resist 19 (Schutzmaterial) zum Zwecke der Maskierung benutzt wird; danach wurde eine Diffusion ausgeführt, um eine Schicht (Fig. 2a) mit hohem Widerstand zu bilden.
Danach wird der dünne Oxidfilm 18 vom Substrat weggeätzt und ein dünner Oxidfilm 20 aufgewachsen; schließlich wird ein Siliziumnitridfilm 21 auf dem Film durch Dampfphasenzüchtungs-Verfahren niedergeschlagen. Anschließend werden Öffnungen für die Kanal-, Source- und Drain-Bereiche durch Photoätzung gebildet. Das sich hierbei ergebende Substrat ist lokal mit
11 + einem Resist 22 abgedeckt; nunmehr werden B Ione durch ein sich selbst ausrichtendes bzw. selbst einstellendes Verfahren implantiert, wodurch P -Bereiche 6 gebildet werden, wie dies aus Fig. 2b hervorgeht.
Wird ein Siliziumnitridfilm 21 zu Maskierungszwecken verwendet, wird das Substrat einer selektiven Oxydation ausgesetzt, so daß sich ein dicker Oxidfilm 10 ergibt. Der Siliziumnitridfilm und der darunterliegende dünne Oxidfilm werden anschließend entfernt und es wird ein dünner Oxidfilm 23 wieder auf die freigelegte Fläche aufgewachsen. Unter Verwendung eines Resist 24 zu Maskierungszwecken werden P Ione impnatiert, wodurch der Kanalabschnitt 16 eines Transistors mit Sperrschicht gebildet wird (Fig. 2c).
Polykristallines Silizium wird dann durch das Dampfphasenzüchtungsverfahren bzw. Dampfphasen-Ziehverfahren niedergeschlagen; dieser Niederschlag wird von nicht notwendigen Gebieten bzw. Flächen entfernt und Gate-Elektroden 9, 91 sowie floatende Elektroden 14 gebildet. Die sich ergebende Oberfläche wird örtlich mit einem Resist 25 nach Art einer Maske
11 +
versehen und B Ionen werden implantiert, wonach durch Diffusion die Bildung der P -Gebiete 4 und 4" (Fig. 2d) folgt.
Das Substrat wird ferner mit Phosphor durch eine selbstausrichtende Diffusion oder Ionenimplantation dotiert, um die Source-Gebiete 2, 2' und Drain-Gebiete 3, 31 zu bilden. Ein dicker Isolierfilm (dünne Schicht) 11 wird dann durch das Dampfphasenzüchtungs-Verfahren niedergeschlagen und die Drain-Kontaktabschnitte und Source-Kontaktabschnitte werden durch Ätzen geöffnet. Ein Aluminium oder eine ähnliche Leiterschicht wird danach über die gesamte Oberfläche durch Vakuumbedampfung oder Zerstäubung niedergeschlagen und die unerwünschten Abschnitte werden entfernt, um die Source-Elektroden 8t 8', die Drain-Elektroden 7, 7' und floatende Elektroden (Floating-Elektroden) 14' (Fig. 2e) zu bilden.
Ein dicker Isolierfilm bzw. eine dicke Isolierschicht 12 wird durch das Dampfphasenzüchtungs-Verfahren niedergeschlagen. Durch Löcher werden dann in dem Film die Drain-Elektrode, Source-Elektrode und ähnliche Abschnitte des Hochspannungs-MOS FET erzeugt. Eine Leiterschicht aus Aluminium mit 1 % Silizium wird dann durch Vakuumbedampfung über die gesamte Oberfläche mit Ausnahme solcher Gebiete niedergeschlagen, in welchen eine Niederschlagung nicht notwendig ist, um eine Feldplatte 8" zu erzeugen, die sich von der Source-Elektrode 8 weg erstreckt, sowie eine Feldplatte 7", die sich von der Drain-Elektrode 7 weg erstreckt, und eine Abschirmelektrode bzw. Abschirmplatte 17, welche die logische Schaltung bzw. den logischen Schaltkreis wirksam abschirmt und einen wesentlichen Teil vorliegender Erfindung darstellt. Schließlich wird ein Schutzfilm 13 vorgesehen, der den Hochspannungs-MOS IG gemäß Fig. 2f vervollständigt.
Bei einer abgewandelten Ausführungsform des erfindungsgemäßen Halbleiters wird beispielsweise der selektive Oxidfilm durch einen isolierenden Film ersetzt, der seinerseits durch das Diippf phasen Züchtungs-Verfahren hergestellt wird. Obgleich die Abschirmplatte 17 verbunden ist mit der Quelle des Hochspannungs-MOS FET, und mit
dem Substrat gemäß vorstehender Ausführungsform, kann diese Elektrode mit der Speisequelle verbunden sein, um eine niedrige Spannung an den logischen Kreis anzulegen. Die Abschirmplatte 17 kann in eine Vielzahl von Segmenten D unterteilt sein, wie in Fig. 3 in einer Fig. 1 entsprechenden Ansicht gezeigt ist. In diesem Fall ist jedes Plattensegment mit der Quelle des Hochspannungs-MOS FET, dem Substrat oder der Niederspannungsspeisequelle zu verbinden.
Fig. 4a zeigt einen Hochspannungs-MOS FET gemäß der Erfindung und Fig. 4b einen solchen FET gemäß dem Stand der Technik.
Der in Fig. 4b dargestellte hergestellte herkömmliche Hochspannungs-MOS FET hat ein Substrat 1 vom P-Typ, das einen N*-Source-Abschnitt 2 und einen N -Drain-Abschnitt aufweist. Ein P -Gebiet 4 für den Gate-Kanal des FET ist um das Source-Gebiet 2 herum durch ein Verfahren mit Selbsteinstellung (self-alignment-Verfahren) gebildet. Mit dem Drain-Gebiet 3 ist weiterhin eine Schicht 5 mit hohem Widerstand und gleichem Leitungstyp verbunden.
Wenn das Halbleitersubstrat mit diffundierten Verunreinigungen eine Source-Elektrode 8 aufweist, die mit dem N -Gebiet 2 verbunden ist,sowie eine Drain-Elektrode 7, die mit dem N Source-Gebiet 3 verbunden ist, gibt es ein Gebiet 51 mit einer Schicht mit hohem Widerstand zwischen der Gate-Elektrode und der Drain-Elektrode, wobei dieses Gebiet nicht mit einem Leiter, wie Aluminium oder polykristallinen! Silizium bedeckt ist. Das unbedeckte Gebiet 51 in Form der hochohmigen Schicht ist durch den Einfluß äußerer Ladungen beeinflußbar und führt zu dem Problem, daß bei einer Prüfung mittels eines Ecchtemperatur-Vorspannungs-Tests oder dergleichen der Halbleiter Schwankungen in seinen elektrischen Eigenschaften, beispielsweise der zerstörungsfreien Spannungr dem Drain-Strom Ein-Widerstand usw. während des Betriebs unterliegt. Um eine verbesserte Zuverlässigkeit durch Beseitigung dieses Problems
zu gewährleisten, wird der erfindungsgemäße Halbleiter bzw. MOS FET für hohe Spannung gemäß Fig. 2 derart gebildet, daß er einer hohen Spannung widersteht und die hochohmige Schicht bzw. Schicht mit hohem Widerstand frei von einem Einfluß gegenüber externen Ladungen ist.nFig. 4a, die eine bevorzugte Ausführungsform des erfindungsgemäßen Halbleiters zeigt, ist das Gebiet mit der hochohmigen Schicht vollständig durch eine Source-Elektrode 8, eine Drain-Elektrode 7 und eine Vielzahl von Floating-Leitern 14' abgedeckt.
Ein Halbleiter, insbesondere ein Hochspannungs-MOS-Feldeffekt-Halbleiter weist auf einem einzigen Halbleitersubstrat einen Hochspannungs-MOS-Feldeffekt-Transistor und einen üblichen MOS-Feldeffekt-Transistor auf, von denen letzterer mit einer niedrigeren Spannung betriebsfähig ist als der erstgenannte Transistor. Das Halbleitersubstrat ist mit Alaminium oder einer ähnlichen Leiterschicht über dasjenige Gebiet hinweg abgedeckt, in welchem der übliche Feldeffekt-Transistor vorgesehen ist.
- Leerseite -

Claims (5)

  1. Patentansprüche
    Halbleiter, insbesondere Hochspannungs-MOS-Feldeffekt-Halbleiter,
    gekennzeichnet
    durch einen Hochspannungs-MOS-Feldeffekt-Transistor auf einem Halbleitersubstrat (1) und durch einen Niederspannungs-MOS-Feldef fekt-Tr arsis tor, der auf dem gleichen Halbleitersubstrat (1) zur Steuerungs des Hochspannungs-MOS-Feldeffekt-Transistors vorgesehen ist,
    wobei das Halbleitersubstrat (1) im wesentlichen vollständig über denjenigen Bereich mit einer Leiterschicht bedeckt ist, in welchem durch den Niederspannungs-MOS-Feldeffekt-Transistor ein Schaltkreis gebildet ist.
  2. 2. Halbleiter nach Anspruch 1, dadurch gekennzeichnet, daß der Hochspannungs-MOS-Feldeffekt-Transistor am peripheren Abschnitt
    des Halbleitersubstrats (1)und der Niederspannungs-MOS-Feldeffekt-Transistor zentral am Halbleitersubstrat vorgesehen sind.
  3. 3. Halbleiter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Hochspannungs-MOS-Feldeffekt-Transistor zwischen seiner Source- und Drain-Elektrode (8, 7)einen Bereich mit einer Schicht mit hohem Widerstand aufweist, die mit einem Leiter bedeckt ist, welcher sich von der Source-Elektrode weg erstreckt, einen Leiter, der sich von der Drain-Elektrode weg erstreckt, und mit einer Vielzahl von floatenden (floating) Leitern (14).
  4. 4. Halbleiter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Leiterschicht aus Aluminium mit einem Anteil von etwa 1 % Silizium besteht.
  5. 5. Halbleiter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichmt, daß die Leiterschicht mit einer Source-Elektrode bzw. Elektrode des Hochspannungs-MOS-Feldeffekt-Transistors, dem Halbleitersubstrat oder einer Speisequelle des Nieüerspannungs-MOS-Feldeffekt-Transistors verbunden ist.
DE19863601326 1985-01-19 1986-01-17 Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter Granted DE3601326A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60007776A JPS61168253A (ja) 1985-01-19 1985-01-19 高耐圧ｍｏｓ電界効果半導体装置

Publications (2)

Publication Number Publication Date
DE3601326A1 true DE3601326A1 (de) 1986-07-24
DE3601326C2 DE3601326C2 (de) 1993-07-01

Family

ID=11675074

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863601326 Granted DE3601326A1 (de) 1985-01-19 1986-01-17 Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter

Country Status (5)

Country Link
US (1) US4926243A (de)
JP (1) JPS61168253A (de)
DE (1) DE3601326A1 (de)
FI (1) FI90599C (de)
NL (1) NL189326C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
EP0410911A1 (de) * 1989-07-27 1991-01-30 STMicroelectronics S.A. Prozess zur Herstellung eines integrierten Leistungstransistor/Logik-Schaltkreises mit einer Diode.
US5731627A (en) * 1996-02-29 1998-03-24 Samsung Electronics Co., Ltd. Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555889B2 (ja) * 1989-06-23 1996-11-20 日本電気株式会社 高耐圧半導体装置
JPH03227585A (ja) * 1989-10-30 1991-10-08 Minolta Camera Co Ltd レ−ザ光源ユニット
US5329155A (en) * 1990-04-24 1994-07-12 Xerox Corporation Thin film integrated circuit resistor
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5122859A (en) * 1990-06-29 1992-06-16 Texas Instruments Incorporated Iterative self-aligned contact metallization process
US5650359A (en) * 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
US5770880A (en) * 1996-09-03 1998-06-23 Harris Corporation P-collector H.V. PMOS switch VT adjusted source/drain
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
US6750506B2 (en) 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
US6614088B1 (en) 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device
US6617652B2 (en) 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6472722B1 (en) * 2001-07-03 2002-10-29 Industrial Technology Research Institute Termination structure for high voltage devices
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
JP2007506287A (ja) * 2003-09-22 2007-03-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電界効果型半導体装置における容量素子の動的制御
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
US8357155B2 (en) * 2004-07-20 2013-01-22 Microline Surgical, Inc. Multielectrode electrosurgical blade
US7348656B2 (en) * 2005-09-22 2008-03-25 International Rectifier Corp. Power semiconductor device with integrated passive component
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828826A (de) * 1971-08-16 1973-04-17
US4177480A (en) * 1975-10-02 1979-12-04 Licentia Patent-Verwaltungs-G.M.B.H. Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads
US4194214A (en) * 1976-08-26 1980-03-18 Sharp Kabushiki Kaisha Integration of high voltage driver and low voltage logic in a semiconductor device
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232270A (en) * 1975-09-05 1977-03-11 Hitachi Ltd Passivation film formaion by sputtering
DE2713936A1 (de) * 1977-03-29 1978-10-12 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
US4536941A (en) * 1980-03-21 1985-08-27 Kuo Chang Kiang Method of making high density dynamic memory cell
JPS57117268A (en) * 1981-01-14 1982-07-21 Toshiba Corp Semiconductor device
GB2097581A (en) * 1981-04-24 1982-11-03 Hitachi Ltd Shielding semiconductor integrated circuit devices from light
US4519050A (en) * 1982-06-17 1985-05-21 Intel Corporation Radiation shield for an integrated circuit memory with redundant elements
JPS604265A (ja) * 1983-06-22 1985-01-10 Nec Corp 絶縁ゲ−ト型電界効果半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828826A (de) * 1971-08-16 1973-04-17
US4177480A (en) * 1975-10-02 1979-12-04 Licentia Patent-Verwaltungs-G.M.B.H. Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads
US4194214A (en) * 1976-08-26 1980-03-18 Sharp Kabushiki Kaisha Integration of high voltage driver and low voltage logic in a semiconductor device
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"IBM TDB", Bd. 23, No. 2, 1980, S. 534-536 *
"IEEE Trans. on El. Dev.", Vol. ED-29, No. 8, 1982, S. 1171-1178 *
"Solid State Technology", Dez. 1970, S. 66-72 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
EP0410911A1 (de) * 1989-07-27 1991-01-30 STMicroelectronics S.A. Prozess zur Herstellung eines integrierten Leistungstransistor/Logik-Schaltkreises mit einer Diode.
FR2650439A1 (fr) * 1989-07-27 1991-02-01 Sgs Thomson Microelectronics Circuit integre vdmos/logique comprenant une diode
US5731627A (en) * 1996-02-29 1998-03-24 Samsung Electronics Co., Ltd. Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6190948B1 (en) 1996-02-29 2001-02-20 Fairchild Korea Semiconductor Ltd. Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability

Also Published As

Publication number Publication date
FI860222A (fi) 1986-07-20
DE3601326C2 (de) 1993-07-01
NL189326B (nl) 1992-10-01
US4926243A (en) 1990-05-15
NL189326C (nl) 1993-03-01
FI90599C (fi) 1994-02-25
JPS61168253A (ja) 1986-07-29
FI90599B (fi) 1993-11-15
NL8600090A (nl) 1986-08-18
FI860222A0 (fi) 1986-01-17

Similar Documents

Publication Publication Date Title
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2637479A1 (de) Mos-feldeffekt-transistor
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE19623846A1 (de) Halbleitereinrichtung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE2903534A1 (de) Feldeffekttransistor
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2655998A1 (de) Isolierschicht-feldeffekttransistor mit zusammengesetztem kanal und verfahren zu seiner herstellung
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2922016A1 (de) Vlsi-schaltungen
DE2503864B2 (de) Halbleiterbauelement
DE69117988T2 (de) Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet
DE1464395A1 (de) Feldeffekt-Transistor
EP0716453A1 (de) MOSFET auf SOI-Substrat
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE19638433A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition