DE60112710T2 - Herstellungsverfahren für Halbleitervorrichtungen und optischer Wellenleiter - Google Patents

Herstellungsverfahren für Halbleitervorrichtungen und optischer Wellenleiter Download PDF

Info

Publication number
DE60112710T2
DE60112710T2 DE60112710T DE60112710T DE60112710T2 DE 60112710 T2 DE60112710 T2 DE 60112710T2 DE 60112710 T DE60112710 T DE 60112710T DE 60112710 T DE60112710 T DE 60112710T DE 60112710 T2 DE60112710 T2 DE 60112710T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
inp
semiconductor
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60112710T
Other languages
English (en)
Other versions
DE60112710D1 (de
Inventor
Takayuki Watanabe
Hiroaki Ito
Takuya Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Publication of DE60112710D1 publication Critical patent/DE60112710D1/de
Application granted granted Critical
Publication of DE60112710T2 publication Critical patent/DE60112710T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Weting (AREA)
  • Optical Integrated Circuits (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft zusammengesetzte Halbleitervorrichtungen und insbesondere ein Verfahren zum Herstellen eines optischen Halbleiterelements, das für eine optische Kommunikation und eine optische Informationsverwaltung verwendet wird.
  • 2. Beschreibung des Standes der Technik
  • Ein zusammengesetzter Halbleiter weist eine Bandstruktur eines direkten Übergangstyps auf und wechselwirkt mit Licht. Deshalb wird eine optische Halbleitervorrichtung, welche einen zusammengesetzten Halbleiter verwendet, vielfältig auf Gebieten einer optischen Kommunikation und einer optischen Informationsverwaltung eingesetzt. Eine Halbleitervorrichtung aus einer Zusammensetzung in einer InP-Gruppe, insbesondere eine Laserdiode, wird verwendet, um ein optisches Signal zu bilden, das in einer optischen Faser mit einer Wellenlänge in einem Bandbereich von 1,3 bis 1,55 μm übertragen wird.
  • Um die Effizienz einer Laseroszillation zu verbessern, ist es notwendig, eine Struktur zum Blockieren von elektrischem Strom für die Laserdiode bereitzustellen. In der Struktur zum Blockieren des elektrischen Stroms ist ein Träger in einem abgegrenzten Gebiet in einer axialen Richtung begrenzt. Ferner ist es auch notwendig, Licht effizient in dem Gebiet zu führen, wo der Träger abgeschlossen ist, da die Laseroszillation in der Laserdiode aufgrund stimulierter Emission erzeugt wird. Das Begrenzen des Lichtes auf eine horizontale Richtung in der Laserdiode der InP-Gruppe wird auf einer Basis eines Unterschieds eines Brechnungsindex zwischen einem InGaAsP- Kern, der eine Wellenleitung von Licht ausführt, und einer vergrabenen InP-Schicht realisiert.
  • 1A bis 1D zeigen Ansichten zur Erklärung eines Herstellungsverfahrens einer Laserdiode 10 mit einer vergrabenen Hetero-Struktur (BH-Struktur) als eine Struktur zum Blockieren von elektrischem Strom und einer optischen Begrenzungs-Struktur.
  • In 1A wird eine Multi-Quantentopf-Schicht 12 auf einem n-Typ InP-Substrat 11 gebildet. Eine In-GaAs-Schicht und eine InGaAsP-Schicht werden wiederholt in der Multi-Quantentopf-Schicht 12 aufgewachsen. Eine p-Typ InP-Mantelschicht 13 wird auf der Multi-Quantentopf-Schicht 12 ausgebildet, und eine p-Typ InGaAs-Kontaktschicht 14 wird auf der p-Typ InP-Mantelschicht 13 ausgebildet.
  • In einem in 1B gezeigten Prozess, der dem in 1A gezeigten Prozess folgt, wird ein SiO2-Film 15 auf der Kontaktschicht 14 als eine Ätzschutzschicht ausgebildet. Nach dem Ausbilden des SiO2-Films 15 wird ein Aktivschicht-Mesa-Streifen durch Trockenätzen ausgebildet. Der Mesa-Streifen erstreckt sich in der <011>-Richtung in 1B.
  • In einem in 1C gezeigten Prozess, der dem in 1B gezeigten Prozess folgt, wird der SiO2-Film 15 als eine selektive Wachstumsmaske verwendet. Ferner wird ein Kristallwachstum von vergrabenen InP-Schichten 16A und 16B mit hohen Widerständen auf beiden Seiten des Mesa-Streifens durch ein metallorganisches Gasphasen-Epitaxie-Verfahren (MOVPE) implementiert. Die eingegrabenen InP-Schichten 16A und 16B werden durch eine Fe-Dotierung gebildet. Während eines nochmaligen Wachstumsprozesses der vergrabenen InP-Schichten 16A und 16B wird eine Oberfläche B zum Stoppen des Wachstums der Oberfläche (111) erzeugt, und hierdurch weisen die vergrabenen InP-Schichten 16A und 16B Wachstumskonfigurationen auf, in denen Maskenränder der vergrabenen InP-Schichten 16A und 16B in Gebieten 16a und 16b aufgewölbt sind.
  • In einem in 1D gezeigten Prozess, der dem in 1C gezeigten Prozess folgt, wird der SiO2-Film 15 entfernt. Ferner wird eine p-Seitenelektrode 17 auf der Kontaktschicht 14 gebildet, und eine n-Seitenelektrode 18 wird auf einer Unterseite des Substrats 11 gebildet.
  • Im Falle eines vergrabenen Wachstums der vergrabenen InP-Schichten 16A und 16B, wenn der SiO2-Film 15 als eine selektive Wachstumsmaske verwendet wird, kann es folglich schwierig sein, Auswölbungen der vergrabenen InP-Schichten 16A und 16B in den Gebieten 16a und 16b, welche den Rändern des SiO2-Films 15 entsprechen, zu vermeiden. Dies liegt daran, dass eine Materialkonzentration teilweise auf dem SiO2-Film 15 erhöht ist, da das Kristallwachstum nicht auf einer Maske des SiO2-Films 15 erzeugt wird. Das Material wird übermäßig auf Oberflächen der vergrabenen InP-Schichten 16A und 16B bereitgestellt, welche auf beiden Seiten des Mesa-Streifens aufwachsen. Während des in 1C gezeigten Prozesses, wenn der Mesa-Streifen eine Höhe von ungefähr 1,5 μm hat, werden die vergrabenen InP-Schichten 16A und 16B z. B. mit einer Höhe von ungefähr 0,7 μm in Gebieten 16a und 16b der Maskenränder aufgewölbt.
  • Wie oben beschrieben wurde, wird während des in 1D gezeigten Prozesses eine p-Seitenelektrode 17 auf einer Oberfläche mit einer Stufenstruktur ausgebildet. Falls die p-Seitenelektrode 17 durch aufeinanderfolgendes Sputtern eines Ti-Films, eines Pt-Films und eines Au-Films ausgebildet wird, ergibt sich ein Nachteil. Das heißt, da der Ti-Film und der Pt-Film jeweils eine Dicke von ungefähr 0,1 μm aufweisen und die p-Seitenelektrode 17 auf der Oberfläche mit der Stufenstruktur ausgebildet ist, ist die Elektrodenschicht an einem Konkav-Konvex-Abschnitt 17a gebrochen. Falls die Elektrodenschicht gebrochen ist, wird der Durchgang von elektrischem Strom durch eine solche Elektrode ungleichmäßig und eine elektrische Verschlechterung der Vorrichtung wird hierdurch verursacht.
  • Mittlerweile hat sich in letzter Zeit die Aufmerksamkeit auf ein optisches integriertes Schaltungselement als eine wichtige optische Halbleitervorrichtung gerichtet. Die Laserdiode, ein Wellenleiter, ein Licht-Empfangselement und ein optisches Funktionselement sind in dem optischen integrierten Schaltungselement integriert. In einem solchen optischen integrierten Schaltungselement kann der Mesa-Streifen sich in eine Richtung anders als <011> erstrecken, oder ein Verzweigungspunkt kann in dem Mesa-Streifen existieren. Falls ein vergrabenes Wachstum des Mesa-Streifens der <011>-Richtung wie in 1C implementiert ist, wird die Oberfläche B zum Stoppen des Wachstums der Oberfläche (111) erzeugt. Bei einem vergrabenen Wachstum des optischen integrierten Schaltungselements kann jedoch ein überhängender Abschnitt erzeugt werden, bei dem sich eine vergrabene Schicht 23 auf einer SiO2-Maske 22 erstreckt, wie in 3-(A) bis 3-(C) gezeigt ist, und zwar weil eine spezielle Wachstums-Stopper-Oberfläche in dem optischen integrierten Schaltungselement nicht existiert. Hierbei ist 3-(A) eine perspektivische Ansicht eines solchen optischen Wellenleiters; 3-(B) ist eine Querschnittsansicht davon; und 3-(C) ist eine vergrößerte Teilansicht davon.
  • In 3-(A) bis 3-(C) wird ein SiO2-Muster 22 mit einem offenen Bereich auf einem InP-Substrat 21 ausgebildet. Das InP-Substrat 21 wird durch den offenen Bereich teilweise freigelegt. Eine vergrabene InP-Schicht 23 wird auf einer teilweise freigelegten Oberfläche des InP-Substrats 21 unter der Verwendung des SiO2-Musters 22 als eine Maske ausgebildet, und zwar durch einen wiederholten Wachstumsprozess. Zu diesem Zeitpunkt wächst die vergrabene InP-Schicht 23 zu einer Seite über dem offenen Bereich der SiO2-Schicht 22 hinaus, da die vergrabene InP-Schicht 23 keine Wachstums-Stopper-Oberfläche, wie z. B. die Oberfläche B zum Stoppen des Wachstums der Oberfläche (111), aufweist. Folglich wird ein überhängender Abschnitt 23A auf dem SiO2-Muster 22 gebildet, wie in 3-(C) gezeigt ist.
  • Wie in 4 gezeigt ist, erreicht ein Materialgas nicht einen Teil direkt unterhalb des überhängenden Abschnitts 23A, falls eine InP-Schicht 24 wieder aufgewachsen wird, nachdem das SiO2-Muster 22 entfernt ist, und hierdurch kann sich ein ausgehöhlter Abschnitt 23B darauf ausbilden. Ein solcher ausgehöhlter Abschnitt 23B weist einen Brechungsindex deutlich unterschiedlich von der vergrabenen InP-Schicht 23 auf. Deshalb wird Licht, das sich durch Wellenleitung in dem Wellenleiter fortsetzt, gestreut, wodurch ein Verlust an Licht verursacht wird.
  • 5A bis 5B sind Ansichten zur Erklärung eines Problems einer Laserdiode im Falle, dass sich ein Mesa-Streifen 31M in eine andere als die <011>-Richtung erstreckt, und vergrabene InP-Schichten 32A und 32B werden auf beiden Seiten des Mesa-Streifens 31M durch die Verwendung eines SiO2-Films 33 ausgebildet, der auf dem Mesa-Streifen 31M als eine selektive Wachstumsmaske ausgebildet ist.
  • In einem in 5A gezeigten Beispiel erstreckt sich der Mesa-Streifen 31M in einer versetzten Richtung in einem Winkel von 10° von der <011>-Richtung zu der <010>-Richtung. Wie in der vergrößerten Ansicht der 5A gezeigt ist, wachsen die vergrabenen InP-Schichten 32A und 32B auf dem SiO2-Film 33 auf, da die vergrabenen InP-Schichten 32A und 32B keine Wachstums-Stopper-Oberflächen aufweisen. Folglich wird ein überhängender Abschnitt auf dem SiO2-Film 33 erzeugt.
  • Falls die SiO2-Maske 33 durch Ätzen entfernt wird und eine InP-Schicht 34 zum Abdecken der vergrabenen InP-Schichten 32A und 32B und des Mesa-Streifens 31M aufgewachsen wird, erreicht Material in der Gasphase nicht ein Gebiet direkt unterhalb des überhängenden Abschnitts, und hierdurch können ausgehöhlte Abschnitte 32a und 32b darauf ausgebildet werden, wie aus einer vergrößerten Ansicht in 5B ersichtlich ist.
  • Wesen der Erfindung
  • Demzufolge ist es eine allgemeine Aufgabe der vorliegenden Erfindung, ein neues und nützliches Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen.
  • Eine weitere und speziellere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, bei dem eine InP-Schicht mit einer konvexen Struktur nach einem Aufwachsen der InP-Schicht abgeflacht werden kann.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung geschaffen, umfassend die Schritte:
    (a) Aufwachsen einer InP-Schicht auf einer Oberfläche eines Wachstumsbeginns; und (b) Nassätzen der InP-Schicht durch ein Ätzmittel umfassend Salzsäure und Essigsäure, wodurch eine Oberfläche der InP-Schicht abgeflacht wird; dadurch gekennzeichnet, dass im Schritt (a) das Aufwachsen der InP-Schicht zu einer InP-Schicht führt, welche eine konvexe Struktur aufweist, die beim Nassätzen des Schrittes (b) abgeflacht wird.
  • US-A-5227015 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: (a) Aufwachsen einer InP-Schicht auf einer Oberfläche eines Wachstumsbeginns; und (b) Nassätzen der InP-Schicht durch ein Ätzmittel umfassend Salzsäure und Essigsäure, wodurch eine Oberfläche der InP-Schicht abgeflacht wird.
  • US-A-5452315 offenbart eine Mesa-Struktur, welche durch Ätzen mit einer Lösung umfassend eine Mischung aus Salzsäure, Essigsäure und Wasserstoffperoxid-Wasser gebildet wird.
  • Jedoch offenbart keines dieser genannten Dokumente aus dem Stand der Technik ein Verfahren, in dem eine konvexe Struktur, welche durch ein Kristallwachstum gebildet wird, durch Ätzen abgeflacht wird.
  • Gemäß der obigen Erfindung ist es möglich, eine konvexe Struktur, welche bei einer InP-Schicht basierend auf einem Kristallwachstum erzeugt wird, durch Nassätzen mit einem Ätzmittel umfassend Salzsäure und Essigsäure abzuflachen. Ferner ist es möglich, eine Übereinstimmung einer Position der flachen Oberfläche mit einem niedrigsten Oberflächenabschnitt der gestuften Struktur herzustellen.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung zusammen mit den beigefügten Zeichnungen ersichtlich.
  • Kurze Beschreibung der Zeichnungen
  • 1A ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen Hetero-Struktur nach dem Stand der Technik;
  • 1B ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen Hetero-Struktur nach dem Stand der Technik;
  • 1C ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen Hetero-Struktur nach dem Stand der Technik;
  • 1D ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen Hetero-Struktur nach dem Stand der Technik;
  • 2 ist eine Ansicht zur Erläuterung eines Problems in dem in den 1A bis 1D gezeigten Prozess;
  • 3-(A) ist eine Ansicht zur Erläuterung eines Herstellungsprozesses eines optischen Wellenleiters;
  • 3-(B) ist eine Ansicht zur Erläuterung eines Herstellungsprozesses eines optischen Wellenleiters;
  • 3-(C) ist eine Ansicht zur Erläuterung eines Herstellungsprozesses eines optischen Wellenleiters;
  • 4 ist eine Ansicht zur Erläuterung eines Problems in dem in 3 gezeigten Prozess;
  • 5A ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode und eines Problems in dem Prozess gemäß einem weiteren Stand der Technik;
  • 5B ist eine Ansicht zur Erläuterung eines Herstellungsprozesses einer Laserdiode und eines Problems in dem Prozess gemäß eines weiteren Standes der Technik;
  • 6 ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 7 ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 8 ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 9A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 9B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 10A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 10B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 11A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 11B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 12A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 12B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 13A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 13B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 14A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 14B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 15A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 15B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 16A ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 16B ist eine Ansicht zur Erläuterung eines Prinzips der vorliegenden Erfindung;
  • 17A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 17B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 17C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 17D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 17E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 17F ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer ersten erfindungsgemäßen Ausführungsform;
  • 18A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer zweiten erfindungsgemäßen Ausführungsform;
  • 18B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer zweiten erfindungsgemäßen Ausführungsform;
  • 18C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer zweiten erfindungsgemäßen Ausführungsform;
  • 19A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 19B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 19C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 19D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 19E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 19F ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer dritten erfindungsgemäßen Ausführungsform;
  • 20A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20F ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 20G ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer vierten erfindungsgemäßen Ausführungsform;
  • 21A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21F ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 21G ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer fünften erfindungsgemäßen Ausführungsform;
  • 22A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer sechsten erfindungsgemäßen Ausführungsform;
  • 22B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer sechsten erfindungsgemäßen Ausführungsform;
  • 22C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer sechsten erfindungsgemäßen Ausführungsform;
  • 22D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer sechsten erfindungsgemäßen Ausführungsform;
  • 23A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer siebten erfindungsgemäßen Ausführungsform;
  • 23B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer siebten erfindungsgemäßen Ausführungsform;
  • 23C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer siebten erfindungsgemäßen Ausführungsform;
  • 23D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer siebten erfindungsgemäßen Ausführungsform;
  • 23E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer siebten erfindungsgemäßen Ausführungsform;
  • 24A ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 24B ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 24C ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 24D ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 24E ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 24F ist eine Ansicht eines Herstellungsprozesses einer Laserdiode einer achten erfindungsgemäßen Ausführungsform;
  • 25A ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer neunten erfindungsgemäßen Ausführungsform;
  • 25B ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer neunten erfindungsgemäßen Ausführungsform;
  • 25C ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer neunten erfindungsgemäßen Ausführungsform;
  • 25D ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer neunten erfindungsgemäßen Ausführungsform;
  • 25E ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer neunten erfindungsgemäßen Ausführungsform;
  • 26A ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer zehnten erfindungsgemäßen Ausführungsform;
  • 26B ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer zehnten erfindungsgemäßen Ausführungsform;
  • 26C ist eine Ansicht eines Herstellungsprozesses eines optischen Wellenleiters einer zehnten erfindungsgemäßen Ausführungsform;
  • 27A ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer elften erfindungsgemäßen Ausführungsform;
  • 27B ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer elften erfindungsgemäßen Ausführungsform;
  • 27C ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer elften erfindungsgemäßen Ausführungsform;
  • 28A ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer zwölften erfindungsgemäßen Ausführungsform;
  • 28B ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer zwölften erfindungsgemäßen Ausführungsform;
  • 28C ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer zwölften erfindungsgemäßen Ausführungsform;
  • 28D ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer zwölften erfindungsgemäßen Ausführungsform;
  • 28E ist eine Ansicht eines Herstellungsprozesses einer Halbleitervorrichtung einer zwölften erfindungsgemäßen Ausführungsform;
  • 29A ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform;
  • 29B ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform;
  • 29C ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform;
  • 29D ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform;
  • 29E ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform;
  • 29F ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform; und
  • 29G ist eine Ansicht eines Herstellungsprozesses eines optischen Mehrfach-Wellenleiters einer dreizehnten erfindungsgemäßen Ausführungsform.
  • Detaillierte Beschreibung von bevorzugten Ausführungsformen
  • Es folgt eine Beschreibung von erfindungsgemäßen Ausführungsformen mit Bezug auf 6 bis 29.
  • 6 ist eine Ansicht zur Erläuterung einer Beziehung zwischen Ätzmengen einer <100>-Richtung, einer <0-11>-Richtung und einer <011>-Richtung und einer Ätzzeit, in der ein Experiment zum Ätzen einer InP-Schicht mit einer konvexen Struktur unter der Verwendung einer gemischten Flüssigkeit in einem Experiment der Erfinder der vorliegenden Erfindung implementiert ist. Ein Mischverhältnis von Salzsäure, Essigsäure und Wasser in der gemischten Flüssigkeit ist 1:5:1.
  • In 6 sind Ätzgeschwindigkeiten in der <100>-Richtung und der <011>-Richtung ungefähr 0,05 bis 0,7 μm/min. Eine Ätzgeschwindigkeit in der <0-11>-Richtung ist ungefähr 5 bis 30 μm/min und unge fähr 100mal größer als die Ätzgeschwindigkeiten in der <100>-Richtung und der <011>-Richtung. Falls die konvexe Struktur der InP-Schicht durch die gemischte Flüssigkeit geätzt wird, wird deshalb eine konvexe Form der <0-11>-Richtung mit einer sehr hohen Rate geätzt. Folglich verbleiben eine (100) Oberfläche, eine (011) Oberfläche und eine (0-1-1) Oberfläche, welche äquivalent zu der (100) Oberfläche und der (011) Oberfläche ist, und andere Oberflächen verschwinden. Das heißt, die Erfinder haben erkannt, dass die (100) Oberfläche, die (011) Oberfläche oder die (0-1-1) Oberfläche als eine flache Oberfläche auf der InP-Schicht durch Nassätzen mit der oben erwähnten Ätzflüssigkeit auftritt.
  • Falls das Mischverhältnis der jeweiligen Bestandteile in dem oben erwähnten Ätzmittel geändert wird, werden ein Absolutwert der Ätzrate und relative Raten der jeweiligen Oberflächenrichtungen verändert.
  • 7 ist eine Ansicht zur Erläuterung der Beziehung zwischen einem Konzentrationsverhältnis X der Essigsäure zur Salzsäure und eines Ätzratenverhältnisses der <0-11>-Richtung zu der <100>-Richtung. Das heißt, das Mischverhältnis in dem Ätzmittel von Salzsäure, Essigsäure und Wasser wird ausgedrückt durch 1:X:1.
  • In 7 ist die Ätzrate in der <0-11>-Richtung ungefähr 30 bis 100mal größer als die Ätzrate in der <100>-Richtung in jedem Konzentrationsbereich X der Essigsäure. Eine solche Ätzanisotropie wird durch Bestandteile von Salzsäure und Essigsäure in dem Ätzmittel verursacht. Insbesondere erkennt man, dass das Ätzratenverhältnis von 30 und mehr in einem Gebiet des Konzentrationsverhältnisses X in einem Bereich von 1 bis 10 der Salzsäure und Essigsäure liegt. So mit ist es möglich, eine Aufgabe der vorliegenden Erfindung, nämlich das signifikante Abflachen der InP-Schicht, durch Festlegen der Konzentration der Salzsäure in dem oben erwähnten Gebiet in dem Ätzmittel zu erreichen.
  • Falls eine Konzentration von Wasser in dem Ätzmittel verändert wird, werden die Konzentrationen von Salzsäure und Essigsäure verändert, und ein Absolutwert der Ätzrate wird hierdurch verändert. Jedoch ist die in 6 und 7 gezeigte Ätzanisotropie nicht verändert und es tritt keine Beeinflussung des Abflachens der InP-Schicht auf.
  • Die Ätzanisotropie durch das Ätzmittel der vorliegenden Erfindung kann durch das Hinzufügen von Wasserstoffperoxid-Wasser zu der oben erwähnten gemischten Ätzflüssigkeit erreicht werden.
  • 8 ist eine Ansicht zur Erläuterung eines Verhältnisses einer <0-11>-Richtungs-Ätzrate zu einer <100>-Richtungs-Ätzrate, wenn die konvexe Struktur der InP-Schicht durch ein Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser und hinzugefügtes Wasserstoffperoxid-Wasser geätzt wird.
  • In 8 wird eine Ätzanisotropie von 30 oder mehr erreicht, wenn eine Zusammensetzung Y von Wasserstoffperoxid-Wasser in einem Bereich von 0 bis 0,3 liegt, wo das Mischverhältnis in dem Ätzmittel von Salzsäure, Essigsäure, Wasserstoffperoxid-Wasser und Wasser 1:1:Y:1 ist.
  • Gemäß dem Experiment wurde erkannt, dass eine Seitenätzung nicht unter der Ätzmaske erzeugt wurde, falls das Ätzmittel der vorliegenden Erfindung umfassend Salzsäure und Essigsäure auf eine Struktur angewendet wurde, in der eine in 9A gezeigte SiO2- Ätzmaske auf einer Oberfläche der konvexen Struktur der InP-Schicht ausgebildet wurde, und die InP-Schicht abgeflacht wurde, wie in 9B gezeigt ist.
  • In 9A wird ein Mesa-Streifen 41M in einer [011]-Richtung auf einem InP-Substrat durch die Verwendung eines SiO2-Musters 42 als eine Ätzmaske ausgebildet. Vergrabene InP-Schichten 43A und 43B werden auf beiden Seiten des Mesa-Streifens 41M unter der Verwendung des SiO2-Musters 42 auf dem Mesa-Streifen 41M als eine selektive Wachstumsmaske ausgebildet.
  • In einem in 9B gezeigten Prozess werden die vergrabenen InP-Schichten 43A und 43B unter der Verwendung des Ätzmittels der vorliegenden Erfindung umfassend Salzsäure und Essigsäure und unter Verwendung des SiO2-Musters 42 als eine Ätzmaske geätzt. Hierdurch wird eine flache Oberfläche, welche durch die (100) Oberfläche gebildet ist, erhalten.
  • In dem in 9B gezeigten Prozess wird, selbst wenn eine Seitenwandoberfläche des oben erwähnten Mesa-Streifens 41M in der (0-11)-Richtung der InP-Schicht selektiv durch das oben erwähnte Ätzmittel geätzt wird, eine deutliche Seitenätzung an dem Mesa-Streifen 41M nicht erzeugt, solange das SiO2-Muster 42 auf dem Mesa-Streifen 41M ausgebildet ist. Somit haben die Erfinder erkannt, dass der Mesa-Streifen 41M im Wesentlichen perfekt zurückbleibt, nachdem ein in 9B gezeigter Abflachungsprozess beendet ist.
  • Das heißt, in der vorliegenden Erfindung ist während des Prozesses des Abflachens einer konvexen Struktur der InP-Schicht durch das Ätzmittel umfassend Salzsäure und Essigsäure ein Teil der Oberfläche der konvexen Struktur der InP-Schicht mit der Maske bedeckt. Hierdurch bleibt absichtlich ein konvexer Abschnitt zurück, der mit der Maske bedeckt ist. Ein Gebiet, das nicht mit der Maske bedeckt ist, wird durch das oben erwähnte Ätzmittel geätzt, und hierdurch ist es möglich, das Gebiet selektiv herzustellen, z. B. das Abflachen der (100) Oberfläche, der (011) Oberfläche oder der (0-1-1) Oberfläche.
  • Selbst wenn die Ätzmaske auf der (100) Oberfläche, der (011) Oberfläche und der (0-1-1) Oberfläche, welche keine konvexen Strukturen aufweisen, ausgebildet ist und die oben erwähnte Struktur durch die gemischte Flüssigkeit der vorliegenden Erfindung geätzt wird, wird andererseits die Aufgabe der vorliegenden Erfindung, das heißt die Abflachung der InP-Schicht, nicht erreicht. Damit das selektive Abflachen der vorliegenden Erfindung effektiv ist, sollte wenigstens ein Teil eines nicht durch die Maske bedeckten Gebiets niedriger positioniert sein als das Gebiet, wo die Ätzmaske gebildet ist.
  • Eine Ätzrate unter der Verwendung des Ätzmittels der vorliegenden Erfindung umfassend Salzsäure und Essigsäure in einem zusammengesetzten Halbleiter umfassend Ga oder As, wie z. B. InGaAsP oder InGaAs, ist wesentlich niedriger als eine Ätzrate in der InP-Schicht. Insbesondere falls das Ätzmittel kein Wasserstoffperoxid-Wasser umfasst, wird eine solche Halbleiterschicht im Wesentlichen nicht geätzt. Deshalb kann als eine oben beschriebene Ätzmaske zum selektiven Abflachen eine zusammengesetzte Halbleiterschicht, umfassend Ga oder As, wie z. B. InGaAsP oder InGaAs, genauso wie SiO2 und SiN verwendet werden.
  • Als nächstes wird eine konvexe Struktur beschrieben, auf die das Abflachen unter der Verwendung des oben beschriebenen Ätzmittels der vorliegenden Erfindung effektiv angewendet werden kann.
  • A. Abflachen der konvexen Strukturen, welche als Ränder einer selektiven Wachstumsmaske ausgebildet sind
  • 10A und 10B sind Ansichten zur Erläuterung eines Zustands, in dem eine InP-Schicht 53 unter der Verwendung eines SiO2-Musters 52 aufwächst, welches auf einem n-Typ InP-Substrat 51 als eine selektive Wachstumsmaske ausgebildet ist, und die InP-Schicht 53 durch ein Ätzmittel umfassend Salzsäure und Essigsäure abgeflacht wird.
  • Falls eine Gasphasenabscheidung der Halbleiterschicht auf dem Substrat unter der Verwendung einer solchen selektiven Ätzmaske 52 implementiert ist, befindet sich übermäßig Material an den Rändern der Maske 52. Folglich wird eine Wachstumsrate der Halbleiterschicht erhöht.
  • 11A und 11B sind Ansichten zur Erläuterung eines Zustands, in dem das SiO2-Muster 52 auf einem konvexen Teil des auf dem oben erwähnten InP-Substrat 51 ausgebildeten Mesa-Streifens ausgebildet ist, und vergrabene InP-Schichten 53A und 53B auf beiden Seiten des konvexen Abschnitts unter der Verwendung des SiO2-Musters 52 als eine selektive Wachstumsmaske aufgewachsen sind. Wie oben beschrieben wurde, wölben sieh in diesem Zustand die vergrabenen InP-Schichten 53A und 53B auf beiden Seiten der selektiven Wachstumsmaske 52 aus, und zwar als ein Ergebnis des Anwachsens der Materialdichte auf der selektiven Wachstumsmaske 52.
  • Wie in 11B gezeigt ist, wird deshalb ein Nassätzprozess, in dem ein Ätzmittel der vorliegenden Erfindung umfassend Salzsäure und Essigsäure verwendet wird, auf eine in 11A gezeigte Struktur angewendet, und dadurch werden die vergrabenen InP- Schichten 53A und 53B abgeflacht. In dem in 11A und 11B gezeigten Prozess wird die selektive Wachstumsmaske 52 als eine Ätzmaske verwendet. Selbst wenn die selektive Wachstumsmaske 52 durch Ätzen vor dem Abflachungsprozess entfernt wird, kann ein äquivalenter Effekt erreicht werden, wie in 12A und 12B gezeigt ist.
  • B. Abflachen von konvexen Strukturen, welche konkave Strukturen vor dem Aufwachsen widerspiegeln
  • 13A und 13B sind Ansichten zur Darstellung eines Prozesses zum Abflachen von konkaven und konvexen Abschnitten, welche auf einer Oberfläche der InP-Schicht in dem Falle gebildet werden, dass die InP-Schicht in einer Struktur mit einer konkaven Struktur aufwächst.
  • In 13A wird eine Mesa-Struktur 61M auf einem n-Typ InP-Substrat 61 ausgebildet. Eine InP-Schicht 62 wird auf dem Substrat 61 derart aufgewachsen, dass sie die Mesa-Struktur 61M abdeckt. Folglich wird ein konvexer Abschnitt, der der Mesa-Struktur 61M entspricht, auf einer Oberfläche der InP-Schicht 62 ausgebildet.
  • Deshalb wird in einem in 13B gezeigten Prozess Nassätzen auf der InP-Schicht 62 durch das Ätzmittel umfassend Salzsäure und Essigsäure implementiert, und hierdurch wird eine Oberfläche der InP-Schicht 62 abgeflacht.
  • C. Abflachen von konkaven Strukturen, die auf einer Oberfläche einer Wachstumsschicht, welche nicht die Höhe einer Maske überschreitet, ausgebildet sind
  • 14A und 14B sind Ansichten zur Erläuterung eines Zustands, in dem eine schräge Oberfläche, welche auf einer Oberfläche der vergrabenen InP-Schicht benachbart zu einem auf dem Substrat ausgebildeten konvexen Abschnitt ausgebildet ist, durch Nassätzen gemäß der vorliegenden Erfindung abgeflacht wird, wenn eine vergrabene InP-Schicht auf einem Substrat unter der Verwendung einer selektiven Ätzmaske aufwächst. Eine solche schräge Oberfläche wird in dem Fall erzeugt, dass die vergrabene InP-Schicht an einer niedrigeren Position als eine Höhe der selektiven Wachstumsmaske ausgebildet ist.
  • In 14A wird eine Mesa-Struktur 71M auf einem n-Typ InP-Substrat 71 unter der Verwendung eines SiO2-Musters 72 als eine Ätzmaske ausgebildet. Ferner werden vergrabene InP-Schichten 73A und 73B auf beiden Seiten der Mesa-Struktur 71M unter der Verwendung des SiO2-Musters 72 als eine selektive Ätzmaske ausgebildet. Zu diesem Zeitpunkt weisen die InP-Schichten 73A und 73B Höhen auf, welche nicht die Mesa-Struktur 71M überschreiten. Eine abfallende schräge Oberfläche wird auf einer Seite der Mesa-Struktur 71M ausgebildet, da übermäßig Material in der Gasphase vorliegt, wenn die vergrabenen InP-Schichten 73A und 73B selektiv auf der selektiven Wachstumsmaske 72 aufwachsen.
  • In einem in 14B gezeigten Prozess, der dem in 14A gezeigten Prozess folgt, wird ein Nassätzprozess, in dem das Ätzmittel der vorliegenden Erfindung umfassend Salzsäure und Essigsäure verwendet wird, eingesetzt, und hierdurch werden die vergrabenen InP-Schichten 73A und 73B abgeflacht.
  • D. Abflachen von konkaven Strukturen, umfassend eine Halbleiterschicht als eine Ätzmaske
  • Wie oben beschrieben wurde, weist ein Halbleiter umfassend InGaAsP, InGaAs, Ga oder As eine ziemlich langsame Ätzrate im Falle des Nassätzens unter der Verwendung des Ätzmittels der vorliegenden Erfindung umfassend Salzsäure und Essigsäure im Vergleich zu InP auf. Wenn die InP-Schicht unter der Verwendung des Ätzmittels der vorliegenden Erfindung abgeflacht wird, ist es deshalb möglich, einen solchen InGaAsP- oder InGaAs-Halbleiterfilm als eine Ätzmaske zu verwenden.
  • 15A ist eine Ansicht zur Erläuterung eines Zustands, in dem eine Mesa-Struktur 81M, welche eine Schulter für ein InGaAsP-Muster 82 bildet, auf einem n-Typ InP-Substrat 81 ausgebildet wird, und eine vergrabene InP-Schicht 83 derart aufgewachsen wird, dass sie die Mesa-Struktur 81M und das InGaAsP-Muster 82 abdeckt.
  • Ein Nassätzprozess, in dem ein Ätzmittel der vorliegenden Erfindung umfassend Salzsäure und Essigsäure verwendet wird, wird auf die in 15A gezeigte Struktur unter der Verwendung des InGaAsP-Musters 82 als eine Ätzmaske angewendet, wie in 15B gezeigt ist, und hierdurch ist es möglich, die vergrabene InP-Schicht 83 abzuflachen, da eine Oberfläche der vergrabenen InP-Schicht 83 der Oberfläche des InGaAsP-Musters 82 entspricht.
  • Wie in 16A und 16B gezeigt ist, ist es alternativ auch möglich, die vergrabene InP-Schicht 83 bis zu einer solchen Tiefe zu ätzen, dass ein Abschnitt unterhalb des InGaAsP-Musters 82 freigelegt wird.
  • In der obigen Beschreibung wird Abflachen definiert als die Ausbildung einer Oberfläche umfassend wenigstens eine der (100) Oberfläche, der (011) Oberfläche, oder der (0-1-1) Oberfläche in der InP-Schicht als ein Ergebnis des Anwendens von Nassätzen, in dem das Ätzmittel umfassend Salzsäure und Essigsäure auf eine konkave Struktur angewendet wird, wel che durch das Aufwachsen einer InP-Schicht ausgebildet wird. Jedoch tritt in dem anfänglichen Ätzprozess eine schräge Oberfläche mit einer Oberflächenrichtung zwischen den Oberflächenrichtungen einer schrägen Oberfläche und einer der (100) Oberfläche, der (011) Oberfläche und der (0-1-1) Oberfläche auf und verändert sich langsam zu einer der (100) Oberfläche, der (011) Oberfläche und der (0-1-1) Oberfläche während des Ätzprozesses. Deshalb ist das Abflachen gemäß der vorliegenden Erfindung effektiv für einen Herstellungsprozess einer tatsächlichen Halbleitervorrichtung nicht nur, wenn die konkave Oberfläche sich insgesamt zu der (100) Oberfläche, der (011) Oberfläche und der (0-1-1) Oberfläche verändert, sondern auch, wenn die Veränderung der konkaven Oberfläche auf der Hälfte des Weges aufhört. Das heißt, das Abflachen gemäß der vorliegenden Erfindung beinhaltet einen Fall, in dem sich die konkave InP Oberfläche nicht nur in die (100) Oberfläche, die (011) Oberfläche oder die (0-1-1) Oberfläche umwandelt, sondern auch eine intermediäre schräge Oberfläche ist.
  • Mittlerweile ist das Ätzmittel selbst, das Salzsäure, Essigsäure und Wasserstoffperoxid-Wasser umfasst, öffentlich bekannt. Beispielsweise offenbart eine japanische offengelegte Patentanmeldung Nr. 10-65201 ein Beispiel, in dem das Ätzmittel umfassend Salzsäure, Essigsäure und Wasserstoffperoxid-Wasser während eines Prozesses zum Ausbilden eines Mesa-Streifens verwendet wird. Jedoch wird das Ätzmittel in der obigen Patentanmeldung verwendet zum Anordnen eines Seitenwandabschnitts eines konvexen Abschnitts in einem Zustand vor dem Kristallwachstum für eine bestimmte Neigung. Somit kann man nicht annehmen, dass das Ätzmittel für einen Effekt der vorliegenden Erfindung verwendet werden kann, nämlich das Abflachen einer konkaven Struktur, die durch das Kristallwachstum gebildet ist.
  • Ferner offenbart eine japanische offengelegte Patentanmeldung Nr. 2000-91303 ein Beispiel, in dem ein Seitenwandabschnitt eines Mesa-Streifens durch Trockenätzen mit dem Ätzmittel umfassend Salzsäure, Essigsäure und Wasserstoffperoxid-Wasser ausgebildet wird. Jedoch ist es eine Aufgabe einer Erfindung der obigen Patentanmeldung, Schaden einer Oberfläche eines Mesa-Streifens, der durch Trockenätzen verursacht wird, zu verhindern. Somit kann nicht angenommen werden, dass das Ätzmittel für einen Effekt der vorliegenden Erfindung verwendet werden kann, nämlich zum Abflachen einer konkaven Struktur, die durch das Kristallwachstum gebildet ist.
  • Es wird nunmehr eine erste Ausführungsform eines Herstellungsprozesses einer Laserdiode beschrieben, welche eine BH-Struktur gemäß der vorliegenden Erfindung aufweist, und zwar in Bezug auf 17A bis 17E.
  • In 17A wird eine aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 102 auf einem n-Typ InP-Substrat 101 aufgewachsen, eine p-Typ InP-Mantelschicht 103 wird auf der aktiven In-GaAsP/InGaAsP-Multi-Quantentopf-Schicht 102 aufgewachsen, und eine p-Typ InGaAs-Kontaktschicht 104 wird auf der p-Typ InP-Mantelschicht 103 aufgewachsen.
  • In einem in 17B gezeigten Prozess, der dem in 17A gezeigten Schritt folgt, wird eine aktive Mesa-Streifen-Schicht 101M durch Trockenätzen mit einem SiO2-Film 105 als eine Ätzmaske ausgebildet. In einem in 17B gezeigten Beispiel erstreckt sich die aktive Mesa-Streifen-Schicht 101M in eine <011>-Richtung.
  • In einem in 17C gezeigten Prozess, der dem in 17B gezeigten Schritt folgt, wachsen Fe-dotierte vergrabene InP-Schichten 1061 und 1062 an beiden Seiten des Mesa-Streifens 101M auf einem Substrat 101 durch das MOVPE-Verfahren mit dem SiO2-Film 105 als eine selektive Wachstumsmaske. Das MOVPE-Verfahren wird in einem Zustand bei einer Wachstumstemperatur von 630°C und einem Wachstumsdruck von 0,1 Atmosphären implementiert, und zwar unter der Verwendung eines Elements in einer III-Gruppe, eines Elements in einer V-Gruppe, TMIn, PH3 und Cp2Fe als ein Material einer Fe-Dotierung. In dieser Ausführungsform werden die Dicke der vergrabenen InP-Schichten 106A und 106B festgesetzt, wenn die niedrigsten Abschnitte der vergrabenen InP-Schichten 1061 und 1062 an Positionen angeordnet sind, die höher als die p-Typ InGaAs-Kontaktschicht 104 ist. Folglich werden ausgewölbte Abschnitte 106a und 106b auf den vergrabenen InP-Schichten 1061 und 1062 ausgebildet. Die ausgewölbten Abschnitte 106a und 106b liegen benachbart zu dem SiO2-Film 105 auf dem Mesa-Streifen 101M.
  • In einem in 17D gezeigten Prozess, der dem in 17C gezeigten Prozess folgt, wird Nassätzen durch ein Ätzmittel umfassend Salzsäure, Essigsäure und Wasser implementiert.
  • In dem in 17D gezeigten Prozess wird das Mischverhältnis von Salzsäure, Essigsäure und Wasser in dem Ätzmittel auf 1:5:1 gesetzt. Typischerweise wird das Ätzen für 3 Minuten bei einer Flüssigkeitstemperatur von 23°C ausgeführt. Als Folge des Ätzens werden Oberflächen der vergrabenen InP-Schichten 106A und 106B (100) Oberflächen, wie in 17D gezeigt ist, und sie werden bei einer Höhe der p-Typ InGaAs-Schicht 104 abgeflacht.
  • In einem in 17E gezeigten Prozess, der dem in 17D gezeigten Schritt folgt, wird eine in 17D gezeigte Struktur in Flusssäure für 1 Minute eingetaucht, und hierdurch wird der SiO2-Film 105 durch Ätzen entfernt. Anschließend wird eine p-Seitenelektrode 107 auf der p-Typ InGaAs-Schicht 104 und eine n-Seitenelektrode 108 auf einer Unterseite des Substrats 101 ausgebildet.
  • Da die vergrabenen Schichten 1061 und 1062 flache Oberflächen in dem in 17E gezeigten Prozess werden, wird die p-Seitenelektrode 107 auf einer flachen Oberfläche aufgewachsen. Deshalb wird das Brechen der Elektrode, wie in 2 gezeigt ist, nicht erzeugt.
  • Es folgt eine Beschreibung einer zweiten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer BH-Struktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 18A bis 18C.
  • In 18A bis 18C sind Teile, welche die gleichen Teile sind, die in 17A bis 17E gezeigt sind, mit den gleichen Bezugszeichen bezeichnet, und eine entsprechende Beschreibung wird weggelassen.
  • In dieser Ausführungsform werden in einem in 18A gezeigten Prozess Prozesse implementiert, die äquivalent zu denen in 17A und 17B gezeigten Prozessen sind. Folglich wird ein Mesa-Streifen 101M auf dem InP-Substrat 101 ausgebildet, und der SiO2-Film 105 wird durch Ätzen mit der Flusssäure entfernt.
  • In einem in 18B gezeigten Prozess, der dem in 18A gezeigten Prozess folgt, wächst eine Fe- dotierte vergrabene InP-Schicht 106 durch Kristallwachstum mittels des MOVPE-Verfahrens auf. Die vergrabene InP-Schicht 106 weist eine schräge Oberfläche und einen gewölbten Abschnitt auf, der einer Konfiguration des Mesa-Streifens 101M entspricht. In dem in 18B gezeigten Prozess wird die Fe-dotierte InP-Schicht ausgebildet, wenn ein Abschnitt mit einer geringsten Dicke sich an einer Position befindet, die höher als eine Höhe der InGaAs-Kontaktschicht ist.
  • In einem in 18C gezeigten Prozess, der dem in 18B gezeigten Schritt folgt, wird Ätzen durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser durchgeführt. Folglich wird eine schräge Oberfläche der Fe-dotierten vergrabenen InP-Schicht 106 abgeflacht, und eine Oberfläche ähnlich zu der (100) Oberfläche tritt auf.
  • In dem in 18C gezeigten Prozess wird das Ätzen der vergrabenen InP-Schicht 106 verbessert, und hierdurch werden die vergrabenen Schichten 1061 und 1062 auf beiden Seiten des Mesa-Streifens 101M ausgebildet. Als Folge des Ätzens wird die p-Typ InGaAs-Kontaktschicht 104 freigelegt. Die freigelegte Kontaktschicht 104 fungiert als eine Ätzmaskenschicht, und die flache Oberfläche (100), welche die gleiche Höhe wie die p-Typ InGaAs-Kontaktschicht 104 aufweist, tritt als eine Hauptoberfläche der vergrabenen Schichten 1061 und 1062 auf.
  • Es folgt eine Beschreibung einer dritten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen pn-Struktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 19A bis 19F.
  • In 19A wird eine aktive InGaAs/InGaAsP-Multi-Quantentopf-Schicht 112 auf einem n-Typ InP- Substrat 111 aufgewachsen, eine p-Typ InP-Mantelschicht 113 wird auf der aktiven InGaAs/InGaAsP-Multi-Quantentopf-Schicht 112 aufgewachsen, und ein SiO2-Film 115 wird auf der p-Typ InP-Mantelschicht 113 aufgewachsen. Ein aktiver Mesa-Streifen 111M wird durch ein auf Trockenätzung basierendes Mustern gebildet.
  • In einem in 19B gezeigten Prozess, der dem in 19A gezeigten Prozess folgt, wachsen p-Typ InP-Schichten 1161 und 1162 auf beiden Seiten des Mesa-Gebiets 111M auf dem InP-Substrat 111 durch das MOVPE-Verfahren auf, wo der SiO2-Film 115 als eine selektive Wachstumsmaske verwendet wird. DMZn kann als ein p-Dotierungsmaterial verwendet werden. Die p-Typ InP-Schichten 1161 und 1162 wachsen auf, wenn sich niedrigste Abschnitte der Oberflächen der p-Typ InP-Schichten 1161 und 1162 befinden an Positionen höher als die obere Oberfläche der aktiven InGaAs/InGaAsP-Multi-Quantentopf-Schicht und an Positionen niedriger als eine obere Oberfläche der p-Typ InP-Mantelschicht 113 in dem Mesa-Streifen 111M.
  • In einem in 19C gezeigten Prozess, der dem in 19B gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser implementiert. Als ein Ergebnis des Nassätzens werden die p-Typ InP-Schichten 1161 und 1162 abgeflacht. Hierdurch werden Oberflächen der p-Typ InP-Schichten 1161 und 1162 derart ausgebildet, dass sie den niedrigsten Gebieten der anfänglichen Oberflächen der p-Typ InP-Schichten 1161 und 1162 entsprechen. Die Oberflächen der p-Typ InP-Schichten 1161 und 1162 werden an Positionen höher als eine obere Oberfläche der aktiven InGaAs/InGaAsP-Multi-Quantentopf-Schicht 112 und an Positionen niedriger als die obere Oberfläche der p-Typ InP-Mantelschicht 113 ausgebildet.
  • In einem in 19D gezeigten Prozess, der dem in 19C gezeigten Prozess folgt, wachsen n-Typ InP-Schichten 117 durch Kristallwachstum auf den p-Typ InP-Schichten 1161 und 1162 auf. P-Typ InP-Schichten 118 wachsen durch Kristallwachstum auf den n-Typ InP-Schichten 117 auf.
  • In einem in 19E gezeigten Prozess, der dem in 19D gezeigten Prozess folgt, wird der SiO2-Film 115 durch Ätzen mit Flusssäure entfernt.
  • In einem in 19F gezeigten Prozess, der dem in 19E gezeigten Prozess folgt, wachsen eine p-Typ InP-Mantelschicht 119 und eine p-Typ InGaAs-Kontaktschicht 120 durch das MOVPE-Verfahren auf.
  • Allgemein sollte eine Position der n-Typ vergrabenen InP-Schicht 117 in einer vergrabenen pn-Struktur für das Blockieren von elektrischem Strom genau kontrolliert werden. Wenn ein Abstand zwischen der n-Typ vergrabenen InP-Schicht 117 und der aktiven Schicht 112 groß ist, wird ein Leckdurchgang des elektrischen Stroms gebildet, und hierdurch kann eine Effizienz der elektrischen Strominjektion vermindert werden. Wenn der Abstand zwischen der n-Typ vergrabenen InP-Schicht 117 und der aktiven Schicht 112 zu kurz ist, gibt es keine elektrische Isolation zwischen der n-Typ vergrabenen InP-Schicht 117 und der n-Typ InP-Schicht 111 eines unteren Abschnitts der aktiven Schicht, und ein elektrischer Strom leckt durch die n-Typ InP-Schicht. Gemäß einem Verfahren dieser Ausführungsform der vorliegenden Erfindung wird andererseits eine Position einer unteren Oberfläche der n-Typ vergrabenen InP-Schicht 117 nur gebildet auf einer Basis der anfänglichen Dicke der p- Typ InP-Schichten 1161 und 1162 , wie in 19B gezeigt ist, nämlich nur auf einer Basis einer Wachstumszeit. Deshalb wird die Position der unteren Oberfläche der n-Typ vergrabenen InP-Schicht 117 nicht durch einen Index einer Oberfläche eines Kristallwachstums beeinflusst, das durch das MOVPE-Verfahren erzeugt wird. Für die Oberfläche des Kristallwachstums ist es schwierig, eine Position der Oberfläche des Kristallwachstums zu kontrollieren, da die Oberfläche des Kristallwachstums leicht durch Wachstumsbedingungen, wie z. B. einer Wachstumstemperatur oder Druck verändert werden kann. Ferner wird die vergrabene n-Typ InP-Schicht 117 nicht durch eine Abhängigkeit der Oberflächenrichtung von der Effizienz der n-Typ-Dotierungsmittel-Absorption in der InP-Schicht beeinflusst, da die n-Typ vergrabene InP-Schicht 117 auf den p-Typ InP-Schichten 1161 und 1162 mit der (100) Oberfläche aufwachsen. Somit ist es möglich, die n-Typ InP-Schicht 117 mit einer konstanten Dichte auf der gesamten Oberfläche auszubilden.
  • Es folgt eine Beschreibung einer vierten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen pn-Struktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 20A bis 20G.
  • In 20A wird die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 auf dem n-Typ InP-Substrat 111 aufgewachsen, die p-Typ InP-Mantelschicht 113 wird auf der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 aufgewachsen, und die p-Typ InGaAs-Kontaktschicht 114 wird auf der p-Typ InP-Mantelschicht 113 aufgewachsen. Ein Mesa-Streifen 111M wird auf dem Substrat 111 durch Trockenätzen ausgebildet, bei dem der SiO2-Film 115 als eine Maske verwendet wird. In 20A wird der SiO2-Film 115 durch Ätzen mit Flusssäure entfernt.
  • In einem in 20B gezeigten Prozess, der dem in 20A gezeigten Prozess folgt, wächst eine p-Typ InP-Schicht 116 mittels Kristallwachstums auf einer in 20A gezeigten Struktur auf. In dem in 20B gezeigten Prozess wird eine Dicke der p-Typ InP-Schicht 116 eingestellt, so dass ein niedrigster Abschnitt der Oberfläche der p-Typ InP-Schicht 116 sich an einer Position höher als eine obere Oberfläche der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 und an einer Position niedriger als eine untere Oberfläche der p-InGaAs-Kontaktschicht 114 befindet.
  • In einem in 20C gezeigten Prozess, der dem in 20B gezeigten Prozess folgt, wird Nassätzen unter der Verwendung eines Ätzmittels einer gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird die p-Typ InP-Schicht 116 abgeflacht. Hierdurch werden flache Oberflächen der p-Typ InP-Schichten 116 derart ausgebildet, dass sie den niedrigsten Gebieten der anfänglichen Oberflächen der p-Typ InP-Schichten 116 entsprechen. Die flachen Oberflächen der p-Typ InP-Schichten 116 werden an Positionen höher als die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 und an einer Position niedriger als die p-Typ InGaAs-Schicht 114 ausgebildet. Als ein Ergebnis eines Prozesses des in 22C gezeigten Abflachens wird die InP-Schicht 116 in InP-Gebiete 1161 und 1162 mit dem Mesa-Streifen als eine Grenze unterteilt.
  • In einem in 20D gezeigten Prozess, der dem in 20C gezeigten Prozess folgt, wächst eine n-Typ vergrabene InP-Schicht 117A auf einer in 20C gezeigten Struktur durch das MOVPE-Verfahren auf. Eine Dicke der n-Typ InP-Schicht 117A wird festgelegt, so dass ein niedrigster Abschnitt einer Oberfläche der InP-Schicht 117A sich an einer Position niedriger als die untere Oberfläche der InGaAs-Kontaktschicht 114 befindet.
  • In einem in 20E gezeigten Prozess, der dem in 20D gezeigten Prozess folgt, wird die n-Typ vergrabene InP-Schicht 117A durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser nassgeätzt. Als ein Ergebnis hiervon wird eine Oberfläche der n-Typ InP-Schicht 117A an einer Position niedriger als die InGaAs-Kontaktschicht 114 abgeflacht.
  • In einem in 20F gezeigten Prozess, der dem in 20E gezeigten Prozess folgt, wächst eine p-Typ vergrabene InP-Schicht 118A zum Abdecken der In-GaAs-Kontaktschicht 114 durch das MOVPE-Verfahren auf.
  • In einem in 20G gezeigten Prozess wird die p-Typ vergrabene InP-Schicht 118A, die in 20F gezeigt ist, durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser nassgeätzt, und hierdurch wird eine Höhe einer oberen Oberfläche der vergrabenen InP-Schicht 118A genauso groß wie eine Höhe der In-GaAs-Kontaktschicht 114.
  • Gemäß dieser Ausführungsform wird die Filmdicke der p-Typ vergrabenen InP-Schicht 116A in dem in 20B gezeigten Prozess kontrolliert. Somit wird eine Position der unteren Oberfläche der n-Typ vergrabenen InP-Schicht 117A kontrolliert. Ferner wird die anfängliche Filmdicke der n-Typ vergrabenen InP-Schicht 117A in dem in 20D gezeigten Prozess kontrolliert. Somit wird eine Position der oberen Oberfläche der n-Typ vergrabenen InP-Schicht 117A kontrolliert.
  • Deshalb kann eine Struktur zum Blockieren von elektrischem Strom genau hergestellt werden.
  • Es folgt eine Beschreibung einer fünften Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen pn-Struktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 21A bis 21G.
  • In 21A wird die aktive InGaAsP/InGaAsP, Multi-Quantentopf-Schicht 112 auf dem n-Typ InP-Substrat 111 aufgewachsen, die p-Typ InP-Mantelschicht 113 wird auf der aktiven In-GaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 aufgewachsen, und die p-Typ InGaAs-Kontaktschicht 114 wird auf der p-Typ InP-Mantelschicht 113 aufgewachsen. Der Mesa-Streifen 111M, umfassend die p-Typ InP-Mantelschicht 113 und die p-Typ InGaAs-Kontaktschicht 114, wird auf dem Substrat 111 durch Trockenätzen ausgebildet, in dem der SiO2-Film 115 als eine Maske verwendet wird. Der SiO2-Film 115 wird durch Ätzen mit Flusssäure entfernt.
  • In einem in 21B gezeigten Prozess, der dem in 21A gezeigten Prozess folgt, wird eine p-Typ InP-Schicht 116 durch Kristallwachstum auf der in 21A gezeigten Struktur aufgewachsen. In dem in 21B gezeigten Prozess wird eine Dicke der p-Typ InP-Schicht 116 festgelegt, so dass ein niedrigster Abschnitt einer Oberfläche der p-Typ InP-Schicht 116 sich an einer Position höher als eine obere Oberfläche der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 und an einer Position niedriger als eine untere Oberfläche der p-InGaAs-Kontaktschicht 114 befindet.
  • In einem in 21C gezeigten Prozess, der dem in 21B gezeigten Prozess folgt, wird Nassätzen unter der Verwendung des Ätzmittels der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird die p-Typ InP-Schicht 116 abgeflacht. Hierdurch wird die flache Oberfläche der p-Typ InP-Schichten 116 gebildet, so dass sie dem untersten Gebiet einer anfänglichen Oberfläche der p-Typ InP-Schichten 116 entspricht. Die flache Oberfläche der p-Typ InP-Schichten 116 wird an einer Position höher als eine obere Oberfläche der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 und an einer Position niedriger als die p-Typ InGaAs-Schicht 114 gebildet. Als ein Ergebnis eines Prozesses des in 21C gezeigten Abflachens wird die InP-Schicht 116 in die InP-Gebiete 1161 und 1162 durch den Mesa-Streifen als eine Grenze unterteilt. Somit entsprechen die in 21A bis 21C gezeigten Prozesse jeweils den in 20A bis 20C gezeigten Prozessen.
  • In einem in 21D gezeigten Prozess wachsen eine n-Typ InP-Schicht 117B und eine vergrabene p-Typ InP-Schicht 118B der Reihe nach durch das MOVPE-Verfahren auf. Die Dicke der n-Typ InP-Schicht 117B und der vergrabenen p-Typ InP-Schicht 118B werden festgelegt, so dass sich ein niedrigster Abschnitt einer Oberfläche der n-Typ InP-Schicht 117B an einer niedrigeren Position als eine untere Oberfläche der n-Typ InP-Schicht 117B befindet und sich ein niedrigster Abschnitt einer Oberfläche der p-Typ InP-Schicht 118B an einer höheren Position als die In-GaAs-Schicht 114 befindet.
  • In einem in 21E gezeigten Prozess, der dem in 21D gezeigten Prozess folgt, werden die n-Typ InP-Schicht 117B und die vergrabene p-Typ InP-Schicht 118B durch das Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser geätzt. In dem Prozess des Nassätzens werden Oberflächen der n-Typ InP-Schicht 117B und der p-Typ vergrabenen InP-Schicht 118B unter der Verwendung der InGaAs-Schicht 114 als eine Ätzmaske abgeflacht.
  • In einem in 21F gezeigten Prozess, der dem in 21E gezeigten Prozess folgt, wird die InGaAs-Schicht 114 durch Ätzen mit der gemischten Flüssigkeit umfassend Flusssäure und Salpetersäure entfernt. In einem in 21G gezeigten Prozess wird eine p-Typ InP-Mantelschicht 119 und eine p-Typ InGaAs-Kontaktschicht 120 der Reihe nach durch Kristallwachstum mit dem MOVPE-Verfahren aufgewachsen.
  • In einem in 21B gezeigten Prozess kann eine Position einer unteren Oberfläche der n-Typ vergrabenen InP-Schicht 117 durch das Kontrollieren einer Dicke der n-Typ vergrabenen InP-Schicht 116 kontrolliert werden.
  • Es folgt eine Beschreibung einer sechsten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer vergrabenen pn-Struktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 22A bis 22D. In 22A bis 22D weisen Teile, welche den zuvor beschriebenen Teilen entsprechen, die gleichen Bezugszeichen auf, und ihre Beschreibung wird deshalb weggelassen.
  • In 22A wird die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 112 auf dem n-Typ InP-Substrat 111 aufgewachsen, die p-Typ InP-Mantelschicht 113 wird auf der aktiven InGaAsP/-InGaAsP-Multi-Quantentopf-Schicht 112 aufgewachsen, und die p-Typ InGaAs-Kontaktschicht 114 wird auf der p-Typ InP-Mantelschicht 113 aufgewachsen. Der Mesa-Streifen 111M wird auf dem Substrat 111 durch Tro ckenätzen ausgebildet, in dem der SiO2-Film 115 als eine Maske verwendet wird.
  • In einem in 22B gezeigten Prozess, der dem in 22A gezeigten Prozess folgt, wachsen die p-Typ vergrabene InP-Schicht 116, die n-Typ vergrabene InP-Schicht 117 und die p-Typ InP-Schicht 118 der Reihe nach durch das MOVPE-Verfahren auf, und zwar in einem Zustand, wo der SiO2-Film 115 auf dem Mesa-Streifen 111M ausgebildet ist. Das in 22B gezeigte MOVPE-Verfahren wird in einem Zustand einer Wachstumstemperatur von 550°C und eines Wachstumsdruckes von 0,1 Atmosphären implementiert, und zwar unter der Verwendung eines Materials in einer III-Gruppe, eines Materials in einer V-Gruppe, TmIn, PH3, DMZn und SiH4 als p-Typ- und n-Typ-Dotierungsmaterialien und durch Hinzufügen von 10 ccm von CH3Cl. Durch eine Kombination eines solchen niedrigen Temperaturwachstums und des Hinzufügens eines Gases einer Chloridgruppe wird jede vergrabene Schicht gesteuert, um ausgewölbt aufzuwachsen, und jede Schicht wächst eher von einer unteren Mesa-Oberfläche zu der <100>-Richtung.
  • In einem in 22B gezeigten Prozess sind die Dicke der p-Typ InP-Schicht 116 und der n-Typ InP-Schicht 117 eingestellt, so dass sich eine Kontaktposition zwischen einer unteren Oberfläche der n-Typ InP-Schicht 117 und dem Mesa-Streifen 111M an einer höheren Position als die obere Oberfläche der aktiven Schicht 112 befindet und sich eine Kontaktposition zwischen einer oberen Oberfläche der n-Typ InP-Schicht 117 und dem Mesa-Streifen 111M an einer niedrigeren Position als eine untere Oberfläche der p-Typ InGaAs-Kontaktschicht 114 befindet.
  • In einem in 22C gezeigten Prozess, der dem in 22B gezeigten Prozess folgt, wird Nassätzen unter der Verwendung des Ätzmittels der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser und unter der Verwendung des SiO2-Films 115 als eine Maske implementiert. Als Folge wird die p-Typ InP-Schicht 118 abgeflacht, und hierdurch wird eine flache Oberfläche, welche einer oberen Oberfläche der InGaAs-Mantelschicht 114 entspricht, erhalten.
  • In einem in 22D gezeigten Prozess wird der SiO2-Film 115 durch Ätzen mit einer gemischten Flüssigkeit umfassend Salzsäure und Wasserstoffperoxid-Wasser geätzt.
  • In dieser Ausführungsform ist es möglich, eine flache Wachstumsoberfläche mit einem vergrabenen Wachstum gleichzeitig zu erhalten, und hierdurch ist es möglich, den Herstellungsprozess der Laserdiode deutlich zu vereinfachen.
  • Es folgt eine Beschreibung einer siebten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer Stegstruktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 23A bis 23E.
  • In der 23A wird eine aktive InGaAs/InGaAsP-Multi-Quantentopf-Schicht 122 auf einem n-Typ InP-Substrat 121 aufgewachsen, eine p-Typ InP-Mantelschicht 123 wird auf der aktiven In-GaAs/InGaAsP-Multi-Quantentopf-Schicht 122 aufgewachsen, und eine p-Typ InGaAs-Kontaktschicht 124 wird auf der p-Typ InP-Mantelschicht 123 aufgewachsen. Ein stegförmiger Streifen 123M wird auf der Mantelschicht 123 durch Mustern basierend auf Trockenätzen, in dem ein SiO2-Film 125 als eine Maske verwendet wird, ausgebildet. Ferner wird in dem in 23A gezeigten Prozess der SiO2-Film 125 durch Ätzen mit Salzsäure entfernt.
  • In einem in 23B gezeigten Prozess, der dem in 23A gezeigten Prozess folgt, wächst die n-Typ InP-Schicht 126 durch Kristallwachstum auf. Zu diesem Zeitpunkt wird eine Dicke der n-Typ InP-Schicht 126 eingestellt, so dass eine obere Oberfläche der n-Typ InP-Schicht 126 sich an einer niedrigeren Position als eine untere Oberfläche der p-Typ InGaAs-Schicht 124 befindet.
  • In einem in 23C gezeigten Prozess, der dem in 23B gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser und mit einer InGaAs-Kontaktschicht 124 als eine Maske implementiert. Als Folge wird eine Oberfläche der n-Typ InP-Schicht 126 abgeflacht, und hierdurch befindet sich eine Position einer oberen Oberfläche der n-Typ InP-Schicht 126 an einer niedrigeren Position als eine Position einer unteren Oberfläche der p-Typ InGaAs-Schicht 124.
  • In einem in 23D gezeigten Prozess, der dem in 23C gezeigten Prozess folgt, wird eine p-Typ InP-Schicht 127 durch das MOVPE-Verfahren ausgebildet. Die p-Typ InP-Schicht 127 weist eine Dicke auf, so dass ein niedrigstes Gebiet einer oberen Oberfläche der p-Typ InP-Schicht 127 höher ist als eine obere Oberfläche der p-Typ InGaAs-Schicht 124.
  • In einem in 23E gezeigten Prozess, der dem in 23D gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser und mit der InGaAs-Kontaktschicht 124 als eine Maske implementiert. Und hierdurch wird die InP-Schicht 127 abgeflacht. Als ein Ergebnis weist die p- Typ InP-Schicht 127 eine Oberfläche auf, die der Oberfläche der InGaAs-Kontaktschicht 124 entspricht.
  • Es ist notwendig, dass eine Oberflächenposition der vergrabenen n-Typ InP-Schicht 126 vorsichtig kontrolliert wird, um eine effektive Blockierung des elektrischen Stroms für eine Laserdiode mit einer Stegstruktur zu erreichen. Falls beispielsweise ein Abstand zwischen der n-Typ InP-Schicht 126 und der p-Typ InGaAs-Kontaktschicht 124 groß ist, fungiert der Abstand als ein elektrischer Leckdurchgang. In einem Verfahren dieser Ausführungsform wird eine bestimmte und effektive Blockierung des elektrischen Stroms nur durch das Kontrollieren einer Dicke der n-Typ vergrabenen InP-Schicht 126 in dem in 23B gezeigten Prozess erreicht.
  • Es folgt eine Beschreibung einer achten Ausführungsform eines Herstellungsprozesses einer Laserdiode mit einer Stegstruktur gemäß der vorliegenden Erfindung, und zwar in Bezug auf 24A bis 24F. In 24A bis 24F werden Teile, welche die gleichen Teile wie die oben beschriebenen Teile sind, mit den gleichen Bezugszeichen bezeichnet, und ihre Erklärung wird weggelassen.
  • In 24A wird die aktive InGaAs/InGaAsP-Multi-Quantentopf-Schicht 122 auf dem n-Typ InP-Substrat 121 aufgewachsen, die p-Typ InP-Mantelschicht 123 wird auf der aktiven InGaAs/-InGaAsP-Multi-Quantentopf-Schicht 122 aufgewachsen, und die p-Typ InGaAs-Kontaktschicht wird auf der p-Typ InP-Mantelschicht 123 aufgewachsen. Der stegförmige Streifen 123M wird auf der Mantelschicht 123 durch Trockenätzen ausgebildet, in dem der SiO2-Film 125 als eine Maske verwendet wird.
  • In einem in 24B gezeigten Prozess, der dem in 24A gezeigten Prozess folgt, wird die n-Typ InP-Schicht 126 durch das MOVPE-Verfahren in einem Zustand ausgebildet, wo der SiO2-Film 125 als eine selektive Wachstumsmaske verbleibt. Die n-Typ InP-Schicht 126 weist eine Dicke auf, so dass eine obere Oberfläche der n-Typ InP-Schicht 126 niedriger ist als eine untere Oberfläche der p-Typ InGaAs-Kontaktschicht 124.
  • In einem in 24C gezeigten Prozess, der dem in 24B gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser implementiert. Und hierdurch weist die n-Typ InP-Schicht 126 eine flache Oberfläche auf, so dass die flache Oberfläche sich an einer niedrigeren Position als die p-Typ InGaAs-Schicht 124 befindet.
  • In einem in 24D gezeigten Prozess, der dem in 24C gezeigten Prozess folgt, wird die p-Typ InP-Schicht 127 durch das MOVPE-Verfahren in einem Zustand ausgebildet, wo der SiO2-Film 125 als eine selektive Wachstumsmaske verbleibt. Die p-Typ InP-Schicht 127 weist eine Dicke auf, sodass ein niedrigstes Gebiet der oberen Oberfläche der p-Typ InP-Schicht 127 höher ist als eine Höhe der p-Typ InGaAs-Schicht 124.
  • In einem in 24E gezeigten Prozess, der dem in 24D gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird die p-Typ InP-Schicht 127 abgeflacht. Ein in 24E gezeigter Abflachungsprozess wird in einem Zustand implementiert, wo der SiO2-Film 125 auf der Kontaktschicht 124 verbleibt. Als ein Ergebnis entspricht eine Höhe einer flachen Oberfläche der p-Typ InP- Schicht 127 der Höhe einer oberen Oberfläche der Kontaktschicht 124.
  • In einem in 24F gezeigten Prozess, der dem in 24E gezeigten Prozess folgt, wird der SiO2-Film 125 durch Ätzen mit dem Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure und Wasserstoffperoxid-Wasser geätzt.
  • Es folgt eine Beschreibung einer neunten Ausführungsform eines Herstellungsprozesses eines optischen Wellenleiters mit einer Abzweigung gemäß der vorliegenden Erfindung, und zwar in Bezug auf 25A bis 25E.
  • In 25A wird eine aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 202 auf einem n-Typ InP-Substrat 201 aufgewachsen, und eine InP-Mantelschicht 203 wird auf der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 202 aufgewachsen. Trockenätzen wird mit einem SiO2-Muster 205, das eine Abzweigung in einer Y-Form aufweist, implementiert, und hierdurch erreicht ein Effekt des Trockenätzens das InP-Substrat 201. Als Ergebnis wird ein Mesa-Streifen 201M mit einer Y-Form, der dem SiO2-Muster 205 entspricht, auf dem Substrat 201 ausgebildet.
  • In einem in 25B gezeigten Prozess, der dem in 25A gezeigten Prozess folgt, wird eine Fe-dotierte vergrabene InP-Schicht 206 durch das MOVPE-Verfahren in einem Zustand ausgebildet, wo das SiO2-Muster 205 als eine selektive Wachstumsmaske verbleibt. Die Fe-dotierte vergrabene InP-Schicht 206 weist eine Dicke auf, sodass der niedrigste Abschnitt der Fe-dotierten InP-Schicht 206 höher ist als die obere Oberfläche der Mantelschicht 203 des Mesa-Streifens 201M. Als ein Ergebnis des in 25B gezeigten Prozesses wird die Fe-dotierte vergrabene InP-Schicht 206 auf dem InP-Substrat 201 ausgebildet, so dass der Mesa-Streifen 201M mit einer Y-Form an einer Seite des Mesa-Streifens 201M festgeklemmt ist.
  • In einem in 25C gezeigten Prozess wird Nassätzen durch das Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert. Als ein Ergebnis wird eine Oberfläche der Fe-dotierten vergrabenen InP-Schicht 206 abgeflacht, so dass die Oberfläche einer oberen Oberfläche der InP-Mantelschicht 203 des höchsten Abschnitts des Mesa-Streifens 201M entspricht.
  • In einem in 25D gezeigten Prozess wird das SiO2-Muster 205 durch Ätzen mit einer gemischten Flüssigkeit umfassend Flusssäure und einem Wasserstoffperoxid-Wasser entfernt. In einem in 25E gezeigten Prozess wächst die Fe-dotierte InP-Schicht 207 durch das MOVPE-Verfahren auf. Zu diesem Zeitpunkt wird eine Oberfläche der Fe-dotierten InP-Schicht 207 abgeflacht, da die Fe-dotierte vergrabene InP-Schicht 206 und die InP-Mantelschicht 203 eine flache Oberfläche bilden, welche aus der (100) Oberfläche besteht.
  • Wie in 3 beschrieben wurde, kann gemäß einem herkömmlichen Prozess die vergrabene InP-Schicht über der Maske an einem Abschnitt der Verzweigung hängen, wenn die vergrabene InP-Schicht um den Streifen mit der Verzweigung herum aufwächst. Andererseits kann gemäß dieser Ausführungsform der vorliegenden Erfindung der überhängende Teil durch Nassätzen der vergrabenen InP-Schicht 206 in dem in 25C gezeigten Prozess entfernt werden. Als ein Ergebnis wird keine Aushöhlung in dem in 25E gezeigten Prozess erzeugt, selbst wenn die InP-Schicht 207 aufgewachsen wird.
  • Es folgt eine Beschreibung einer zehnten Ausführungsform eines Herstellungsprozesses eines optischen Wellenleiters mit einer vergrabenen BH-Struktur und einer Verzweigung gemäß der vorliegenden Erfindung, und zwar in Bezug auf 26A bis 26C. In 26A bis 26C werden Teile, welche die gleichen oben beschriebenen Teile sind, mit den gleichen Bezugszeichen bezeichnet, und ihre Erklärung wird weggelassen.
  • In 26A wird eine aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 202 auf einem n-Typ InP-Substrat 201 aufgewachsen, eine InP-Mantelschicht 203 wird auf der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 202 aufgewachsen, und eine In-GaAs-Schicht 204 wird auf der InP-Mantelschicht 203 aufgewachsen. Trockenätzen wird mit einem SiO2-Muster 205 implementiert, und hierdurch wird ein Mesa-Streifen 201M mit einer Y-Form gebildet. In dem in 26A gezeigten Prozess wird das SiO2-Muster 205 durch Ätzen mit Flusssäure entfernt, nachdem der Mesa-Streifen gebildet ist.
  • In einem in 26B gezeigten Prozess, der dem in 26A gezeigten Prozess folgt, wird eine Fe-dotierte vergrabene InP-Schicht 206 durch das MOVPE-Verfahren gebildet. Die Fe-dotierte vergrabene InP-Schicht 206 wird gebildet, so dass die niedrigste Oberfläche der Fe-dotierten InP-Schicht 206 höher ist als die obere Oberfläche der p-Typ InGaAs-Schicht 204. Als ein Ergebnis des in 26B gezeigten Prozesses weist die Fe-dotierte vergrabene InP-Schicht 206 einen konkaven und konvexen Abschnitt auf, die einem Streifen-Muster 201M mit einer Y-Form als eine Basis entsprechen, und zwar auf einer Oberfläche der Fe-dotierten vergrabenen InP-Schicht 206.
  • In einem in 26C gezeigten Prozess wird Nassätzen durch das Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert. Als ein Ergebnis wird die vergrabene InP-Schicht 206 abgeflacht.
  • In dem Prozess des in 26C gezeigten Abflachens fungiert die p-Typ InGaAs-Schicht 204 als eine Ätzmaske. Als ein Ergebnis weist die Fe-dotierte InP-Schicht 206 eine Oberfläche auf, welche im Wesentlichen einer Oberfläche der InGaAs-Schicht 204 entspricht. Deshalb entsteht in einem Prozess, der dem in 26C gezeigten Prozess folgt, kein Problem, wenn eine andere Halbleiterschicht oder ein Elektrodenmuster gebildet wird, da es auf einer flachen Oberfläche gebildet wird.
  • Es folgt eine Beschreibung einer elften Ausführungsform eines Herstellungsprozesses einer Halbleitervorrichtung, umfassend einen Prozess des selektiven Wachstums einer aktiven Schicht gemäß der vorliegenden Erfindung, und zwar in Bezug auf 27A bis 27C.
  • In 27A wird ein SiO2-Muster 212 gebildet, sodass eine Breite des SiO2-Musters 212 entlang einer <0-11>-Richtung variiert. Das SiO2-Muster 212 legt ein Substratgebiet frei, welches sich in der <0-11>-Richtung auf einer Oberfläche des n-Typ InP-Substrats 211 erstreckt.
  • In einem in 27B gezeigten Prozess, der dem in 27A gezeigten Prozess folgt, wird ein MOVPE-Verfahren unter der Verwendung des SiO2-Films als eine Maske implementiert. Und hierdurch wird eine n-Typ InP-Schicht 213 auf dem InP-Substrat 211 aufgewachsen, eine aktive InGaAsP/InGaRsP-Multi-Quantentopf-Schicht 214 wird auf der n-Typ InP-Schicht 213 aufge wachsen, und eine p-Typ InP-Mantelschicht 215 wird auf der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 214 aufgewachsen. In dem selektiven Wachstum, in dem das SiO2-Muster 212 eine Maske ist, nimmt eine Materialdichte auf dem SiO2-Muster 212 zu, wo die Halbleiterschicht nicht anwächst. Als ein Ergebnis wird ein Material übermäßig in dem Substratgebiet bereitgestellt, welches sich in die <0-11>-Richtung erstreckt, wo das SiO2-Muster 212 gebrochen ist. Ein solches übermäßiges Bereitstellen des Materials hängt von einem Verhältnis der Abdeckung des SiO2-Films, nämlich von einer Breite des SiO2-Musters 212, ab. Somit nimmt eine Menge an übermäßig bereitgestelltem Material und die Dicke der Halbleiterschichten 213 bis 215 zu, wenn die Breite groß wird. Da die Breite des SiO2-Musters 212 entlang der <0-11>-Richtung variiert, variiert die Dicke der Halbleiterschichten 213 bis 215 in der <0-11>-Richtung.
  • In einem in 27C gezeigten Prozess wird Nassätzen durch das Ätzmittel der gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird die p-Typ InP-Schicht 215 an einer Höhe abgeflacht, welche dem niedrigsten Oberflächenabschnitt der oberen Oberfläche der p-Typ InP-Schicht 215 entspricht.
  • Wenn eine konkave Struktur in dem selektiven Wachstum, umfassend eine solche aktive Schicht 214, erzeugt wird, entsteht ein Problem in einem vergrabenen Wachstumsprozess zum Blockieren von elektrischen Strom oder in einem Prozess zur Bildung einer Elektrode. Jedoch ist es gemäß dieser Ausführungsform möglich, eine solche konkave Struktur abzuflachen, und dadurch kann das oben erwähnte Problem vermieden werden.
  • Es folgt eine Beschreibung einer zwölften Ausführungsform eines Herstellungsprozesses einer Halbleitervorrichtung, umfassend einen selektiven Wachstumsprozess einer aktiven Schicht, und zwar in Bezug auf 28A bis 28E. In 28A bis 28E werden Teile, welche die gleichen oben beschriebenen Teile sind, mit den gleichen Bezugszeichen bezeichnet, und ihre Erklärung wird weggelassen.
  • In 28A wird das SiO2-Filmmuster 212 auf dem InP-Substrat 211 ausgebildet, so dass eine Breite des SiO2-Musters 212 entlang eines offenen Abschnitts, der das Substrat 211 freilegt, variiert. In einem in 28B gezeigten Prozess, der dem in 28A gezeigten Prozess folgt, wird Trockenätzen in dem InP-Substrat 211 in einem Zustand implementiert, wo das SiO2-Muster 212 eine Maske ist. Und hierdurch wird eine Nut 211A mit einer Tiefe von ungefähr 1 μm in einer Oberfläche des InP-Substrats 211 gebildet.
  • In einem in 28C gezeigten Prozess, der dem in 28B gezeigten Prozess folgt, werden die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 213 und die p-Typ InP-Mantelschicht 215 durch das MOVPE-Verfahren gebildet, wenn die Vertiefung 211A vergraben ist. Zu diesem Zeitpunkt wird eine Dicke der p-Typ InP-Mantelschicht 215 festgelegt, so dass ein niedrigster Oberflächenabschnitt der oberen Oberfläche der InP-Mantelschicht 215 höher ist als eine Oberfläche des n-Typ InP-Substrats 211. Da eine Breite des SiO2-Musters 212 entlang der <011>-Richtung variiert, wird eine Variation einer Filmdicke in der <011>-Richtung auf der InP-Mantelschicht 215 erzeugt.
  • In einem in 28D gezeigten Prozess, der dem in 28C gezeigten Prozess folgt, wird das SiO2-Muster 212 durch Ätzen mit der gemischten Flüssigkeit umfassend Flusssäure und ein Wasserstoffperoxid-Wasser eliminiert. In einem in 28E gezeigten Prozess, der dem in 28D gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel einer gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert.
  • Als ein Ergebnis des Nassätzens wird die InP-Mantelschicht 215 abgeflacht, und hierdurch wird eine flache Oberfläche, welche dem InP-Substrat 211 entspricht, als eine obere Oberfläche der Mantelschicht 215 erreicht.
  • Es folgt eine Beschreibung einer dreizehnten Ausführungsform eines Herstellungsprozesses eines optischen Mehrschicht-Wellenleiters, und zwar in Bezug auf 29A bis 29G. In 29A bis 29G werden Teile, welche die gleichen oben beschriebenen Teile sind, mit den gleichen Bezugszeichen bezeichnet, und ihre Beschreibung wird weggelassen.
  • In 29A wird die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 222 auf dem n-Typ InP-Substrat 221 aufgewachsen, und die InP-Mantelschicht 223 wird auf der aktiven InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 222 aufgewachsen. Anschließend wird ein erstes Wellenleiter-Mesa-Streifenmuster 221M durch Trockenätzen in einem Zustand gebildet, wo das SiO2-Muster 225 eine Maske ist. In einem in 29A gezeigten Beispiel weist das erste Wellenleiter-Mesa-Streifenmuster 221M eine Verzweigung in Y-Form auf.
  • In einem in 29B gezeigten Prozess, der dem in 29A gezeigten Prozess folgt, wächst die Fe-dotierte vergrabene InP-Schicht 226 durch das MOVPE-Verfahren in einem Zustand auf, wo das SiO2-Muster 225 eine selektive Wachstumsmaske ist, so dass das erste Wellenleiter-Mesa-Streifenmuster 221M vergraben ist. In einem in 29B gezeigten Prozess ist eine Dicke der Fe-dotierten InP-Schicht 226 festgelegt, sodass ein niedrigster Abschnitt der Fe-dotierten InP-Schicht 226 höher ist als ein oberer Abschnitt des ersten Wellenleiter-Mesa-Streifenmusters 221M.
  • In einem in 29C gezeigten Prozess, der dem in 29B gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel einer gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird eine Oberfläche der InP-Schicht 226 abgeflacht.
  • In einem in 29D gezeigten Prozess, der dem in 29C gezeigten Prozess folgt, wird das SiO2-Muster 225 durch Ätzen mit der gemischten Flüssigkeit umfassend Flusssäure und ein Wasserstoffperoxid-Wasser entfernt. In einem in 29E gezeigten Prozess, der dem in 29D gezeigten Prozess folgt, wird die InP-Mantelschicht 227 auf der InP-Schicht 226 aufgewachsen, die aktive InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 228 wird auf der InP-Mantelschicht 227 aufgewachsen, und die InP-Mantelschicht 229 wird auf der InGaAsP/InGaAsP-Multi-Quantentopf-Schicht 228 aufgewachsen. Anschließend wird Trockenätzen in einem Zustand implementiert, wo das auf der InP-Mantelschicht 229 ausgebildete SiO2-Muster 230 eine Maske ist, und dadurch wird ein zweites Wellenleiter-Mesa-Streifenmuster 227M auf der InP-Schicht 226 gebildet.
  • In einem in 29F gezeigten Prozess, wird die Fe-dotierte vergrabene InP-Schicht 231 durch das MOVPE-Verfahren in einem Zustand gebildet, wo das SiO2-Muster 230 als eine selektive Wachstumsmaske verwendet wird. Zu diesem Zeitpunkt weist die Fe-dotierte vergrabene InP-Schicht 231 eine Dicke in ei nem Zustand auf, wo der niedrigste Abschnitt der Fe-dotierten vergrabenen InP-Schicht 231 höher ist als der obere Abschnitt des zweiten Wellenleiter-Mesa-Streifenmusters 227M.
  • In einem in 29G gezeigten Prozess, der dem in 29F gezeigten Prozess folgt, wird Nassätzen durch das Ätzmittel einer gemischten Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser implementiert, und hierdurch wird die Fe-dotierte In-Schicht 231 abgeflacht. Anschließend wird das SiO2-Muster 230 durch Ätzen mit der gemischten Flüssigkeit umfassend Flusssäure und ein Wasserstoffperoxid-Wasser entfernt, und hierdurch wird ein optischer Wellenleiter mit einer Doppelschichtstruktur geschaffen.
  • Wenn der optische Wellenleiter durch mehrfaches Wachstum aufgewachsen wird, ist es erforderlich, dass eine Oberfläche flach ist, nachdem entsprechende Schichten gebildet sind. Jedoch wird in dieser Ausführungsform eine Dicke der InP-Schicht 226 oder 231 kontrolliert, und das Abflachen wird implementiert, so dass es einen niedrigsten Oberflächenabschnitt dieser Schichten entspricht. Eine solche Kontrolle der Schichtdicke ist nicht durch Polieren möglich.
  • Gemäß der oben beschriebenen Ausführungsformen wird die gemischte Flüssigkeit umfassend Salzsäure, Essigsäure und Wasser als das Ätzmittel verwendet. Zum Abflachen durch das Ätzmittel in der vorliegenden Erfindung wird ein Zusammensetzungsverhältnis des Ätzmittels von Salzsäure, Essigsäure und Wasser auf 1:X:Y gesetzt, wobei ein Konzentrationsparameter X in einem Bereich von 0 bis 20 und ein Konzentrationsparameter Y in einem beliebigen Bereich effektiv ist. Falls ferner eine gemischte Flüssigkeit von Salzsäure, Essigsäure, Flusssäure und Wasser als das Ätzmit tel verwendet wird, wird ein Zusammensetzungsverhältnis des Ätzmittels von Salzsäure, Essigsäure, Wasserstoffperoxid-Wasser und Wasser auf 1:X:Y:Z gesetzt, wobei ein Konzentrationsparameter X in einem Bereich von 0 bis 20 und ein Konzentrationsparameter Y in einem Bereich von 0 bis 0,3, ohne eine Bereichsbeschränkung für einen Konzentrationsparameter Z, effektiv ist, um einen äquivalenten Effekt zu erreichen.
  • Die vorliegende Erfindung ist nicht auf diese Ausführungsformen beschränkt, sondern vielfältige Variationen und Modifikationen können gemacht werden, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Da die vorliegende Erfindung im Prinzip auf dem Abflachen durch anisotropes Ätzen gegen eine konkave Struktur der aufgewachsenen InP-Schicht basiert, kann die vorliegende Erfindung insbesondere nicht nur auf eine optische Halbleitervorrichtung, sondern auch auf jede Halbleitervorrichtung, deren Material InP ist, angewendet werden.

Claims (30)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: (a) Aufwachsen einer InP-Schicht (53A, 53B) auf einer Oberfläche (41) eines Wachstumsbeginns und (b) Nassätzen der InP-Schicht (53A, 53B) durch ein Ätzmittel umfassend Salzsäure und Essigsäure, wodurch eine Oberfläche der InP-Schicht (53A, 53B) abgeflacht wird; dadurch gekennzeichnet, dass im Schritt (a) das Aufwachsen der InP-Schicht (53A, 53B) zu einer InP-Schicht (53A, 53B) führt, welche eine konvexe Struktur aufweist, die beim Nassätzen des Schrittes (b) abgeflacht wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die konvexe Struktur durch eine konvexe Struktur der Oberfläche (51) im Schritt (a) verursacht wird.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei welchem die konvexe Struktur der Oberfläche (51) des Wachstumsbeginns eine Mesa-Struktur (51M) ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei welchem die konvexe Struktur der Oberfläche des Wachstumsbeginns eine gestufte Struktur ist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die Oberfläche des Wachstumsbeginns eine flache Oberfläche (51) ist und teilweise eine selektive Wachstumsmaske (52) aufweist und die konvexe Struktur (53) im Schritt (a) hergestellt wird, indem die konvexe Struktur (53) der selektiven Wachstumsmaske (52) entspricht.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die InP-Schicht eine flache Oberfläche aufweist, welche wenigstens eine von einer (100) Oberfläche, einer (011) Oberfläche oder einer (0-1-1) Oberfläche umfasst, und zwar nachdem der Schritt (b) beendet ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die InP-Schicht eine flache Oberfläche aufweist, welche näher zu wenigstens einer von einer (100) Oberfläche, einer (011) oder einer (0-1-1) Oberfläche angeordnet ist, und zwar nachdem der Schritt (b) beendet ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem eine Oberfläche der InP-Schicht, die niedriger als eine höchste Position der Oberfläche des Wachstumsbeginns ist, im Schritt (a) hergestellt wird und die InP-Schicht eine flache Oberfläche an einer Höhenposition aufweist, welche einer niedrigsten Position der Oberfläche der im Schritt (a) hergestellten InP-Schicht entspricht, und zwar nachdem der Schritt (b) beendet ist.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem eine Oberfläche der InP-Schicht, welche in gleicher Höhe oder höher als eine höchste Position der Oberfläche des Wachstumsbeginns positioniert ist, im Schritt (a) hergestellt wird und die InP-Schicht eine flache Oberfläche an einer Höhenposition aufweist, welche einer höchsten Position der Oberfläche des Wachstumsbeginns von einer Oberfläche eines Substrats entspricht, und zwar nachdem der Schritt (b) beendet ist.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei welchem eine selektive Wachstumsmaske an einem Teil der konvexen Struktur vorgesehen ist und die konvexe Struktur der InP-Schicht derart gebildet wird, dass sie einem Rand der selektiven Wachstumsmaske entspricht, und zwar im Schritt (a).
  11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei welchem ein geneigter Bereich entlang einer seitlichen Oberfläche der konvexen Struktur auf der Oberfläche des Wachstumsbeginns durch die konvexe Struktur der InP-Schicht gebildet wird, und zwar im Schritt (a).
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei welchem die InP-Schicht auf der Oberfläche des Wachstumsbeginns gebildet wird und die konvexe gestufte Struktur mit der InP-Schicht auf der Oberfläche des Wachstumsbeginns durch die konvexe Struktur der InP-Schicht bedeckt wird, und zwar im Schritt (a).
  13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem das Ätzmittel Salzsäure und Essigsäure umfasst, wobei eine Dichte der Essigsäure maximal 20 mal so groß wie eine Dichte der Salzsäure ist.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem das Ätzmittel ferner ein Applikationsmaterial umfassend Wasser oder Wasserstoffperoxid-Wasser umfasst.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei welchem das Wasserstoffperoxid-Wasser mit einer Konzentration von maximal 30% der Salzsäure dem Ätzmittel durch das Applikationsmaterial beigefügt wird.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei welchem das Applikationsmaterial Wasser umfasst.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei welchem das Applikationsmaterial Wasser und Wasserstoffperoxid-Wasser umfasst.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, bei der eine erste bis eine vierte Halbleiterschicht (102 bis 105) aufgewachsen werden, wobei die erste Halbleiterschicht (102), die aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (101) aufgewachsen wird, die zweite Halbleiterschicht (103) mit einer kleineren Bandlücke als InP, auf der ersten Halbleiterschicht (102) aufgewachsen wird, die dritte Halbleiterschicht (104), die aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht (103) aufgewachsen wird und die vierte Halbleiterschicht (105), die aus InGaAs oder InGaAsP hergestellt ist, auf der dritten Halbleiterschicht (104) aufgewachsen wird; (2) Ätzen der Halbleiterstruktur, in der die erste bis dritte Halbleiterschicht (102 bis 105) aufgewachsen sind, wodurch ein Mesa-Streifen (101M) auf einem Teil der Struktur umfassend wenigstens die zweite bis vierte Halbleiterschicht (103 bis 105) ausgebildet wird; und (3) Aufwachsen einer fünften Halbleiterschicht (106a, 106b) auf dem InP-Substrat (101), auf welchem der Mesa-Streifen (101M) gebildet ist, derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (106a, 106b) von einer Oberfläche des Substrats (101) höher ist als die vierte Halbleiterschicht (105); wobei das Nassätzen des Schrittes (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (106a, 106b) umfasst.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (102 bis 104) aufgewachsen werden, wobei die erste Halbleiterschicht, die aus einem n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (101) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Bandlückenenergie als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, die aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur, in der die erste bis vierte Halbleiterschicht (102 bis 104) aufgewachsen sind, wodurch ein Mesa-Streifen (101M) auf einen Teil der Struktur umfassend wenigstens die zweite bis vierte Halbleiterschicht (102 bis 104) ausgebildet wird; und (3) Aufwachsen einer fünften Halbleiterschicht (106) auf dem InP-Substrat (101), auf dem der Mesa-Streifen (101M) gebildet ist, und zwar derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (106) von einer Oberfläche des Substrats (101) höher ist als die vierte Halbleiterschicht (104) und derart, dass der Mesa-Streifen (101M) mit der fünften Halbleiterschicht (106) bedeckt ist; wobei das Nassätzen des Schrittes (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (106) umfasst.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in welcher eine erste bis dritte Halbleiterschicht (112 bis 115) aufgewachsen werden, wobei die erste Halbleiterschicht (112), die aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (111) aufgewachsen wird, die zweite Halbleiterschicht (113), welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht (112) aufgewachsen wird und die dritte Halbleiterschicht (115), welche aus p-Typ InP herge stellt ist, auf der zweiten Halbleiterschicht (113) aufgewachsen wird; (2) Ätzen der Halbleiterstruktur unter Verwendung eines Schutzmusters, das auf der Halbleiterstruktur als eine Maske ausgebildet ist, wodurch ein Mesa-Streifen (111M) gebildet wird, der wenigstens die zweite und die dritte Halbleiterschicht (113, 115) umfasst; und (c) Aufwachsen einer vierten Halbleiterschicht (1161 , 1162 ) welche aus p-Typ InP hergestellt ist, auf dem InP-Substrat (111), auf dem der Mesa-Streifen (111M) ausgebildet ist, und zwar derart, dass eine niedrigste Oberflächenhöhe der vierten Halbleiterschicht (1161 , 1162 ) von einer Oberfläche des Substrats (111) höher ist als eine obere Oberfläche der zweiten Halbleiterschicht (113) und niedriger als die dritte Halbleiterschicht (115); wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der vierten Halbleiterschicht (1161 , 1162 ) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (d) Aufwachsen einer fünften Halbleiterschicht (117), welche aus n-Typ InP hergestellt ist, auf der vierten Halbleiterschicht (1161 , 1162 ); (e) Entfernen des Schutzmusters, welches als eine Maske in dem Unterschritt (2) beim Ätzen verwendet wird; und (f) Aufwachsen einer sechsten Halbleiterschicht (119), welche aus p-Typ InP hergestellt ist, auf der dritten und fünften Halbleiterschicht (115, 117), und Aufwachsen einer siebten Halbleiterschicht (120) aus InGaAs oder InGaAsP auf der sechsten Halbleiterschicht (119).
  21. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (112 bis 114) aufgewachsen werden, wobei die erste Halbleiterschicht, welche aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (111) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, welche aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur unter der Verwendung eines Schutzmusters (115), welches auf der Halbleiterstruktur als eine Maske ausgebildet ist, wodurch ein Mesa-Streifen (111M) umfassend wenigstens die zweite bis vierte Halbleiterschicht (112 bis 114) ausgebildet wird; (c) Entfernen des Schutzmusters (115) durch Ätzen; und (d) Aufwachsen einer fünften Halbleiterschicht (116), welche aus p-Typ InP hergestellt ist, auf dem Substrat (111), wo der Mesa-Streifen (111M) ausgebildet ist, und zwar derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (116) von einer Oberfläche des Substrats (111) höher ist als die zweite Halbleiterschicht (112) und niedriger als die vierte Halbleiterschicht (114) und derart, dass der Mesa-Streifen (111M) beinhaltet ist; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (116) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (e) Aufwachsen einer fünften Halbleiterschicht (117A), welche aus n-Typ InP hergestellt ist, auf der fünften Halbleiterschicht (116), und zwar derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (117A) von einer Oberfläche des Substrats (111) niedriger ist als die vierte Halbleiterschicht (114); (f) Ätzen einer Oberfläche der sechsten Halbleiterschicht (117A) durch ein Ätzmittel umfassend Salzsäure und Essigsäure; (g) Aufwachsen einer siebten Halbleiterschicht (118A), welche aus p-Typ InP hergestellt ist, und zwar derart, dass eine niedrigste Oberflächenhöhe der siebten Halbleiterschicht (117A) von einer Oberfläche des Substrats (111) höher ist als die vierte Halbleiterschicht (114); und (h) Ätzen einer Oberfläche der siebten Halbleiterschicht (118A) durch ein Ätzmittel umfassend Salzsäure und Essigsäure.
  22. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (112 bis 114) aufgewachsen werden, wobei die erste Halbleiterschicht, welche aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (111) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Band lückenenergie als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, welche aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur unter der Verwendung eines Schutzmusters (115), welches auf der Halbleiterstruktur als eine Maske ausgebildet ist, wodurch ein Mesa-Streifen (111M) gebildet wird, der wenigstens die zweite bis vierte Halbleiterschicht (112 bis 114) umfasst; (3) Entfernen des Schutzmusters (115) durch Ätzen; und (4) Aufwachsen einer fünften Halbleiterschicht (116), welche aus p-Typ InP hergestellt ist, auf dem Substrat (111), wo der Mesa-Streifen (111M) ausgebildet ist, und zwar derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (116) von einer Oberfläche des Substrats (111) höher ist als die zweite Halbleiterschicht (112) und niedriger als die vierte Halbleiterschicht (114) und derart, dass der Mesa-Streifen (111M) beinhaltet ist; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (116) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (c) Aufwachsen einer sechsten Halbleiterschicht (117B), welche aus n-Typ InP hergestellt ist, auf der fünften Halbleiterschicht (116) und Aufwachsen einer siebten Halbleiterschicht (118B), welche aus p-Typ InP hergestellt ist, auf der sechsten Halbleiterschicht (117B); (d) Ätzen einer Oberfläche der siebten Halbleiterschicht (118B) durch ein Ätzmittel umfassend Salzsäure und Essigsäure; (e) Entfernen der vierten Halbleiterschicht (114) durch Ätzen; und (f) Aufwachsen einer achten Halbleiterschicht (119), welche aus p-Typ InP hergestellt ist, und Aufwachsen einer neunten Halbleiterschicht (120), welche aus InGaAs oder InGaAsP hergestellt ist, auf der achten Halbleiterschicht (119).
  23. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (112 bis 114) aufgewachsen werden, wobei die erste Halbleiterschicht, welche aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (111) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, welche aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur, wodurch ein Mesa-Streifen (111M) umfassend wenigstens die erste bis vierte Halbleiterschicht (112 bis 114) ausgebildet wird; (3) Aufwachsen einer fünften Halbleiterschicht (117) auf dem Substrat (111), wo der Mesa-Streifen (111M) ausgebildet ist, und zwar derart, dass eine Höhe eines Kontaktabschnitts zwischen der fünften Halbleiterschicht (117) und dem Mesa-Streifen (111M) von einer Oberfläche des Substrats (111) höher ist als die zweite Halbleiterschicht (112) und niedriger als die vierte Halbleiterschicht (114) ist, und derart, dass der Mesa-Streifen (111M) beinhaltet ist; und (4) Aufwachsen einer sechsten Halbleiterschicht (118), welche aus p-Typ InP hergestellt ist, auf der fünften Halbleiterschicht (117); wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der sechsten Halbleiterschicht (118) umfasst.
  24. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (122 bis 124) aufgewachsen werden, wobei die erste Halbleiterschicht, die aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (121) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, welche aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur unter der Verwendung eines Schutzmusters (125), das auf der Halbleiterstruktur als eine Maske ausgebildet ist, wodurch ein Mesa-Streifen (123M) umfassend die erste und dritte Halbleiterschicht (123, 124) ausgebildet wird; (3) Entfernen des Schutzmusters (125) durch Ätzen; und (4) Aufwachsen einer fünften Halbleiterschicht (126), welche aus n-Typ InP hergestellt ist, auf dem Substrat (121), wo der Mesa-Streifen ausgebildet ist (123M), und zwar derart, dass eine niedrigste Oberflächenhöhe der fünften Halbleiterschicht (126) von einer Oberfläche des Substrats (121) niedriger ist, als die vierte Halbleiterschicht (124); wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (126) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (c) Aufwachsen einer sechsten Halbleiterschicht (127), welche aus p-Typ InP hergestellt ist, auf der fünften Halbleiterschicht (126), und zwar derart, dass eine niedrigste Oberflächenhöhe der sechsten Halbleiterschicht (127) von einer Oberfläche des Substrats (121) höher als die vierte Halbleiterschicht (124) ist; und (d) Ätzen einer Oberfläche der sechsten Halbleiterschicht (127) durch ein Ätzmittel umfassend Salzsäure und Essigsäure.
  25. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur, in der eine erste bis vierte Halbleiterschicht (122 bis 124) aufgewachsen werden, wobei die erste Halbleiterschicht, die aus n-Typ InP hergestellt ist, auf einem n-Typ InP-Substrat (121) aufgewachsen wird, die zweite Halbleiterschicht, welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, die dritte Halbleiterschicht, die aus p-Typ InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und die vierte Halbleiterschicht aus InGaAs oder InGaAsP auf der dritten Halbleiterschicht aufgewachsen wird, (2) Ätzen der Halbleiterstruktur, wodurch ein Mesa-Streifen (123M) umfassend die dritte und vierte Halbleiterschicht (123 und 124) ausgebildet wird; und (3) Aufwachsen einer fünften Halbleiterschicht (126), welche aus n-Typ InP hergestellt ist, auf dem Substrat (121), wo der Mesa-Streifen (123M) ausgebildet ist, und zwar derart, dass eine höchste Teilhöhe der fünften Halbleiterschicht (126) von einer Oberfläche des Substrats (121) niedriger als die vierte Halbleiterschicht (124) ist; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (126) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (c) Aufwachsen einer sechsten Halbleiterschicht (127), welche aus p-Typ InP hergestellt ist, auf der fünften Halbleiterschicht (126), und zwar derart, dass die niedrigste Teilhöhe der sechsten Halbleiterschicht (127) von einer Oberfläche des Substrats (121) höher ist als die vierte Halbleiterschicht (124) und; (d) Ätzen einer Oberfläche der sechsten Halbleiterschicht (127) durch ein Ätzmittel umfassend Salzsäure und Essigsäure.
  26. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die Vorrich tung einen optischen Wellenleiter umfasst und der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur (202, 203), wobei die erste Halbleiterschicht, welche aus InP hergestellt ist, auf einem InP-Substrat (201) aufgewachsen wird, die zweite Halbleiterschicht, welche einen größeren Brechungsindex als ein Brechungsindex der ersten Halbleiterschicht aufweist, auf der ersten Halbleiterschicht aufgewachsen wird und die dritte Halbleiterschicht, welche aus InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird; (2) Ätzen der Halbleiterstruktur unter der Verwendung eines Schutzmusters (205), welches auf der Halbleiterstruktur als eine Maske ausgebildet ist, wodurch ein Mesa-Muster (201M) umfassend wenigstens die zweite und die dritte Halbleiterschicht ausgebildet wird; und (3) Aufwachsen einer vierten Halbleiterschicht (206), welche aus InP hergestellt ist, auf der Oberfläche (201), wo der Mesa-Streifen (201M) ausgebildet ist, in einem Zustand, in dem das Schutzmuster (205) durch den Mesa-Streifen (201M) abgesetzt ist; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der vierten Halbleiterschicht (206) in einem Zustand umfasst, in dem das Schutz-Muster (205) durch das Mesa-Muster (201M) abgesetzt ist; und wobei das Verfahren die zusätzlichen Schritte umfasst: (c) Entfernen des Schutzmusters (205); und (d) Aufwachsen einer fünften Halbleiterschicht (207), welche aus InP hergestellt ist.
  27. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die Vorrich tung einen optischen Wellenleiter umfasst und der Schritt (a) die Unterschritte umfasst: (1) Bilden einer Halbleiterstruktur (202, 203), wobei eine erste Halbleiterschicht, welche aus InP hergestellt ist, auf einem InP-Substrat (201) aufgewachsen wird, eine zweite Halbleiterschicht, welche einen größeren Brechungsindex als ein Brechungsindex der ersten Halbleiterschicht aufweist, auf der ersten Halbleiterschicht aufgewachsen wird, eine dritte Halbleiterschicht, welche aus InP hergestellt ist, auf der zweiten Halbleiterschicht aufgewachsen wird und eine vierte Halbleiterschicht, welche aus InGaAs oder InGaAsP hergestellt ist, auf der dritten Halbleiterschicht aufgewachsen wird; (2) Bilden eines Mesa-Musters (201M) umfassend wenigstens die erste bis vierte Halbleiterschicht durch Ätzen der Halbleiterstruktur (202, 203); und (3) Aufwachsen einer fünften Halbleiterschicht (206), welche aus InP hergestellt ist, auf dem Substrat (201), wo das Mesa-Muster ausgebildet ist, und zwar derart, dass das Mesa-Muster (201M) bedeckt wird; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der fünften Halbleiterschicht (206) umfasst.
  28. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer selektiven Wachstumsmaske (212) auf einem InP-Substrat (211); und (2) Bilden eines Halbleitermusters durch selektives Aufwachsen einer ersten Halbleiterschicht (213), welche aus InP hergestellt ist, auf einem InP- Substrat (211), wo die selektive Wachstumsmaske (212) ausgebildet ist, selektives Aufwachsen einer zweiten Halbleiterschicht (214), welche eine kleinere Bandlücke als InP aufweist, auf der erste Halbleiterschicht (213) und selektives Aufwachsen einer dritten Halbleiterschicht (215), welche aus InP hergestellt ist, auf der zweiten Halbleiterschicht (214); wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der dritten Halbleiterschicht (215) umfasst.
  29. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt (a) die Unterschritte umfasst: (1) Bilden einer selektiven Wachstumsmaske (212) auf einem InP-Sustrat (211); (2) Bilden einer Nut (211A) durch Ätzen von nicht bedecktem Bereich durch die selektive Ätzmaske (212) auf einer Oberfläche des InP-Substrats (211); (3) Bilden einer Halbleiterstruktur durch Aufwachsen einer ersten Halbleiterschicht (213), welche aus InP hergestellt ist, auf dem Substrat (211), Aufwachsen einer zweiten Halbleiterschicht (214), welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht (213) und Aufwachsen einer dritten Halbleiterschicht (215), welche aus InP hergestellt ist, auf der zweiten Halbleiterschicht (214), in einem Zustand, in welchem die selektive Wachstumsmaske (212) auf dem Substrat ausgebildet ist; und (4) Entfernen der selektiven Wachstumsmaske (212); wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der dritten Halbleiterschicht (215) umfasst.
  30. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei welchem die Vorrichtung einen mehrschichtigen optischen Wellenleiter umfasst und der Schritt (a) die Unterschritte umfasst: (1) Bilden einer ersten aufgewachsenen Halbleiterstruktur (222 bis 224) durch Aufwachsen einer ersten Halbleiterschicht (222), welche aus InP hergestellt ist, auf einem InP-Substrat (221), Aufwachsen einer zweiten Halbleiterschicht (223), welche eine kleinere Bandlücke als InP aufweist, auf der ersten Halbleiterschicht (222) und Aufwachsen einer dritten Halbleiterschicht (224), welche aus InP hergestellt ist, auf der zweiten Halbleiterschicht (223); (2) Bilden eines ersten Mesa-Streifens (221M) umfassend wenigstens die zweite und dritte Halbleiterschicht durch Bilden eines ersten Schutzmusters (225) auf der ersten aufgewachsenen Halbleiterstruktur und Ätzen der ersten aufgewachsenen Halbleiterstruktur mit dem ersten Schutzmuster (225) als eine Maske; und (3) Aufwachsen einer vierten Halbleiterschicht (226), welche aus InP mit einem hohen Widerstand hergestellt ist, auf dem Substrat (221); wo der erste Mesa-Streifen (221M) ausgebildet ist, in einem Zustand, in dem das erste Schutzmuster (225) auf dem ersten Mesa-Streifen (221M) bleibt; wobei das Nassätzen des Schritts (b) das Ätzen einer Oberfläche der vierten Halbleiterschicht (226) umfasst; und wobei das Verfahren die zusätzlichen Schritte umfasst: (c) Entfernen des ersten Schutzmusters (225); (d) Bilden einer zweiten Halbleiterstruktur durch Aufwachsen einer fünften Halbleiterschicht (227), welche aus InP hergestellt ist, auf der vierten Halbleiterschicht (224), Aufwachsen einer sechsten Halbleiterschicht (228), welche eine kleinere Bandlücke als InP aufweist, auf der fünften Halbleiterschicht (227) und Aufwachsen einer siebten Halbleiterschicht (229), welche aus InP hergestellt ist, auf der sechsten Halbleiterschicht (228); (e) Bilden eines zweiten Mesa-Streifens (227M) umfassend wenigstens die sechste und siebte Halbleiterschicht (228, 229) durch Bilden eines zweiten Schutzmusters (230) auf der zweiten Halbleiterstruktur und Ätzen der zweiten Halbleiterstruktur mit dem zweiten Schutzmuster (230) als eine Maske; (f) Aufwachsen einer achten Halbleiterschicht (231), welche aus InP hergestellt ist, auf der ersten Halbleiterstruktur, wo der zweite Mesa-Streifen (227M) ausgebildet ist, in einem Zustand, in dem das zweite Schutz-Muster (230) auf den zweiten Mesa-Streifen (227M) bleibt; (g) Ätzen einer Oberfläche der achten Halbleiterschicht (231) durch ein Ätzmittel umfassend Salzsäure und Essigsäure; und (h) Entfernen des zweiten Schutz-Musters (230) durch Ätzen.
DE60112710T 2000-12-25 2001-12-21 Herstellungsverfahren für Halbleitervorrichtungen und optischer Wellenleiter Expired - Lifetime DE60112710T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000393318A JP3762640B2 (ja) 2000-12-25 2000-12-25 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
JP2000393318 2000-12-25

Publications (2)

Publication Number Publication Date
DE60112710D1 DE60112710D1 (de) 2005-09-22
DE60112710T2 true DE60112710T2 (de) 2006-01-19

Family

ID=18859139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60112710T Expired - Lifetime DE60112710T2 (de) 2000-12-25 2001-12-21 Herstellungsverfahren für Halbleitervorrichtungen und optischer Wellenleiter

Country Status (5)

Country Link
US (1) US6955994B2 (de)
EP (1) EP1225620B1 (de)
JP (1) JP3762640B2 (de)
DE (1) DE60112710T2 (de)
TW (1) TW511182B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765987B2 (ja) * 2001-02-15 2006-04-12 ユーディナデバイス株式会社 半導体装置の製造方法
KR20020078582A (ko) * 2001-04-06 2002-10-19 테크노세미켐 주식회사 투명도전막의 선택적 에칭액 조성물
US6703639B1 (en) * 2002-12-17 2004-03-09 The United States Of America As Represented By The Secretary Of The Navy Nanofabrication for InAs/AlSb heterostructures
KR100558437B1 (ko) 2003-06-24 2006-03-10 삼성전기주식회사 반도체 레이저의 제조방법
JP3801597B2 (ja) 2004-02-09 2006-07-26 ユーディナデバイス株式会社 半導体素子の製造方法
US7603005B2 (en) 2004-12-02 2009-10-13 Mitsui Chemicals, Inc. Optical circuit board and optical and electric combined board
JP2008227432A (ja) * 2007-03-16 2008-09-25 Furukawa Electric Co Ltd:The 窒化物化合物半導体素子およびその製造方法
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP5672771B2 (ja) * 2010-05-24 2015-02-18 富士通株式会社 半導体光素子及びその製造方法
CN111903020B (zh) * 2018-03-26 2022-08-09 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722146B2 (ja) * 1989-02-14 1995-03-08 松下電器産業株式会社 エッチング方法
JPH0740623B2 (ja) * 1990-07-30 1995-05-01 松下電器産業株式会社 半導体レーザの製造方法
US5227015A (en) * 1990-07-30 1993-07-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor laser
JPH04307984A (ja) * 1991-04-05 1992-10-30 Nec Corp 光集積素子
JPH0521419A (ja) * 1991-07-11 1993-01-29 Nec Corp 半導体装置の製造方法
JPH0722691A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 半導体レーザとその製造方法
US5441912A (en) * 1993-07-28 1995-08-15 The Furukawa Electric Co., Ltd. Method of manufacturing a laser diode
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd ＩｎＰ系化合物半導体の加工方法
JPH08116135A (ja) * 1994-10-17 1996-05-07 Mitsubishi Electric Corp 導波路集積素子の製造方法，及び導波路集積素子
JP3270278B2 (ja) * 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
JP3429407B2 (ja) * 1996-01-19 2003-07-22 シャープ株式会社 半導体レーザ装置およびその製造方法
JPH09283505A (ja) * 1996-02-13 1997-10-31 Matsushita Electric Ind Co Ltd 化合物半導体のエッチング方法、半導体レーザ素子およびその製造方法
JPH1065201A (ja) 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JP3994362B2 (ja) * 1998-09-08 2007-10-17 富士通株式会社 化合物半導体装置の製造方法
JP2000349395A (ja) * 1999-03-30 2000-12-15 Victor Co Of Japan Ltd リッジ導波路型半導体レーザ素子の製造方法

Also Published As

Publication number Publication date
US6955994B2 (en) 2005-10-18
EP1225620A2 (de) 2002-07-24
TW511182B (en) 2002-11-21
US20020119661A1 (en) 2002-08-29
JP3762640B2 (ja) 2006-04-05
EP1225620B1 (de) 2005-08-17
DE60112710D1 (de) 2005-09-22
JP2002198616A (ja) 2002-07-12
EP1225620A3 (de) 2003-12-17

Similar Documents

Publication Publication Date Title
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE69414208T2 (de) Optischer Halbleitervorrichtung und Herstellungsverfahren
DE69105079T2 (de) Stegwellenleiterlaser mit vergrabener Heterostruktur und Verfahren zu seiner Herstellung.
DE68909632T2 (de) Halbleiterlaser-Vorrichtung und deren Herstellungsverfahren.
DE69902421T2 (de) Halbleiterlaser mit erhöhter Ausgangsleistung
DE4429772C2 (de) Verfahren zum Herstellen einer integrierten Modulator-Halbleiterlaservorrichtung
DE69505064T4 (de) Wellenlängenabstimmbarer Halbleiterlaser
DE69524794T2 (de) Optische Halbleitervorrichtung und Herstellungsverfahren
DE2347802A1 (de) Optische wellenleiter
DE69809675T2 (de) Stegwellenleiter-Halbleiterlaser mit Begrenzung aus tief eindringendem nativen Oxyd.
DE69500371T2 (de) Multi-Quantumwell-Halbleiterlaser
DE19538648A1 (de) Integrierte Wellenleitervorrichtung und Herstellungsverfahren dafür
DE19504117A1 (de) Quantenverdrahtung und Verfahren zu deren Herstellung
DE3001843C2 (de)
DE60112710T2 (de) Herstellungsverfahren für Halbleitervorrichtungen und optischer Wellenleiter
DE60026991T2 (de) Halbleiterlaser mit vergrabener Streifenstruktur und aluminiumfreier Begrenzungsschicht
DE69613177T2 (de) Laservorrichtung mit vergrabener Struktur für integrierte photonische Schaltung und Herstellungsverfahren
DE102006028991A1 (de) Optische Halbleitervorrichtung mit einer verbesserten Stromblockadeschicht und Herstellungsverfahren derselben
DE4429586A1 (de) DFB-Halbleiterlaser und Verfahren zu seiner Herstellung
DE19958275B4 (de) Halbleiterlaser und Verfahren zur Herstellung desselben
DE3751782T2 (de) Halbleiterstrukturen und deren Herstellungsverfahren
DE19653600A1 (de) Halbleiterlaser und Verfahren zur Herstellung des Halbleiterlasers
DE69029935T2 (de) Halbleiterlaser mit Grabenprofil in Form einer inversen Mesa
DE69428556T2 (de) Lichtemittierende II-VI-Halbleitervorrichtung und deren Herstellungsmethode
WO2009067969A1 (de) Verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: EUDYNA DEVICES INC., YAMANASHI, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE