TW511182B - Method of manufacturing semiconductor device and method of manufacturing optical wave guide - Google Patents
Method of manufacturing semiconductor device and method of manufacturing optical wave guide Download PDFInfo
- Publication number
- TW511182B TW511182B TW090132045A TW90132045A TW511182B TW 511182 B TW511182 B TW 511182B TW 090132045 A TW090132045 A TW 090132045A TW 90132045 A TW90132045 A TW 90132045A TW 511182 B TW511182 B TW 511182B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- semiconductor
- aforementioned
- inp
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
- H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Weting (AREA)
- Optical Integrated Circuits (AREA)
Description
511182 hi B7 __ —-—--— ---— —.^ 五、發明説明(1 ) 【發明之技術領域】 本發明係關於一般的化合物半導體,特別是有關使用 於光通信或光資訊處理之光半導體元件的製造方法。 化合物半導體具有與光相互作用之直接遷移型的條帶 (band)構造’因此使用化合物半導體之光導體裝置在光通 信或光資訊處理領域上被廣為使用。特別是InP系之化合物 半導體裝置,尤其是由於雷射二極體能形成光纖中所傳送 之1.3或1· 55 μ m帶域之波長的光信號’因此有極重要性。 【習知技術】 在該雷射二極體因要提畀雷射振盈效率,而必須要設 置成將所注入之載體封入轴方向所限定之領域的電流狹窄 構造。而且雷射^一極體藉著诱導放出而產生雷射振靈,因 此有必要於封閉該載體之領域有效率地將光線予以封閉。 InP系之雷射二極體乃藉著將光予以導波之I nGaAsP芯與 InP埋入層之折射率差而實現水平方向的光封閉。 第1圖(A)〜(D)表示當為電流及光狹窄構造而具有埋 入異質(hetero)構造(BH構造)之雷射二極體10的製造步 驟。 參照第1圖(A),於η型InP基板11上形成反覆積層 InGaAs層及I nGaAsP層之多層量子井層12,且於前述多層量 子井層12上順序地形成p型InP覆蓋(clad)層13與p型 InGaAs連接層14 〇 其次於第1圖(B)之步驟,在前述連接層14上形成si〇2 膜15以作為蝕刻保護膜,而且對該構造進行乾式蝕刻而形 4 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 5rlll82 A7 ___ B7 _ 五、發明説明(2 ) 成活性層台面條帶(mesa stripe)。圖式之例子係向前述台 面條帶<011>方向延伸著。 其次於第1圖(C)步驟中,將前述Si〇2膜作為選擇成長遮 罩而使用,將摻入Fe之高阻抗InP埋入層16A、16B以有機金 屬氣相成長(MOVPE ; Metal Organic Vapor Phase Epitaxy) 法而在前述台面條帶之兩侧成長結晶。該lnp埋入層16A、 16B之再成長步驟中,成長停止面(m)之b面會發達,其結 果則於遮罩緣’埋入層如標號16a或16b所示可獲得鼓起的 成長形狀。 最後於第1圖(D)步驟中,去除前述Si〇2膜而於前述連接 層14上形成p側電極17,而於基板11的下面形成η側電極18。 【習知技術】 如上所述,將Si〇2膜作為選擇成長之InP層16Α、16Β之 埋入成長方面如之前所說明一般,將無法避免於對應前述 Si〇2膜之15之緣的領域16a、16b,InP層16Α及16Β會鼓起。 其原因乃起因於前述Si〇2遮罩15上不產生成長結晶而在 Si〇2膜15上原料濃度會局部地增加,而在前述台面領域的兩 側成長的InP層16A或16B之表面原料供給過剩之故。例如於 第1圖(C),台面條帶之高度設為約1· 5 # m的情形下,於遮 罩緣之領域16a、16b前述InP埋入層16A、16B約鼓起〇.7//m 的兩度。 如之前說明一般,在第1圖(D)步驟中,係形成於p側電 極17之段差表面上,然而以Ti膜、Pt膜及Au膜之濺鍍而順 次地形成前述p侧電極17的情形下,Ti膜及Pt膜分別為0. 1 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 、-!1 :線丨 511182 A7 --- —_B7_ 五、發明説明(3 ·) #Π1的厚度,故如第2圖所示反映底層形狀之段差而在凹凸 部分17a產生電極層中斷的問題。一旦發生該電極之中斷, 則電流注入變得不均一而將導致裝置之電氣上的劣化。 又,近年來已著眼將雷射半導體與導波路、受光元件 及光機能元件積體化於元件内之光積體電路元件作為重要 的光導體裝置,然而,該光積體電路元件之台面條帶乃有 向<011>以外的方向延伸,或是於條帶存在分岐點的情 形。一旦進行第1圖(C)之<011>方向之條帶的埋入成長 時,(111 )B面會成'為成長停止面而發達,另一方面,起因 於該光積體電路元件之埋入成長無特定之成長停止面,而 如第3圖(A)〜(C)所示,埋入層Si〇2乃有產生延伸於遮罩膜 上之突出部分(overhang)的情形。而第3圖(A)表示光導波 路之斜視圖,第3圖(B)表示斷面圖、且第3圖(C)表示部分 放大圖。 參照第3圖(A)〜(C),於InP基板21上形成具有露出前 述基板21之開口部的Si〇2圖案22,且將該Si〇2圖案22作為遮 罩而於前述露出的InP基板21表面上以再成長而形成InP埋 入層23。此時,由於前述InP埋入層23不存在之前的(111 )Β 面那樣子的成長停止面,故如第3圖(C)之放大圖所示會超 前述Si〇2圖案22中的開口部而成長於側方,其結果則會形成 突出部23A。 於第3圖(A)〜(C)的構成中,去除Si〇2遮罩22之後再次 成長InP層24時,原料氣體不到達前述突出部23A之正下方 部分,其結果則有如第4圖所示會產生空洞23B的情形。因 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 請, 先 閲 讀· 背- 面 之 注 W 意 事 項 再 本 頁
訂 541182 A7 _B7_ 五、發明説明(4,) 如此的空洞23B與InP層23之抑射率極不相同,故會散射導 波前述導波路中的光而產生光損。 第5圖(A)〜(D)係說明於基板31上,於台面條帶31M延 伸於<011>方向以外之方向的雷射二極體,將InP埋入層 32A、32B作為形成在前述台面條帶31M上之Si〇2膜33選擇成 長遮罩而成長於前述台面條帶31M之兩側之狀態下的問題 點。 第5圖(A)之例子係台面條帶31M從< 011>方向朝< 010>方向偏移10°的方向延伸而如第5圖(B)之放大圖所 示,由於前述InP埋入層32A、32B不存在成長停止面,故推 出直至前述Si〇2遮罩33上而形成突出部分。 於該構成以蝕刻而去除前述Si〇2遮罩33,且如第5圖(C) 所示將InP層34如覆蓋前述InP埋入層32A、32B及台面條帶 31M那般地堆積的情形下,如第5圖(D)所示氣相原料不會供 給至前述InP埋入層32A、32B之突出部分正下的領域,而會 形成空洞32a、32b。 因此,本發明以解決上述問題而提供新穎且有用的半 導體裝置之製造方法為概括性的課題。 本發明之更具體的課題係提供將具有段差形狀之InP 層,於成長後能平型化之半導體裝置的製造方法。 【解決問題的手段】 本發明藉著以下的方式來解決上述的課題。即: 如申請專利範圍第1項所記載之半導體裝置之製造方 法,其特徵在於:包含有於成長開始面上將InP層成長為前 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
•、可I :線_ 511182 五、發明説明(5 ) 述InP層具有段差狀的步驟;對前述Inp層使用包含鹽酸與 醋酸之蝕刻劑之濕式蝕刻,而將前述Inp層表面予以平坦化 的步驟。 又,申凊專利範圍第2項如申請專利範圍第1項所記載 之半導體裝置之製造方法,其中前述成長步驟係進行前述 段差形狀係對應前述成長開始面之初期段差而產生。 又,申請專利範圍第3項如申請專利範圍第£項所記載 之半導體裝置之製造方法,其中前述成長開始面之初期段 差為台面形狀。 又,申請專利範圍第4項如申請專利範圍第2項所記載 之半導體裝置之製造方法,其中前述成長開始面之初期段 差為階梯(step)形狀。 又,申請專利範圍第5項如申請專利範圍第丨項所記載 之半導體裝置之製造方法,其中前述成長開始面在平坦面 具有部分性的選擇成長遮罩,前述段差形狀對應前述選擇 成長遮罩而形成。 又’申請專利範圍第6項如申請專利範圍第1至5項之中 任何一項所記載之半導體裝置之製造方法,其中前述平坦 化步驟係進行前述1ηΡ層之平坦化步驟的結果具有(100)面 及(oil)面及(〇— 1 — 1)面之中任何所構成之平坦化面。 又’申請專利範圍第7項如申請專利範圍第1至5項之中 任何一項所記載之半導體裝置之製造方法,其中前述平坦 化步驟係進行前述Ιηρ層之平坦化步驟的結果比前述平坦 化步驟前’乃具有更接近(100)面及(011)面及(0— 1 一 1)面 五、發明説明(6·) 之中任何所構成之面的平坦化面。 又申明專利範圍第7項如申請專利範圍第丨至7項之中 任何1所記載之半導體裝置之製造方法,其中前述成長 步驟係進行具有比前述成長開始面之最高位置低的Μ a别述平坦化步驟係前述1 nP層於平坦化步驟之後,進行 «述基板表面計測而具有對應比前述Inp層之最低位置 之高度的平坦化面。 又,申請專利範圍第9項如申請專利範圍第丨至7項之中 任何-項所記載之半導體裝置之製造方法,其中前述成長 步驟係進行具有與前述成長開始面之最高位置相等、或是 具有其以上高的InP層表面,前述平坦化步驟係前述ϊηρ層 於平坦化步驟之後,進行從前述基板表面計測而具有對應 比則述InP層之最高位置之高度以上的平坦化面。 又,申請專利範圍第10項如申請專利範圍第2項所記載 之半‘導體裝置之製造方法,其中前述成長開始面於前述初 期段差之一部分具有選擇成長遮罩,成長前述ΙηΡ層之步 驟,係進行前述InP層之段差形狀對應選擇成長遮罩之緣而 形成。 又,申請專利範圍第11項如申請專利範圍第2項所記載 之半導體裝置之製造方法,其中前述成長ΙηΡ層之步驟,係 進行前述ΙηΡ層之段差形狀於前述成長開始面沿著前述初 期段差的側面而形成斜面領域。 又,申請專利範圍第12項如申請專利範圍第2項所記載 之半導體裝置之製造方法,其中前述ΙηΡ層之段差形狀,係 本紙張尺度適用中國國家標準(CNS) Α4规格(210X297公釐〉 511182
進行前述InP層於前述成長開始面上覆蓋前述初期段差而 形成。 又,申請專利範圍第13項如申請專利範圍第丨至12項之 中任何-項所記載之半導體裝置之製造方法,其中前述蝕 刻劑係含有將鹽酸與醋酸形成以醋酸比鹽酸為2〇倍以下的 澴度。 " 又,申請專利範圍第14項如申請專利範圍第丨至“項之 中任何一項所記載之半導體裝置之製造方法,其中前述蝕 刻劑係更含有水或過氧化氫水之至少之一所構成的追加 劑。 又,申請專利範圍第15項如申請專利範圍第14項所記 載之半導體裝置之製造方法,其中前述追加劑係於前述蝕 刻劑中,將過氧化氫水追加以相對於鹽酸與醋酸而為鹽酸 之30%以下的濃度。 又,申請專利範圍第16項如申請專利範圍第14項所記 載之半導體裝置之製造方法,其中前述追加劑係由水所構 成。 又’申請專利範圍第17項如申請專利範圍第14項所記 載之半導體裝置之製造方法,其中前述追加劑係由水與過 氧化氫所構成。 如申請專利範圍第18項所記載之半導體裝置之製造方 法’其特徵在於:具有載持選擇蝕劑遮罩而比前述選擇蝕 刻遮罩低的表面領域,對於表面具有段差部之I…層進行包 含鹽酸與醋酸之蝕刻劑的蝕刻,去除前述選擇蝕刻遮罩的 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐) 10 發明説明(8·) 領域而使前述InP層之表面平坦化。 又,申請專利範圍第19項如申請專利範圍第丨8項所記 載之半導體裝置之製造方法,其中前述InP層之段差形狀係 對應成長開始面上的初期段差部而形成。 又,申請專利範圍第20項如申請專利範圍第19項所記 載之半導體裝置之製造方法,其中前述選擇蝕刻遮罩係設 置於刖述初期段差部的上部。 又,申請專利範圍第·21項如申請專利範圍第18項所記 載之半導體裝置之製造方法,其中前述選擇蝕刻遮罩係設 置於前述InP層上的段差部表面。 又,申請專利範圍第22項如申請專利範圍第18至21項 之中任何一項所記載之半導體裝置之製造方法,其中前述 蝕刻選擇遮罩係由去除絕緣材料及Inp之化合物半導體所 構成之群所選擇者。 又,申請專利範圍第23項如申請專利範圍第22項所記 載之半導體裝置之製造方法,其中前述蝕刻選擇遮罩係由 氧化矽、氮化矽、InGaAs、InGaAsP、AlGaAs、AlGaAsP、 Gal nNAs之其中任何所構成者。 又’申請專利範圍第24項如申請專利範圍第18至23項 其中之任何之一項所記載之半導體裝置之製造方法,其中 前述蝕刻劑係包含將鹽酸與醋酸形成以醋酸比鹽酸為20倍 以下的澴度。 又’申請專利範圍第25項如申請專利範圍第18至24項 之中任何一項所記載之半導體裝置之製造方法,其中前述 511182 A7 B7 前 5 而 五、發明説明(9 蝕刻劑係更含有水或過氧化氫水之至少之一所構成的追加 劑。 又’申請專利範圍第26項如申請專利範圍第25項所記 載之半導體裝置之製造方法,其中前述追加劑係將過氡化 氫水追加以相對於鹽酸與醋酸而為鹽酸之3〇%以下的濃 度。 又,申請專利範圍第27項如申請專利範圍第25項所記 載之半導體裝置之製造方法,其中前述追加劑係由水所構 如申請專利範圍第28項所記載之半導體裝置之製造方 法,其係具有:於η型之InP基板上順序地積層11型1#之第】 半導體層、比InP之條帶間距小的第2半導體層、由1>型1111> 所構成的第3半導體層及I nGaAs及I nGaAsP之其中任何所構 成之第4半導體,而形成包含前述第1〜第4半導體層之積層 半導體層構造的步驟;對前述積層半導體構造上進行蝕刻 而於至少包含前述第2〜第4半導體層的部分形成台面條帶 的步驟;於形成前述台面條帶之InP基板上,將Inp所構成 之第5半導體層積層成為從前述基板表面計測的位置之其 最低表面部分亦比前述第4半導體層高的步驟;以及蝕刻 述第5半導體表面之蝕刻步驟;其特徵在於:蝕刻前述第 半導體表面之蝕刻步驟係使用包含鹽酸與醋酸的蝕刻劑 進行。 如申請專利範圍第29項所記載之半導體裝置之製造方 法,其係具有··於η型之InP基板上順序地積層11型111?所構 本紙張尺度適用中關家標準⑽)纖格⑵⑽聰) (請先閲讀背面之注意事項再填寫本頁) •訂丨 12 5「11182 A7 _B7_ 五、發明説明(1G ) 成之第1半導體層、比InP之條帶間距能量小的第2半導體 層、由P型InP所構成的第3半導體層及InGaAs及InGaAsP之 . 其中任何所構成之第4半導體,而形成積層半導體層構造的 步驟;對前述積層半導體構造進行蝕刻而形成至少包含前 ^ 述第2〜第4半導體層之台面條帶的步驟;於形成台面條帶 ‘ 之InP基板上,用以覆蓋前述台面條帶而將InP所構成之第5 半導體層積層成為從前述基板表面計測的位置之其最低表 ^ 面部分亦比前述第4半導體層高的步驟;以及蝕刻前述第5 半導體表面之蝕刻步驟;其特徵在於:蝕刻前述第5半導體 表面之蝕刻步驟係使用包含鹽酸與醋酸的蝕刻劑而進行。 如申請專利範圍第30項所記載之半導體裝置之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之條帶間距小的第2半導體層、由P 型InP所構成的第3半導體層而形成積層半導體層構造的步 驟;於前述積層半導體構造上形成保護圖案,而將前述保 m 護圖案作為遮罩而對前述積層半導體構造進行蝕刻,並形 成至少包含前述第2及第3半導體層之台面條帶的步驟;於 、 形成台面條帶之基板上,將P型InP所構成之第4半導體層積 . 層為從前述基板表面計測的位置之高度係其在最低表面部 . 分比前述第2半導體層高,而比前述第3半導體層之上面低 的步驟;蝕刻前述第4半導體之步驟;將η型InP所構成之第 5半導體層積層在前述第4半導體層上的步驟;以蝕刻而去 除在前述台面條帶之形成步驟作為遮罩而使用的前述保護 圖案;以及於前述第3半導體層及第5半導體層上,順序地 13 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 打丨 ••線 511182 A7 _B7_ 五、發明説明(11 ) (請先閲讀背面之注意事項再填寫本頁) 積層由P型InP所構成的第6半導體層及InGaAs及InGaAsP之 其中任何所構成之第7半導體,而形成半導體裝置之製造方 法中,其特徵在於:蝕刻前述第4半導體表面之蝕刻步驟係 使用包含鹽酸與醋酸的蝕刻劑而進行。 如申請專利範圍第31項所記載之半導體裝置之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之條帶間距小的第2半導體層、由P 型InP所構成的第3半導體層、以及InGaAs及InGaAsP之其中 任何所構成之第4半導體,而形成積層半導體層構造的步 驟;於前述積層半導體構造上形成保護圖案,而藉著將前 述保護圖案作為遮罩而進行蝕刻,以形成至少包含前述第2 〜第4半導體層之台面條帶的步驟;以蝕刻而去除前述保護 圖案的步驟;於形成前述台面條帶之基板上,以包含前述 台面條帶而將p型InP所構成之第5半導體層積層為從前.述 基板表面計測的位置之高度係其在最低表面部分比前述第 2半導體層高,而積層比前述第4半導體層低的步驟;蝕刻 前述第5半導體表面之步驟;將η型InP所構成之第6半導體 層積層在從前述基板表面計測之高度係其在最低部分比前 述2半導體層高度更低的步驟;蝕刻前述第6半導體表面之 步驟;於前述第6半導體層上,將p型InP所構成之第4半導 體層積層為從前述基板表面計測之高度係其在最低部分比 前述第4半導體層高的步驟;及蝕刻前述第7半導體層表面 的步驟;其特徵在於:蝕刻前述第5、第6及第7半導體層表 面的步驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。. 14 本紙張尺度適用中國國家標準(CNS) A4規格(210父297公|) 511182 A7 _ __B7_ 五、發明説明(12 ) (請先閲讀背面之注意事項再填寫本頁) 如申請專利範圍第32項所記載之半導體裝置之製造方 法’係具有:於η型之inP基板上順序地積層n型InP所構成 之第1半導體層、比lnp之條帶間距小的第2半導體層、由P 型InP所構成的策3半導體層、以及InGaAs及InGaAsP之其中 任何所構成之第4半導體,而形成積層半導體層構造的步 驟;於前述積層半導體構造上形成保護圖案,而藉著將前 述保護圖案作為遮罩而進行蝕刻前述半導體積層構造,以 形成至少包含前述第2〜第4半導體層之台面條帶的步驟; :線丨 以蝕刻而去除前述保護圖案的步驟;於形成前述台面條帶 之基板上,以包含前述台面條帶而將p型InP所構成之第5半 導體層積層為從前述基板表面計測之高度係其在最低表面 部分亦比前述第2半導體層高,而比前述第4半導體層低的 步驟;蝕刻前述第5半導體表面之步驟;於前述第5半導艎 層上順序積層由η型InP所構成之第6半導體層與p型InP所 構成之第7半導體層的步驟;蝕刻前述第7半導體表面之步 驟;以#刻而去除第4半導體的步驟;順序積層由p型InP所 構成之第8半導體層與I nGaAs及I nGaAsP之中任何之一所構 成之第9半導體層的步驟;其特徵在於:蝕刻前述第5半導 體層及蝕刻前述第7半導體層的步驟,係使用包含鹽酸與醋 酸的蝕刻劑而進行。 如申請專利範圍第33項所記載之半導體裝置之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之條帶間距小的第2半導體層、由P 型InP所構成的第3半導體層、以及InGaAs及InGaAsP之其中 15 本紙張尺度適用中國國家標準(CNS) A4规格(210X297 511182 A7 —______ B7 I五、發明説明(13 ) "" 一 -- 純所構成之第4半導體,而形成積層半導體層構造的步 冑;藉著將前述積層構造予錢刻,以形成至少包含前述 第2〜第4半導體層之台面條帶的步驟;於形成前述台面條 t之基板上’以包含則述台面條帶而將㈣⑽所構成之第5 半導體層積層為在接觸前述台面條帶的部分比前述第2半 導體層高,而比前述第4半導體層低的步驟;於前述第5半 導體層上積層由p型InP所構成之第6半導體層的步驟;以及 #刻前述第6半導體表面之步驟;其特徵在於:餘刻前述第 6半導體層的步驟’係使用包含鹽酸與醋酸的餘刻劑而進 行。 如申請專利範圍第34項所記載之半導體裝置之製造方 法,係具有·於η型之InP基板上順序地積層11型1[^所構成 之第1半導體層、比InP之條帶間距小的第2半導體層、由p 型InP所構成的第3半導體層、以及InGaAs及InGaAsP之其中 任何所構成之第4半導體,而形成積層半導體層構造的步 驟;於前述積層半導體構造上形成保護圖案,而藉著將前 述保護圖案作為遮罩而進行餘刻前述半導體積層構造,以 I 形成包含前述第3半導體層及第4半導體層之台面條帶的步 驟;以蝕刻而去除前述保護圖案的步驟;於形成前述台面 條帶之基板上,將η型InP所構成之第5半導體層積層為從前 | 述基板表面計測之高度係其在最低表面部分比前述第4半 導體層低的步驟;#刻前述第5半導體表面之步驟;於前述 第5半導體層上將p型InP之第6半導體層積層為從前述基板 表面計測之高度係其在最低表面部分亦比前述第4半導.體 -16 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉
訂丨 (請先閲讀背面之注意事項再填寫本頁) 511182 A7 _BT__ 五、發明説明(14 ) 層高的步驟;以及蝕刻前述第6半導體層表面之步驟;其特 徵在於:蝕刻前述第5半導體層及蝕刻前述第6半導體層的 步驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。 如申請專利範圍第35項所記載之半導體裝置之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之條帶間距小的第2半導體層、由P 型InP所構成的第3半導體層、以及InGaAs及InGaAsP之其中 任何所構成之第4半導體·,而形成積層半導體層構造的步 驟;藉著蝕刻前述半導體積層構造,以形成包含前述第3半 導體層及第4半導體層之台面條帶的步驟;於形成前述台面 條帶之基板上,將η型InP所構成之第5半導體層積層為從前 述基板表面計測之高度係其在最高部分亦比前述第4半導 體層低的步驟;蝕刻前述第5半導體表面之步驟;於前述第 5半導體層上將p型InP之第6半導體層積層為從前述基板表 面計測之高度係其在最低部分亦比前述第4半導體層高的 步驟;以及蝕刻前述第6半導體層表面之步驟;其特徵在 於:蝕刻前述第5半導體層表面及前述第6半導體層表面的 步驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。 如申請專利範圍第36項所記載之光導波路之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之條帶間距大的第2半導體層、及由 P型InP所構成的第3半導體層的步驟;於前述積層半導體構 造上形成保護圖案,而藉著將前述保護圖案作為遮罩而進 行蝕刻前述半導體積層構造,以形成包含至少前述第2及第 17 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) .......................裝..................訂.................線. (請先閲讀背面之注意事項再填寫本頁) 511182 A7 _B7_ 五、發明説明(15 ) (請先閲讀背面之注意事項再填寫本頁) 3半導體層之台面圖案的步驟;於形成前述台面圖案之前述 InP基板上,將InP所構成之第4半導體層以前述台面圖案載 持前述保護圖案的狀態而積層的步驟;以前述台面圖案載 持前述保護圖案的狀態而蝕刻的步驟;去除前述保護圖案 的步驟;以及積層InP所構成之第5半導體層的步驟;其特 徵在於:蝕刻前述第4半導體層表面的步驟,係使用包含鹽 酸與醋酸的蝕刻劑而進行。 如申請專利範圍第37項所記載之光導波路之製造方 法,係具有:於η型之InP基板上順序地積層η型InP所構成 之第1半導體層、比InP之台面間距大的第2半導體層、由P 型InP所構成的第3半導體層、以及InGaAs及InGaAsP之其中 任何所構成之第4半導體,而形成積層半導體層構造的步 驟;藉著蝕刻前述積層半導體構造而形成包含至少前述第2 〜第4半導體層之台面圖案的步驟;於形成前述台面圖案之 前述InP基板上,將InP所構成之第5半導體層積層成為覆蓋 前述台面圖案的步驟;蝕刻前述第5半導體層表面的步驟; 其特徵在於:蝕刻前述第5半導體層表面的步驟,係使用包 含鹽酸與醋酸的蝕刻劑而進行。 如申請專利範圍第38項所記載之半導體裝置之製造方 法,係具有:於InP基板上形成選擇成長遮罩的步驟;於前 述形成選擇成長遮罩之InP基板上,以氣相堆積步驟而順序 地積層由InP所構成之第1半導體層、比InP折射率大的第2 半導體層、及由InP所構成之第3半導體層而形成積層半導 體圖案的步驟;以及蝕刻前述第3半導體層表面的步驟;其 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 川182 A7 B7 五、發明説明(16 ) 特徵在於·姓刻則述第3半導體層表面的步驟,係使用包含 鹽酸與醋酸的儀刻劑而進行。 ........................裝! (請先閲讀背面之注意事項再填寫本頁) 如申請專利範圍第39項所記載之半導體裝置之製造方 法’係具有:於InP基板上形成選擇成長遮罩的步驟;在前 述InP基板表面之中,蝕刻未以前述選擇成長遮罩所被覆之 領域而形成溝的步驟;於前述基板上,以形成前述選擇成 長遮罩的狀態而順序地積層由I np所構成之第1半導體層、 -、一叮| 比I nP條帶間距小的第2半導體層、及由I nP所構成之第3半 導體層而形成積層半導體構造的步驟;去除前述選擇成長 遮罩的步驟;以及餘刻前述第3半導體層表面的步驟;其特 徵在於:蝕刻前述第3半導體層表面的步驟,係使用包含鹽 酸與醋酸的蝕刻劑而進行。 :線丨 如申請專利範圍第40項所記載之多層光導波路之製造 方法’係具有:於InP基板上順序地積層由lnp所構成之第1 半導體層、比InP之條帶間距小的第2半導體層、及由1"所 構成的第3半導體層之第1積層半導體層構造的步驟;於前 述第1積層半導體構造上形成第1保護圖案,而藉著將前述 第1保護圖案作為遮罩而進行餘刻前述第1半導體積層構 造,以形成包含至少前述第2及第3半導體層之第1台面條帶 的步驟;於形成前述第1台面圖案之前述基板上,將I…所 構成之第4半導體層以前述第1台面圖案載持前述第1保護 圖案的狀態而積層的步驟;蝕刻前述第4半導體層表面的步 驟;去除前述第1保護圖案的步驟;於前述第4半導體上順 序地積層由I ηΡ所構成之第5半導體層、比I nP之條帶間距小 A7 ---------— B7 . "丨" '"' ................ -.....................-.. ―― 五、發明說明(Π ) (請先閲讀背面之注意事項再填寫本頁) 的第6半導體層、及由ιηΡ所構成的第7半導體之第2積層半 導體構造的步驟;於前述第2積層半導體構造上形成第2保 護圖案’而藉著將前述第1保護圖案作為遮罩而進行蝕刻前 述積層半導體積層構造,以形成包含至少前述第6半導體層 及第7半導體層之第2台面條帶的步驟;於形成前述第2台面 條帶的基板上,將InP所構成之第8半導體層以將前述第2保 護圖案殘留在前述第2台面條帶上的狀態而積層的步驟;蝕 刻前述第8半導體表面的步驟;以及以蝕刻而去除前述第2 保護層的步驟;其特徵在於:蝕刻前述第4及第8半導體表 面的步驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。 【作用】 本發明將以InP結晶成長而於表面產生的段差形狀,藉 著濕蝕刻而以平坦化的狀態而解決上述問題。本發明特別 是使用包含鹽酸及醋酸之混合液作為蝕刻劑。 第6圖表示本發明之發明人所進行之鹽酸:醋酸:水的 混合比係使用1 : 5 : 1之混合液而蝕刻具有段差的InP層的 實驗中,<100>方向、<0 — 11>方向及<011>方向之蝕 刻量與蝕刻時間的關係。 如第6圖所示,可得知相對於<100方向 >及<011>方 向之餘刻速度為〇· 05〜0· 7/z m/min範圍,<0—11>方向 之姓刻速度約為5〜3〇em/min之約100倍速度。因此,一 旦以前述混合液來蝕刻段差形狀時,則<0—11 >方向之段 差就以非常快速地後退,結果僅(100)面、(011)面及等價 於此的(0— 1 一 1)面成為發達面而殘留,其他面則消失。 20 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 ____B7 五、發明説明(18 ) 即,可看出藉著上述蝕刻劑所形成之濕式蝕刻而於Inp層上 僅(100)面或(011)面或(0—1 —D面成為平坦面而顯現。 ^ 一旦改變前述蝕刻劑中之各成分的混合比的話,會變 化蝕刻速度之絕對值及對於各面方位的相對速度。 第7圖表示變化對於蝕刻劑中之鹽酸的濃度比X的情形 下,在相對於< 1〇〇>方向之< 〇—Η >方向之蝕刻速度 纏 比。即,於第7圖中,前述蝕刻劑表示鹽酸··醋酸:水的濃 度比為1 : X : 1。 如第7圖所示,可得知於任何醋酸濃度範圍X,對於<〇 —11 >方向之蝕刻速度均比對於< 1〇〇>方向的蝕刻速度 大30〜100倍。該蝕刻之異方向性係藉著蝕刻劑中含有的鹽 酸與醋酸而獲得者,且可得知特別在鹽酸與醋酸之濃度比X 為1〜10的範圍内可獲得30以上的蝕刻速度比。如此一來, 可藉著在前述範圍内設定蝕刻劑中的醋酸濃度而能獲得本 發明目的之InP層之顯著的平坦化效果。 I, 一旦改變前述蝕刻劑中水的濃度比時,會改變(鹽酸+ 醋酸)濃度,雖然會變化蝕刻速度之絕對值,但是第5圖、 • 第6圖所示之蝕劑異方向性本身不會改變且不會造成影響 • 平坦化效果。 依據本發明之蝕刻劑所造成之蝕刻異方向性乃亦可將 過氧化氫水加入上述蝕刻劑混合液而獲得。 第8圖表示以於前述鹽酸、醋酸及水所構成之混合液加 入過氧化氫水之蝕刻劑,來蝕刻InP之段差形狀的情形下, 相對於<1〇〇>方向之對於<〇-11>方向的蝕刻速度比。 __ _ 21 · 本紙張尺度適用中國國家標準⑽幻Α4規格(21〇><297公釐) (請先閲讀背面之注意事項再填寫本頁)
皆I :線丨 511182 A7 _______B7 五、發明説明(19 ) 參照第8圖,可得知前述蝕刻劑中的鹽酸及醋酸及過氧 化氫水及水的組成比為1 : X : 1的情形下,前述過氧化氫水 組成Y之值在0〜〇· 3的範圍可獲得30以上的異方向性。 將依據本發明所構成之包含鹽酸及醋酸之蝕刻劑★對 於第9圖(A)所示之將Si〇2蝕刻遮罩形成在InP之段差形狀表 面的構造而應用,則如第9圖(B)所示在已進行了平坦化的 情形下’可看出在蝕刻遮罩之下,未進行侧面蝕刻(side etching)的情形。 參照第9圖(A),於Inp基板41上將Si〇2圖案42作為蝕刻 遮罩使台面條帶41M形成為〔〇11〕方向,於前述台面條帶 41M之兩側將前述台面條帶41M上之前述Si〇2圖案42作為選 擇成長遮罩而形成InP埋入層43A、43B。 在第9圖(B)的步驟中,再次將前述Si〇2圖案42作為蝕刻 遮罩而以本發明之包含鹽酸與醋酸之蝕刻劑來蝕刻前述 InP埋入層43A、43B,而形成(1〇〇)面所構成之平坦化面。 於第9圖(B)的步驟中,前述台面條帶41 μ之側壁面即使 是受到前述蝕刻劑所選擇性地蝕刻的InPCO—U)面,亦只 要於前述台面條帶41Μ上先形成Si 〇2圖案42,就不會於台面 條帶41M產生實質上的側面蝕刻,因此,即使結束第9圖(B) 之平坦化步驟亦可看出前述台面條帶41M實質上完全的殘 留狀態。 即’可看出在依據本發明所構成之包含鹽酸與醋酸之 蝕刻劑而進行之InP段差構造的平坦化步驟中,藉著將1[1? 段差構造表面的一部分以遮罩來被覆,而刻意地殘留此部 22 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 先 閲 讀· 背 面 之 注 意 事 項 再 填 寫 本 頁
訂
511182 A7 B7 五、發明説明(20 分的段差,另一方面藉著使用前述蝕刻劑的蝕刻而能將不 以遮罩被覆之領域作成(100)面、(011)面及(0—1 —1)面之 中任何之一可選擇性的平坦化。 另一方面,於原本無段差之(100)面或(011)面或 一1)面上形成蝕刻遮罩,以本發明之混合液蝕刻該構造亦 不能達到本發明之目的。為了有效地達到本發明之選擇性 的平坦化,對於蝕刻遮罩所形成之領域則未以遮罩被覆之 領域之至少一部分就必須存在低的位置。 又’在包含InGaAsP、InGaAs等Ga或As之化合物半導體 層’依據本發明所構成之包含鹽酸及醋酸之蝕刻劑所形成 之餘刻速度比較比InP非常慢。特別是蝕刻劑未含有過氧化 氫水的情形下,此等半導體層實質上不能蝕刻。因此,作 為用以達到前述之選擇性的平坦化的蝕刻遮罩,除了 Si〇2 或SiN之外,亦可使用包含inGaAsP或InGaAs等的Ga或As之 化合物半導體層。 因此,要有效地應用將本發明之蝕刻劑所造成之上述 平坦化效果之段差形狀予以樣態化,則有以下的狀態。 A.形成於選擇成長遮罩之緣的段差形狀的平坦化: 第10圖(A)、(B)表示將形成在η型InP基板51上之Si〇2 圖案52作為選擇成長遮罩而成長inP層53,並以包含鹽酸與 醋酸之蝕刻劑來平坦化該InP層53的情形。 使用該選擇成長遮罩52而於基板上氣相成長半導體層 的情形下,由於在遮罩52上不會消耗氣相原料而會增加原 料濃度,因此原料會過剩地供給遮罩52之緣,其結果則會 23 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁j .、一吓丨 :線· 511182 A7 _______B7_ 五、發明説明(21 ) 增加所要形成之半導體層的成長速度。 (請先閲讀背面之注意事項再填窝本頁) 第11圖(A)、(B)表示於前述InP基板51上形成之台面條 帶等的凸部上形成前述Si〇2圖案52,而將該Si〇2圖案52作為 選擇成長遮罩而於前述凸部的兩側進行成長InP埋入層 53Α、53Β的情形。如之前所述前述選擇成長遮罩52上的原 料濃度之增加的結果,前述InP埋入層53Α、53Β將鼓起於前 述遮罩52的兩側。 因此,對於第11圖(A)的構造,應用第11圖(B)步驟使 用本發明所包含之鹽酸及醋酸之蝕刻劑的濕式蝕刻步驟, 而將前述InP埋入層53A、53B予以平坦化。於第11圖(A)、 (B)步驟中,固然係將前述選擇成長遮罩52作為蝕刻遮罩而 使用,然而如第12圖(A)、(B)所示可於平坦化步驟之前將 該選擇成長遮罩52予以蝕刻去除亦可達成同樣的平坦化效 果。 B.對於反映成長前之段差之段差形狀的平坦化: 第13圖(A)、(B )表示於具有段差形狀的構造上成長InP 層的情形下,於該InP層表面所產生之凹凸的平坦化步驟。 參照第13(A)圖,於η型InP基板61上形成台面構造 61M,且於前述基板61上以覆蓋前述台面構造61那般地堆積 InP層62。其結果則於前述InP層62的表面形成對應前述台 面構造61M之凸部。 爰此,於第13圖(B)的步驟中,對前述InP層62進行包 含前述鹽酸與醋酸之蝕刻劑所形成的濕式蝕刻,而將前述 InP層62的表面予以平坦化。 -24 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 B7 五、發明説明(22 ) C. 於未超越遮罩之成長層表面所生的段差形狀的平坦 化: Φ (請先閲讀背面之注意事項再填寫本頁) 第14圖(A)、(B)表示於形成凸部之基板上使用選擇成長 遮罩而結晶成長埋入InP層之際,鄰接前述凸部而將形成在 前述埋入InP層表面之傾斜面,以本發明之蝕刻劑來平坦化 的情形。該傾斜面係發生於前述埋入InP層形成在比前述選 擇成長遮罩之高度低的位置的情形下。 參照第14圖(A),於η·型InP基板71上將Si〇2圖案72作為 蝕刻遮罩而形成台面構造71M,且將前述Si〇2圖案72作為選 擇成長遮罩,而於前述台面構造71M兩側形成InP埋入層 73A、73B。此時前述InP埋入層73A、73B係形成不超越前述 台面構造71M的高度,在前述InP埋入層73A、73B表面,於 前述選擇成長遮罩72上之前述埋入層73A、73B之選擇成長 之際,起因於氣相原料過剩而形成從前述Mesa構造71M下降 形側方之傾斜面。 •線丨 第14圖(B)之步驟,係對第14圖(A)之構造應用本發明之 包含鹽酸與醋酸之蝕刻劑的濕式蝕刻的步驟,而將前述埋 入層73A、73B予以平坦化。 D. 包含蝕刻遮罩所構成之半導體層之段差形狀的平坦 化: 如之前說明的情形,含有InGaAsP或InGaAs、Ga或As之 半導體層,使用本發明之包含鹽酸及醋酸之蝕刻劑之濕式 蝕刻中的蝕刻速度比InP非常慢。因此,使用本發明之蝕刻 劑而將InP層予以平坦化的情形下,亦可能將該InGaAsP或 25 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 _____B7__ 五、發明説明(23 )
InGaAs半導體膜作為蝕刻遮罩來使用的情形。 第15圖(A)表示於η型InP基板81上形成載持InGaAsP圖 案82之台面構造81M,且於以覆蓋該台面構造81M及InGaAsP 圖案82那般地堆積InP層83。 對於第15圖(A)的構造而藉應用本發明之包含鹽酸與 醋酸之蝕刻劑之濕式蝕刻步驟,而如第15圖(B)所示,前述 InGaAsP圖案82作為蝕刻遮罩而作用,而能使前述ιηρ埋入 層83具有一致於前述InGaAsP圖案82之表面的表面那般地 平坦化。 或是如第16圖(A)、(B)所示,亦能將前述InP埋入層83 触刻至比前述InGaAsP圖案82更下的位置。 至此為止之說明係將平坦化定義成,對於伴隨InP層之 成長的段差形狀而應用前述包含鹽酸與醋酸之蝕刻劑之濕 式餘刻的結果’(1〇〇)面或(〇11)面或(〇一 1 一 1)之其中任何 所構成之平面於前述InP層中發達的情形。但是在蝕刻之初 期階段,會出現具有要變化成(0U)面或(0—1 —丨)面之途 中的面方位的傾斜面,前述傾斜面在餘刻進行之同時,慢 慢地變化成前述結晶面之其中任何情形。因此,本發明之 平坦化係於實際的半導體裝置之製作步驟中,不僅使段差 面變化成(100)面或(011)面或(〇—1_1)的狀態,在餘刻之 中途階段切入的情形亦有效。即,本發明之平坦化不僅於 蝕刻後使InP段差面變化成(100)面或(oil)面或(〇一 1一 D 的狀態,亦包含形成中間性的傾斜面或斜面的狀態。 然而,包含·鹽酸及醋酸及過氧化氫水之蝕刻劑本身為 ____ · 26 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 請- 先 閲 讀· 背· 面 之 注 · 意 事
訂
511182 A7 .......................................—丨丨丨丨丨丨 B7 _______________ 五、發明説明(24 ) 公知技術。例如於特開平10— 65201號公報已記載著在台面 條帶形成步驟中使用包含鹽酸及醋酸及過氧化氫水之蝕刻 - 劑的例子。但是上述欲知例子係為了將結晶成長前之凸部 . 的侧面壁整合成特定的斜面,而使用蝕刻劑者,因此隨著 本發明之效果的結晶成長而形成之段差形狀的平坦化乃使 用刖述餘刻劑的技術乃無法由此公知侧子所類推者。 φ 又’特開平2000一 91303號公報記載著藉著包含鹽酸及 醋酸及過氧化氫水之蝕刻劑,而蝕刻以乾式蝕刻所形成之 台面條帶之側壁面的例子。但是,前述公知例子係以去除 以乾式餘刻所形成之台面表面之損傷為目的,因此無法類 推本發明之目的的段差形狀的平坦化。 【發明之實施樣態】 (實施例1) 以下參照第17圖(A)〜第18圖(E)而說明具有以本發明 之第1實施例所構成之BH構造的雷射二極體的製造步驟。 參照第17圖(A),於η型InP基板101上順次地積層 InGaAsP/InGaAsP多層量子井活性層1〇2、p型inp覆蓋第34 頁中下層103、p型InGaAs連接層1〇4。 其次於第17圖(B)的步驟中,將si〇2膜1〇5作為蝕刻遮罩 來使用,藉著進行乾式蝕刻而形成活性層台面條帶1〇1M。 圖式之例子係前述活性層台面條帶101M向<〇11 >方向延 伸。 其次於第17圖(C)步驟中,將前述si〇2膜1〇5作為選擇成 長遮罩而以MOVP法將Fe換入InP埋入層106ι、1062成長於前 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) .......................裝..................訂..................線· (請先閲讀背面之注意事項再填寫本頁) 27 511182 A7 B7 五、發明説明(25 (請先閲讀背面之注意事項再填寫本頁) 述基板101上、前述台面條帶101M的兩側。前述MOVP步驟係 例如設定成長溫度為630°C、成長壓力為0· 1大氣壓而進 行,使用YMIn、PH3及CP2作為Fe I I I族元素、V族元素及 摻雜Fe之原料。本實施例之前述ιηρ埋入層i〇6A、106B的厚 度係設定前述InP埋入層106ι、1 062之最低部分比前述台面 條帶101M中的p型InGaAs連接層104更高。其結果則於前述 InP埋入層1〇6!、1062鄰接前述台面條帶101M上的Si〇2膜1〇5 而形成鼓起部106a、106b。 其次於第18圖(D)步驟中,以鹽酸與醋酸與水之混合液 所構成之蝕刻劑來濕式蝕刻第17圖(C)的構造。 於第18圖(D)的步驟中,前述蝕刻劑中的鹽酸與醋酸與 水之混合比設定為1 : 5 : 1,液溫為2· 3°C之典型上進行3分 鐘蝕刻。該蝕刻結果如第18圖(D)所示,前述InP埋入層 106A、106B的表面呈(1〇〇)面,而以前述p型InGaAs層104之 高度平坦化。 最後以第18圖(E)的步驟將第18圖(D)的構造浸入氟化 氫酸一分鐘,而蝕刻去除Si〇2膜105之後,於前述p型InGaAs 層104上形成p侧電極107,且於前述基板101下面上形成η侧 電極108。 本實施例係於第18圖(Ε)的步驟中,由於前述InP埋入 層106!、1 062呈平坦面,故前述ρ側電極107積層於平面上, 因此不會發生之前在第2圖說明之電極中斷的問題。 (實施例2) 其次參照第19圖(Α)〜(C)來說明以本發明之第2實施 28 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 511182 A7 _B7_· 五、發明説明(26 ) 例所構成之BH構造之雷射二極體的製造步驟。但是於第19 圖(A)〜(C)中與之前說明部分賦予相同的參照標號而省略 , 其說明。 本實施例係於第19圖(A)的步驟中,藉著與第17圖 ^ (A)、(B)相同的步驟而於前述InP基板101上形成台面條帶 • 101M,並且以氟化氫酸來蝕刻去除前述Si〇2層105。 其次於第19圖(B)之步驟中,以MOVPE法於第19圖(A)構 ^ 造上結晶成長Fe摻入InP埋入層106。如此形成的InP埋入層 106會反映底層的段差形狀而使台面條帶對應部分具有鼓 起的傾斜面。於第19圖(B)的步驟中,前述Fe摻入InP層形 成厚度最低的部分比InGaAs連接層高。 最後於第19圖(C)的步驟中,以前述鹽酸與醋酸與水的 混合液所構成之蝕刻劑來蝕刻第19圖(B)的構造。該蝕刻的 結果則前述Fe摻入InP埋入層106之傾斜面被平坦化,而顯 現接近(100)的面。 A 於第19圖(C)的步驟中,進行前述InP堆入層106的蝕 刻,於前述台面條帶101M的兩側形成InP埋入層106ι、1 062。 ' 一旦前述餘刻之結果係前述p型InGaAs層連接層104露出於 表面,則露出之連接層104作為勉刻遮罩層而作用,整合於 前述P — InGaAs層104之高度的平坦的(100)面乃作為前述 InP埋入層106ι、IO62的主面而顯現。 (實施例3) 其次參照第20圖(A)〜第21圖(F)來說明以本發明之第 3實施例所構成乏pn埋入構造之雷射二極體的製造方法。 -29 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂_ :線· 511182 A7 ______Β7_ 五、發明説明(27 ) 參照第20圖(A),於n型Inp基板ill上順次地積層
InGaAs/ InGaAsP多層量子井活性層112、p型inP覆蓋層113 及Si(h膜115之半導體積層構造,而且以乾式蝕刻將此等構 造予以蝕刻而圖案化,藉此可形成活性化層台面條帶111M。 其次於第20圖(B)步驟中,以MOVPE法於前述InP基板 111上、前述Mesa領域111M的兩側,將p型InP層116ι及1162、 前述Si 〇2膜Γ15作為選擇成長遮罩來使用而成長。作為p摻入 原料者乃以DMZn即可。此時前述p型inp層116!、1162之成 長,係進行成為前述p型InP層116ι及1162表面之中最低部分 比前述InGaAs/InGaAsP多層量子井活性層的上面高,且比 台面條帶111M中的p — InP覆蓋層113的上面低。 其次於第20圖(C)步驟中’使用鹽酸與醋酸與水的混合 液所構成之蝕刻劑,而濕式蝕刻第20圖(B)之構造。該濕式 蝕刻之結果前述p型InP層116!及1162呈平坦,而其表面對應 前述InP層Π 6!及1162之初期表面的最低領域而形成在比 InGaAs/InGaAsP多層量子井活性層的上面高,而比台面條 帶111M中的p型InP覆蓋層113上面低的位置。 其次於第21圖(D)之步驟以MOVPE法於第20圖(C)構造 上順次結晶成長η型InP層117與p — InP層118。 而且於第21圖(E)的步驟中,以氟化氫酸蝕刻去除前述 Si〇2膜115,而最後於第21圖(F)的步驟中於第21圖(E)之構 造上以MOVPE法順次成長p型inp覆蓋層119與p型InGaAs連 接層120。 一般而言埋入構造因電流狹窄,故必須正確地控制η型 ____ · 30 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公楚) (請先閲讀背面之注意事項再填寫本頁) 、一 Ρ— 511182 A7 -— B7 _ 五、發明説明(28 ) (請先閲讀背面之注意事項再填寫本頁)
InP埋入層117的位置。前述η型InP埋入層與活性層112之間 的間隔廣的情形下,會在間隔形成漏電通路(leak path)而 , 降低電流注入效率。另一方面在η型InP埋入層117與活性層 • 112之間的間隔過窄的情形下,無法獲得前述η型InP埋入層 117與活性層π2下部之η型InP層hi的電氣性絕緣,此乃會 造成電流漏電通路。相對於此,本實施例的方法係第2.0圖 (β)之P型1nP層116!、1162之初期層厚、換言之僅以成長時 間決定前述η型InP埋入層.117的下面位置,故不影響以 MOVPE法所產成的結晶成長面的指數。結晶成長面係以 MOVPE步驟中成長溫度、壓力等的成長條件而容易變化,故 位置控制困難。又,前述η型InP埋入層117係成長於具有 (100)面之p型InP層116ι、1162上,故不受對InP層之η型摻 入效率之面方位依存性的影響,而可形成全面均一濃度的η 型 InP層117。 (實施例4 ) Φ 其次一邊參照第22圖(A)〜第23圖(G)來說明具有本發 明之第4實施例所構成之pn埋入構造的雷射二極體的製造 方法。然於圖中對應之前說明的部分則賦予相同的參照標 號而省略說明。 參照第22圖(A),於前述η型Inp基板111上順次地積層 InGaAsP/ InGaAsP多層量子井活性層112、p型InP覆蓋層 113及0型11^848連接層114,且藉著將形成在前述11^343連 接層114上的Si〇2膜105作為遮罩使用之乾式姓刻而在前述 基板111上形成台面條帶111M。第22圖(A)更以氟化氫酸來 31 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 B7 五、發明説明(29 ) , 去除前述SiO2膜115。 (請先閲讀背面之注意事項再填寫本頁) 其次於第22圖(B)的步驟中,以MOVPE法於第22圖(A)的 構這上結晶成長p型InP層116。此時設定前述p型InP層116 的厚度以形成前述p型InP層116表面的最低部分比前述 InGaAsP/InGaAsP多層量子井層112的上面高,而比p — InGaAs連接層114的下面低。 其次於第22圖(C)的步驟中,應用其對於第22圖(B)構 造使用鹽酸與醋酸與水的混合液所構成之#刻劑的濕式# 刻,而將前述p型I nP層116予以平坦化。此時,經平坦化之 InP層116的表面對應前述InP層116初期表面之最低領域而 位於比InGaAsP/InGaAsP多層量子井層112高,而比p型 InGaAs層114低的位置。第22圖(C)之平坦化步驟的結果, 前述InP層116隔著前述台面條帶111M而分為InP領域116!與 InP領域 1162。 身次於第22圖(D)的步驟中,以MOVPE法於第22圖(C)的 構這上結晶成長η型InP層117。此時將前述η型InP層117A的 厚度決定成為,前述P型InP層117A表面的最低部分比前述 InGaAs連接層114的上下面低。 其次於第22圖(E)的步驟中,藉著使用鹽酸與醋酸與水 的混合液所構成之蝕刻劑的濕式蝕刻,而將前述η型InP埋 入層117A予以餘刻,而使前述η型InP層117A表面以比前述 InGaAs連接層114低的位置平坦化。 其次於第23圖(F)的步驟中,藉著MOVPE法而將p型InP 埋入層118A成長於第23圖(E)的構造上,而覆蓋前述InGaAs 32 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 B7 五、發明説明(3G ) 連接層114。 最後於第23圖(G)的步驟中,對於第23圖(F)之p型InP 埋入層118A應用其使用鹽酸與醋酸與水的混合液所構成之 #刻劑的濕式姓刻,而使前述I nP埋入層118A的上面一致於 前述InGaAs連接層114的上面。 依據本實施例,乃於第22圖(B)的步驟中,藉著控制前 述InP埋入層116A的厚度而如第22圖(D)所示那般,不僅能 控制前述η型InP埋入層117A下面的位置,且於第22圖(D)的 步驟中,藉著能控制前述η型InP埋入層117A的初期厚度而 能控制前述η型InP層117A上面的位置,以能以良好的精密 度製作電流狹窄構造。 (實施例5) 其次一邊參照第24圖(A)〜第26圖(G)來說明具有本發 明之第5實施例所構成之pn埋入構造的雷射二極體的製造 方法。然於圖中對應之前說明的部分則賦予相同的參照標 號而省略說明。 參照第24圖(A),與前述第20圖(A)的步驟同樣地於前 述η型Inp基板111上將包含InGaAsP/ InGaAsP多層量子井 活性層112與p型InP覆蓋層113與p型InGaAs連接層114之台 面條帶111M,且藉著將Si〇2膜115作為遮罩使用之乾式蝕刻 而形成,更以氟化氫酸來去除前述Si〇2膜115。 其次於第24圖(B)的步驟中,以MOVPE法於第24圖(A)的 構這上結晶成長p型InP層116。此時設定前述p型InP層116 的厚度以形成前述p型InP層116表面的最低部分比前述 33 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .丨 •線丨 ——"" 1 ........... .. ....................... 511182 A7 B7 五、發明説明(31 )
InGaAsP/InGaAsP多層量子井層112的上面高,而比p型 InGaAs連接層114的下面低。 (請先閲讀背面之注意事項再填寫本頁) 其次於第24圖(C)的步驟中,應用其對於第24圖(趵構 造使用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕 刻’而將刖述p型I nP層116予以平坦化。此時,經平坦化之 InP層116的表面對應前述InP層116初期表面之最低領域而 位於比InGaAsP/InGaAsP多層量子井層112高,而比p型 InGaAs層114低的位置。第24圖(C)之平坦化步驟的結果, 前述InP層116隔著前述台面條帶Him而分為InP領域116ι與 InP領域1162。如此一來,第24圖(A)〜第24圖(C)的步驟乃 分別對應第22圖(A)〜第22圖(C)的步驟。 其次於第25圖(D)的步驟中,以MOVPE法於第24圖(C)的 構圖上順序成長η型InP層117B及p型InP埋入層118B。此時 使前述η型InP層117B的最低部分比前述p型InGaAs層114的 下面低,又,前述p型InP層118B的最低部分比前述InGaAs 層114高的狀態那般地設定InP層117B及118B的厚度。 其次於第25圖(E)的步驟中,藉著使用鹽酸與醋酸與水 的混合液所構成之蝕刻劑的濕式蝕刻,而將前述InP層118B 及117B予以蝕刻,於該濕式蝕刻步驟時,前述InGaAs層114 係作為蝕刻遮罩的作用而將前述η型InP層118B及η型InP層 117B的表面予以平坦化。 其次於第25圖(F)的步驟中,以氟化氫酸與硝酸的混合 液來蝕刻去除前述InGaAs層114,最後於第26圖(G)的步驟 中,藉著MOVPE法而在第25圖(F)的構造上順序結晶成長p型 34 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 511182 A7 ____ —_j7 五、發明説明(32 )
InP覆盍層119與p型inGaAs連接層120。 本實施例的方法亦於第24圖(b)的步驟中,以控制前述 η型InP埋入層116之厚度的情形,而能控制前述η型ιηΡ埋入 層117下面的位置。 (實施例6) 其次一邊參照第27圖(A)〜第27圖(C)及第28圖(D)來 說明具有本發明之第6實施例所構成之叩埋入構造的雷射 二極體的製造方法。然於圖中對應之前說明的部分則賦予 相同的參照標號而省略說明。 參照第27圖(A),與前述第20圖(A)的步驟同樣地於前 述η型Inp基板111上將包含inGaAsP/InGaAsP多層量子井 活性層112與p型InP覆蓋層113與p型InGaAs連接層114之台 面條帶111M,且藉著將Si〇2膜115作為遮罩使用之乾式蝕刻 而形成。 i其次於第27圖(B)的步驟中,以在前述台面條帶him上 殘留前述Si02膜115的狀態,而藉著M0VPE法順序成長p型Inp 埋入層116、η型InP埋入層117及p型InP層118。第27圖(B) 的MOVPE步驟在典型上係設定成長溫度為550°C、長成壓力 為〇· 1大氣壓,而分別使用TMIn、PH3、DMZn、SiH4作為I I I族原料、V族原料、以及p型及n型摻入原料之同時,添 加10CCM的氯化甲基CHaCl而實行。而藉著組合該低溫成長與 氣系氣體的添加以抑制各埋入層朝向台面侧面鼓起成長, 以從Mesa底面朝向約<100〉方向成長。 於第27圖(6)的步驟中,控制前述p型InP層116及η型 35 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) .......................裝..................訂..................線· (請先閲讀背面之注意事項再填窝本頁) 511182 A7 _B7_ 五、發明説明(33 ) (請先閲讀背面之注意事項再填寫本頁)
InP層117的厚度,以使各埋入層之前述η型InP層117的下面 於接近前述台面條帶111M的位置比活性層112的上面高,且 前述η型InP層117的上面於接近前述台面條帶111M的位置 比前述p型InGaAs連接層114的下面低。 其次於第27圖(C)的步驟中,將第27圖(B)的構造以前 述Si〇2膜115作為遮罩而藉著使用鹽酸與醋酸與水的混合液 所構成之蝕刻劑的濕式蝕刻來蝕刻。其結果前述P型InP層 118被平坦化,而能獲得前述InGaAs覆蓋層114之上面一致 的平坦面。 其次於第28圖(D)的步驟中,以氟化氫酸與過氧化氫水 的混合液來钱刻去除前述Si〇2膜115。 本實施樣態能以一次的埋入成長而獲得平坦的成長表 面,能大幅地簡略化雷射二極體的製造步驟。 (實施例7) 接著一邊參照第29圖(A)〜第29圖(E)來說明具有本發 明之第7實施例所構成之***構造的雷射二極體的製造方 法。 參照第29圖(A),於前述η型Inp基板121上,形成將包 含InGaAs/ InGaAsP多層量子井活性層112與p型InP覆蓋層 123與p型InGaAs連接層124與Si〇2膜125順次積層的半導體 積層構造,且藉著將Si〇2膜125作為遮罩使用之乾式蝕刻所 構成之圖案化,而於前述覆蓋層123上形成***條帶123M。 而且第29圖(A)的步驟中的前述Si〇2膜125以氟化氫酸來蝕 刻去除。 _-36 -_ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 ____B7 五、發明説明(34 ) 其次於第29(B)步驟以MOVPE法於第29圖(A)的構造上 結晶成長η型InP層126。此時將前述η型InP層126之厚度設 定成前述InP層126的上面比前述p型inGaAs層124的下面 低。 接著於第29圖(C)的步驟中,對於第29圖(B)的構造以 使用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻 來蝕刻,以前述InGaAs連接層124作為遮罩來進行而將前述 η型InP層126的表面予以平坦化。該平坦化的結果則前述η 型InP層126之上面位置比前述ρ型InGaAs層124的下面位置 其次於第30(D)步驟以MOVPE法於第29圖(C)的構造 上,將P型InP層127形成厚度為前述p型InP層127上面之最 低領域亦比前述ρ型InGaAs層124的上面高。 最後於第30圖(E)的步驟中,對於第30圖(D)的構造以 前述使用鹽酸與醋酸與水的混合液所構成之餘刻劑的濕式 蝕刻來蝕刻、並將前述InGaAs連接層124作為遮罩而進行將 前述InP層127予以平坦化。該平坦化的結果則能使前述ρ型 InP層127具有一致於前述InGaAs連接層124之表面的表面。 於具有該Rizzi構造之雷射二極體,為了實現效果性的 電流狹窄,而必須深深注意控制前述η型ιηΡ埋入層126的表 面位置。例如前述η型InP層126與ρ型InGaAs連接層124之間 的間隔寬的情形下,此間隔作為電流漏電通路中下而作 用。本實施例的方法僅以於第29圖(B)的步驟中控制前述n 型1ηΡ埋入層126的厚度而實現所希望之效果性的電流狹 37 本紙張尺度適用中國國家檫準(0^5) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂— :線丨 511182 A7 __— B7_ 五、發明説明(35 ) 窄。 (實施例8) 其次一邊參照第31圖(A)〜第32圖(F)來說明具有本發 明之第8實施例所構成之***構造的雷射二極體的製造方 法。然而於圖中之前說明的部分則賦予相同的參照標號而 省略說明。 參照第31圖(A) ’與前述第29圖(A)的步驟同樣地於前 述η型Inp基板121上’形成將包含inGaAs/InGaAsP多層量 子井活性層122與p型InP覆蓋層123與p型InGaAs連接層124 與Si〇2膜125順序積層之半導體積層構造,且將此構造藉著 將前述Si〇2膜125作為遮罩之乾式蝕刻而圖案化,藉此於前 述覆蓋層123上形成***條帶123M。 接著於第31圖(B)的步驟中,於第31圖(人)的構造上以 將前述Si〇2膜125作為選擇成長遮罩而殘留的狀態,藉著 MOVI^E法而將η型InP層126形成厚度為前述n型InP層126的 上面比前述p型InGaAs連接層124的下面低。 接著於第31圖(C)的步驟中,對於第31圖(B)的構造以 使用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻 來蝕刻,而將前述InP層126予以平坦化。如此經平坦化的 InP層126具有比前述p型in(;aAs層124低位置的平坦化面。 其次於第32(D)步驟以M0VPE法於第31圖(C)的構造 上,將前述Si〇2膜125作為選擇成長遮罩而殘留的狀態將p 型InP層127形成厚度為前述p型ιηρ層127上面之最低領域 亦比前述?型InGaAs連接層124的高度高。 _____ - 38 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) (請先閲讀背面之注意事項再填寫本頁) •訂· 511182 A7 B7 五、發明説明(36 ) 接著於第32圖(E)的步驟中,對於第32圖(D)的構造以 使用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻 來蝕刻,而將前述p型InP層126予以平坦化。第32圖(E)之 平坦化步驟係於前述連接層124上,將前述Si〇2膜125予以殘 留的狀態來進行,其結果則前述P型InP層127之平坦化面的 高度係一致於前述連接層124之上面的高度。 最後於第32圖(F)的步驟中,以鹽酸與醋酸與水的混合 液來蝕刻去除前述Si〇2膜125。 (實施例9) 其次一邊參照第33圖(A)〜第34圖(E)來說明具有本發 明之第9實施例所構成之分岐之光波導路的製造方法。 參照第33圖(A),於η型InP基板201上積層InGaAsP/ InGaAsP多層量子井活性層202與InP覆蓋層203,將分岐成Y 字型之Si〇2圖案205作為遮罩,並藉著進行達到前述InP基板 201之乾式蝕刻而在前述基板201上形成對應前述Si〇2圖案 204之Y字型台面條帶201M。 接著於第33圖(B)的步驟在第33圖(A)的構造上,以將 前述Si〇2圖案205作為選擇成長遮罩而殘留的狀態,將Fe摻 入InP埋入層206以MOVPE法形成前述Fe摻入InP層206之最 低表面部分比前述台面條帶201M中的覆蓋層203的上面高 的厚度。第33圖(B)之步驟結果,前述Fe摻入InP埋入層206 係形成於前述InP基板201上從侧方挾持前述Y字型台面條 帶 201M。 其次於第33圖(C)的步驟中,將第33圖(B)的構造以使 39 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董) .......................裝..........!…訂..................線. (請先閲讀背面之注意事項再填寫本頁) 511182 A7 ___一!7 _ 五、發明説明(37 ) (請先閲讀背面之注意事項再填寫本頁) 用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻來 蝕刻,而將前述Fe掺入1np埋入層206的表面形成與前述台 面條帶201M最上部之1nP覆蓋層203的上面一致的平坦化。 其次以第34圖(D)的步驟將前述Si 〇2膜205以氟化氫酸 與過氧化氫水的混合液餘刻去除,最後以第34圖(E)的步驟 以MOVPE法在第34圖(D)的構造上成長Fe摻入InP層207。此 時,以第34圖(D)的步驟’由於前述InP覆蓋層205與InGaAs 層204形成(100)面所構成的平坦面,因此前述Fe摻入InP層 207表面亦被平坦化° 如之前以第3圖的說明’習知的步驟在具有分岐點之條 帶的周圍成長InP埋入層的情形下,埋入InP層在分岐部分 而於遮罩上存在有突出部分的狀態。相對於此,本實施例 在第33圖(C)的步驟藉著將前述1nP埋入層206予以濕式蝕 刻而能去除該突出部分部分’其結果則於第34圖(E)的步驟 即使埋積InP層207亦不會產生空洞° (實施例10) 其次,一邊參照第35圖(A)〜第35圖(C)來說明具有本 發明之第10實施例所構成之分岐點且具有冊埋入構造之光 波導路的製造步驟。但是圖中對於對應之前說明部分的部 分則賦予相同的參照標號而省略說明。 參照第35圖(A),於η型InP基板201上順次積層IntiaAsP / InGaAsP多層量子井活性層2〇2與InP覆蓋層203與InGaAS 層204,且藉著進行使用圖式未顯示之以〇2圖案205的乾式蝕 刻,而形成Y字型台面條帶201M。第35圖(A)的步驟係於形 -40 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 B7 五、發明説明(38 ) 成前述台面條帶後,以氟化氫酸來蝕刻去除前述Si〇2膜205。 接著於第35圖(B)的步驟在第35圖(A)的構造上,以 MOVPE法將Fe摻入InP埋入層206形成前述Fe摻入InP層206 之最低表面部分比前述P型InGaAs層2 04的上面高的厚度。 如此步驟而形成之InP埋入層206,其表面具有反映形成底 • 層之Y字型台面條帶圖案201M之形狀的凹凸。 最後於第35圖(C)的步驟中,對於第35圖(B)的構造以 胃 使用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻 來餘刻,而將前述InP埋入層206予以平坦化。 於第35圖(C)的平坦化步驟中,前述p型InGaAs層204係 作為蝕刻遮罩作用,其結果則前述Fe摻入InP206乃具有與 前述InGaAS層204表面實質上一致的表面。因此,於第35圖 (C)以後的步驟在第35圖(C)的構造上形成其他半導體層或 電極圖案的情形下亦因係形成在平坦面上而示會產生問 題。 m (實施例11) 其次,一邊參照第36圖(A)〜第36圖(C)來說明包含本 發明之第11實施例所構成之活性層的選擇成長步驟之半導 . 體裝置的製造方法。 參照第36圖(A),於η型InP基板211表面將露出延伸於 < 0 — 11 >方向之基板領域的Si〇2膜圖案212,係形成於前述 <0—11>方向變化寬度的狀態。 接著於第36圖(B)的步驟,在前述InP基板211上,藉著 將前述81〇2膜圖索212作為遮罩之肋¥?£法而順次積層11型 41 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •訂· :線丨 511182 A7 _B7_ 五、發明説明(39 )
InP層213與InGaAsP/ InGaAsP多層量子井活性層214與p型 11^1(1^(1(1層215。將該3丨〇2膜圖案212作為遮罩之氣相成長 的狀態係在未產生成長半導體層之Si〇2膜圖案212上增加原 料濃度,其結果則於延伸Si 〇2膜212中斷之前述<〇—11>方 向的基板領域過剩地供給原料。該原料之過剩供給係依存 於Si〇2膜之被覆率,即依存於前述Si〇2膜圖案212的寬度, 而前述寬度愈寬則愈過剩供給原料,則會從半導體層213增 加215的厚度。由於前述Si〇2膜圖案212之寬度向<〇—11>方 向變化,故在前述<0— 11>方向會變化前述半導體層213 〜215的厚度。 最後於第36圖(C)的步驟中,對於第36圖(B)的步驊使 用鹽酸與醋酸與水的混合液所構成之蝕刻劑的濕式蝕刻來 姓刻,而將前述η型InP層215予以平坦化。此時,前述p型 InP層215於對應其上面之最低表面部分的高度被平坦化。 以包含如此的活性層214之選擇成長來生成段差構造 的情形下,固然於後步驟之電流狹窄埋入成長步驟或電極 形成步驟中會產氐問題,然而由於依據本實施樣態則能容 易地將該段差構造予以平坦化,故能避免該不良情形。 (實施例12) 其次,一邊參照第37圖(A)〜第38圖(E)來說明包含活 性層之選擇成長步驟之本發明第12實施例所構成之半導體 裝置的製造步驟。但是圖中對於對應之前說明部分的部分 則賦予相同的參照標號而省略說明。 參照第36圖(A),本實施例係與第36圖(A)的步驟相同 _____ - 42 - 本紙張尺度翻中國國家鮮(⑽)Μ規格(210X297公釐) '^ (請先閲讀背面之注意事項再填寫本頁) •、訂丨 511182 A7 _____B7 _ _ 五、發明説明(4G ) 於InP基板211上,將前述Si〇2膜圖案212沿著露出基板211 之開口部而形成僧變化圖案212之寬度的狀態,接著於第37 圖(B)的步驟中,將前述inP基板211以將前述Si〇2膜圖案212 作為遮罩蝕刻,而於InP基板211表面形成深度約1/zm的溝 211A 〇 其次於第37圖(C)的步驟中,以MOVPE法於第37圖(B)的 構造上,將前述p型InP覆蓋層214與前述InGaAsP/InGaAsP 多層量子井活性層213形成可埋入前述溝211A的狀態。此 時,將前述p型InP覆蓋層214的厚度設定成前述InP覆蓋層 214之上面的最低表面部分比前述n- InP基板211的表面高 的狀態。由於前述Si〇2遮罩212係延著前述< 0— 11 >方向而 變化寬度,故在前述InP覆蓋層214於前述<0—11 >方向產 生膜厚的變化。 其次於第38圖(D)的步驟中,以氟化氫酸與過氧化氫水 的混合液來蝕刻去除前述Si〇2膜圖案212,最後於第38圖(E) 步驟中對第38圖(D)的構造進行使用鹽酸與醋酸與水之混 合液所構成的蝕刻劑的濕式蝕刻。 該濕式蝕刻的結果則前述InP覆蓋層214被平坦化,而 前述覆蓋層214的上面可獲得與前述InP基板211 —致的平 坦面。 (實施例13) 其次,一邊參照第39圖(A)〜第341圖(G)來說明包含本 發明之第13實施例所構成之多層光波導路的製造方法。然 而於第39圖(A)〜第341圖(G)中對於之前說明的部分則賦 43 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· :線丨 511182 A7 B7 五、發明説明(41 ) 予相同的參照標號而省略說明。 (請先閲讀背面之注意事項再填寫本頁) 參照第39圖(A),於η型InP基板221上順次積層InGaAsP /InGaAsP多層量子井活性層222與InP覆蓋層223之後,藉 著將Si〇2膜圖案225作為遮罩的乾式蝕刻而形成第1導波路 台面條帶圖案212M。第39圖(A)的步驟係前述第1導波路台 面條帶圖案212M具有分岐成Y字型的形狀。。 接著於第39圖(B)的步驟在第39圖(A)的構造上,以 MOVPE法將Fe摻入InP埋入層226,以前述Si〇2膜圖案225作為 選擇成長遮罩而形成成長為將前述第1導波路台面條帶圖 案212M埋入的狀態。第39圖(B)的步驟係將前述Fe摻入InP 埋入層226的厚度設定成最低表面部分亦比前述第1導波路 台面條帶圖案212M上部高的狀態。 其次於第39圖(C)的步驟中,對第39圖(B)的構造進行 使用鹽酸與醋酸與水之混合液所構成的蝕刻劑的濕式蝕刻 而將前述InP層226的表面予以平坦化。 而且,於第40圖(D)步驟中,以氟化氫酸與過氧化氫水 的混合液來蝕刻去除前述Si〇2膜225,並且於第40圖(E)步驟 中,在第40圖(D)的構造上順次積層InP覆蓋層227與 InGaAsP/ InGaAsP多層量子井活性層228與InP覆蓋層 229。而且以在前述InP覆蓋層229上所形成之前述Si〇2膜圖 案230作為遮罩的乾式蝕刻而於前述InP層226上形成第.2導 波路台面條帶227M。 接著於第41圖(F)的步驟在第40圖(E)的構造上,以 MOVPE法將Fe摻XlnP埋入層231,以前述Si〇2膜圖案230作為 44 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 ___B7 五、發明説明(42 ) 選擇成長遮罩使用而形成。此時前述Fe摻入InP埋入層231 的厚度係形成最低表面部分亦比前述導波路台面條帶圖案 227M上部高的狀態。 其次於第41圖(G)的步驟中,對第41圖(F)的構造進行 使用鹽酸與醋酸與水之混合液所構成的蝕刻劑的濕式蝕刻 而將前述Fe摻入InP埋入層231予以平坦化。最後以氟化氫 酸與過氧化氫水的混合液來蝕刻去除前述以〇2膜230而獲得 二層構造的光導波路。 在多層積層光導波路的情形下,於形成各層之後有必 要表面的平坦化,然而在本實施例係可控制11^層226或231 之厚度,同時配合此等層之最低表面部分而進行平坦化。 至於研磨所形成的平坦化則不能控制如此的層厚。 以上所說明之各實施例係說明了使用鹽酸與醋酸與水 的混合液作為姓刻劑的例子。本發明之餘刻劑所形成的平 坦化,將蝕刻劑之組成以鹽酸:醋酸:水=1 : X : Y表示的 情形下,在濃度參數X為0〜20的範圍内,又濃度參數γ為任 意的範圍内有效。又,本發明以使用鹽酸與醋酸與過氧化 氫水與水的混合液作為钱刻劑的情形下,姓刻劑之組成以 鹽酸:醋酸:過氧化氫水:水=1 : X : γ : Z表示時,在濃 度參數X為0〜20的範圍内,又濃度參數γ為〇〜〇.3的範圍 内,在濃度參數Z為任意的範圍内同樣有效。 本發明以對於成長後之InP層的段差形狀的異方向性 蝕刻所形成的平坦化為原理,因此本發明之適用範圍不僅 為半導體裝置,且對於以InP作為材料之半導體裝置全體均 45 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 奉 •訂丨 :線· 511182 A7 — B7 五、發明説明(43 ) 可適用。 【發明之效果】 (請先閲讀背面之注意事項再填寫本頁) Γ: —____________________________ 依據本發明乃能伴隨著結晶成長而將InP層所產生的 段差形狀,以應用包含螫酸與醋it之蝕刻劑的濕式蝕刻而 達到平坦化,且能使所要形成之平坦化面的位置一致於該 段差形狀之最低表面部分。 【圖备^飭單見明】 連係術 而具^埋入異質構造之雷射二 極體的製造步驟。 第2圖係說明伴隨第1圖步驟的問題點。 第3圖(A)、(B)表示關連係術所構成之光導波路的形成 步驟。 第4圖係說明第3圖的問題點。 第5圖(A)〜(D)係說明關連係術所構成之雷射二極體 的製造步驟及其問題點。 第6圖係說明本發明之原理。 第7圖係說明本發明之原理的其他圖。 第8圖係說明本發明之原理的另外其他圖。 第9圖(A)、(B)係說明本發明之原理的又另外其他圖。 第10圖(A)、(B)係說明本發明之原理的又另外其他圖。 第11圖(A)、(B)係說明本發明之原理的又另外其他圖。 第12圖(A)、(B)係說明本發明之原理的又另外其他圖。 第13圖(A)、(B)係說明本發明之原理的又另外其他圖。 第14圖(A)、(B)係說明本發明之原理的又另外其他圖。 46 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A7 ^_ B7 五、發明説明(44 ) 第15圖(A)、(B)係說明本發明之原理的又另外其他圖。 第16圖(A)、(B)係說明本發明之原理的又另外其他圖。 第17圖(A)〜(C)表示本發明之第1實施樣態所構成之 雷射二極體的製造步驟(其一)。< 第18圖(D)〜(E)表示本發明之第1實施樣態所構成之 雷射二極體的製造步驟(其二)。 第19圖(A)〜(C)表示本發明之第2實施樣態所構成之 雷射二極體的製造步驟。 第20圖(A)〜(C)表示本發明之第3實施樣態所構成之 雷射二極體的製造步驟(其一)。 第21圖(D)〜(F)表示本發明之第3實施樣態所構成之 雷射二極體的製造步驟(其二)。 第22圖(A)〜(D)表示本發明之第4實施樣態所構成之 雷射二極體的製造步驟(其一)。 ‘第23圖(E)〜(G)表示本發明之第4實施樣態所構成之 雷射二極體的製造步驟(其二)。 第24圖(A)〜(C)表示本發明之第5實施樣態所構成之 雷射二極體的製造步驟(其一)。 第25圖(D)〜(F)表示本發明之第5實施樣態所構成之 雷射二極體的製造步驟(其二)。 第26圖(G)表示本發明之第5實施樣態所構成之雷射二 極體的製造步驟(其三)。 第27圖(A)〜(C)表示本發明之第6實施樣態所構成之 雷射二極體的製造步驟(其一)。 47 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚〉 (請先閲讀背面之注意事項再填寫本頁) •、可| :線丨 511182 A7 B7 五、發明説明(45 ) 第28圖(D)表示本發明之第6實施樣態所構成之雷射二 極體的製造步驟(其二)。 (請先閲讀背面之注意事項再填窝本頁) 第29圖(A)〜(C)表示本發明之第7實施樣態所構成之 雷射二極體的製造步驟(其一)。 第30圖(D)〜(E)表示本發明之第7實施樣態所構成之 雷射二極體的製造步驟(其二)。 第31圖(A)〜(C)表示本發明之第8實施樣態所構成之 雷射二極體的製造步驟(其一)。 第32圖(D)〜(F)表示本發明之第8實施樣態所構成之 雷射二極體的製造步驟(其二)。 第33圖(A)〜(C)表示本發明之第9實施樣態所構成之 光導波路的製造步驟(其一)。 第34圖(D)〜(E)表示本發明之第9實施樣態所構成之 光導波路的製造步驟(其二)。 第35圖(A)〜(C)表示本發明之第10實施樣態所構成之 光導波路的製造步驟(其一)。 第36圖(A)〜(C)表示本發明之第11實施樣態所構成之 半導體裝置的製造步驟。 第37圖(A)〜(C)表示本發明之第12實施樣態所構成之 半導體裝置的製造步驟(其一 第38圖(D)〜(E)表示本發明之第12實施樣態所構成之 半導體裝置的製造步驟(其二)。 第39圖(A)〜(C)表示本發明之第13實施樣態所構成之 多層光導波路的製造步驟(其一)。 -48 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉 511182 A7 B7 五、發明説明(46 ) 第40圖(D)〜(E)表示本發明之第13實施樣態所構成之 多層光導波路的製造步驟(其二)。 (請先閲讀背面之注意事項再填窝本頁) 第41圖(F)〜(G)表示本發明之第13實施樣態所構成之 多層光導波路的製造步驟(其三)。 【元件標號對照】 10 雷射二極體 U、2卜31、4卜5卜6卜7卜81 InP基板 12 多層量子井活性層 13 InP覆蓋層 14 InGaAs連接層 15、22、33、42、52、72、82 Si〇2遮罩 16A、16B、23、32A、32B、43A、43B、53A、53B、73A、73B InP埋入層 16a、16b 鼓起部 17、18 電極 17a 電極中斷 23A 突出部 23B、32a、32b 空洞 24、34、53、62、83 InP再成長層 31M、41M、51M、61M、71M、81M 台面構造 101、 111、121 InP 基板 101M、111M、123M 台面條帶 102、 112、122 多層量子井層 103、 113、123 InP覆蓋層 49 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉 511182 A7 B7 五、發明説明(47 ) 104、 114、124 InGaAs連接層 105、 115、125 Si〇2遮罩 106、 106!、1 062、116!、1162 InP埋入層 106a、106b 鼓起 107、 108 電極 117、117A、117B、126 η型InP層 118 、 118A 、 118B 、 127 p型InP層 119 InP覆蓋層 120、124 InGaAs連接層 123M ***條帶 201 InP基板 201M 台面條帶 202 多層量子井層 203 InP覆蓋層 204 InGaAs層 205 Si〇2 遮罩 206、226、231 InP埋入層 207 InP再成長層 211、 221 InP基板 221M 第1層光導波路圖案 212、 225、230 Si〇2膜 213、 215、223、227、229 InP覆蓋層 214、 222、228 多層量子井層 224 GalnAs層 50 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
Claims (1)
- A8 B8 C8 六、申請專利ΐϊϊ" " " -- 1· 一種半㈣裝置之製造綠,其特徵在於包含: ;成長開始面上將ιηρ層成長為前述inP層具有段差狀 的步驟;及 對别述InP層使用包含鹽酸與醋酸之姓刻劑之濕式钱 刻’而將前述ΙηΡ層表面予以平坦化的步驟。 2.如申請專利範圍第1項之半導體裝置之製造方法,其中前 述成長步驟係進行前述段差形狀係對應前述成長開始面之 初期段差而產生。 如申明專利範圍第2項之半導體裝置之製造方法,其中前 述成長開始面之初期段差為台面形狀。 4·如申請專利範圍第2項之半導體裝置之製造方法,其中前 述成長開始面之初期段差為階梯形狀。 5·如申請專利範圍第i項之半導體裝置之製造方法,其中前 述成長開始面在平坦面具有部分性的選擇成長遮罩,而前 述成長步_前述段差雜對應前述轉成長遮罩而形 成。 6.如中請專利範圍第卜2、3、4或5項之半導體裝置之製造 方法,其中前述平坦化步驟係進行前述Inp層之平坦化步 驟的結果具有(100)面及(011)面及(o—H)面之中任何 所構成之平坦化面。 7·如申請專利顔第卜2、3、4或5項之半導體裝置之製造 方法,其中前述平坦化步驟係進行前述ϊηρ層之平坦化步 驟的結果比前述平坦化步驟前,乃具有更接近(100)面及 -51 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐-- (請先閲讀背面之注意事項再填窝本頁) 丨 511182 Α8 Β8 C8 D8 六、申請專利範圍 (011)面及(ο—1 一1)面之中任何所構成之面的平坦化面。 8·如申請專利範圍第1項之半導體裝置之製造方法,其中前 述成長步驟係進行具有比前述成長開始面之最高位置低的 InP層,前述平坦化步驟係前述Ιηρ層於平坦化步驟之後 進打從刖述基板表面計測而具有對應比前述丨ηρ層之最低 位置之高度的平坦化面。 9·如申請專利範圍第1項之半導體裝置之製造方法,其中前 述成長步驟係進行具有與前述成長開始面之最高位置相 等或疋’、有其以上兩的InP層表面,前述平坦化步驟係 前述InP層好坦化步狀後,騎從前述練表面計測 而具有對應比前述InP層之最高位置之高度以上的平坦化 面。 Ο (請先閲讀背面之注意事項再填寫本頁) •、句丨 10. 如申請專圍第2項之半導«置之製造方法,其中前 述成長開:面於前述初期段差之一部分具有選擇成長遮 罩成長剛述InP層之步驟,係進行前述Ιηρ$之段差形 :線丨 狀對應選擇成長遮罩之緣而形成。 11. 如㈣專賴圍第2項之半„裝置之製造綠,其中前 述成長InP層之步驟,係進行前述Inp層之段差形狀於前 述成長開始面沿著前述初期段差的側面而形成斜面領域。 12. 如申請專利範圍第2項之半導«置之製造紐,其中前 述InP層之&差形狀,係進行前述Μ層於前述成長開始 面上覆蓋前述初期段差而形成。 13. 如申請專職Μ丨項之半導财置之製造方法,其中前本紙張尺度適用中國國家標準(CNS) A4規格(21〇><297公爱)係含有將鹽酸與错酸形成以醋酸比鹽酸為20倍以 下的艰度。 (請先閲讀背面之注意事項再填寫本頁) 圍第1項之半導體裝置之製造方法,其中前 加劑含有水或過氣化氫水之至少之-所構成的追 15.=:咖第14項之半導鱧裝置之製造方法,其中前 雄酿盘緣剛祕刻劑中,將過氧化氫水追知以相對於 现I/、醋酸而為鹽酸之30%以下的濃度。 16·如申請專利範圍第14項之 述追加劑係由水所構成。製造方法,其中前 訂· π.如申請專利範„ 14項之半導體裝置之製造方法,其中前 述追加劑係由水與過氧化氣水所構成。 ' 18. -種半導體裝置之製造方法,其特徵在於: 具有載持選擇_遮罩而比前述選擇表 面領域,對於表面具有段差部之Inp =罩低的表 订包含鹽酸與醋酸 之蝕刻劑的蝕刻,去除前述選擇蝕刻遮罩 InP層之表面平坦化。 1域而使前述 19. =利範圍第18項之半導體裝置之製造方法,其中前 述ϊηΡ層之段差形狀係對應成長開始面上 、 形成。 的初期段差部而 20. 如申請專利範圍第19項之半導體裝置之製造 ^ 述選擇蝕刻遮罩係設置於前述初期段差部的法,其中刖 21·如申請專利範圍第18項之半導體裝置之。。 衣k方法,其中前 本紙張尺度適用中國國家檩準(CNS) A4規格(21〇χ29»^) 53 六、申請專利範圍 述選擇韻刻遮罩係設置於前述InP層上的段差部表面。 C請先閲讀背面之注意事項再填窝本頁) 22·如申請專利範圍第18、91、20或21項之半導體裝置之製 造方法,其中前述蝕刻選擇遮罩係由去除絕緣材料及Inp 之化合物半導體所構成之群所選擇者。 23·如申請專利範圍第22項之半導體裝置之製造方法,其中前 述餘刻選擇遮罩係由氧化梦、氮化梦、InhAs、InGaAsP、 AlGaAs、AlGaAsP、GalnNAs之其中任何所構成者。 24·如申請專利範圍第is項之半導體裝置之製造方法,其中前 述蝕刻劑係包含將鹽酸與醋酸形成以醋酸比鹽酸為2〇倍以 下的澴度。 25·如申請專利範圍第18項之半導體裝置之製造方法,其中前 述蝕刻劑係更含有水或過氧化氫水之至少之一所構成的追 加劑。 26·如申請專利範圍第25項之半導體裝置之製造方法,其中前 述追加劑係將過氧化氫水追加以相對於鹽酸與醋酸而為鹽 酸之30%以下的濃度。 27·如申請專利範圍第25項之半導體裝置之製造方法,其中前 述追加劑係由水所構成。 28. —種半導體裝置之製造方法,係具有: 於η型之InP基板上順序地積層η型InP之第1半導體 層、比InP之條帶間距小的第2半導體層、由Ρ型InP所構 成的第3半導體層及InGaAs及InGaAsP之其中任何所構成 之第4半導體,而形成包含前述第1〜第4半導體層之積層 54 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) C8 """" -… ................................................................ 申請專利範圍 半導體層構造的步驟; 對則述積層半導體構造上進行姓刻而於至少包含前述 第2〜第4半導體層的部分形成台面條帶的步驟; 於形成前述台面條帶之Inp基板上,將Inp所構成之第 5半導體層積層成為從前述基板表面計測的位置之其最低 表面部分亦比前述第4半導體層高的步驟;及 蝕刻前述第5半導體表面之蝕刻步驟; 其特徵在於: 姓刻前述第5半導體表面之侧步驟係使用包含鹽酸 與醋酸的蝕刻劑而進行。 29· —種半導體裝置之製造方法,係具有: 、,於η型之InP基板上順序地積層nl} Inp所構成之第i 半導體層、比InP之條帶間距能量小的第2半導體層、由p 型InP所構成的第3半導體層及Ιη_及之其中 任何所構成之第4半導體,而形成積層半導體層構造的步 驟’對刖述積層半導體構造進行钱刻而形成至少包含前述 第2〜第4半導體層之台面條帶的步驟; 於形成台面條帶之InP基板上,用以覆蓋前述台面條 帶而將InP所構成之第5半導艘層積層成為從前述基板表 面计測的位置之其最低表面部分亦比前述第$半導體層高 的步驟;及 姓刻前述第5半導體表面之蝕刻步驟; 其特徵在於: 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)55 511182 A8 B8 C8 ______ D8 ___ 六、申請專利範® 餘刻前述第5半導體表面之蝕刻步驟係使用包含鹽酸 與醋酸的蝕刻劑而進行。 (請先閲讀背面之注意事項再填寫本頁) 30· —種半導體裝置之製造方法,係具有: 於π型之InP基板上順序地積層^型inP所構成之第1 半導體層、比InP之條帶間距小的第2半導體層、由p型 InP所構成的第3半導體層而形成積層半導體層構造的步 驟; 於前述積層半導體構造上形成保護圖案,而將前述保護 圖案作為遮罩而對前述積層半導體構造進行蝕刻,並形成 至少包含前述第2及第3半導體層之台面條帶的步驟; -、一^— 於形成台面條帶之基板上,將p型InP所構成之第4 半導體層積層為從前述基板表面計測的位置之高度係其在 最低表面部分比前述第2半導體層高,而比前述第3半導 體層之上面低的步驟; 餘刻前述第4半導體之步驟; 線- 將η型InP所構成之第5半導體層積層在前述第4半導 體層上的步驟;及 以姓刻而去除在前述台面條帶之形成步驟作為遮罩而 使用的前述保護圖案;以及於前述第3半導體層及第5半 導體層上,順序地積層由P型InP所構成的第6半導體層 及InGaAs及InGaAsP之其中任何所構成之第7半導體而) 成; $ 其特徵在於: 56 511182 A8 B8 C8 D8 申請專利範圍. 蝕刻前述第4半導體表面之蝕刻步驟係使用包含鹽酸與 醋酸的#刻劑而進行。 (請先閲讀背面之注意事項再填寫本頁) 31. —種半導體裝置之製造方法,係具有: 於η型之InP基板上順序地積層η型InP所構成之第1 半導體層、比InP之條帶間距小的第2半導體層、由p型 InP所構成的第3半導體層、以及inGaAs及InGaAsP之其 中任何所構成之第4半導體,而形成積層半導體層構造的步 驟; 於前述積層半導體構造上形成保護圖案,而藉著將前述 保護圖案作為遮罩而進行蝕刻,以形成至少包含前述第2〜 第4半導體層之台面條帶的步驟; •打- 以蝕刻而去除前述保護圖案的步驟; 4 於形成前述台面條帶之基板上,以包含前述台面條帶而 將P型InP所構成之第5半導體層積層為從前述基板表面計 測的位置之高度係其在最低表面部分比前述第2半導體層 高,而積層比前述第4半導體層低的步驟; 蚀刻前述第5半導體表面之步驟; 將η型InP所構成之第6半導體層積層在從前述基板表 面計測之高度係其在最低部分比前述2半導體層高度更低 的步驟; 餘刻前述第6半導體表面之步驟; 於前述第6半導體層上,將p型ιηρ所構成之第4予導 體層積層為從前述基板表面計測之高度係其在最低部分比 57 511182 A8 B8 C8 D8六、申請專利範圍 前述第4半導體層高的步驟;及 蝕刻前述第7半導體層表面的步驟; 其特徵在於: 蝕刻前述第5、第6及第7半導體層表面的步驟,係使 用包含鹽酸與醋酸的蝕刻劑而進行。 32· —種半導體裝置之製造方法,係具有: 於η型之InP基板上順序地積層η型InP_構成之第i 半導體層、比InP之條帶間距小的第2半導體層、由p型 InP所構成的第3半導體層、以及InGaAs及InGaAsP之其 中任何所構成之第4半導體,雨形成積層半導體層構造的步 驟; 於前述積層半導體構造上形成保護圖案,而藉著將前述 保護圖案作為遮罩而進行餘刻前述半導體積層構造,以形成 至少包含前述第2〜第4半導體層之台面條帶的步驟; 以蝕刻而去除前述保護圖案的步驟; 於形成前述台面條帶之基板上,以包含前述台面條帶而 將P型InP所構成之第5半導體層積層為從前述基板表面計 測之南度係其在最低表面部分亦比前述第2半導體層高,而 比前述第4半導體層低的步驟; 餘刻前述第5半導體表面之步驟; 於刖述第5半導體層上順序積層由n型bp所構成之第 6半導禮層與p型InP所構成之第7半導體層的步驟; 蝕刻前述第7半導體表面之步驟; 58 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511182 A8 B8 C8 _一*_D8 六、申請專利範圍 以蝕刻而去除第4半導體的步驟;及 順序積層由p型InP所構成之第8半導體層與InGaAs 及InGaAsP之中任何之一所構成之第9半導體層的步驟; 其特徵在於: 蝕刻前述第5半導體層及蝕刻前述第7半導體層的步 驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。 33· —種半導體裝置之製造方法,係具有·· 於η型之inp基板上順序地積層^型InP所構成之第 1半導體層、比lnp之條帶間距小的第2半導體層、由p 变InP所構成的第3半導體層、以及InGaAs& InGaAsp 之其中任何所構成之第4半導體,而形成積層半導體層構 造的步驟; 藉著將前述積層構造予以蝕刻,以形成至少包含前述 第2〜第4半導體層之台面條帶的步驟; 於形成則述台面條帶之基板上,以包含前述台面條帶 而將P型InP所構成之第5半導體層積層為在接觸前述台 面條帶的部分比前述第2半導體層高,而比前述第4半導 體層低的步驟; 於前述第5半導體層上積層由P型InP所構成之第6 半導體層的步驟;及 蝕刻前述第6半導體表面之步驟; 其特徵在於: 侧前述第6半導體層的步驟,係使用包含鹽酸與醋 本紙張尺度適用中國國家標準() A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) .訂· 4 59 511182 A8 B8 C8 D8 申請專利範園 酸的餘刻劑而進行。 34· —種半導體裝置之製造方法,係包含: 於η型之InP基板上順序地積層η型InP所構成之第1 半導體層、比InP之條帶間距小的第2半導體層、由Ρ型 ϊηΡ所構成的第3半導體層、以及inGaAs及InGaAsP之其 Ο (請先閲讀背面之注意事項再填寫本頁) 中任何所構成之第4半導體,而形成積層半導體層構造的步 雜; 於前述積層半導體構造上形成保護圖案,而藉著將前述 保護圖案作為遮罩而進行餘刻前述半導體積層構造,以形成 包含前述第3半導體層及第4半導體層之台面條帶的步驟; 以蝕刻而去除前述保護圖案的步驟; 於形成前述台面條帶之基板上,將η型InP所構成之第 5半導體層積層為從前述基板表面計測之高度係其在最低 表面部分比前述第4半導體層低的步驟; 蝕刻前述第5半導體表面之步驟;於前述第5半導體層 场P型InP之第6半導想層積層為從前述基板表面計測之 向度係其在最低表面部分亦比前述第&半導體層高的步 驟;及 餘刻前述第6半導體層表面之步驟; 其特徵在於·· 兹刻前述第5半導體層及餘刻前述第6半導體層的步 驟,係使用包含鹽酸與醋酸的蝕刻劑而進行。 35· —種半導體裝置之製造方法,係包含: 60 511182 A8 B8 C8 ____ D8 六、申請專利範圍 於η型之InP基板上順序地積層11型ιηρ所構成之第夏 半導體層、比InP之條帶間距小的第2半導體層、由p型 InP所構成的第3半導體層、以及InGaAs& In(JaAsp之其 中任何所構成之第4半導體,而形成積層半導體層構造的步 驟; 藉著蝕刻前述半導體積層構造,以形成包含前述第3 半導體層及第4半導體層之台面條帶的步驟;· 於形成前述台面條帶之基板上,將11型Inp所構成之第 5半導體層積層為從前述基板表面計測之高度係其在最高 部分亦比前述第4半導體層低的步驟; 姓刻前述第5半導體表面之步驟; 於前述第5半導體層上將p型InP之第6半導體層積層 為從前述基板表面計測之高度係其在最低部分亦比前述第 4半導體層高的步驟;及 餘刻前述第6半導體層表面之步驟; 其特徵在於: 餘刻前述第5半導體層表面及前述第6半導體層表面的 步驟’係使用包含鹽酸與醋酸的蝕刻劑而進行。 36· —種光導波路之製造方法,係包含: 於η型之InP基板上順序地積層inp所構成之第1半導 體層、比InP之條帶間距大的第2半導體層、及由InP所構 成的第3半導體層的步驟; 於前述積層半導體構造上形成保護圖案,而藉著將前述 -61 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填窝本頁) 訂— 4 511182 A8 B8 C8 D8 六、申請專利範圍 保護圖案作為遮罩而進行蝕刻前述半導體積層構造,以形成 包含至少前述第2及第3半導體層之台面圖案的步驟; 於形成前述台面圖案之前述InP基板上,將InP所構成 之第4半導體層以前述台面圖案載持前述保護圖案的狀態 而積層的步驟; 以前述台面圖案載持前述保護圖案的狀態而蝕刻的步 驟; 去除前述保護圖案的步驟;及 積層InP所構成之第5半導體層的步驟; 其特徵在於: 蝕刻前述第4半導體層表面的步驟,係使用包含鹽酸與 醋酸的蚀刻劑而進行。 37· —種光導波路之製造方法,係包含: 於InP基板上順序地積層InP所構成之第1半導體層、 比InP之條帶間距大的第2半導體層、由InP所構成的第3 半導體層、以及InGaAs或InGaAsP之其中任何所構成之第 4半導體,而形成積層半導體層構造的步驟; 藉著蝕刻前述積層半導體構造而形成包含至少前述第 2〜第4半導體層之台面圖案的步驟; 於形成前述台面圖案之前述InP基板上,將InP所構成 之第5半導體層積層成為覆蓋前述台面圖案的步驟;及 蝕刻前述第5半導體層表面的步驟; 其特徵在於: 62 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •訂丨 :線_ 511182 六、申請專禾]範圍 勉刻前述第5半導體層表面的步驟,係使用包含鹽酸與 醋酸的餘刻劑而進行。 38· —種半導體裝置之製造方法,係包含: 於ίηΡ基板上形成選擇成長遮罩的步驟; 於前述形賴擇成長遮罩之ΙηΡ基板上,以氣彳目堆積步 驟而順序地積層由1ηΡ所構成之第1半導體層、比ΙηΡ折射 率大的第2半導體層、及由Ιηρ所構成之第3半導趙層而形 成積層半導體圖案的步驟;及 以及蝕刻前述第3半導體層表面的步驟; 其特徵在於: 蝕刻前述第3半導體層表面的步驟,係使用包含 醋酸的餘刻劑而進行。' 39· —種半導體裝置之製造方法,係包含: 於InP基板上形成選擇成長遮罩的步驟; 在前述InP基板表面之中,蚀刻未以前述選擇成長遮罩 所被覆之領域而形成溝的步驟; 於前述基板上,以形成前述選擇成長遮罩的狀態而順序 地積層由ΙηΡ所構成之第丨半導趙層、比Ιηρ條帶間距小的 第2半導趙層、及由ΙηΡ所構成之第3半導趙層而形成積層 半導體構造的步驟; 去除前述選擇成長遮罩的步驟;及 蝕刻前述第3半導體層表面的步驟; 其特徵在於: 本紙張;^度適用中國國家標準(CNS) Α4規格(210X297公釐) 63 511182 A8 B8 C8 D8 〇 ❹ 申請專利範圍 蝕刻前述第3半導體層表面的步驟,係使用包含鹽酸與 醋酸的#刻劑而進行。 40· —種多層光導波路之製造方法,係包含: 於InP基板上順序地積層由Inp所構成之第1半導體 層、比InP之條帶間距小的第2半導體層、及由InP所構成 的第3半導體層之第1積層半導體層構造的步驟; 於前述第1積層半導體構造上形成第1保護圖案,而藉 著將前述第1保護圖案作為遮罩而進行蝕刻前述第1半導體 積層構造’以形成包含至少前述第2及第3半導體層之第1 台面條帶的步驟; 於形成前述第1台面圖案之前述基板上,將lnp所構成 之第4半導體層以前述第1台面圖案載持前述第1保護圖案 的狀態而積層的步驟; 姓刻前述第4半導體層表面的步驟; 去除前述第1保護圖案的步驟; 於前述第4半導體上順序地積層由ιηΡ所構成之第5 半導體層、比InP之條帶間距小的第6半導體層、及由ιηρ 所構成的第7半導體之第2積層半導體構造的步驟; 於前述第2積層半導體構造上形成第2保護圖案,而藉 著將刚述第1保護圖案作為遮罩而進行蝕刻前述積層半導 體積層構造,以形成包含至少前述第6半導體層及第7半導 體層之第2台面條帶的步驟; 於形成前述第2台面條帶的基板上,將InP所構成之第 A4規格(210x297公D (請先閲讀背面之注意事項再填寫本頁) .訂_ -64 - 511182 A8 B8 C8 D8 六、申請專利範® 8半導體層以將前述第2保護圖案殘留在前述第2台面條帶 上的狀態而積層的步驟; 蝕刻前述第8半導體表面的步驟;及 以蝕刻而去除前述第2保護層的步驟; 其特徵在於: 蝕刻前述第4及第8半導體表面的步驟,係使用包含鹽 酸與醋酸的蝕刻劑而進行。 (請先閲讀背面之注意事項再填寫本頁) if· 峰 -65 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000393318A JP3762640B2 (ja) | 2000-12-25 | 2000-12-25 | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW511182B true TW511182B (en) | 2002-11-21 |
Family
ID=18859139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090132045A TW511182B (en) | 2000-12-25 | 2001-12-24 | Method of manufacturing semiconductor device and method of manufacturing optical wave guide |
Country Status (5)
Country | Link |
---|---|
US (1) | US6955994B2 (zh) |
EP (1) | EP1225620B1 (zh) |
JP (1) | JP3762640B2 (zh) |
DE (1) | DE60112710T2 (zh) |
TW (1) | TW511182B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7603005B2 (en) | 2004-12-02 | 2009-10-13 | Mitsui Chemicals, Inc. | Optical circuit board and optical and electric combined board |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3765987B2 (ja) * | 2001-02-15 | 2006-04-12 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
KR20020078582A (ko) * | 2001-04-06 | 2002-10-19 | 테크노세미켐 주식회사 | 투명도전막의 선택적 에칭액 조성물 |
US6703639B1 (en) * | 2002-12-17 | 2004-03-09 | The United States Of America As Represented By The Secretary Of The Navy | Nanofabrication for InAs/AlSb heterostructures |
KR100558437B1 (ko) | 2003-06-24 | 2006-03-10 | 삼성전기주식회사 | 반도체 레이저의 제조방법 |
JP3801597B2 (ja) | 2004-02-09 | 2006-07-26 | ユーディナデバイス株式会社 | 半導体素子の製造方法 |
JP2008227432A (ja) * | 2007-03-16 | 2008-09-25 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体素子およびその製造方法 |
JP2008294076A (ja) * | 2007-05-22 | 2008-12-04 | Sumitomo Electric Ind Ltd | 半導体レーザ素子 |
JP5672771B2 (ja) * | 2010-05-24 | 2015-02-18 | 富士通株式会社 | 半導体光素子及びその製造方法 |
CN111903020B (zh) * | 2018-03-26 | 2022-08-09 | 三菱电机株式会社 | 半导体装置的制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722146B2 (ja) * | 1989-02-14 | 1995-03-08 | 松下電器産業株式会社 | エッチング方法 |
JPH0740623B2 (ja) * | 1990-07-30 | 1995-05-01 | 松下電器産業株式会社 | 半導体レーザの製造方法 |
US5227015A (en) * | 1990-07-30 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor laser |
JPH04307984A (ja) * | 1991-04-05 | 1992-10-30 | Nec Corp | 光集積素子 |
JPH0521419A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 半導体装置の製造方法 |
JPH0722691A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 半導体レーザとその製造方法 |
US5441912A (en) * | 1993-07-28 | 1995-08-15 | The Furukawa Electric Co., Ltd. | Method of manufacturing a laser diode |
US5568501A (en) * | 1993-11-01 | 1996-10-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
JPH07211692A (ja) * | 1994-01-12 | 1995-08-11 | Sumitomo Electric Ind Ltd | InP系化合物半導体の加工方法 |
JPH08116135A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 導波路集積素子の製造方法,及び導波路集積素子 |
JP3270278B2 (ja) * | 1994-12-15 | 2002-04-02 | 東芝電子エンジニアリング株式会社 | 半導体装置及びその製造方法 |
JP3429407B2 (ja) * | 1996-01-19 | 2003-07-22 | シャープ株式会社 | 半導体レーザ装置およびその製造方法 |
JPH09283505A (ja) * | 1996-02-13 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 化合物半導体のエッチング方法、半導体レーザ素子およびその製造方法 |
JPH1065201A (ja) | 1996-06-13 | 1998-03-06 | Furukawa Electric Co Ltd:The | 半導体導波路型受光素子とその製造方法 |
JP3994362B2 (ja) * | 1998-09-08 | 2007-10-17 | 富士通株式会社 | 化合物半導体装置の製造方法 |
JP2000349395A (ja) * | 1999-03-30 | 2000-12-15 | Victor Co Of Japan Ltd | リッジ導波路型半導体レーザ素子の製造方法 |
-
2000
- 2000-12-25 JP JP2000393318A patent/JP3762640B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-21 DE DE60112710T patent/DE60112710T2/de not_active Expired - Lifetime
- 2001-12-21 EP EP01310826A patent/EP1225620B1/en not_active Expired - Lifetime
- 2001-12-21 US US10/024,391 patent/US6955994B2/en not_active Expired - Lifetime
- 2001-12-24 TW TW090132045A patent/TW511182B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7603005B2 (en) | 2004-12-02 | 2009-10-13 | Mitsui Chemicals, Inc. | Optical circuit board and optical and electric combined board |
Also Published As
Publication number | Publication date |
---|---|
US6955994B2 (en) | 2005-10-18 |
EP1225620A2 (en) | 2002-07-24 |
US20020119661A1 (en) | 2002-08-29 |
JP3762640B2 (ja) | 2006-04-05 |
EP1225620B1 (en) | 2005-08-17 |
DE60112710D1 (de) | 2005-09-22 |
JP2002198616A (ja) | 2002-07-12 |
DE60112710T2 (de) | 2006-01-19 |
EP1225620A3 (en) | 2003-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI333306B (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step mocvd | |
KR101061616B1 (ko) | 질화물 반도체 레이저 소자 및 그 제조 방법 | |
JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
JPH1098235A (ja) | 無再成長分布帰還リッジ型半導体レーザ及びその製造方法 | |
TW511182B (en) | Method of manufacturing semiconductor device and method of manufacturing optical wave guide | |
JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
JPH02205092A (ja) | 半導体ダイオードレーザおよびその製造方法 | |
Seassal et al. | InP microdisk lasers on silicon wafer: CW room temperature operation at 1.6 µm | |
US8842710B2 (en) | Process for producing semiconductor device and semiconductor device | |
JPH03112185A (ja) | 半導体レーザの製造方法 | |
JP6206247B2 (ja) | 半導体装置の製造方法 | |
US7919415B2 (en) | Process of manufacturing a semiconductor device | |
JP4213154B2 (ja) | 半導体装置の製造方法 | |
JP2010192888A (ja) | 半導体レーザの製造方法 | |
JP4097950B2 (ja) | 分布帰還型レーザ装置、半導体光装置および分布帰還型レーザ装置の製造方法 | |
JP6156161B2 (ja) | 光半導体素子及びその製造方法 | |
WO1991013480A1 (en) | Mesa buried type optical semiconductor device and manufacture thereof | |
JPH0548200A (ja) | 外部共振器型波長可変半導体レーザ装置 | |
JPH03283689A (ja) | 半導体レーザの製造方法 | |
JPH08330665A (ja) | 光半導体レーザの製造方法 | |
JPS61220389A (ja) | 集積型半導体レ−ザ | |
JP3994928B2 (ja) | 半導体レーザの製造方法 | |
JPH04369886A (ja) | 半導体レーザの製造方法 | |
JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 | |
JP3602814B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |