JP3801597B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP3801597B2
JP3801597B2 JP2004032753A JP2004032753A JP3801597B2 JP 3801597 B2 JP3801597 B2 JP 3801597B2 JP 2004032753 A JP2004032753 A JP 2004032753A JP 2004032753 A JP2004032753 A JP 2004032753A JP 3801597 B2 JP3801597 B2 JP 3801597B2
Authority
JP
Japan
Prior art keywords
buried layer
manufacturing
inp
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004032753A
Other languages
English (en)
Other versions
JP2005223300A (ja
Inventor
辰也 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2004032753A priority Critical patent/JP3801597B2/ja
Priority to US11/052,114 priority patent/US7125735B2/en
Publication of JP2005223300A publication Critical patent/JP2005223300A/ja
Application granted granted Critical
Publication of JP3801597B2 publication Critical patent/JP3801597B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は半導体素子の製造方法に関し、より詳細には、半導体基板上に形成されたメサなどの段差領域を結晶性の高い埋め込み層で平坦化することを可能とする半導体レーザなどの半導体素子の製造方法に関する。
近年、半導体レーザと光ファイバを利用した光通信技術の発展がめざましく、各家庭におけるブロードバンド通信も安価に利用可能となっている。今後の個人ベースでの情報通信量の増大に伴って、近い将来にはADSLに代わってFTTH(Fiber To The Home)が主流になると予想されている。このような光通信技術の高度化により、半導体レーザをはじめとした光半導体素子に対する高性能化と低価格化の要請が厳しくなってきている。
図1は、従来より光通信に用いられている低コストの半導体レーザの構造例を説明するための図で、半導体レーザを[011]方向から眺めた場合の断面図である(例えば特許文献1参照)。この半導体レーザ10では、裏面にn電極17を備えたn型(100)InP基板11の主表面上に、n型InGaAsP層、InGaAsP層、p型InP層、p型InGaAs層を順次積層させ、これら積層構造の一部を残すようにドライエッチングして凸状の段差領域(メサ構造)を形成し、この段差領域の各層をn型InGaAsPガイド層12、InGaAsP−MQW活性層13、p型InPクラッド層14、およびp型InGaAsコンタクト層15としている。この段差領域の両サイドには、原料ガスに塩化メチル(CHCl)を添加した混合ガスを用いて有機金属気相成長(MOCVD)させたFeドープ高抵抗埋め込み層16が埋め込まれて平坦化されている。また、p型InGaAsコンタクト層15の全面およびこれに隣接するFeドープ高抵抗埋め込み層16の一部領域を暴露するように開口させたSiO保護膜19が設けられているとともに、SiO保護膜19の開口部にはp型InGaAsコンタクト層15にバイアス印加するためのp電極18が形成されている。
図1に示した構造の半導体レーザは、MOCVD法による結晶成長プロセスが、積層構造の形成と埋め込み層の成膜の2回のみで済むために、その製造プロセスが比較的単純かつ簡単なものになるという特徴がある。また、RIE(Reactive Ion Etching:反応性イオンエッチング)法に代表されるドライエッチング法は、液体エッチャントを用いるウェットエッチング法に比較して、エッチング量の制御性や再現性に優れていることに加え、広い面積領域を均一にエッチングすることが可能であるという利点がある。また、MOCVD法は大口径の基板上に均一に結晶成長させることが可能な結晶成長方法であり、上記のドライエッチング法とともに、半導体レーザの量産化とコスト低減に適した技術である。さらに、埋め込み層成長後の表面に生じた凹凸を塩酸と酢酸を含む混合液でエッチングして段差領域の近傍(メサ近傍)を完全に平坦化する技術を適用すれば、電極形成プロセスでの高い歩留まりをも確保できるため低コスト化にも優れている。
しかしながら、段差領域の埋め込み後の結晶表面に生じる凹凸を上述の手法により除去して表面を平坦化するためには、埋め込み層表面が段差領域の表面よりも高くなるように、埋め込み層の膜厚を予め厚めに結晶成長させておくことが必要になる。このような厚めの埋め込み層成長を行うと、その結晶成長に要する原材料費や装置メンテナンス費用の増大および製造工程でのスループットの低下などの要因となり、半導体レーザの製造コストを上昇させる結果となる。例えば、高さ3.0μmの段差領域を2.0μm/hの結晶成長速度の埋め込み層で埋め込む場合、本来は1.5時間程度の結晶成長時間となるところが、埋め込み層を厚めに成長させる必要から実質的結晶成長時間として約1.8時間を要することとなる。従って、段差領域の両サイドの領域に埋め込まれる埋め込み層の結晶成長直後(as-grown)の表面状態を平坦なものとし、埋め込み層成長後の表面凹凸除去プロセスを不要とすることが望ましい。
ところで、従来においては、せん亜鉛鉱型結晶構造の(100)の結晶面方位の基板(例えばInP基板)の上に<0−11>方向にストライプ状に延在するInPの段差領域を、MOCVD法で結晶成長させた高抵抗InP層で埋め込んで平坦化を試みる際には、Inの原料であるTMI(トリメチルインジウム)ガスとPの原料であるPH(ホスフィン)ガスの混合ガスのみを供給して結晶成長することとされていた。
特許文献2には、このような供給ガスで<0−11>方向に延在する段差領域の埋め込みを行うと、段差領域の側面に沿って(111)面をファセット面とする結晶が突起状に成長してしまうために平坦な埋め込みが阻害されるが、段差領域の延在方向を<0−11>方向から5度以上オフした場合には段差領域の側面には(111)面の結晶成長が抑制されて平坦な埋め込みが可能となることが報告されている。なお、この特許文献2によれば、段差領域の延在方向の<0−11>方向からのずれ(オフ角)が5度未満の場合には段差領域側面上に1μm以上の突起が生じてしまい、表面が平坦化しないとされている。このような事情を背景として、TMIガスとPHガスの混合ガスのみを供給ガスとする従来の結晶成長技術においては、<0−11>方向から5度未満のオフ角をもって延在する段差領域を平坦に埋め込むことは困難であった。
なお、段差領域が<011>方向に延在している場合には、原料ガスに有機塩素化物系ガスを添加して結晶成長を行うことにより良好な埋め込み層が得られることが知られており、そのような有機塩素化物系ガスとして、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、トリクロロエタンが報告されている(特許文献3参照)。
特開2002−198616号公報 特開平1−101624号公報 特開平8−97509号公報 Takeuchi et al, "Comparison of chlorocarbons as an additive during MOVPE for flat burying growth of InP", Journal of Crystal Growth (1997) vol.174, pp.611.
発明者が、<0−11>−ジャスト方向へ延在する段差領域の埋め込み実験を行った結果によれば、特許文献3に開示されている上記いずれの有機塩素化物系ガスを添加させた場合にも、段差領域上端部でのInP(111)A面(In面)上に埋め込み層が結晶成長することに起因する凹凸の発生や、A面上での積層欠陥の発生などの現象が確認され、良好な埋め込み層を得ることは困難であった。
このように、従来の埋め込み結晶成長技術では、<0−11>方向へ延在する段差領域を平坦に埋め込むことが困難であり、素子作成に使用できるメサストライプ方位に自由度が制限されるという問題があった。
本発明は、<0−11>−ジャスト方向から<011>方向に至る所望の方向に側面を有する段差領域を、高い結晶性の埋め込み層で埋め込むことで平坦化を可能とする技術を提供するものである。
本発明は、かかる課題を解決するために、請求項1に記載の発明は、半導体素子の製造方法であって、InP系化合物半導体結晶の(100)面上の<011>方向あるいは<0−11>方向に設けられた凸状の段差領域をInP系埋め込み層により埋め込む工程において、1分子中に塩素原子が1個結合した炭素原子を少なくとも2つ含む有機塩素化物を添加した原料ガスを供給して前記埋め込み層を気相成長させることを特徴とする。
請求項2に記載の発明は、請求項1に記載の半導体素子の製造方法において、前記炭素原子の数は2であることを特徴とする。
請求項3に記載の発明は、請求項2に記載の半導体素子の製造方法において、前記有機塩素化物は、1,2−ジクロロエタン、1,2−ジクロロプロパン、または1,2−ジクロロエチレンの何れかであることを特徴とする。
請求項4に記載の発明は、請求項3に記載の半導体素子の製造方法において、前記化合物半導体結晶は、InP、InGaAs、またはInGaAsPの何れかであることを特徴とする。
請求項5に記載の発明は、請求項4に記載の半導体素子の製造方法において、前記埋め込み層は、InP、InGaP、またはInGaAsPの何れかであることを特徴とする。
請求項6に記載の発明は、請求項5に記載の半導体素子の製造方法において、前記埋め込み層はMOCVD法により気相成長され、当該気相成長条件は、基板温度560〜600℃、成長圧力100〜760Torr、前記有機塩素化物のガス流量がIn供給用のトリメチルインジウム(TMI)ガス流量の6倍以上に設定されることを特徴とする。
請求項7に記載の発明は、請求項1に記載の半導体素子の製造方法において、前記段差領域の形状は、ストライプ状、円柱状、または矩形の何れかであることを特徴とする。
請求項8に記載の発明は、半導体素子の製造方法であって、InP系化合物半導体結晶の(100)面上に概ね<0−11>方向に延在する凸状の段差領域を設ける工程と、前記段差領域を有機塩素化物を添加した原料ガスを供給してInP系埋め込み層をMOCVD法により気相成長させて前記段差領域を埋め込む工程と、を備え、前記段差領域は、<0−11>方向から2.5度以上6.5度以下の角度だけ<011>方向にオフして設けられていることを特徴とする。
請求項9に記載の発明は、請求項8に記載の半導体素子の製造方法において、前記有機塩素化物は、1,2-ジクロロエタン、1,2−ジクロロエチレン、1,2−ジクロロプロパン、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、またはトリクロロエタンの何れかであることを特徴とする。
請求項10に記載の発明は、請求項9に記載の半導体素子の製造方法において、前記化合物半導体結晶は、InP、InGaAs、またはInGaAsPの何れかであることを特徴とする。
請求項11に記載の発明は、請求項10に記載の半導体素子の製造方法において、前記埋め込み層は、InP、InGaP、またはInGaAsPの何れかであることを特徴とする。
請求項12に記載の発明は、請求項1から11の何れかに記載の半導体素子の製造方法において、前記凸状の段差領域の上部表面に前記埋め込み層の成長を抑制するためのマスク層を設ける工程を備え、前記埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるように前記埋め込み層が成膜されることを特徴とする。
請求項13に記載の発明は、請求項1から11に記載の半導体素子の製造方法において、前記埋め込み層の成膜は、前記凸状の段差領域の上部表面を被覆するように実行されることを特徴とする。
請求項14に記載の発明は、請求項13に記載の半導体素子の製造方法において、前記埋め込み層の成膜後に、当該埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるようにエッチングする工程を備えることを特徴とする。
請求項15に記載の発明は、請求項14に記載の半導体素子の製造方法において、前記エッチングは、塩素を含有するガスを用いたドライエッチングにより実行されることを特徴とする。
請求項16に記載の発明は、請求項14に記載の半導体素子の製造方法において、前記エッチングは、少なくとも塩酸:酢酸:過酸化水素水:水=1:1:1:1の混合液を用いたウェットエッチングにより実行されることを特徴とする。
請求項17に記載の発明は、請求項1から16の何れかに記載の半導体素子の製造方法において、前記段差領域は、半導体レーザ素子または光変調器の活性層の両側領域若しくは光検出器の光入射面領域の両側であることを特徴とする。
本発明により、化合物半導体結晶の(100)面上に<0−11>方向から<011>方向に至る所望の方向に側面を有する段差領域を、高い結晶性の埋め込み層で平坦化することが可能となる。特に、従来技術では困難とされていた<0−11>方向からのオフ角が5度未満の段差領域の場合においても平坦化埋め込みが可能となるという顕著な効果が得られる。
以下に図面を参照して、本発明を実施するための最良の形態について説明する。
本発明は、InP系(InP、InGaAs、InGaAsP)化合物半導体結晶の(100)面上に設けられた、<0−11>方向から<011>方向に至る所望の方向に側面を有する段差領域を埋め込むためのInP系(InP、InGaP、InGaAsP)の埋め込み層の結晶成長に際して、その原料ガスに有機塩素化物系ガスの一種である1,2−ジクロロエタン(CCl)、1,2−ジクロロプロパン(CCl)または1,2−ジクロロエチレン(CCl)の何れかのガスを添加することにより、結晶性と平坦性に優れた段差領域の埋め込みが可能であるとの第1の知見に基づくものである。
具体的に説明すると、発明者は、InP化合物半導体結晶の(100)面上に設けられた段差領域において、InP埋め込み層のMOCVD成長のための原料ガスに各種有機塩素化物系ガスを添加させて、ドライエッチングで形成された段差領域の埋め込み実験を行った結果、1分子中に塩素(Cl)原子が1個結合した炭素(C)原子を2つ含む有機塩素化物である1,2−ジクロロエタン、1,2−ジクロロプロパン、または1,2−ジクロロエチレンの何れかのガスを原料ガスに添加して埋め込み層をMOCVD成長することにより、従来のMOCVD結晶成長では平坦な埋め込みが不可能とされていた<0−11>方向の側面を有する段差領域を平坦かつ結晶性の高い状態で埋め込むことが可能であることを見出し、さらに、かかる平坦化埋め込みは、<0−11>方向から<011>方向に至る所望の方向に延在する段差領域について有効であることを見出した。
図2は、InP化合物半導体結晶の(100)面上に設けられた段差領域において、段差領域をInP埋め込み層で埋め込む工程に際して、1,2−ジクロロエタンガスを原料ガスに添加した場合の平坦化効果を説明するための断面SEM像で、図2(a)は有機塩素化物ガスを無添加で埋め込み層を成長させた場合、図2(b)はCHClガスを添加して埋め込み層を成長させた場合、そして図2(c)は1,2−ジクロロエタンガスを添加して埋め込み層を成長させた場合のSEM像である。これらの図中において埋め込み層中に現れている縞状のコントラストは、埋め込み層の成長の進行の様子を観察するために挿入されたInGaAsのマーカ層である。なお、これらの何れのSEM像においても、段差領域は<0−11>方向にストライプ状に延在しており、SEM観察方向は段差領域の延在方向である<0−11>方向に一致している。
図2(a)に示すように、有機塩素化物ガスが無添加の状態で埋め込み層の結晶成長を行うと、段差領域(凸部)の側面で進行する結晶成長に伴って段差領域上端部に連なるInP(111)A面(In面)が現れ、この(111)A面上に結晶成長が進行するため凹凸が極めて大きな表面状態となる。また、(111)A面上への結晶成長の結果として積層欠陥の発生が伴うために、その結晶性も低くならざるを得ない。
図2(b)に示したCHClガス添加の場合には、図2(a)に示した有機塩素化物ガス無添加の場合に比較して、段差領域側面に沿った結晶成長および(111)A面上への結晶成長の何れもが大きく抑制される。しかしながら、これらの結晶成長は完全には抑制できないため平坦性も不充分なものとなってしまう。原料ガスへのCHCl添加量を増加することで平坦性は改善されるが、半導体レーザの工業的生産という観点から許容可能な範囲の添加量で平坦な埋め込み形状を得ることは極めて困難である。
これらに対して、図2(c)に示した1,2−ジクロロエタンガス添加の場合には、工業生産的に実用的な範囲の添加量で、段差領域の側面上での結晶成長および(111)A面上への結晶成長の何れも容易に抑制され、平坦な埋め込み形状を得ることが可能である。また、(111)A面上への結晶成長が完全に抑制された結果、通常は(111)A面上への結晶成長に伴って発生する積層欠陥が発生せず、高い結晶性を維持した状態で埋め込みが行われている。すなわち、<0−11>方向にストライプ状に延在する段差領域の側面から横方向へ進行する結晶成長(ラテラル成長)の速度が速いという性質とも相俟って、平坦性に極めて優れた埋め込みが実現されている。
このような効果は、段差領域の延在方向が<0−11>方向から<011>方向に至る任意の方向で確認されるから、段差領域の形状はストライプ状である必要はなく、円柱状や矩形などの所望の形状の段差領域の平坦化埋め込みも可能である。
図3は、InP化合物半導体結晶の(100)面上に設けられた段差領域において、延在方向を<0−11>方向から6度オフさせた段差領域のInP高抵抗埋め込み層による埋め込みを、1,2−ジクロロエタン添加した供給ガスで実行した場合の平坦性を説明するためのSEM像で、図3(a)は傾斜SEM像、図3(b)は断面SEM像である。これらのSEM像からわかるとおり、段差領域はその両側に埋め込まれたInP高抵抗埋め込み層の存在により平坦化されている。なお、図2と同様に、埋め込み層にはマーカ層が挿入されている。このような平坦化効果は、上述した1,2−ジクロロエタン添加のほかにも、1,2−ジクロロプロパン添加および1,2−ジクロロエチレン添加でも得られる。
図4および図5は、InP化合物半導体結晶の(100)面上に設けられた段差領域において、延在方向が<0−11>方向である段差領域の埋め込みを、1,2−ジクロロエチレン添加(図4)または1,2−ジクロロプロパン添加(図5)した供給ガスで実行した場合の平坦性を説明するためのSEM像で、図4(a)および図5(a)は傾斜SEM像、図4(b)および図5(b)は断面SEM像である。何れのガス添加においても、段差領域はその両側に埋め込まれたInP高抵抗埋め込み層の存在により平坦化されており、これらのガス添加による平坦化埋め込み効果が確認できる。
1,2−ジクロロエタン、1,2−ジクロロエチレン、1,2−ジクロロプロパンは何れも、1分子中にCl原子が1個結合したC原子を2つ含む有機塩素化物である。このような有機塩素化物を添加することにより、(111)A面上への結晶成長が抑制でき、<0−11>方向に延びる段差領域が平坦に埋め込まれる理由については、例えば以下のように考えることができる。
発明者らは既に、非特許文献1において、1分子中にCl原子が1個結合したC原子をもつ有機塩化物分子(例えば塩化メチル)は、気相中での分解率が低く基板表面に吸着した後に基板表面の「触媒効果」の助けにより化学分解するために、成長速度の面方位依存性を変化させることが可能であり(例えば、添加された塩化メチルは基板上に形成された段差領域側面での結晶成長を抑制する効果をもつ)、埋め込み層成長中における結晶面制御に有効なことを示した。これとは逆に、Cl原子が2個以上結合したC原子をもつ有機塩化物分子は、気相中で熱分解し易いために結晶成長速度の面方位依存性に与える影響は僅かであった。
しかし、1分子中にCl原子が1個結合したC原子をもつ有機塩化物分子は、気相中での分解効率が低く結晶成長速度の面方位依存性が大きいという利点の反面、(100)面や(111)A面での結晶成長速度を大幅に低下させるレベルにまで添加量を増やすと、塩化メチルの添加量の増大に伴ってリアクタ内で堆積した多結晶のエッチング生成物により排気系が詰まり易くなるという問題を生じ、実用的なレベルでの塩化メチル添加量で<0−11>方向の段差領域を平坦に埋め込むことは不可能であった。
これに対して、1,2−ジクロロエタン分子、1,2−ジクロロエチレン分子、1,2−ジクロロプロパン分子は何れも、1分子中にCl原子を2個もち、かつ、これらのCl原子は互いに別のCに結合している分子構造を有している。そして、気相中での分解効率は塩化メチルや塩化エチルに比較して若干高く(なお、これらの分子の気相中での分解効率は、Cl原子が複数個結合したC原子をもつ有機塩化物分子の気相中での分解効率に比較すると低い)、塩化メチルよりも僅かに小さいながら結晶成長速度の面方位依存性の変化をもたらす。例えば、図2(c)を図2(b)と比較すると、塩化メチルほどではないものの、1,2−ジクロロエタンの段差領域側面への結晶成長抑制効果が認められる。
すなわち、1分子中にCl原子が1個結合したC原子を2つ含む有機塩素化物である1,2-ジクロロエタンを添加して埋め込み層を成長させると、結晶成長速度の面方位依存性が適度に変化するため、リアクタ内の堆積物からのエッチング生成物の発生という不都合を低減できるから、(100)面や(111)A面上の結晶成長速度を大きく低減させるレベルにまで供給量を増すことが可能となる。なお、(100)面上での結晶成長速度を大幅に低減可能であるという事実は、<011>方向に延在する段差領域であるか<0−11>方向に延在する段差領域であるかとは無関係に、段差領域の両サイドの埋め込み層面の高さと段差領域の高さとが一致するように平坦化することができるという利点となっている。
なお、Cl原子が2個以上結合したC原子をもつ有機塩化物分子は、<0−11>方向に延在する段差領域の側面への結晶成長抑制効果が小さい。従って、このような有機塩化物分子を添加して<0−11>方向に延在する段差領域の埋め込みを行うと、埋め込み層の成長中に露出することとなる(111)A面の露出幅が大きくなって(111)A面上への結晶成長が起こり易くなり、平坦な埋め込みは困難である。
なお、1,2-ジクロロエタン、1,2−ジクロロエチレン、および1,2−ジクロロプロパンは、1分子中にCl原子が1個結合したC原子を2つ含む有機塩素化物であるが、上述の平坦化効果は、Cl原子が1個結合したC原子を複数含む有機塩素化物を添加することに起因するものと考えられるから、1分子中にCl原子が1個結合したC原子を少なくとも2つ含む有機塩素化物であれば同様の効果が得られる。
また、発明者は、InP系(InP、InGaAs、InGaAsP)化合物半導体結晶の(100)面上に設けられた段差領域を、InP系(InP、InGaP、InGaAsP)埋め込み層で埋め込む工程において、ストライプ状の段差領域の延在方向を<0−11>方向から僅かの角度だけオフするようにすると、段差領域側面から横方向への結晶成長(ラテラル成長)の速度を、<011>方向に延在する段差領域側面からのラテラル成長の速度よりも大きくできること、および、有機塩素化物を添加した供給ガスによりかかる段差領域の平坦埋め込みが可能なこと、を見出した。ここでいう有機塩素化物とは、1,2-ジクロロエタン、1,2−ジクロロエチレン、および1,2−ジクロロプロパンに限定されず、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、トリクロロエタンなど、Cと結合したClを含む有機塩素化物であればよい。本発明は、この第2の知見にも基づくものである。
特許文献2には、段差領域の延在方向の<0−11>方向からのオフ角が5度未満の場合には段差領域側面上に1μm以上の突起が生じてしまい、表面が平坦化しないとされているが、発明者らの検討によれば、段差領域の延在方向を<0−11>方向から数度オフすることとすると、ラテラル成長速度が大きくなって埋め込み層の成長に要する時間が短縮化されることに加え、1,2−ジクロロエタンに限らず塩化メチルや塩化エチルといった従来から用いられている有機塩素化物を添加した原料ガスでMOCVD成長を行って埋め込みをしても、積層欠陥の発生を抑制しかつ充分な平坦性を有する埋め込み形状を得ることができることが判明した。
図6は、InP化合物半導体結晶の(100)面上の段差領域において、段差領域の延在方向を<0−11>方向から僅かにオフした場合の平坦化効果を説明するための図で、図6(a)はオフ角が0度の場合([0−11]−ジャスト)、図6(b)は6.5度のオフ角をもたせた場合の像であり、各々、左図が表面ノマルスキー顕微鏡観察像であり、右図が傾斜SEM観察像である。
これらのInP埋め込み層のMOCVD成長条件は、基板温度560〜600℃、成長圧力100〜760Torr、有機塩素化物のガス流量がIn供給用のTMIガス流量の6倍以上に設定され、MOCVD成長の一般的な条件と比較して低成長温度かつ高圧力である。なお、図6の埋め込み条件は、基板温度575℃、圧力150Torr、とし、添加した有機塩素化物はCHCl(5.0ccm、CHCl/TMI=15)である。
図6(a)に示したオフ角0度の場合は、段差領域の両サイドに成長したInP埋め込み層の表面が激しい凹凸を有しているのに対して、図6(b)に示したオフ角が6.5度の場合のInP埋め込み層の表面は、極めて平坦であることが明瞭に確認できる。また、段差領域の側面からのラテラル成長の大きさを示す段差領域両サイドの埋め込み層の幅を比較すると、[0−11]−ジャスト(図6(a)の左図:断面図表面を上から見た図)の場合に比較して6.5度オフ(図6(b)の左図:断面図表面を上から見た図)では約20%広くなっており、段差領域の延在方向を<0−11>方向から数度オフしたことによりラテラル成長が加速されていることがわかる。
このように、段差領域の延在方向を<0−11>方向から数度オフすることとすると、添加する有機塩素化物を1,2−ジクロロエタンに限定することなく、塩化メチルなどのMOCVD成長に一般的に用いられる有機塩素化物を添加することで、充分な平坦性を有する埋め込み形状を得ることができる。なお、この平坦化に有効なオフ角は、2.5度でも充分であることが実験的に確認された。
なお、延在方向が<0−11>−ジャスト方向または<0−11>方向から数度オフした方向の段差領域の平坦化埋め込みに際しては、結晶成長の原料ガスに添加する有機塩素化物が何れの塩素化物であっても、段差領域の両サイドの平坦面を広く形成する場合(例えば、素子容量低減のために電極パッド下の高抵抗埋め込み層を厚くするような場合)には、段差領域の両サイドの埋め込み層の高さは、段差領域の高さよりも高くならざるを得ず高さにギャップが生じてしまう。したがって、平坦性を必要とされる電極材料を用いるデバイスや、SIPBH構造(Semi Insulating Planar Buried Hetero)の半導体レーザのように高抵抗埋め込み層の成長後に形成するn型ブロック層を段差領域に近接させて設ける必要がある場合などのように、作製するデバイスの構造によってはそのようなギャップをなくすことが必要とされる。かかる場合には、少なくともギャップに相当する厚みの分だけを埋め込み層表面からエッチングにより除去して段差領域の高さと埋め込み層の高さとを合わせこむことが可能である。
図7は、InP埋め込み層のエッチングによる除去の前後の様子を説明するための図で、図7(a)はエッチング前の断面SEM像、図7(b)はエッチング後の断面SEM像である。なお、これらのSEM像中で段差領域の(100)面上に観察される薄膜は、InP埋め込み層の結晶成長時にマスクとして用いた層(マスク層)である。
図7(a)に示すように、1,2−ジクロロエチレン添加で成長させたInP埋め込み層は段差領域の高さ以上の厚みを有し、[0−11]−ジャスト方向に延在する段差領域の両サイドのInP埋め込み層の表面は段差領域表面よりも高い位置にある。また、InP埋め込み層の(100)表面と段差領域の(100)表面との間には、(111)A面(In面)のファセット面が現れている。
この状態のInP埋め込み層を、ウェットエッチャント(塩酸:酢酸:過酸化水素水:水=1:1:1:1)で5分間のエッチングを施すと、図7(b)に示すように、段差領域の(100)表面とInP埋め込み層の(100)表面の高さのギャップに相当する厚みの分だけのInP埋め込み層がエッチングにより除去されて段差領域の高さとInP埋め込み層の高さとの合わせ込みが行われる。
(111)A面は通常のウェットエッチングによってはエッチングできない面であるため、上記条件のようなウェットエッチングによりInP埋め込み層全体をエッチングしても(111)A面のファセット形状はエッチング進行中に維持され、埋め込み層の平坦化が可能となる。このことは、<011>方向に延在する段差領域の埋め込みを行う際に段差領域との間に現れる(111)B面(P面)が通常のウェットエッチングによって容易に除去されてしまい、InP埋め込み層全体をウェットエッチングすると平坦化できないのとは相違する特徴的な点である。
なお、ウェットエッチングにより高さの合わせ込みを行った例を説明したが、エッチング法はウェットエッチングに限らず、MOCVDリアクタ内にClを供給してリアクタ内で気相エッチングしたり、RIEなどのドライエッチング法によることとしてもよい。
以下では、実施例により本発明をより詳細に説明する。
本実施例は、上述した第1の知見に基づく発明に関するものである。
図8は、本発明の方法により製造されるSIBH構造(Semi Insulating Buried Hetero)の半導体レーザの構成例を説明するための図で、半導体レーザの[0−11]方向からの断面図である。この半導体レーザ100は、裏面にn電極107を備えたn型(100)InP基板101の主表面上に、n型InGaAsPガイド層102、InGaAsP−MQW活性層103、p型InPクラッド層104、およびp型InGaAsコンタクト層105を順次積層させて設けられた、[0−11]方向にストライプ状に延在する段差領域を有している。この段差領域は、Feドープ高抵抗埋め込み層106で平坦化されており、p型InGaAsコンタクト層105の全面およびFeドープ高抵抗埋め込み層106の一部領域を暴露するように開口させたSiO保護膜109を設けるとともに、SiO保護膜109の開口部にはp型InGaAsコンタクト層105にバイアス印加するためのp電極108が設けられている。なお、Feドープ高抵抗埋め込み層106は、発光領域からのリーク電流を防止するために設けられるもので、半絶縁化して高抵抗とするためにFeドーピングしたものである。
以下に図9を参照して、図8に示した半導体レーザの製造プロセスを説明する。先ず、n型(100)InP基板101の主面上に、MOCVD法により、n型InGaAsP層110、InGaAsP層111、p型InP層112、およびp型InGaAs層113を順次積層させる(図9(a))。次に、p型InGaAs層113上の一部領域に、化学気相成長(CVD)法と光リソグラフィおよびHF系のウェットエッチング技術により、幅2.5μmで[0−11]方向に延びるSiO選択成長マスク114を形成する(図9(b))。
この状態で、エタン−水素−酸素の混合ガスを用いてRIE法によるエッチングを施し、SiO選択成長マスク114でマスキングされた以外の領域を除去する。なお、このエッチングは、n型(100)InP基板101の主表面から3.0μmの深さまで施されてほぼ垂直な側面を有するメサ状の段差領域が形成される(図9(c))。
段差領域の形成に続いて、In供給用のTMI(流量0.35ccm)とP供給用のPH(流量100ccm)とFeドーパント供給用のフェロセン(流量5.0×10−4ccm)の各ガスを混合させた原料ガスに有機塩素化物添加用の1,2−ジクロロエタンガス(流量6ccm)を添加して、MOCVD法によりFeドープしたInPの高抵抗埋め込み層106(抵抗率1×10Ω・cm)を成長させ、段差領域の表面と概ね同一の高さまでを平坦に埋め込む(図9(d))。なお、MOCVD法による結晶成長条件は、基板温度590℃、成長圧力150Torr、結晶成長速度は1.0μm/hであり、段差領域の側面から横方向に片側10μmの平坦面を得るために要する成長時間は約40分である。
高抵抗埋め込み層106の成長後に残存しているSiO選択成長マスク114を除去した後に、p型InGaAsコンタクト層105の全面およびFeドープ高抵抗埋め込み層106の一部領域を暴露するように開口させたSiO保護膜109を設け、このSiO保護膜109の開口部に、Ti/Pt/Au積層膜のp電極108をスパッタ成膜してp型InGaAsコンタクト層105とのコンタクトを確保する。また、n型(100)InP基板の裏面にはAuGe/Au積層膜のn電極107をスパッタ成膜する(図9(e))。このようにして図8に示した半導体レーザが得られる。
なお、段差領域の側面横方向の平坦面が片側10μm程度の場合には、図9(d)に示すように、埋め込み層の表面高さと段差領域の表面高さとがほぼ一致しているために、高さを合わせ込むための追加エッチングは不要である。しかし、段差領域側部の平坦面が片側20μm程度ともなると、埋め込み層の表面高さは段差領域の表面高さよりも若干高くならざるを得ないため、埋め込み層の表面近傍の0.10μm程度をエッチングにより除去して平坦化する必要がある。
図10は、図8に示した半導体レーザを製造する際の埋め込みをSiO選択成長マスクなしで行う場合のプロセスを説明するための図である。なお、図10(a)〜図10(c)までのプロセスは、図9(a)〜図9(c)までのプロセスと同じであるので、説明は省略する。
図10(c)の段差領域の形成に続いて、SiO選択成長マスク114を除去(図10(d))した後、In供給用のTMI(流量0.35ccm)とP供給用のPH(流量100ccm)とFeドーパント供給用のフェロセン(流量5.0×10−4ccm)の各ガスを混合させた原料ガスに有機塩素化物添加用の1,2−ジクロロエタンガス(流量6ccm)を添加して、MOCVD法によりFeドープInPの高抵抗埋め込み層106(抵抗率1×10Ω・cm)を全面に成長させ、段差領域の表面を覆うように埋め込む(図10(e))。
次に、段差領域の表面(すなわちp型InGaAsコンタクト層105の表面)とFeドープ高抵抗埋め込み層106の表面が同じ高さになるようにエッチングを行い(図10(f))、p型InGaAsコンタクト層105の全面およびFeドープ高抵抗埋め込み層106の一部領域を暴露するように開口させたSiO保護膜109を設け、このSiO保護膜109の開口部に、Ti/Pt/Au積層膜のp電極108をスパッタ成膜してp型InGaAsコンタクト層105とのコンタクトを確保する。また、n型(100)InP基板の裏面にはAuGe/Au積層膜のn電極107をスパッタ成膜する(図10(g))。このようにして、SiO選択成長マスクを用いることなく埋め込みが行われて図8に示した半導体レーザが得られる。
なお、原料ガスに添加するガスは1,2-ジクロロエタンである必要ななく、1,2−ジクロロエチレンまたは1,2−ジクロロプロパンでもよいことは上述のとおりである。
このように、<0−11>方向にストライプ状に延在する段差領域を埋め込むための高抵抗埋め込み層のMOCVD成長に際して、原料ガスに1,2-ジクロロエタン、1,2−ジクロロエチレンまたは1,2−ジクロロプロパンを添加することにより、平坦度の高い埋め込みを短時間で実現することが可能となる。
なお、本発明はInP系(InP、InGaAs、InGaAsP)化合物半導体結晶の(100)面上に設けられた段差領域において、<0−11>方向から<011>方向に至る所望の方向に側面を有する段差領域の埋め込みが可能であり、[0−11]方向に延在する段差領域を平坦に埋め込むためのInP系(InP、InGaP、InGaAsP)埋め込み層の成長条件を[011]方向に延在する段差領域を平坦に埋め込むためのInP系(InP、InGaP、InGaAsP)埋め込み層の成長条件をも満足するように設定することも可能である。したがって、1,2-ジクロロエタン、1,2−ジクロロエチレン、または1,2−ジクロロプロパンを添加してInP系(InP、InGaP、InGaAsP)埋め込み層をMOCVD成長させるという本発明の光半導体素子の製造方法は、[0−11]方向の段差領域と[011]方向の段差領域とを同一基板上に備えている光機能素子の埋め込みプロセスにも適用することができる。
本実施例は、段差領域の(100)表面と埋め込み層の(100)表面の高さの合わせ込みに関するものである。
以下に図11を参照して、SIPBH構造の半導体レーザの製造プロセスを例として具体的に説明する。先ず、n型(100)InP基板101の主面上に、MOVPE(Vapor Phase Epitaxy)法により、n型InGaAsP層115、InGaAsP層116、p型InP層117を順次積層させる(図11(a))。次に、p型InP層117上の一部領域に、CVD法による成膜と光リソグラフィおよびHF系のウェットエッチング技術により、幅2.5μmで[0−11]方向に延びる厚み0.3μmのSiO選択成長マスク118を形成する(図11(b))。
この状態で、エタン−水素−酸素の混合ガスを用いてRIE法によるエッチングを施し、SiO選択成長マスク118でマスキングされた以外の領域を除去する。なお、このエッチングは、n型(100)InP基板101の主表面から2.0μmの深さまで施されてほぼ垂直な形状を有するメサ状の段差領域が形成される(図11(c))。
段差領域の形成に続いて、In供給用のTMI(流量0.35ccm)とP供給用のPH(流量100ccm)とFeドーパント供給用のフェロセン(流量5.0×10−4ccm)の各ガスを混合させた原料ガスに有機塩素化物添加用の1,2−ジクロロエタンガス(流量6ccm)を添加し、MOCVD法によりFeドープInPの高抵抗埋め込み層122a(抵抗率1×10Ω・cm)を成長させる。なお、MOCVD法による結晶成長条件は、基板温度590℃、成長圧力150Torr、結晶成長速度は1.0μm/hであり、成長時間は約40分である。本実施例の埋め込み層122aのSiO選択成長マスク118端部での(100)表面位置は、段差領域の(100)表面位置に相当するp型InP層117の表面位置よりも0.20μmだけ高く、ギャップがある(図11(d))。
したがって、この高さのギャップをなくすために、ウェットエッチャント(塩酸:酢酸:過酸化水素水:水=1:1:1:1の混合液)で2分間のエッチングを施して上記ギャップに相当する0.2μmを除去して埋め込み層122bを平坦化する(図11(e))。
このようにして平坦化された埋め込み層122bの上に、膜厚0.25μmのn型InP電流ブロック層123(ドナー濃度1.8×1019cm−3)をMOCVD法で成長させる(図11(f))。なお、このときの供給ガスは、In供給用のTMI(流量0.35ccm)、P供給用のPH(流量100ccm)およびSドーパント供給用のHS(流量0.10ccm)の各ガスを混合させた原料ガスに有機塩素化物添加用の1,2−ジクロロエタンガス(流量6ccm)を添加した混合ガスであり、基板温度は590℃、成長圧力は150Torrである。
さらに、積層構造体の主表面全面に膜厚1.5μmのp型InPクラッド層124(アクセプタ濃度1.8×1018cm−3)および膜厚0.5μmのp型InGaAsコンタクト層125(アクセプタ濃度1.0×1019cm−3)をMOCVD法で成長させて順次積層させる(図11(g))。この際の供給ガスは、TMI、TEG、PH、AsH、およびpドーパン用のDMZnとし、基板温度は600℃、成長圧力は76Torrである。
最後に、p型InGaAsコンタクト層上にTi/Pt/Au積層膜のp電極126を、n型(100)InP基板101の裏面にAuGe/Au積層膜のn電極107をスパッタ成膜する(図11(h))。
このようなプロセスにより、[0−11]方向にストライプ状に延在する段差領域を高抵抗の埋め込み層で埋め込んだ後に埋め込み層と段差領域の高さを揃えることが可能となり、n型InP電流ブロック層を制御性よく段差領域に近接させて設けることができる。
これまでの説明では、本発明を適用する光半導体素子の例として半導体レーザを取り上げたが、本発明は半導体レーザのみならず、光変調器や光検出器などの光半導体素子にも有効に適用可能であることはいうまでもない。例えば、光変調器においては、光導波路の活性層領域形成後にこの活性層の両側に設けられている段差領域の埋め込みに本発明を適用したり、光検出器においては、光入射面領域(受光領域)の両側に位置する段差領域に段差領域の上部から下部に向けた埋め込み層の形成に本発明を適用することができる。
本発明によれば、InP系(InP、InGaAs、InGaAsP)化合物半導体結晶の(100)面上で<0−11>方向に延在する段差領域を高い結晶性のInP系(InP、InGaP、InGaAsP)埋め込み層で平坦化することが可能となり、半導体レーザなどの光半導体素子の素子構造の設計自由度ならびに製造プロセスの自由度を高め、かつ低コスト化を実現することが可能となる。
光通信に用いられる従来の低コストの半導体レーザの構造例を説明するための図で、半導体レーザの[011]方向からの断面図である。 1,2−ジクロロエタンガスを原料ガスに添加した場合の平坦化効果を説明するための断面SEM像で、(a)は有機塩素化物ガスを無添加で埋め込み層を成長させた場合、(b)はCHClガスを添加して埋め込み層を成長させた場合、(c)は1,2−ジクロロエタンガスを添加して埋め込み層を成長させた場合のSEM像である。 延在方向を<0−11>方向から6度オフさせた段差領域の埋め込みを、1,2−ジクロロエタン添加した供給ガスで実行した場合の平坦性を説明するためのSEM像で、(a)は傾斜SEM像、(b)は断面SEM像である。 延在方向が<0−11>方向である段差領域の埋め込みを、1,2−ジクロロエチレン添加した供給ガスで実行した場合の平坦性を説明するためのSEM像で、(a)は傾斜SEM像、(b)は断面SEM像である。 延在方向が<0−11>方向である段差領域の埋め込みを、1,2−ジクロロプロパン添加した供給ガスで実行した場合の平坦性を説明するためのSEM像で、(a)は傾斜SEM像、(b)は断面SEM像である。 段差領域の延在方向を<0−11>方向からオフした場合の平坦化効果を説明するための図で、(a)はオフ角が0度の場合、(b)は6.5度のオフ角を持たせた場合の像である(左図が表面ノマルスキー顕微鏡像、右図が傾斜SEM観察像)。 埋め込み層のエッチングによる除去の前後の様子を説明するための図で、(a)はエッチング前の断面SEM像、(b)はエッチング後の断面SEM像である。 本発明の方法により製造される半導体レーザの構造例を説明するための図で、半導体レーザの[0−11]方向からの断面図である。 段差領域の埋め込みをSiO選択成長マスクを設けて実行する場合のプロセスを説明するための図である。 段差領域の埋め込みをSiO選択成長マスクなしで実行する場合のプロセスを説明するための図である。 実施例2におけるSIPBH構造の半導体レーザの製造プロセスを説明するための図である。
符号の説明
10、100 半導体レーザ
11、101 n型(100)InP基板
12、102 n型InGaAsPガイド層
13、103 InGaAsP−MQW活性層
14、104 p型InPクラッド層
15、105 p型InGaAsコンタクト層
16、106 Feドープ高抵抗埋め込み層
17、107 n電極
18、108 p電極
19、109 SiO保護膜
110 n型InGaAsP層
111 InGaAsP層
112 p型InP層
113 p型InGaAs層
114 SiO2選択成長マスク

Claims (17)

  1. InP系化合物半導体結晶の(100)面上の<011>方向あるいは<0−11>方向に設けられた凸状の段差領域をInP系埋め込み層により埋め込む工程において、
    1分子中に塩素原子が1個結合した炭素原子を少なくとも2つ含む有機塩素化物を添加した原料ガスを供給して前記埋め込み層を気相成長させることを特徴とする半導体素子の製造方法。
  2. 前記炭素原子の数は2であることを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記有機塩素化物は、1,2−ジクロロエタン、1,2−ジクロロプロパン、または1,2−ジクロロエチレンの何れかであることを特徴とする請求項1に記載の半導体素子の製造方法。
  4. 前記化合物半導体結晶は、InP、InGaAs、またはInGaAsPの何れかであることを特徴とする請求項1から3のいずれか一項記載の半導体素子の製造方法。
  5. 前記埋め込み層は、InP、InGaP、またはInGaAsPの何れかの化合物半導体結晶であることを特徴とする請求項1から3のいずれか一項記載の半導体素子の製造方法。
  6. 前記埋め込み層はMOCVD法により気相成長され、
    当該気相成長条件は、基板温度560〜600℃、成長圧力100〜760Torr、前記有機塩素化物のガス流量がIn供給用のトリメチルインジウム(TMI)ガス流量の6倍以上に設定されることを特徴とする請求項1から5のいずれか一項記載の半導体素子の製造方法。
  7. 前記段差領域の形状は、ストライプ状、円柱状、または矩形の何れかであることを特徴とする請求項1から6のいずれか一項記載の半導体素子の製造方法。
  8. InP系化合物半導体結晶の(100)面上に概ね<0−11>方向に延在する凸状の段差領域を設ける工程と、
    前記段差領域を有機塩素化物を添加した原料ガスを供給してInP系埋め込み層をMOCVD法により気相成長させて前記段差領域を埋め込む工程と、を備え、
    前記段差領域は、<0−11>方向から2.5度以上6.5度以下の角度だけ<011>方向にオフして設けられていることを特徴とする半導体素子の製造方法。
  9. 前記有機塩素化物は、1,2-ジクロロエタン、1,2−ジクロロエチレン、1,2−ジクロロプロパン、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、またはトリクロロエタンの何れかであることを特徴とする請求項8に記載の半導体素子の製造方法。
  10. 前記化合物半導体結晶は、InP、InGaAs、またはInGaAsPの何れかであることを特徴とする請求項8又は9に記載の半導体素子の製造方法。
  11. 前記埋め込み層は、InP、InGaP、またはInGaAsPの何れかの化合物半導体結晶であることを特徴とする請求項8又は9に記載の半導体素子の製造方法。
  12. 前記凸状の段差領域の上部表面に前記埋め込み層の成長を抑制するためのマスク層を設ける工程を備え、
    前記埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるように前記埋め込み層が成膜されることを特徴とする請求項1から11の何れか一項記載の半導体素子の製造方法。
  13. 前記埋め込み層の成膜は、前記凸状の段差領域の上部表面を被覆するように実行されることを特徴とする請求項1から11の何れか一項記載の半導体素子の製造方法。
  14. 前記埋め込み層の成膜後に、当該埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるようにエッチングする工程を備えることを特徴とする請求項1から11、13のいずれか一項に記載の半導体素子の製造方法。
  15. 前記エッチングは、塩素を含有するガスを用いたドライエッチングにより実行されることを特徴とする請求項14に記載の半導体素子の製造方法。
  16. 前記エッチングは、少なくとも塩酸:酢酸:過酸化水素水:水=1:1:1:1の混合液を用いたウェットエッチングにより実行されることを特徴とする請求項14に記載の半導体素子の製造方法。
  17. 前記段差領域は、半導体レーザ素子または光変調器の活性層の両側領域若しくは光検出器の光入射面領域の両側であることを特徴とする請求項1から16の何れか一項記載の半導体素子の製造方法。
JP2004032753A 2004-02-09 2004-02-09 半導体素子の製造方法 Expired - Lifetime JP3801597B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004032753A JP3801597B2 (ja) 2004-02-09 2004-02-09 半導体素子の製造方法
US11/052,114 US7125735B2 (en) 2004-02-09 2005-02-08 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004032753A JP3801597B2 (ja) 2004-02-09 2004-02-09 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005223300A JP2005223300A (ja) 2005-08-18
JP3801597B2 true JP3801597B2 (ja) 2006-07-26

Family

ID=34998664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004032753A Expired - Lifetime JP3801597B2 (ja) 2004-02-09 2004-02-09 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US7125735B2 (ja)
JP (1) JP3801597B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694395B2 (ja) * 2006-03-22 2011-06-08 日本オプネクスト株式会社 窒化物半導体発光素子及びその製造方法
JP5185537B2 (ja) * 2007-01-19 2013-04-17 富士通株式会社 光半導体装置およびその製造方法
JP2008218915A (ja) * 2007-03-07 2008-09-18 Hamamatsu Photonics Kk 量子カスケードレーザ素子
JP4406023B2 (ja) 2007-08-24 2010-01-27 富士通株式会社 光集積素子
JP5029239B2 (ja) * 2007-09-13 2012-09-19 日本電気株式会社 半導体光素子およびその製造方法
JP5228508B2 (ja) * 2008-01-31 2013-07-03 富士通株式会社 集積化光半導体装置の製造方法及びその集積化光半導体装置
JP2009194023A (ja) * 2008-02-12 2009-08-27 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP5672771B2 (ja) * 2010-05-24 2015-02-18 富士通株式会社 半導体光素子及びその製造方法
JP5906593B2 (ja) * 2011-06-27 2016-04-20 富士通株式会社 光半導体集積素子の製造方法
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
JP5867129B2 (ja) 2012-02-08 2016-02-24 富士通株式会社 光半導体素子及び光半導体素子の製造方法
IN2015DN01983A (ja) * 2012-08-23 2015-08-14 Sixpoint Materials Inc

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101624A (ja) 1987-10-15 1989-04-19 Toshiba Corp 半導体装置の製造方法
JP3729210B2 (ja) 1994-07-26 2005-12-21 富士通株式会社 半導体装置の製造方法
US5783844A (en) * 1994-09-28 1998-07-21 Nippon Telegraph And Telephone Corporation Optical semiconductor device
JP3762640B2 (ja) 2000-12-25 2006-04-05 ユーディナデバイス株式会社 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法

Also Published As

Publication number Publication date
JP2005223300A (ja) 2005-08-18
US20060177953A1 (en) 2006-08-10
US7125735B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
US7125735B2 (en) Method of fabricating semiconductor device
JP5038746B2 (ja) 光半導体素子の製造方法
CN100470970C (zh) 氮化物系半导体元件的制造方法及氮化物系半导体元件
JP3729210B2 (ja) 半導体装置の製造方法
US7596160B2 (en) Nitride semiconductor lasers and its manufacturing method
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
US7474683B2 (en) Distributed feedback semiconductor laser
US8956902B2 (en) Process for manufacturing buried hetero-structure laser diodes
WO2007072807A1 (ja) 半導体素子、および半導体素子の製造方法
US7998770B2 (en) Method for forming a semiconductor light-emitting device
JP2007184491A (ja) 分布帰還型半導体レーザ
US7723138B2 (en) Method of fabricating a semiconductor optical device
US7772023B2 (en) Method of producing semiconductor optical device
US8227275B2 (en) Method to form semiconductor laser diode with mesa structure buried by current blocking layer
JP2003133647A (ja) 半導体素子およびその作製方法
JPH06275911A (ja) 半導体レーザ装置とその製造方法
JP2010267674A (ja) Iii−v化合物半導体光素子を作製する方法
JP2561163B2 (ja) メサ埋め込み型光半導体装置の製造方法
JP2009194023A (ja) 半導体光素子を作製する方法
CN114008748A (zh) 光半导体装置的制造方法
US7781245B2 (en) Method to fabricate semiconductor optical device
JP4457578B2 (ja) 半導体光素子を製造する方法、及び半導体光素子
JP2018101752A (ja) 半導体光素子およびその製造方法
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法
JP2000077789A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060425

R150 Certificate of patent or registration of utility model

Ref document number: 3801597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term