-
Die
vorliegende Erfindung bezieht sich auf eine Frequenzsynthesizer-Vorrichtung
und auf eine mobile Funk-Vorrichtung, die dieselbe verwendet, und,
insbesondere, auf eine Frequenzsynthesizer-Vorrichtung, in der Rauschen
in einem Fraktional-N-System reduziert werden, und auf eine mobile Funk-Vorrichtung,
die dasselbe verwendet.
-
Die
Frequenzsynthesizer-Vorrichtung wird dazu verwendet, die Trägerwelle
mit irgendeiner Frequenz von dem Referenzsignal zu erzeugen. In
dem Fall der mobilen Funk-Vorrichtung
wird von der Frequenzsynthesizer-Vorrichtung mit einer Hochgeschwindigkeits-Verriegelung
gefordert, ein hohes C/N und einen niedrigen Energieverbrauch in
dem intermittierenden Empfang, usw., zu erzielen. In dem Fall der
normalen Frequenzsynthesizer-Vorrichtung ist das Einstellintervall
der Ausgangsfrequenz des spannungsgesteuerten Oszillators durch
die Vergleichsfrequenz des Phasenkomparators beschränkt. Um
das feinere Einstellintervall zu erhalten, muss die Vergleichsfrequenz
erniedrigt werden, so dass die Verriegelungszeit nicht verkürzt werden kann.
Als Frequenzsynthesizer-Vorrichtung,
die die Verriegelungszeit verringern kann, ist die Frequenzsynthesizer-Vorrichtung vorhanden,
die als das Fraktional-N-System bezeichnet wird.
-
Ein
Aufbau der Frequenzsynthesizer-Vorrichtung ist in 21 dargestellt. In 21 ist eine PLL (Phase-Locked Loop – phasenverriegelte Schleife)
Schaltung 9, die einen Phasenkomparator 1, einen
Tiefpassfilter (LPF) 2, einen spannungsgesteuerten Oszillator 3 und
einen variablen Frequenzteiler 4 umfasst, in der Frequenzsynthesizer-Vorrichtung
vorgesehen. Der spannungsgesteuerte Oszillator (VCO) 3 ist
eine Schaltung, die ein Signal oszilliert, das eine Frequenz in
Abhängigkeit
einer Eingangsspannung besitzt. Der variable Frequenzteiler 4 ist
eine Schaltung, die die Frequenz des Ausgangssignals (fvco) des
VCO frequenzmäßig teilt.
Der Phasenkomparator 1 ist eine Schaltung, die eine Phase eines
Ausgangssignals (fdiv) des variablen Frequenzteilers 4 mit
einer Phase des Referenzsignals (fref) vergleicht, um eine Phasen-Differenz
auszugeben. Der Tiefpassfilter 2 ist eine Schaltung, die
einen Ausgang des Phasenkomparators 1 glättet. Eine
Frequenzteilungs-Verhältnis-Steuerschaltung 5 ist
eine Schaltung, die ein Frequenzteilungs-Verhältnis unter Verwendung des
fdiv als einen Takt steuert, so dass das Frequenzteilungs- Verhältnis in
der Zeit geändert wird
und ein Wert dieser Zeitmittelung einen Wert unterhalb des Dezimalpunkts
enthält.
-
Die
Frequenzteilungs-Verhältnis-Steuerschaltung 5 weist
einen Akkumulator-Bereich 80, eine
Fraktional-Teil-Kalkulatorschaltung 70 und einen FrequenzteilungsVerhältnis-Addierer 6 auf.
Der Akkumulator-Bereich 80 ist eine Schaltung, die akkumulierte
Ergebnisse der Fraktional-Teil-Daten ausgibt, die extern, zu einer
Zeitabstimmung von fdiv eingestellt werden. Die Fraktional-Teil-Kalkulatorschaltung 70 ist
eine Schaltung, die Ausgangsergebnisse des Akkumulator-Bereichs 80 zu
jeder Zeitabstimmung von fdiv hinzuaddiert. Der Frequenzteilungs-Verhältnis-Addierer 6 ist
eine Schaltung, die das Ergebnis, berechnet durch die Fraktional-Teil-Kalkulatorschaltung 70,
und die Ganzteildaten, die extern eingestellt sind, addiert. Das
addierte Ergebnis in dem Frequenzteilungs-Verhältnis-Addierer 6 führt zu einem
Frequenzteilungs-Verhältnis
des Dividierers 4 mit variabler Frequenz. Aufgrund der Steuerung
dieser Frequenzteilungs-Verhältnis-Steuerschaltung 5 ist
keine Notwendigkeit vorhanden, dass die Frequenz von fvco auf ein
integrales Vielfaches der Frequenz von fref eingestellt werden sollte. Demzufolge
kann die Frequenz von fref höher
unabhängig
des erwünschten
Frequenzintervalls in fvco eingestellt werden. Deshalb kann die
Verriegelungszeit reduziert werden. Zu diesem Zeitpunkt werden, falls
das Frequenzteilungs-Verhältnis
des Dividierers mit variabler Frequenz einfach periodisch geändert wird,
Frequenz-Komponenten der Änderungsperiode in
dem VCO-Ausgang als nicht echt erzeugt. Um dies zu vermeiden, wird,
wie in dem US-Patent Nr. 4,609,881, dem japanischen Patent Nr. 2844389
und der japanischen Patentveröffentlichung
Nr. Hei 8-8741, zum Beispiel, angegeben ist, die Maßnahme eingesetzt,
die eine Mehrzahl von Akkumulatoren einsetzt, die in einer mehrstufigen
Art und Weise verbunden sind.
-
Ein
Aufbau der Akkumulator-Bereiche, die in einer mehrstufigen Weise
verbunden sind, ist in 22 dargestellt.
Jeder der Akkumulatoren 801 bis 804 besitzt einen
Addierer und ein Register und arbeitet unter Verwendung von fdiv
als den Takt. Der Akkumulator 801 addiert, an der ersten
Stufe, Fraktional-Teil-Daten, die über die Außenseite eingestellt sind,
und einen Ausgang des Registers unter Verwendung des Addierers,
und aktualisiert dann einen Wert des Registers. Der Akkumulator 802 an
der zweiten Stufe addiert einen Ausgang des Registers und einen
Ausgang des Addierers in dem Akkumulator 801 durch Verwenden
des Addierers, und aktualisiert dann einen Wert des Registers. Der
Akkumu lator 803 und der Akkumulator 804 führen dieselbe Operation
wie der Akkumulator 802 durch. Verhaltensweisen einer Änderung
in den Operationen der Addierer und der Takte der Register in den
Akkumulatoren, verbunden in dieser Art und Weise, sind in dem Zeitabstimmungs-Diagramm
in 23 dargestellt. Die
Register aktualisieren die Daten, die von den Addierern zugeführt sind,
synchron zu fdiv. Der Addierer wiederholt die Operation der Fraktional-Teil-Daten
und des Ausgangs des Addierers an der früheren Stufe, und sendet dann
das Ergebnis zu der späteren
Stufe. Im Gegensatz dazu gibt der Addierer in dem Akkumulator das
Trägersignal
des signifikantesten Bits als das Trägersignal aus und gibt es dann
zu der Fraktional-Teil-Kalkulatorschaltung 70 ein.
-
Eine
Konfiguration der Fraktional-Teil-Kalkulatorschaltung 70 ist
in 24 dargestellt. In 24 ist ein Addierer 701 eine
Schaltung, die den Fraktional-Teil durch Addieren binomischer Koeffizienten berechnet.
Die Verzögerungsschaltungen 702 bis 707 sind
Schaltungen, die die Trägersignale
der Akkumulatoren verzögern,
um sequenziell die binomischen Koeffizienten, dargestellt durch
das Pascal'sche
Dreieck, zu erzeugen. Die Fraktional-Teil-Kalkulatorschaltung 70 arbeitet
in Bezug auf die Trägersignale,
erzeugt von jeweiligen Akkumulatoren, wie folgt. Wenn das Trägersignal
von dem Akkumulator 801 eingegeben ist, erzeugt die Schaltung +1.
Wenn das Trägersignal
von dem Akkumulator 802 eingegeben ist, erzeugt die Schaltung
+1 und erzeugt dann –1
nach einem Takt. Wenn das Trägersignal
von dem Akkumulator 803 aus eingegeben ist, erzeugt die
Schaltung +1, erzeugt dann –2
nach einem Takt und erzeugt dann +1 nach zwei Takten. Wenn das Trägersignal
von dem Akkumulator 804 aus eingegeben ist, erzeugt die
Schaltung +1, erzeugt dann –3
nach einem Takt, erzeugt +3 nach zwei Takten, und erzeugt dann –1 nach
drei Takten. Dieses Verhalten ist in einem Zeitabstimmungs-Diagramm
in 25 dargestellt. Die
Akkumulatoren arbeiten unter der Zeitabstimmung von fdiv, und die
Addierer laufen über,
um das Trägersignal
auszugeben. Die Verzögerungseinheiten,
die mit den Trägersignalen
des Akkumulators 802, des Akkumulators 803, und
des Akkumulators 804 verbunden sind, verzögern das
Trägersignal
zu jeder fdiv Periode unter Verwendung von fdiv als den Takt. Der
Addierer 701 addiert die Trägersignale, ausgegeben an jeweiligen Stufen,
unter derselben Zeitabstimmung von fdiv, und gibt das Ergebnis aus.
-
Der
Frequenzteilungs-Verhältnis-Addierer 6 addiert
die Ganzteildaten, die extern eingestellt sind, und den Ausgang
des Addierers 701. Das Ergebnis des Addierers ist der Ausgang
der Frequenzteilungs-Verhältnis-Steuerschaltung 5,
um das Frequenzteilungs- Verhältnis des
variablen Frequenzdividierers 4 einzustellen. Dieses Frequenzteilungs-Verhältnis wird
im Wesentlichen zu jeder Zeitabstimmung von fdiv geändert, wodurch
die Frequenz-Komponente bei der Änderung
des Frequenzteilungs-Verhältnisses
auf hoch gesetzt wird, und demzufolge wird die niedrige Frequenz-Komponente
reduziert.
-
Die Änderung
in dem Frequenzteilungs-Verhältnis,
verursacht durch die Trägersignale,
die von dem Akkumulator 802, dem Akkumulator 803 und dem
Akkumulator 804 erzeugt sind, werden dann in einer Zeitmittelung
jeweils Null, und dies beeinflusst nicht das durchschnittliche Frequenzteilungs-Verhältnis. Deshalb
trägt nur
das Trägersignal,
erzeugt von dem Akkumulator 801, zu dem durchschnittlichen Frequenzteilungs-Verhältnis bei.
-
Die
US 4,609,881 offenbart Frequenzsynthesizer,
die einen Oszillator mit variabler Frequenz umfassen, der so gesteuert
wird, um die erforderliche, synthetisierte Ausgangsfrequenz zu erzeugen.
Der Oszillator mit variabler Frequenz bildet einen Teil einer phasenverriegelten
Schleife, die so arbeitet, um ein Steuersignal zu erzeugen, das
den Oszillator so einstellt und beschränkt, um bei dem korrekten Frequenzwert
zu arbeiten. Die phasenverriegelte Schleife verriegelt das Ausgangssignal
auf ein Vielfaches, das ein ganzer oder ein Fraktionalwert der Referenz-Frequenz
sein kann, die durch eine Quelle mit stabiler Referenz-Frequenz
erzeugt ist. Der Ausgang des Oszillators wird auch über einen
Frequenzteiler mit variablem Verhältnis zu einem Eingang eines Phasenkomparators
zugeführt,
wo er mit der Referenz-Frequenz von der Quelle verglichen wird.
Irgendeine Differenz in der Phase oder der Frequenz zwischen den
zwei Signalen, die an den Phasenkomparator angelegt sind, führt zu dem
Wert eines Steuersignals, das über
einen Tiefpassfilter zu dem Oszillator mit variabler Frequenz zugeführt wird.
Der Teilerwert N des Frequenzteilers wird durch einen Addierer gesteuert,
der von einer Eingangsschnittstellen-Vorrichtung Informationen, die sich
auf die signifikantesten Bits des Tellerwerts und die Frequenz beziehen,
aufnimmt. Informationen über
den Fraktional-Teil werden zu einer Reihe von kaskadierten Akkumulatoren
eingestellt. Ungeachtet des ersten Akkumulators erzeugen die verbleibenden
Akkumulatoren eine Folge von Alternationen des Tellerwerts N in Abhängigkeit
eines Trägersignals.
Hierbei wird jedes Trägersignal
der Akkumulatoren in eine Reihe von Verzögerungs-Vorrichtungen zugeführt. Alle
Trägersignale
und die Ausgänge
jeder Verzögerungs-Vorrichtung
werden in einen Addierer geführt.
-
Die
EP-0 344 509-A2 offenbart einen Frequenzsynthesizer mit Spur- bzw.
Nebenkompensation. Der Frequenzsynthesizer weist die typischen Elemente
einer PLL-Schleife, speziell einen Referenz-Oszillator, einen Phasendetektor,
einen Tiefpassfilter, einen spannungsgesteuerten Oszillator und
einen programmierbaren Teiler, auf. Eine Teilersteuerschaltung ist
vorgesehen, um schnell den Teilerwert des Dividierers zu ändern, um
einen Teilfrequenzsynthesizer zu schaffen. Die Dividierer-Steuerschaltung
weist ein Daten-Register
auf, das einen Zähler
eines Offset-Werts zu einem Multiplexer weiterführt. Die Offset-Steuerschaltung
bestimmt, ob der Zähler
oder ein Offset durch den Multiplexer zu einem ersten Akkumulator
weitergeführt
wird. Die Inhalte des ersten Akkumulators werden zu einem zweiten
Akkumulator weitergeführt.
Jeder der Akkumulatoren erzeugt ein Trägersignal eines einzelnen Bits,
das, über
eine Steuerschaltung, das Verhältnis eines
programmierbaren Dividierers beeinflusst. Es ist die Aufgabe dieser
Erfindung, einen Frequenzsynthesizer und ein Verfahren zum Betreiben
eines Frequenzsynthesizers, die weniger Rauschen erzeugen, zu schaffen.
-
Diese
Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst.
-
Bevorzugte
Ausführungsformen
sind Gegenstand der abhängigen
Ansprüche.
-
Allerdings
aktualisieren, in einer solchen Frequenzsynthesizer-Vorrichtung
nach dem Stand der Technik, alle Register in jeweiligen Akkumulator-Bereichen
die Daten synchron zu fdiv, und die Addierer führen die Berechnung in Abhängigkeit
von jeder Daten-Aktualisierung
in den Registern und jeder Änderung
in den Addiererausgängen
in den ersteren Stufen durch und senden dann Ergebnisse zu den letzteren
Stufen. Demzufolge werden Operationen einer Mehrzahl von Akkumulatoren
auf eine Zeitabstimmung konzentriert und die Schaltungs-Betriebszeit, die
für die Übertragung
der Operation erforderlich ist, wird verlängert. In der integrierten
Schaltung, in der analoge Schaltungen und digitale Schaltungen auf demselben
Halbleitersubstrat integriert sind, werden, da die maximale Energie
bei Änderungspunkten
des Takts für
die digitalen Schaltungen verbraucht wird, ein Potenzial des Halbleitersubstrats
und ein Potenzial der Energieversorgung synchron zu dem Takt variiert.
Deshalb sind dabei Probleme dahingehend vorhanden, dass eine Variation
in diesem Potenzial das Rauschen erzeugt, das C/N der Frequenzsynthesizer-Vorrichtung verschlechtert
und die Realisation eines hohen C/N und einer Hochgeschwindigkeits-Verriegelung
verhindert.
-
Auch
ist dabei ein anderes Problem dahingehend vorhanden, dass, da die
Vergleichsfrequenz höher
eingestellt ist, um die Merkmale des Fraktional-N-Systems in die
praktische Verwendung umzusetzen, das Rauschen, erzeugt durch die
Frequenzteilungs-Verhältnis-Steuerschaltung,
erhöht
wird, wodurch die C/N-Verschlechterung erhöht wird. Zusätzlich ist
dabei ein anderes Problem dahingehend vorhanden, dass, falls sowohl
der Senderbereich als auch der Empfängerbereich auf demselben Halbleitersubstrat
integriert sind, sogar obwohl die Charakteristika der Frequenzsynthesizer-Vorrichtung
erfüllt werden
können,
die Sende/Empfangs-Charakteristika aufgrund des Einflusses des Rauschens,
erzeugt durch die Frequenzteilungs-Verhältnis-Steuerschaltung, verschlechtert.
Weiterhin ist dabei ein anderes Problem dahingehend vorhanden, dass,
falls die Verriegelungszeit verzögert
wird, um das C/N sicherzustellen, der Energieverbrauch in dem intermittierenden
Betrieb der mobilen Funk-Vorrichtung erhöht wird und auch die Standby-Zeit
verkürzt
wird.
-
Nachfolgend
werden bevorzugte Ausführungsformen
unter Bezugnahme auf die beigefügten Zeichnungen
beschrieben.
-
1 zeigt eine Ansicht, die
einen Aufbau einer Frequenzsynthesizer-Vorrichtung gemäß einer ersten
Ausführungsform
der vorliegenden Erfindung darstellt.
-
2 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators der Frequenzsynthesizer-Vorrichtung
gemäß der ersten
Ausführungsform
der vorliegenden Erfindung darstellt.
-
3 zeigt ein Zeitabstimmungs-Diagramm des
Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der ersten
Ausführungsform
der vorliegenden Erfindung.
-
4 zeigt eine Ansicht, die
einen Aufbau einer Frequenzsynthesizer-Vorrichtung gemäß einer zweiten
Ausführungsform
der vorliegenden Erfindung darstellt.
-
5 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators der Frequenzsynthesizer-Vorrichtung
gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung darstellt.
-
6 zeigt ein Zeitabstimmungs-Diagramm des
Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung.
-
7 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators einer Frequenzsynthesizer-Vorrichtung
gemäß einer
dritten Ausführungsform
der vorliegenden Erfindung darstellt.
-
8 zeigt ein Zeitabstimmungs-Diagramm des
Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der dritten
Ausführungsform
der vorliegenden Erfindung.
-
9 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators einer Frequenzsynthesizer-Vorrichtung
gemäß einer
vierten Ausführungsform
der vorliegenden Erfindung darstellt.
-
10 zeigt ein Zeitabstimmungs-Diagramm
des Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der vierten
Ausführungsform der
vorliegenden Erfindung.
-
11 zeigt eine Ansicht, die
einen Aufbau einer Fraktional-Teil-Kalkulatorschaltung der Frequenzsynthesizer-Vorrichtung
gemäß der vierten Ausführungsform
der vorliegenden Erfindung darstellt.
-
12 zeigt ein Zeitabstimmungs-Diagramm
der Fraktional-Teil-Kalkulatorschaltung
der Frequenzsynthesizer-Vorrichtung gemäß der vierten Ausführungsform
der vorliegenden Erfindung.
-
13 zeigt eine Ansicht, die
einen Aufbau einer Frequenzsynthesizer-Vorrichtung gemäß einer fünften Ausführungsform
der vorliegenden Erfindung darstellt.
-
14 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators der Frequenzsynthesizer-Vorrichtung
gemäß der fünften Ausführungsform
der vorliegenden Erfindung darstellt.
-
15 zeigt ein Zeitabstimmungs-Diagramm
des Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der fünften Ausführungsform der
vorliegenden Erfindung.
-
16 zeigt eine Ansicht, die
einen Aufbau einer Fraktional-Teil-Kalkulatorschaltung der Frequenzsynthesizer-Vorrichtung
gemäß einer
fünften Ausführungsform
der vorliegenden Erfindung darstellt.
-
17 zeigt ein Zeitabstimmungs-Diagramm
der Fraktional-Teil-Kalkulatorschaltung
der Frequenzsynthesizer-Vorrichtung gemäß der fünften Ausführungsform der vorliegenden
Erfindung.
-
18 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators der Frequenzsynthesizer-Vorrichtung
gemäß einer
sechsten Ausführungsform
der vorliegenden Erfindung darstellt.
-
19 zeigt ein Zeitabstimmungs-Diagramm
des Akkumulators der Frequenzsynthesizer-Vorrichtung gemäß der sechsten
Ausführungsform
der vorliegenden Erfindung.
-
20 zeigt eine Ansicht, die
einen Aufbau einer Mehrzahl von Frequenzsynthesizer-Vorrichtungen
gemäß einer
siebten Ausführungsform
der vorliegenden Erfindung darstellt.
-
21 zeigt eine Ansicht, die
einen Aufbau einer Frequenzsynthesizer-Vorrichtung zum Hintergrund
der Erfindung darstellt.
-
22 zeigt eine Ansicht, die
einen Aufbau eines Akkumulators der Frequenzsynthesizer-Vorrichtung
zum Hintergrund der Erfindung darstellt.
-
23 zeigt ein Zeitabstimmungs-Diagramm
des Akkumulators der Frequenzsynthesizer-Vorrichtung zum Hintergrund
der Erfindung.
-
24 zeigt eine Ansicht, die
einen Aufbau einer Fraktional-Teil-Kalkulatorschaltung der Frequenzsynthesizer-Vorrichtung
zum Hintergrund der Erfindung darstellt.
-
25 zeigt ein Zeitabstimmungs-Diagramm
der Fraktional-Teil-Kalkulatorschaltung
der Frequenzsynthesizer-Vorrichtung zum Hintergrund der Erfindung.
-
Ausführungsformen
der vorliegenden Erfindung werden im Detail unter Bezugnahme auf
die 1 bis 20 nachfolgend erläutert. In
diesem Fall sind dieselben Bezugszeichen an dieselben Elemente wie
solche zum Stand der Technik, dargestellt in 21, angehängt, und deren detaillierte
Erläuterung
wird weggelassen.
-
Erste Ausführungsform
-
Eine
erste Ausführungsform
der vorliegenden Erfindung sieht eine Frequenzsynthesizer-Vorrichtung
vor, bei der ein Verzögerungselement
bei der Frequenzteilungs-Verhältnis-Steuerschaltung
vorgesehen ist, und auch werden ein Ausgangssignal eines Teilers
mit variabler Frequenz und eines verzögerten Signals, erhalten durch
Verzögern
des Ausgangssignals durch das Verzögerungselement, als Betriebstakte
eines Akkumulator-Bereichs eingesetzt.
-
1 zeigt eine Ansicht, die
einen Aufbau der Frequenzsynthesizer-Vorrichtung gemäß der ersten
Ausführungsform
der vorliegenden Erfindung darstellt. In 1 sind eine PLL-(Phase-Locked Loop – phasenverriegelte
Schleife)-Schaltung, umfassend einen Phasenkomparator 1,
einen Tiefpassfilter 2, eine spannungsgesteuerte Schaltung 3 und einen
Teiler 4 mit variabler Frequenz, und eine Frequenzteilungs-Verhältnis-Steuerschaltung 5 vorgesehen.
Der spannungsgesteuerte Oszillator 3 ist eine Schaltung,
die ein Signal oszilliert, das eine Frequenz besitzt, und zwar in
Abhängigkeit
einer Ein gangsspannung. Der Dividierer 4 mit variabler
Frequenz ist eine Schaltung, die frequenzmäßig eine Frequenz eines Ausgangssignals
des spannungsgesteuerten Oszillators 3 teilt. Der Phasenkomparator 1 ist
eine Schaltung, die ein Signal einer Phasendifferenz zwischen dem
Dividierer 4 mit variabler Frequenz und dem Referenzsignal
zu dem spannungsgesteuerten Oszillator 3 über einen
Tiefpassfilter 2 ausgibt. Die Frequenzteilungs-Verhältnis-Steuerschaltung 5 ist eine
Schaltung, die den Dividierer 4 mit variabler Frequenz
so steuert, dass ein Frequenzteilungs-Verhältnis des Dividierers 4 mit
variabler Frequenz in der Zeit geändert wird, und ein in der
Zeit gemittelter Wert enthält
einen Wert unterhalb des Dezimalpunkts. Die Frequenzteilungs-Verhältnis-Steuerschaltung 5 weist einen
Frequenzteilungs-Verhältnis-Addierer 6,
eine Fraktional-Teil-Kalkulatorschaltung 70, einen Akkumulator-Bereich 81 und
ein Verzögerungselement 10 auf.
Die Elemente, andere als der Akkumulator-Bereich 81 und
das Verzögerungselement 10,
sind ähnlich
zu solchen des Stands der Technik, dargestellt in 21.
-
2 zeigt eine Ansicht, die
einen Aufbau des Akkumulator-Bereichs 81 darstellt. Der
Akkumulator-Bereich 81 umfasst Akkumulatoren 811 bis 814. Jeder
Akkumulator besitzt einen Addierer und ein Register. 3 zeigt ein Zeitabstimmungs-Diagramm, das
die Verhaltensweisen einer Änderung
in den Betriebsweisen der Addierer und der Register durch die Takte
in jeweiligen Akkumulatoren darstellt.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung so, wie sie vorstehend
aufgebaut ist, gemäß der ersten
Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Operationen bzw. Betriebsweisen
der Elemente, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5,
sind ähnlich
zu solchen im Stand der Technik, dargestellt in 21. Ein Ausgang fdiv des Dividierers 4 mit
variabler Frequenz und ein Ausgang fdiv2 des Verzögerungselements 10 werden
in den Akkumulator-Bereich 81, dargestellt in 1, als Takte eingegeben.
-
Der
Akkumulator 811 addiert, an der ersten Stufe, dargestellt
in 2, Fraktional-Teil-Daten, die durch
die Außenseite
eingestellt sind, und einen Ausgang des Registers unter Verwendung
von fdiv als den Takt unter Verwendung des Addierers, und aktualisiert
dann einen Wert des Registers. Der Akkumulator 812 addiert
an der zweiten Stufe einen Ausgang des Registers unter Verwendung
von fdiv2 als den Takt und einen Ausgang des Addierers in dem Akkumulator 811 unter
Verwendung des Addierers, und aktualisiert dann einen Wert des Registers.
Die Akkumulatoren 813, 814 führen dieselbe Operation wie der
Akkumulator 812 aus.
-
Verhaltensweisen
einer Änderung
in den Operationen der Addierer und der Register, durch die Takte,
in den Akkumulatoren, verbunden auf diese Art und Weise, sind in
einem Zeitabstimmungs-Diagramm in 3 dargestellt.
Das Register in dem Akkumulator 811 aktualisiert die Daten,
zugeführt
von dem Addierer, synchron zu fdiv. Der Addierer führt die Operation
in jeweiligen Bits sequenziell aus, und gibt dann das Trägersignal
aus, falls der Träger
auftritt. Der Addierer in der darauf folgenden Stufe führt die Addition
aus, wenn er eine Änderung
in den Ausgangsdaten von dem Addierer an der vorherigen Stufe empfängt. Da
die Addier-Operation auf diese Art und Weise wiederholt wird, wird
die Operationszeit stark an den späteren Stufen verlängert. Das
Register in dem Akkumulator 812 aktualisiert die Daten,
zugeführt
von dem Addierer, synchron zu fdiv2. Die Akkumulatoren 813, 814 aktualisieren
die Daten des Registers synchron zu fdiv2, ähnlich zu dem Akkumulator 812.
Das bedeutet, dass Änderungspunkte der
Daten in dem Akkumulator unter Verwendung von fdiv und fdiv2 verteilt
werden, so dass sich die Schaltungs-Operation nicht in einer Zeitabstimmung konzentriert.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die sich auf einem Chip befindliche Funk-Bereichs-Vorrichtung
kann an einer mobilen Funk-Vorrichtung,
wie beispielsweise dem mobilen Telefon, usw., montiert sein.
-
Wie
vorstehend beschrieben ist, ist, gemäß der ersten Ausführungsform
der vorliegenden Erfindung, das Verzögerungselement in der Frequenzteilungs-Verhältnis-Steuerschaltung vorgesehen,
und auch werden das Ausgangssignal des Dividierers mit variabler
Frequenz und das verzögerte
Signal, erhalten durch Verzögern
des Ausgangssignals, als die Operations-Takte des Akkumulator-Bereichs
eingesetzt. Deshalb können
die Variation in dem Substrat-Potenzial und die Variation in dem
Energieversorgungs-Potenzial,
erzeugt durch die Operation der Frequenzteilungs-Verhältnis-Steuerschaltung,
reduziert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
reduziert werden, und auch kann die Verriegelungszeit reduziert
werden. Zusätzlich
kann der Energieverbrauch in der intermittierenden Operation reduziert
werden, und auch kann der Einfluss des Rauschens auf andere Blöcke, aufgebaut
aus demselben Substrat, reduziert werden.
-
Zweite Ausführungsform
-
Eine
zweite Ausführungsform
der vorliegenden Erfindung sieht eine Frequenzsynthesizer-Vorrichtung
vor, in der das Ausgangssignal des Dividierers mit variabler Frequenz
und das Referenzsignal als Operations-Takte des Akkumulator-Bereichs
eingesetzt werden.
-
4 zeigt eine Ansicht, die
einen Aufbau der Frequenzsynthesizer-Vorrichtung gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung darstellt. Ein Grundaufbau der zweiten
Ausführungsform
ist ähnlich
zu demjenigen der ersten Ausführungsform.
Ein Unterschied gegenüber
der ersten Ausführungsform
ist derjenige, dass der Ausgang fdiv des Dividierers 4 mit
variabler Frequenz und das Referenzsignal fref als die Operations-Takte
eines Akkumulator-Bereichs 81 eingesetzt werden.
-
5 zeigt eine Ansicht, die
einen Aufbau des Akkumulator-Bereichs 81 darstellt. Der
Akkumulator-Bereich 81 umfasst Akkumulatoren 821 bis 824, und
jeder Akkumulator besitzt den Addierer und das Register. 6 zeigt ein Zeitabstimmungs-Diagramm,
das Verhaltensweisen einer Änderung
in den Betriebsweisen der Addierer und der Register in jeweiligen
Akkumulatoren durch die Takte darstellt.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, aufgebaut so,
wie vorstehend, gemäß der zweiten
Ausführungsform
dieser vorliegenden Erfindung, wird nachfolgend erläutert. Die
Betriebsweisen von Elementen, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5,
sind ähnlich
zu solchen im Stand der Technik, dargestellt in 21. Der Ausgang fdiv des Dividierers 4 mit
variabler Frequenz und das Referenzsignal fref werden als die Operations-Takte
des Akkumulator-Bereichs 81 verwendet.
-
Der
Akkumulator 821 an der ersten Stufe, dargestellt in 5, addiert Fraktional-Teil-Daten, die über die
Außenseite
eingestellt sind, und einen Ausgang des Registers unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fref als den Takt. Der Akkumulator 822 an
der zweiten Stufe addiert einen Ausgang des Registers und einen
Ausgang des Addierers in dem Akkumulator 821 unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fdiv als den Takt. Die Akkumulatoren 823, 824 führen dieselbe
Operation wie der Akkumulator 822 aus.
-
Verhaltensweisen
einer Änderung
in den Operationen der Addierer und der Register, durch die Takte,
in den Akkumulatoren, verbunden auf diese Art und Weise, sind in
einem Zeitabstimmungs-Diagramm in 6 dargestellt.
Das Register in dem Akkumulator 821 aktualisiert die Daten,
zugeführt
von dem Addierer, synchron zu fref. Der Addierer führt die Operation
in jeweiligen Bits sequenziell aus, und gibt dann das Trägersignal
aus, falls der Träger
auftritt. Der Addierer in der darauf folgenden Stufe führt die Addition
aus, wenn er die Datenänderung
des Addierers an der vorherigen Stufe empfängt. Da die Addier-Operation
auf diese Art und Weise wiederholt wird, wird die Betriebszeit stark
an den späteren
Stufen verlängert.
-
Das
Register in dem Akkumulator 822 aktualisiert die Daten,
zugeführt
von dem Addierer, synchron zu fdiv. Die Akkumulatoren 823, 824 aktualisieren
die Daten des Registers synchron zu fdiv, ähnlich zu dem Akkumulator 822.
Das bedeutet, dass die Änderungspunkte
der Daten in dem Akkumulator unter Verwendung von fref und fdiv
verteilt werden, so dass sich die Schaltungs-Operation nicht in
einer Zeitabstimmung konzentriert.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung
kann auf der mobilen Funk-Vorrichtung, wie beispielsweise dem mobilen
Telefon, usw., montiert sein.
-
Wie
vorstehend beschrieben ist, werden, gemäß der zweiten Ausführungsform
der vorliegenden Erfindung, das Ausgangssignal des Dividierers mit variabler
Frequenz und das Referenzsignal als die Operations-Takte des Akkumulator-Bereichs
eingesetzt. Deshalb können
die Variation in dem Substrat-Potenzial und die Variation in der
Energieversorgungsspannung, erzeugt durch den Betrieb der Frequenzteilungs-Verhältnis-Steuerschaltung,
reduziert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
reduziert werden, und auch kann die Verriegelungszeit verringert
werden. Zusätzlich
kann der Energieverbrauch in der intermittierenden Operation reduziert
werden, und auch kann der Einfluss von Rauschen auf andere Blöcke, aufgebaut
auf demselben Substrat, verringert werden. Weiterhin kann das Verzögerungselement
unter Verwendung von fref und fdiv als die Takte beseitigt werden.
Deshalb kann die Optimierung des Verzögerungselements auch beseitigt
werden, und zusätzlich wird
eine Einstel lung in einer Phasenverschiebung zwischen zwei Taktsignalen
aufgrund der Variation des Verzögerungselements
nicht benötigt.
-
Dritte Ausführungsform
-
Eine
dritte Ausführungsform
der vorliegenden Erfindung schafft eine Frequenzsynthesizer-Vorrichtung,
in der das Ausgangssignal des Dividierers mit variabler Frequenz
und das Referenzsignal als Operationstakte des Akkumulator-Bereichs
eingesetzt werden, wobei eine Mehrzahl von Akkumulatoren in zwei
halbe Anteile in ihrer Zahl aufgeteilt werden (nahezu die Hälfte der
Zahl, falls die Zahl der Akkumulatoren die ungerade Zahl ist), und
wobei die Register in dem ersteren, halben Teil unter Verwendung
des Referenzsignals als der Takt betrieben werden und die Register
in dem späteren,
halben Bereich unter Verwendung des Ausgangs des Dividierers mit
variabler Frequenz als der Takt betrieben werden.
-
7 zeigt eine Ansicht, die
einen Aufbau eines Akkumulator-Bereichs 81 eine Frequenzsynthesizer-Vorrichtung
gemäß einer
dritten Ausführungsform
der vorliegenden Erfindung darstellt. In 7 umfasst der Akkumulator-Bereich 81 Akkumulatoren 831 bis 834,
und jeder Akkumulator besitzt den Addierer und das Register. Ein
Grundaufbau der dritten Ausführungsform
ist ähnlich
zu demjenigen der zweiten Ausführungsform.
Ein Unterschied gegenüber
der zweiten Ausführungsform
ist derjenige, dass die Register in dem ersteren, halben Bereich der
Akkumulatoren unter Verwendung des Referenzsignals fref als den
Takt betrieben werden, und die Register in dem letzteren, halben
Bereich der Akkumulatoren unter Verwendung des Ausgangs fdiv des Dividierers 4 mit
variabler Frequenz als den Takt betrieben werden.
-
8 zeigt ein Zeitabstimmungs-Diagramm, das
Verhaltensweisen einer Änderung
in den Betriebsweisen der Addierer und der Register in den Akkumulatoren
durch die Takte darstellt.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, die so, wie vorstehend,
aufgebaut ist, gemäß der dritten
Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Die Betriebsweisen von
Elementen, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5,
sind ähnlich
zu solchen im Stand der Technik, dargestellt in 21. Der Ausgang fdiv des Dividierers 4 mit
variabler Frequenz und das Referenzsignal fref werden als die Operations-Takte
des Akkumulator-Bereichs 81 verwendet. Die Register in
dem ersteren, halben Bereich des Akkumulator-Bereichs werden unter
Ver wendung des Referenzsignals fref als der Takt betrieben, und
die Register in dem letzteren halben Bereich des Akkumulator-Bereichs
werden unter Verwendung des Ausgangs fdiv des Dividierers 4 mit
variabler Frequenz als der Takt betrieben.
-
Der
Akkumulator 831 an der ersten Stufe, dargestellt in 7, addiert Fraktional-Teil-Daten, die über die
Außenseite
eingestellt sind, und einen Ausgang des Registers unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fref als den Takt. Der Akkumulator 832 an
der zweiten Stufe addiert einen Ausgang des Registers und einen
Ausgang des Addierers in dem Akkumulator 831 unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fref als den Takt. Der Akkumulator 833 an
der dritten Stufe und der Akkumulator 834 an der vierten
Stufe addieren einen Ausgang des Registers und einen Ausgang des
Addierers in dem Akkumulator an der vorherigen Stufe unter Verwendung
des Addierers und aktualisiert dann einen Wert des Registers unter
Verwendung von fdiv als den Takt, jeweils.
-
Verhaltensweisen
einer Änderung
in den Betriebsweisen bzw. Operationen der Addierer und der Register,
durch die Takte, in den Akkumulatoren, verbunden auf diese Art und
Weise, sind in einem Zeitabstimmungs-Diagramm in 8 dargestellt. Die Register in den Akkumulatoren 831, 832 aktualisieren
die Daten, zugeführt
von den Addierern, synchron zu fref. Die Addierer führen die
Operation in jeweiligen Bits in Folge aus, und geben dann das Trägersignal,
falls der Träger
auftritt, aus. Die Addierer in der darauf folgenden Stufe führen die
Addition durch, wenn die Datenänderung
in dem Addierer an der vorhergehenden Stufe empfangen wird. Da die
Addier-Operation in dieser Art und Weise wiederholt wird, wird die
Operationszeit stark an den späteren Stufen
verlängert.
-
Die
Register in den Akkumulatoren 833, 834 aktualisieren
die Daten, zugeführt
von den Addierern, synchron zu fdiv. Das bedeutet, dass die Änderungspunkte
der Daten in den Akkumulatoren unter Verwendung von fref und fdiv
verteilt werden, so dass sich die Schaltungs-Operation nicht in
einer Zeitabstimmung konzentriert. Insbesondere kann das fref und
fdiv separat unter Verwendung des ersteren und der letzteren halben
Bereiche der Akkumulatoren verwendet werden, wobei die Schaltungszahl
der Akkumulatoren, die eine Mehrzahl von Stufen umfassen, und gleichzeitig
betrieben werden, minimiert werden kann.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung
kann an der mobilen Funk-Vorrichtung, wie beispielsweise dem mobilen
Telefon, usw., montiert sein.
-
Wie
vorstehend beschrieben ist, werden, gemäß der dritten Ausführungsform
der vorliegenden Erfindung, das Ausgangsignal des Dividierers mit
variabler Frequenz und das Referenzsignal als Betriebs-Takte des
Akkumulator-Bereichs eingesetzt, eine Vielzahl von Akkumulatoren
wird in zwei halbe Bereiche in der Zeit unterteilt (annähernd die
Hälfte der
Zahl, falls die Zahl der Akkumulatoren die ungerade Zahl ist), und
die Register in dem ersteren halben Bereich werden unter Verwendung
des Referenzsignals als den Takt betrieben, und auch die Register
in dem letzteren halben Bereich werden unter Verwendung des Ausgangs
des Dividierers mit variabler Frequenz als den Takt betrieben. Deshalb
können
die Variation in dem Substrat-Potenzial und die Variation in der
Energieversorgungsspannung, erzeugt durch den Betrieb der Frequenzteilungs-Verhältnis-Steuerschaltung,
verringert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
verringert werden, und auch kann die Verriegelungszeit reduziert
werden. Zusätzlich
kann der Energieverbrauch in der intermittierenden Operation reduziert
werden, und auch kann der Einfluss von Rauschen auf andere Blöcke, aufgebaut
auf demselben Substrat, verringert werden. Weiterhin kann, da fref
und fdiv separat durch den ersteren und letzteren halben Bereich
der Akkumulatoren verwendet werden, das Betriebsrauschen der Akkumulatoren
im Gegensatz zu solchen in der ersten und der zweiten Ausführungsform
verringert werden.
-
Vierte Ausführungsform
-
Eine
vierte Ausführungsform
der vorliegenden Erfindung schafft eine Frequenzsynthesizer-Vorrichtung,
in der das Verzögerungselement
bei der Frequenzteilungs-Verhältnis-Steuerschaltung
vorgesehen ist, wobei das Ausgangssignal des Dividierers mit variabler
Frequenz und das verzögerte
Signal des Ausgangssignals als Operationstakte des Akkumulator-Bereichs
eingesetzt werden, wenn eine Vielzahl von Akkumulatoren mit den
Akkumulatoren in den darauf folgenden Stufen über die Ausgänge der
Register in jeweiligen Stufen verbunden sind.
-
9 zeigt eine Ansicht, die
einen Aufbau eines Akkumulator-Bereichs 81 eine Frequenzsynthesizer-Vorrichtung
gemäß einer
vierten Ausführungsform
der vorliegenden Erfindung darstellt. In 9 umfasst der Akkumulator-Bereich 81 Akkumulatoren 841 bis 844,
und jeder Akkumulator besitzt den Addierer und das Register. Ein
Grundaufbau der vierten Ausführungsform
ist ähnlich
zu demjenigen der ersten Ausführungsform.
Ein Unterschied gegenüber
der ersten Ausführungsform
sind die Konfigurationen des Akkumulator-Bereichs 81 und
der Fraktional-Teil-Kalkulatorschaltung 70.
-
10 zeigt ein Zeitabstimmungs-Diagramm,
das Verhaltensweisen einer Änderung
in den Betriebsweisen der Addierer und der Register in den Akkumulatoren
durch die Takte darstellt.
-
11 zeigt eine Ansicht, die
einen Aufbau der Fraktional-Teil-Kalkulatorschaltung 70 darstellt. In 11 ist ein Addierer 701 eine
Schaltung, die den Fraktional-Teil durch Berechnen des binomischen Koeffizienten
erfasst. Verzögerungsschaltungen 702 bis 707, 711 bis 716 sind
Schaltungen, die den binomischen Koeffizienten erzeugen, der durch
das Pascal'sche
Dreieck dargestellt ist, und zwar sequenziell durch Verzögern des
Trägersignals
des Akkumulators.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, aufgebaut so,
wie vorstehend, gemäß der vierten
Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Die Betriebsweisen von
Elementen, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5, sind ähnlich zu dem
Stand der Technik, wie er in 21 dargestellt ist.
Der Ausgang fdiv des Dividierers 4 mit variabler Frequenz
und das Signal fdiv2, erhalten durch Verzögern von fdiv, werden als die
Betriebstakte des Akkumulator-Bereichs 81 verwendet.
-
Der
Akkumulator 841 an der ersten Stufe, dargestellt in 9, addiert Fraktional-Teil-Daten, die über die
Außenseite
eingestellt sind, und einen Ausgang des Registers unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fdiv als den Takt. Der Akkumulator 842 an
der zweiten Stufe addiert einen Ausgang des Registers und einen
Ausgang des Registers in dem Akkumulator 841 unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fdiv2 als den Takt. Die Akkumulatoren 843, 844 führen dieselbe
Operation wie der Akkumulator 842 aus.
-
Verhaltensweisen
einer Änderung
in den Operationen der Addierer und der Register, durch die Takte,
in den Akkumulatoren, verbunden auf diese Art und Weise, sind in
einem Zeitabstimmungs-Diagramm in 10 dargestellt.
Das Register in dem Akkumulator 841 aktualisiert die Daten,
zugeführt von
dem Addierer, synchron zu fdiv. Der Addie rer führt die Operation in jeweiligen
Bits sequenziell aus, und gibt dann das Trägersignal aus, falls der Träger auftritt.
Der Addierer in der darauf folgenden Stufe führt die Operation aus, wenn
er die Daten des Registers an der vorhergehenden Stufe empfängt, die unter
der Zeitabstimmung von fdiv geändert
werden. Das Register in dem Akkumulator 842 aktualisiert
die Daten, zugeführt
von dem Addierer, synchron zu fdiv2. Die Akkumulatoren 843, 844 aktualisieren
die Daten des Registers synchron zu fdiv2, ähnlich zu dem Akkumulator 842.
Das bedeutet, dass die Änderungspunkte
der Daten in den Akkumulatoren unter Verwendung von fdiv und fdiv2
verteilt werden, so dass sich die Schaltungsoperation nicht in einer
Zeitabstimmung konzentriert.
-
11 zeigt eine Ansicht, die
einen Aufbau einer Fraktional-Teil-Kalkulatorschaltung 70 darstellt. Ein
Unterschied gegenüber
dem Aufbau des Stands der Technik ist derjenige, dass Verzögerungsschaltungen 711 bis 716 vorgesehen
sind. Diese Verzögerungsschaltungen
werden benötigt,
um jeweilige Zeitabstimmungen der Addition anzupassen, da jeweilige
Stufen mit den darauf folgenden Stufen über das Register in einer Konfiguration
des Akkumulator-Bereichs verbunden sind. Diese Verhaltensweise ist
in einem Zeitabstimmungs-Diagramm der 12 dargestellt.
Der Akkumulator an der ersten Stufe verzögert das Signal um drei Takte
unter Verwendung von fdiv2, bis das berechnete Ergebnis zu der vierten Stufe übertragen
wird, nachdem ein solches berechnetes Ergebnis in die darauf folgende
Stufe durch fdiv2 eingegeben ist. Der Akkumulator an der zweiten Stufe
verzögert
das Signal um zwei Takte unter Verwendung von fdiv, und der Akkumulator
an der dritten Stufe verzögert
das Signal um einen Takt unter Verwendung von fdiv. Dementsprechend
kann das berechnete Ergebnis des Akkumulators präzise zu dem Addierer 701 unter
der Zeitabstimmung von fdiv übertragen
werden.
-
Eine
Ein-Chip-Verhältnis-Bereichs-Vorrichtung
kann durch Integrieren der Frequenzsynthesizer-Vorrichtung, des
Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung kann an der mobilen
Funk-Vorrichtung, wie beispielsweise dem mobilen Telefon, usw.,
installiert werden.
-
Wie
vorstehend beschrieben ist, ist, gemäß der vierten Ausführungsform
der vorliegenden Erfindung, das Verzögerungselement bei der Frequenzteilungs-Verhältnis-Steuerschaltung vorgesehen, und
auch das Ausgangssignal des Dividierers mit variabler Frequenz und
das verzögerte
Signal des Ausgangssignals werden als Betriebstakte des Akkumulator-Bereichs
eingesetzt. Deshalb können
die Variation in dem Substrat-Potenzial und die Variation in der
Energieversorgungsspannung, erzeugt durch die Operation der Frequenzteilungs-Verhältnis-Steuerschaltung,
verringert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
reduziert werden, und auch kann die Verriegelungszeit verringert
werden. Zusätzlich
kann der Energieverbrauch in der intermittierenden Operation verringert werden,
und auch kann der Einfluss des Rauschens auf andere Blöcke, aufgebaut
auf demselben Substrat, verringert werden. Weiterhin ist eine Vielzahl
von Akkumulatoren mit den Akkumulatoren in den darauf folgenden
Stufen über
die Ausgänge
der Register in jeweiligen Stufen verbunden. Deshalb wird das berechnete
Ergebnis des Addierers niemals sequenziell zu dem Addierer in dem
Akkumulator an der darauf folgenden Stufe übertragen, um so die gesamte Schaltungsbetriebszeit
zu reduzieren, und deshalb kann der das Rauschen reduzierende Effekt
eher als bei der ersten Ausführungsform
erreicht werden.
-
Fünfte Ausführungsform
-
Eine
fünfte
Ausführungsform
der vorliegenden Erfindung schafft eine Frequenzsynthesizer-Vorrichtung,
bei der das Ausgangssignal des Dividierers mit variabler Frequenz
und das Referenzsignal als Betriebstakte des Akkumulator-Bereichs
eingesetzt werden, eine Vielzahl von Akkumulatoren in zwei halbe
Teile in ihrer Zahl unterteilt sind (nahezu die Hälfte der
Zahl, falls die Zahl der Akkumulatoren die ungerade Zahl ist), die
Register an den ungeradzahligen Stufen unter Verwendung des Referenzsignals
als den Takt betrieben werden und die Register an den geradzahligen
Stufen unter Verwendung des Ausgangs des Dividierers mit variabler
Frequenz als den Takt betrieben werden, und eine Mehrzahl von Akkumulatoren
ist mit den Akkumulatoren in den darauf folgenden Stufen über die
Ausgänge
der Register in den jeweiligen Stufen verbunden.
-
13 zeigt eine Ansicht, die
einen Aufbau einer Frequenzsynthesizer-Vorrichtung gemäß einer fünften Ausführungsform
der vorliegenden Erfindung darstellt. In 13 sind ein Aufbau des Akkumulator-Bereichs 81,
ein Aufbau der Fraktional-Teil-Kalkulatorschaltung 71 und
die Verwendung von zwei Signalen fdiv und fref als die Takte gegenüber dem
Aufbau der vierten Ausführungsform
unterschiedlich.
-
14 zeigt eine Ansicht, die
einen Aufbau des Akkumulator-Bereichs 81 darstellt. Der
Akkumulator-Bereich 81 umfasst Akkumulatoren 851 bis 854, und
jeder Akkumulator besitzt den Addierer und das Register.
-
15 zeigt ein Zeitabstimmungs-Diagramm,
das Verhaltensweisen einer Änderung
in den Betriebsweisen der Addierer und der Register in den Akkumulatoren
durch die Takte darstellt. 16 zeigt ein
funktionales Blockdiagramm der Fraktional-Teil-Kalkulatorschaltung 71.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, aufgebaut so,
wie vorstehend, gemäß der fünften Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Die Betriebsweisen der
Elemente, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5, sind ähnlich zu dem
Stand der Technik, dargestellt in 21.
-
Der
Akkumulator 851 an der ersten Stufe addiert Fraktional-Teil-Daten,
die über
die Außenseite eingestellt
sind, und einen Ausgang des Registers unter Verwendung des Addierers,
und aktualisiert dann einen Wert des Registers unter Verwendung von
fref als den Takt. Der Akkumulator 852 an der zweiten Stufe
addiert einen Ausgang des Registers und einen Ausgang des Registers
in dem Akkumulator 851 unter Verwendung des Addierers,
und aktualisiert dann einen Wert des Registers unter Verwendung
von fdiv als den Takt. Der Akkumulator 853 an der dritten
Stufe addiert einen Ausgang des Registers und einen Ausgang des
Registers in dem Akkumulator 852 unter Verwendung des Addierers,
und aktualisiert dann einen Wert des Registers unter Verwendung
von fref als den Takt. Der Akkumulator 854 an der vierten
Stufe addiert einen Ausgang des Registers und einen Ausgang des
Registers in dem Akkumulator 853 unter Verwendung des Addierers,
und aktualisiert dann einen Wert des Registers unter Verwendung
von fdiv als den Takt.
-
Verhaltensweisen
einer Änderung
in den Betriebsweisen der Addierer und der Register, durch die Takte,
in den Akkumulatoren, verbunden auf diese Art und Weise, sind in
einem Zeitabstimmungs-Diagramm in 15 dargestellt.
Die Register in dem Akkumulator 851 und dem Akkumulator 853 aktualisieren
die Daten, zugeführt
von den Addierern, synchron zu fref. Die Addierer führen die
Operation in jeweiligen Bits in Folge aus, und geben dann das Trägersignal
aus, falls der Träger
auftritt. Die Register in dem Akkumulator 852 und dem Akkumulator 854 aktualisieren
die Daten, zugeführt
von den Addierern, synchron zu fdiv. Die Addierer führen die
Operation in jeweiligen Bits in Folge aus, und geben dann das Trägersignal
aus, falls der Träger
auftritt. Das bedeutet, dass die Änderungspunkte der Daten in
dem Akkumulator unter Verwendung von fref und fdiv so verteilt werden,
dass sich die Schaltungsoperation nicht in einer Zeitabstimmung
konzentriert.
-
16 zeigt ein funktionales
Blockdiagramm einer Fraktional-Teil-Kalkulatorschaltung 71. Ein
Unterschied gegenüber
dem Aufbau in der vierten Ausführungsform
ist derjenige, dass eine Verzögerungsschaltung 721 und
eine Verzögerungsschaltung 722 vorgesehen
sind. Diese Verzögerungsschaltungen
werden benötigt,
um jeweilige Zeitabstimmungen der Addition anzupassen, da Takt-Zeitabstimmungen
des Akkumulator-Bereichs geändert werden.
Diese Verhaltensweise ist in einem Zeitabstimmungs-Diagramm der 17 dargestellt. Um den Ausgang
an der vierten Stufe so zu gestalten, um zu Synchronisieren, wird
das berechnete Ergebnis des Akkumulators an der ersten Stufe um
2,5 Takte unter Verwendung von fdiv verzögert, das berechnete Ergebnis
des Akkumulators an der zweiten Stufe wird um 1,5 Takte unter Verwendung
von fdiv verzögert,
das berechnete Ergebnis des Akkumulators an der dritten Stufe wird
um 0,5 Takte unter Verwendung von fref und um 0,5 Takte unter Verwendung
von fdiv verzögert,
und das berechnete Ergebnis des Akkumulators an der vierten Stufe
wird um 0,5 Takte unter Verwendung von fdiv verzögert. Dementsprechend kann
das berechnete Ergebnis des Akkumulators präzise zu dem Addierer 701 unter
der Zeitabstimmung von fdiv gesendet werden.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung
kann auf der mobilen Funk-Vorrichtung, wie beispielsweise dem mobilen
Telefon, usw., installiert werden.
-
Wie
vorstehend beschrieben ist, werden, gemäß der fünften Ausführungsform der vorliegenden Erfindung,
das Ausgangssignal des Dividierers mit variabler Frequenz und das
Referenzsignal als Operationstakte des Akkumulator-Bereichs eingesetzt, eine
Vielzahl von Akkumulatoren wird in zwei halbe Anteile in der Zahl
(nahezu die Hälfte
der Zahl, falls die Zahl der Akkumulatoren die ungerade Zahl ist) unterteilt,
die Register an den ungeradzahligen Stufen werden unter Verwendung
des Referenzsignals als den Takt betrieben und die Register an den
gerade nummerierten Stufen werden unter Verwendung des Ausgangs
des Dividierers mit variabler Frequenz als den Takt betrieben. Deshalb
können
die Variation in dem Potenzial des Substrats und die Variation in der
Energieversorgungsspannung, erzeugt durch den Betrieb der Frequenzteilungs-Verhältnis-Steuerschaltung,
reduziert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers reduziert
werden, und auch kann die Verriegelungszeit verringert werden. Zusätzlich kann
der Energieverbrauch in der intermittierenden Operation verringert werden,
und auch kann der Einfluss von Rauschen auf andere Blöcke, aufgebaut
auf demselben Substrat, reduziert werden. Weiterhin wird das Verzögerungselement,
verwendet in der vierten Ausführungsform,
nicht durch Verwendung von fref und fdiv als der Takt benötigt. Deshalb
können
die Optimierung des Verzögerungselements
und der Phaseneinstellung zwischen zwei Taktsignalen aufgrund einer
Variation eliminiert werden.
-
Sechste Ausführungsform
-
Eine
sechste Ausführungsform
der vorliegenden Erfindung schafft eine Frequenzsynthesizer-Vorrichtung,
bei der das Ausgangssignal des Dividierers mit variabler Frequenz
und das Referenzsignal als Betriebstakte des Akkumulator-Bereichs
eingesetzt werden, und eine Vielzahl von Akkumulatoren ist mit den
darauf folgenden Stufen über
die Ausgänge
der Register in jeweiligen Stufen verbunden.
-
In
einem Aufbau der Frequenzsynthesizer-Vorrichtung gemäß der sechsten
Ausführungsform
der vorliegenden Erfindung ist ein Unterschied gegenüber der
vierten Ausführungsform
ein Aufbau eines Akkumulator-Bereichs 81.
-
18 zeigt eine Ansicht, die
den Aufbau des Akkumulator-Bereichs 81 darstellt. Der Akkumulator-Bereich 81 umfasst
Akkumulatoren 861 bis 864, und jeder Akkumulator
besitzt den Addierer und das Register.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, die so, wie vorstehend,
aufgebaut ist, gemäß der sechsten
Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Die Betriebsweisen der
Elemente, andere als die Frequenzteilungs-Verhältnis-Steuerschaltung 5,
sind ähnlich
zu dem Stand der Technik, dargestellt in 21.
-
Der
Akkumulator 861 an der ersten Stufe addiert Fraktional-Teil-Daten,
die von außen
eingestellt sind, und einen Ausgang des Registers unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fref als den Takt. Der Akkumulator 862 an
der zweiten Stufe addiert einen Ausgang des Registers und einen
Ausgang des Registers in dem Akkumulator 861 unter Verwendung
des Addierers, und aktualisiert dann einen Wert des Registers unter
Verwendung von fdiv als den Takt. Die Akkumulatoren 863, 864 führen die ähnliche
Betriebsweise zu dem Akkumulator 862 aus.
-
Verhaltensweisen
einer Änderung
in den Betriebsweisen der Addierer und der Register, durch die Takte,
in den Akkumulatoren, verbunden auf diese Art und Weise, sind in
einem Zeitabstimmungs-Diagramm in 19 dargestellt.
Das Register in dem Akkumulator 861 aktualisiert die Daten,
zugeführt von
dem Addierer, synchron zu fref. Der Addierer führt die Betriebsweise in jeweiligen
Bits in Folge aus, und gibt dann das Trägersignal, falls der Träger auftritt,
aus. Der Addierer in der darauf folgenden Stufe führt die
Operation durch, wenn er die Änderung
in den Daten empfängt.
Das Register in dem Akkumulator 862 aktualisiert die Daten,
zugeführt
von dem Addierer, synchron zu fdiv. Der Akkumulator 863 und der
Akkumulator 864 aktualisieren die Daten des Registers synchron
zu fdiv, ähnlich
zu dem Akkumulator 862. Das bedeutet, dass die Änderungspunkte
der Daten in dem Akkumulator unter Verwendung von fref und fdiv
verteilt werden, so dass sich der Schaltungsbetrieb nicht in einer
Zeitabstimmung konzentriert.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung
kann an einer mobilen Funk-Vorrichtung, wie beispielsweise dem mobilen
Telefon, usw., installiert sein.
-
Wie
vorstehend beschrieben ist, werden, gemäß der sechsten Ausführungsform
der vorliegenden Erfindung, das Ausgangssignal des Dividierers mit
variabler Frequenz und das Referenzsignal als Betriebstakte des
Akkumulator-Bereichs eingesetzt. Deshalb können die Variation in dem Potenzial
des Substrats und die Variation in der Energieversorgungsspannung,
erzeugt durch den Betrieb der Frequenzteilungs-Verhältnis-Steuerschaltung,
reduziert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
reduziert werden, und auch kann die Verriegelungszeit verringert
werden. Zusätzlich
kann der Energieverbrauch in der intermittierenden Operation verringert
werden, und auch kann der Einfluss von Rauschen auf andere Blöcke, aufgebaut
auf demselben Substrat, reduziert werden. Weiterhin wird das Verzögerungselement,
verwendet in der vierten Ausführungsform,
nicht durch Verwendung von fref und fdiv als der Takt benötigt. Deshalb können die
Optimierung des Verzögerungselements und
der Phaseneinstellung zwischen zwei Taktsignalen aufgrund einer
Variation beseitigt werden. Daneben können die überlappten Betriebsweisen zwischen
der Datenaktualisierung des Registers und der Datenaktualisierung
des Registers in der vorhergehenden Stufe im Betrieb der Addierer
verringert werden, und deshalb kann der das Rauschen reduzierende
Effekt eher als bei der fünften
Ausführungsform
erreicht werden.
-
Siebte Ausführungsform
-
Eine
siebte Ausführungsform
der vorliegenden Erfindung schafft eine Mehrzahl von Frequenzsynthesizer-Vorrichtungen,
bei denen Referenzsignale, die jeweils unterschiedliche Phasen haben,
zu einer Mehrzahl von Akkumulatoren in den Frequenzsynthesizer-Vorrichtungen verteilt
werden, und sie werden bei einer unterschiedlichen Takt-Zeitabstimmung jeweils
betrieben.
-
20 zeigt ein funktionales
Blockdiagramm einer Mehrzahl von Frequenzsynthesizer-Vorrichtungen
gemäß der siebten
Ausführungsform
der vorliegenden Erfindung. In 20 bezeichnen
die Bezugszeichen 20 und 21 irgendeine Frequenzsynthesizer-Vorrichtung, dargestellt
in der ersten bis sechsten Ausführungsform.
Ein Invertierer 22 ist eine Schaltung, die die Phase des
Referenzsignals ändert.
-
Eine
Betriebsweise der Frequenzsynthesizer-Vorrichtung, aufgebaut so,
wie vorstehend, gemäß der siebten
Ausführungsform
der vorliegenden Erfindung, wird nachfolgend erläutert. Das Referenzsignal wird
in die Frequenzsynthesizer-Vorrichtung 20 ohne Änderung
der Phase, so wie es ist, eingegeben. Ein sekundäres Referenzsignal, das durch
Invertieren der Phase des Referenzsignals unter Verwendung des Invertierers 22 erhalten
ist, wird in die Frequenzsynthesizer-Vorrichtung 21 eingegeben. Gemäß diesem
Aufbau besitzt einer der Betriebstakte für die Frequenzteilungs-Verhältnis-Steuerschaltungen
in zwei Frequenzsynthesizer-Vorrichtungen sicher eine unterschiedliche
Zeitabstimmung. Deshalb werden die Änderungspunkte der Daten in
dem Akkumulator verteilt, so dass sich die Schaltungsoperation nicht
in einer Zeitabstimmung konzentriert.
-
Eine
Ein-Chip-Funk-Bereichs-Vorrichtung kann durch Integrieren der Frequenzsynthesizer-Vorrichtung,
des Senderbereichs und des Empfängerbereichs
auf demselben Halbleitersubstrat aufgebaut werden. Die Frequenzsynthesizer-Vorrichtung
oder die Ein-Chip-Funk-Bereichs-Vorrichtung
können
an einer mobilen Funk-Vorrichtung, wie beispielsweise dem mobilen
Telefon, usw., installiert werden.
-
Wie
vorstehend beschrieben ist, werden, gemäß der siebten Ausführungsform
der vorliegenden Erfindung, die Referenzsignale verwendet, während deren
Phasen jeweils geändert
werden. Deshalb können
die Variation in dem Potenzial des Substrats und die Variation in
der Energieversorgungsspannung, erzeugt durch den Betrieb der Frequenz teilungs-Verhältnis-Steuerschaltung,
reduziert werden. Auch kann die Verschlechterung von C/N des Frequenzsynthesizers
verringert werden, und auch kann die Verriegelungszeit verringert
werden. Zusätzlich kann
der Energieverbrauch in der intermittierenden Operation verringert
werden, und auch kann der Einfluss von Rauschen auf andere Blöcke, aufgebaut
auf demselben Substrat, verringert werden.
-
Wie
anhand der vorstehenden Erläuterung ersichtlich
ist, kann, gemäß der vorliegenden
Erfindung, eine Frequenzsynthesizer-Vorrichtung geschaffen werden,
die aufweist: eine PLL-Schaltung, die eine Referenzsignal-Eingabeeinrichtung,
einen Phasenkomparator, einen Tiefpassfilter, einen spannungsgesteuerten
Oszillator und einen Dividierer mit variabler Frequenz umfasst;
und eine Frequenzteilungs-Verhältnis-Steuerschaltung,
umfassend eine Mehrzahl von Akkumulatoren zum Steuern des Dividierers
mit variabler Frequenz so, dass ein Frequenzteilungs-Verhältnis des
Dividierers mit variabler Frequenz in der Zeit geändert wird,
und ein in der Zeit gemittelter Wert des Frequenzteilungs-Verhältnisses enthält einen
Wert unterhalb eines Dezimalpunkts, und jeweils ein Register und
einen Addierer besitzt, eine Fraktional-Teil-Kalkulatorschaltung
zum Aufnehmen eines Trägersignals,
erzeugt durch den Addierer, um binomische Koeffizienten in Folge
zu addieren, und einen Frequenzteilungs-Verhältnis-Addierer zum Addieren
eines Ausgangs der Fraktional-Teil-Kalkulatorschaltung und der ganzzahligen Daten,
um das Frequenzteilungs-Verhältnis
in dem Dividierer mit variabler Frequenz einzustellen, wobei die
Frequenzteilungs-Verhältnis-Steuerschaltung
an einer Vielzahl von Takten betrieben wird, die unterschiedliche
Zeitabstimmungen haben, wodurch ein Signal, das eine Frequenz besitzt,
die gleich zu einem Produkt des in der Zeit gemittelten Werts des Frequenzteilungs-Verhältnisses
ist, und einer Frequenz eines Referenzsignals, ist, erzeugt wird.
Deshalb können
solche Vorteile erreicht werden, dass die Variation in dem Potenzial
des Substrats und die Variation in der Energieversorgungsspannung,
erzeugt durch den Betrieb der Frequenzteilungs-Verhältnis-Steuerschaltung,
verringert werden können,
die Verschlechterung von C/N des Frequenzsynthesizers verringert
werden kann, die Verriegelungszeit verringert werden kann, der Energieverbrauch
in der intermittierenden Operation verringert werden kann, und der
Einfluss des Rauschens auf andere Blöcke, aufgebaut auf demselben
Substrat, verringert werden kann.