DE60219527T2 - Takterzeugungsschaltung - Google Patents

Takterzeugungsschaltung Download PDF

Info

Publication number
DE60219527T2
DE60219527T2 DE60219527T DE60219527T DE60219527T2 DE 60219527 T2 DE60219527 T2 DE 60219527T2 DE 60219527 T DE60219527 T DE 60219527T DE 60219527 T DE60219527 T DE 60219527T DE 60219527 T2 DE60219527 T2 DE 60219527T2
Authority
DE
Germany
Prior art keywords
phase
circuit
signal
reference signal
denotes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60219527T
Other languages
English (en)
Other versions
DE60219527D1 (de
DE60219527T8 (de
Inventor
Akira Mitsubishi Denki Kabushiki Kai Chiyoda-ku TAKAHASHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE60219527D1 publication Critical patent/DE60219527D1/de
Application granted granted Critical
Publication of DE60219527T2 publication Critical patent/DE60219527T2/de
Publication of DE60219527T8 publication Critical patent/DE60219527T8/de
Active legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Technisches Gebiet
  • Diese Erfindung bezieht sich auf eine Taktsignalgeberschaltung, die ein Taktsignal erzeugt, das mit einem Referenzsignal in einem digitalen Übertragungssystem synchronisiert wird.
  • Stand der Technik
  • 9 ist ein Blockschema einer herkömmlichen Taktsignalgeberschaltung als Beispiel. Mit Bezug auf die Figur bezeichnet eine Bezugszahl 1 ein Referenzsignal, Bezugzahl 3 bezeichnet ein Auswahlsignal, das ein Referenzsignal von mehreren Referenzsignalen auswählt, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine Phasenregelkreis- oder PLL-Schaltung, und Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal. Die PLL-Schaltung ist mit den folgenden Bestandteilen ausgelegt. Bezugszahl 21 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 22 bezeichnet ein Tiefpassfilter, Bezugszahl 23 bezeichnet einen Verstärker, Bezugszahl 24 bezeichnet einen Referenzspannungsgeber, Bezugszahl 25 bezeichnet einen Spannungssteuerungsoszillator und Bezugszahl 26 bezeichnet eine Teilerschaltung.
  • Nun wird der Funktionsablauf beschrieben. Mehrere Referenzsignale 1 werden eingegeben und eines davon wird in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 ausgewählt. 9 zeigt den Fall einer Eingabe von zwei Referenzsignalen 1a und 1b zur Erläuterung. Dann werden die Phase eines ausgewählten Referenzsignals 1 und die Phase eines von der Teilerschaltung 26 ausgegebenen Signals in der Phasenvergleichsschaltung 21 verglichen. Die Phasenvergleichsschaltung 21 gibt ein Signal aus, das einer Phasendifferenz zwischen dem ausgewählten Referenzsignal und dem aus der Teilerschaltung 26 ausgegebenen Signal entspricht. Dieses Phasendifferenzsignal wird durch das Tiefpassfilter 22 geglättet, und eine Spannungspotentialdifferenz zwischen diesem Signal und dem Referenzspannungsgeber 24 wird im Verstärker 23 verstärkt. Die Ausgangsspannung des Verstärkers 23 aktiviert den Spannungssteuerungsoszillator 25, das Taktsignal 6 auszugeben, dessen Phase mit der Phase des ausgewählten Referenzsignals 1 synchronisiert ist. Die Teilerschaltung 26 teilt das erzeugte Taktsignal 6, um das Signal zu erzeugen, dessen Phase mit der Phase des Referenzsignals 1 verglichen werden soll.
  • 10 zeigt die Referenzsignale 1, einen Ausgang aus der Wahlschaltung 4, der auf Grundlage des Auswahlsignals 3 ausgewählt wird, das erzeugte Taktsignal 6, und ein Ausgangssignal aus der Teilerschaltung 26. In 10 ist bei 1001 dargestellt, dass ein Referenzsignal 1a in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 ausgewählt wird und die Teilerschaltung 26 und das erzeugte Taktsignal 6 jeweils mit dem Referenzsignal 1a synchronisiert sind.
  • In 10 ist bei 1002 dargestellt, dass ein Referenzsignal 1b nach einem Wechsel der Auswahl in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 ausgewählt wird. In diesem Zustand sind das erzeugte Taktsignal 6 und auch der Ausgang der Teilerschaltung 26 mit dem gerade ausgewählten Referenzsignal 1b phasenverschoben. Die Phasenvergleichsschaltung 21 gibt ein dieser Phasendifferenz entsprechendes Phasendifferenzsignal aus. Das Phasendifferenzsignal wird dann durch das Tiefpassfilter 22 geglättet und durch den Verstärker 23 verstärkt, um die Übertragungsfrequenz des Spannungssteuerungsoszillators 25 so zu steuern, dass die Phase des Ausgangs der Teilerschaltung 26 und die Phase des in der Wahlschaltung 4 ausgewählten Referenzsignals 1b übereinstimmen.
  • In 10 ist bei 1003 dargestellt, dass das erzeugte Taktsignal 6 und der Ausgang der Teilerschaltung 26 jeweils mit dem Referenzsignal 1b synchronisiert sind, das durch den vorstehend erwähnten Schaltbetrieb gewechselt wurde.
  • Bei der herkömmlichen Schaltung muss der Referenzspannungsgeber 24 so gesteuert werden, dass die Phase des ausgewählten Referenzsignals 1 und die Phase des erzeugten Taktsignals 6 abgeglichen sind. Im Beharrungszustand wird eine Phasendifferenz zwischen dem ausgewählten Referenzsignal 1 und dem erzeugten Taktsignal 6 Phasendifferenz im Beharrungszustand genannt. Die Phasendifferenz kann gesenkt werden, indem die Rückkopplungsschleifenverstärkung der PLL-Schaltung 5 erhöht wird. Jedoch ist das Problem, dass die Einschwingphasenschwankung des erzeugten Taktsignals 6 groß wird, weil sie von der Phasenveränderung des Referenzsignals 1 bei einem Wechsel des Referenzsignals 1 beeinflusst wird. Es besteht ein kompromissbehaftetes Verhältnis zwischen der Phasendifferenz im Beharrungszustand und dem Ausmaß der Phasenschwankung des erzeugten Taktsignals 6 bei einem Wechsel des Referenzsignals 1.
  • Darüber hinaus ist es schwierig, das Tiefpassfilter 22 zur Erhöhung des Filtergenauigkeitswirkungsgrads zu integrieren, weil das Tiefpassfilter 22 im Allgemeinen mit etwa einem Widerstand und einem Kondensator ausgelegt ist. Als Spannungssteuerungsoszillator 25 gibt es den VCXO (Voltage Controlled Xtal Oscillator), der Quarz verwendet, oder den VCO (Voltage Controlled Oscillator), der Spulen und Kondensatoren verwendet. Es ist schwierig, den VCXO zu integrieren. Beim VCO ist dessen Modulationsempfindlichkeit so hoch, dass die Rückkopplungsschleifenverstärkung in der PLL-Schaltung hoch wird. Deshalb besteht das Problem, dass die Phasenschwankung des erzeugten Taktsignals bei einem Wechsel des Referenzsignals groß wird.
  • Die so aufgebaute herkömmliche Taktsignalgeberschaltung muss den Referenzspannungsgeber steuern, um die Phase des Referenzsignals und die Phase des erzeugten Taktsignals abzugleichen. Und da besteht ein Problem, dass es schwierig ist, das Tiefpassfilter oder den Spannungssteuerungsoszillator im Falle einer hochgenauen Steuerung der Phasendifferenz im Beharrungszustand oder Einschwingen beim Wechsel des Referenzsignals zu integrieren. Noch ein anderes Problem besteht insofern, als das Einschwingverhalten bei einem Wechsel des Referenzsignals von der Rückkopplungsschleifenverstärkung in der PLL-Schaltung und der Zeitkonstante des Tiefpassfilters abhängt, so dass keine hohe Auslegungsflexibilität erzielt werden kann.
  • Die vorliegende Erfindung ist auf die Lösung der vorstehend erörterten Probleme gerichtet. Es ist eine Aufgabe, die Steuerung abzuschaffen, die mit dem Abgleich der Phase des Referenzsignals und der Phase des erzeugten Taktsignals verbunden ist, es möglich zu machen, alle Schaltungselemente zu integrieren, eine hochgenaue Einschwingverhaltenssteuerung bei einem Wechsel des Referenzsignals zu ermöglichen, und eine hohe Auslegungsflexibilität zu erzielen.
  • Die US2002/0001359 und die US 5,122,677 offenbaren beide Taktsignalgeberschaltungen. Kein Dokument offenbart jedoch die Vorteile einer Einbindung von Phasenregelungsschaltungen zum Abgleichen der Phasen von Signalen mit einem ausgewählten Referenzsignal.
  • Eine Taktsignalgeberschaltung nach der vorliegenden Erfindung ist in Anspruch 1 definiert. Diese Schaltung wählt ein Referenzsignal aus mehreren Referenzsignalen aus und erzeugt ein Taktsignal, das mit dem ausgewählten Referenzsignal synchronisiert ist.
  • Die Taktsignalgeberschaltung umfasst:
    • 1. Mehrere Vorstufen-Phasenregelkreisschaltungen oder Vorstufen-PLL-Schaltungen jeweils zum Empfangen eines der mehreren Referenzsignale, und jeweils zum Erzeugen eines Ausgangs, der jeweils mit seinem entsprechenden Referenzsignal synchronisiert ist.
    • 2. Mehrere Phasenregelungsschaltungen jeweils zum Empfangen des Ausgangs ihrer entsprechenden Vorstufen-PLL-Schaltung, und jeweils zum Anpassen der Phase des Ausgangs aus ihrer entsprechenden Vorstufen-PLL-Schaltung an die Phase des Ausgangs aus der einen der mehreren Vorstufen-PLL-Schaltungen, die mit dem ausgewählten Referenzsignal synchronisiert ist.
    • 3. Eine Wahlschaltung zum Auswählen eines Ausgangs aus einer der mehreren Phasenregelungsschaltungen.
    • 4. Eine Nachstufen-PLL-Schaltung, die an den Ausgang der Wahlschaltung angeschlossen ist, um den einen der ausgewählten Ausgänge zu empfangen und das Taktsignal zu erzeugen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Blockschema einer Taktsignalgeberschaltung nach einer ersten Ausführungsform.
  • 2 zeigt eine Wellenform jedes Elements der Taktgeberschaltung nach der ersten Ausführungsform.
  • 3 ist ein Blockschema einer Taktsignalgeberschaltung nach einer zweiten Ausführungsform.
  • 4 ist ein Blockschema einer Phasenregelungsschaltung nach einer dritten Ausführungsform.
  • 5 zeigt eine Wellenform jedes Elements der Phasenregelungsschaltung nach der dritten Ausführungsform.
  • 6 ist ein Blockschema einer Taktsignalgeberschaltung nach einer vierten Ausführungsform.
  • 7 ist ein Blockschema einer Taktsignalgeberschaltung nach einer fünften Ausführungsform.
  • 8 ist ein Blockschema einer Taktsignalgeberschaltung nach einer sechsten Ausführungsform.
  • 9 ist ein Blockschema einer Taktsignalgeberschaltung aus dem herkömmlichen Stand der Technik.
  • 10 zeigt eine Wellenform jedes Elements der Taktsignalgeberschaltung aus dem herkömmlichen Stand der Technik.
  • Beste Art und Weise zur Umsetzung der Erfindung
  • Ausführungsform 1.
  • Nachstehend wird eine erste Ausführungsform mit Bezug auf 1 erörtert. Mit Bezug auf 1 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung, Bezugszahl 3 bezeichnet ein Auswahlsignal, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine PLL-Schaltung und Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal. 2 zeigt die Wellenform jedes Elements von 1.
  • Wie in 1 gezeigt ist, werden die Referenzsignale 1 jeweils in die PLL-Schaltungen 2 eingegeben. Genauer ausgedrückt wird ein Referenzsignal 1a in eine PLL-Schaltung 2a und ein Referenzsignal 1b in eine PLL-Schaltung 2b eingegeben. Die PLL-Schaltungen 2a und 2b geben grundlegende Taktsignale aus, die mit den eingegebenen Referenzsignalen 1a bzw. 1b synchronisiert werden.
  • Dann wählt die Wahlschaltung 4 eines der grundlegenden Taktsignale, die jeweils mit den aus den PLL-Schaltungen 2 ausgegebenen Referenzsignalen synchronisiert werden, auf Grundlage des Auswahlsignals 3 aus. Ein ausgewähltes grundlegendes Taktsignal wird in die PLL-Schaltung 5 eingegeben, die in der nächsten Stufe vorgesehen ist. Die PLL-Schaltung 5 gibt das erzeugte Taktsignal 6 aus, das mit dem ausgewählten grundlegenden Taktsignal synchronisiert ist.
  • Die Bezugszahlen 201 und 202 in 2 zeigen jeweils die Wellenform jedes Elements in dem Fall, in dem das Referenzsignal 1a auf Grundlage des Auswahlsignals 3 ausgewählt wird. Bei 201 in 2 ist dargestellt, dass ein Ausgang aus der PLL-Schaltung 2a mit dem Referenzsignal 1a synchronisiert wird, ein Ausgang aus der PLL-Schaltung 2b mit dem Referenzsignal 1b synchronisiert wird, und das Referenzsignal 1a auf Grundlage des Auswahlsignals 3 in der Wahlschaltung 4 ausgewählt wird. In der Folge ist die Phase des erzeugten Taktsignals 6 mit der Phase des Referenzsignals 1a synchronisiert. Bei 202 in 2 ist dargestellt, dass das Referenzsignal 1a auf Grundlage des Auswahlsignals 3 in der Wahlschaltung 4 ausgewählt wird. Deshalb ist die Phase des erzeugten Taktsignals 6 nicht mit der Phase des Referenzsignals 1b synchronisiert.
  • Bei 203 in 2 ist die Wellenform jedes Elements genau nachdem das Referenzsignal auf Grundlage des Auswahlsignals 3 in der Wahlschaltung 4 auf das Referenzsignal 1b wechselte gezeigt. Bei diesem Zustand ist der Ausgang der Wahlschaltung 4 mit dem Referenzsignal 1b synchronisiert, aber die PLL-Schaltung 5 befindet sich in einem Einschwingzustand zur Synchronisation mit dem gerade gewechselten Referenzsignal 1b, und das erzeugte Taktsignal 6 ist noch nicht mit dem Referenzsignal 1b synchronisiert.
  • Bei 204 ist in 2 die Wellenform jedes Elements im Beharrungszustand im Zeitverlauf gezeigt. Die Phase des erzeugten Taktsignals 6 ist mit der Phase des Referenzsignals 1b synchronisiert, das in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 ausgewählt wurde.
  • Nach der ersten Ausführungsform sind die PLL-Schaltungen 2 jeweils für die Referenzsignale 1 vorgesehen und erzeugen die grundlegenden Taktsignale, die mit den jeweiligen Referenzsignalen 1 synchronisiert sind. Dann wird eines der grundlegenden Taktsignale ausgewählt und in der nächsten Stufe in die PLL-Schaltung 5 eingegeben, um das erzeugte Taktsignal 6 zu erhalten. Beim herkömmlichen Stand der Technik wird bei einem Wechsel des Referenzsignals 1 auf Grundlage des Auswahlsignals 3 die Phasendifferenz zwischen den Referenzsignalen 1 vor und nach dem Wechsel direkt in die PLL-Schaltung 5 eingegeben, die das Taktsignal erzeugt. Nach dieser Ausführungsform wird jedoch die Phasendifferenz zwischen den grundlegenden aus den PLL-Schaltungen 2 ausgegebenen Taktsignalen vor und nach dem Wechsel in die PLL-Schaltung 5 eingegeben, die das Taktsignal erzeugt. Wie in 2 gezeigt ist, ermöglicht es die Erzeugung eines schnelleren grundlegenden Takts als beim Referenzsignal, beim Wechsel des Referenzsignals 1 die in die PLL-Schaltung eingegebene Phasendifferenz stark zu verringern. Dies führt dazu, dass es möglich wird, die Phasenschwankung des erzeugten Taktsignals 6, das aus der PLL-Schaltung 5 ausgegeben wird, stark zu verringern. Von daher können stabile Taktsignale in einem System bereitgestellt werden.
  • Die PLL-Schaltungen 2 sind somit jeweils für die Referenzsignale 1 vorgesehen. Dies trägt weiter dazu bei, einen Phasenjitter beim Eingangssignal in jede PLL-Schaltung 2 beim Wechsel des Eingangssignals zu eliminieren. Dementsprechend ermöglicht die vorliegende Erfindung im Hinblick auf das Problem der Rückkopplungsschleifenverstärkungseinstellung in der PLL-Schaltung, die im herkömmlichen Stand der Technik ein Kompromiss mit dem Einschwingverhalten durch den Phasenjitter des Eingangssignals ist, eine hohe Rückkopplungsschleifenverstärkungseinstellung in der PLL-Schaltung 2. Dies kann die Phasenregelung ausschalten, die im herkömmlichen Stand der Technik wesentlich ist. Gleichermaßen ist in der PLL-Schaltung 5 der Phasenjitter des Eingangssignals stark gesenkt, so dass eine hohe Rückkopplungsschleifenverstärkung erzielt werden kann, wodurch eine Phasenregelung ausgeschaltet wird.
  • Der auf diese Weise sowohl in der PLL-Schaltung 2 als auch der PLL-Schaltung 5 stark gesenkte Phasenjitter des Eingangssignals trägt nicht nur dazu bei, eine hohe Rückkopplungsschleifenverstärkungseinstellung, sondern auch eine Abnahme bei der Genauigkeit der Einschwingverhaltenssteuerung zu ermöglichen. Folglich wird es möglich, den Spannungssteuerungsoszillator 25 oder das Tiefpassfilter 22 zu integrieren, wodurch Vorrichtungen kleiner bemessen werden können und der Energieverbrauch gesenkt werden kann.
  • Nach der ersten Ausführungsform werden als Beispiel zwei Arten der Referenzsignale 1 eingegeben. Die vorliegende Erfindung lässt sich auch auf einen anderen Fall anwenden, bei dem mehr als zwei Arten der Referenzsignale 1 eingegeben werden sollen. Darüber hinaus sind hier als Beispiel zwei Stufen der PLL-Schaltungen aufeinanderfolgend verbunden. Im Gegensatz zu diesem Beispiel lässt es die Anwendung auch zu, dass mehr als zwei Stufen der PLL-Schaltungen aufeinanderfolgend verbunden werden.
  • Ausführungsform 2.
  • Eine zweite Ausführungsform wird nun mit Bezug auf die Zeichnungen erörtert. Mit Bezug auf 3 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung (Vorstufe), Bezugszahl 3 bezeichnet ein Auswahlsignal, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine PLL-Schaltung (Nachstufe), Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal, Bezugszahl 7 bezeichnet eine Phasenregelungsschaltung, Bezugszahl 8 bezeichnet eine Phasenvergleichsschaltung und Bezugszahl 9 bezeichnet einen Steuerschaltkreis.
  • Nach der zweiten Ausführungsform sind die Phasenregelungsschaltungen 7 jeweils an den Ausgängen der die Referenzsignale 1 empfangenden PLL-Schaltungen 2 vorgesehen, so dass die Phase des grundlegenden Taktsignals, das von der Phasenregelungsschaltung 7 über die PLL-Schaltung 2 ausgegeben wird und dem Referenzsignal 1 entspricht, das in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 ausgewählt wird, und die Phase des grundlegenden Taktsignals, das von der Phasenregelungsschaltung 7 über die PLL-Schaltung 2 ausgegeben wird und dem anderen Referenzsignal entspricht, übereinstimmen. Die Phase des grundlegenden Taktsignals, das ausgewählt wird, und die Phase des anderen grundlegenden Taktsignals werden in der Phasenvergleichsschaltung 8 miteinander verglichen. Der Steuerschaltkreis 9 steuert die Phasenregelungsschaltung, die das grundlegende Taktsignal ausgibt, das nicht ausgewählt wird, so, dass die Phasen der beiden grundlegenden Taktsignale übereinstimmen.
  • Auf diese Weise wird die Phase des grundlegenden Taktsignals, das nicht ausgewählt wird, gesteuert, um mit der Phase des grundlegenden Taktsignals überein zu stimmen, das ausgewählt wird. In der Folge tritt bei einem Wechsel in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 kein Phasenjitter im Eingangssignal auf, das in die PLL-Schaltung 5 eingegeben wird. Dies vermag zusätzlich zu den Vorteilen der Integration und Steuerungsabschaffung, die in der ersten Ausführungsform erörtert sind, stabilere Taktsignale bereitzustellen.
  • Ausführungsform 3.
  • Nach einer dritten Ausführungsform ist die in der zweiten Ausführungsform erörterte Phasenregelungsschaltung um einen Ringzähler und eine Wahlschaltung ergänzt.
  • Mit Bezug auf 4 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung (Vorstufe), Bezugszahl 7 bezeichnet eine Phasenregelungsschaltung, Bezugszahl 10 bezeichnet bistabile Kippschaltungen oder Flipflop-Schaltungen, Bezugszahl 11 bezeichnet eine NOR-Schaltung, Bezugszahl 12 bezeichnet eine Wahlschaltung, Bezugszahl 13 bezeichnet ein Steuersignal und Bezugszahl 14 bezeichnet einen Ausgang der Phasenregelungsschaltung. 5 zeigt die Wellenform jedes Elements von 4.
  • Das grundlegende Taktsignal, das aus der PLL-Schaltung 2 ausgegeben wird, betätigt einen Ringzähler, der mit Flipflop-Schaltungen 10 ausgelegt ist, und die NOR-Schaltung 11. Wie in 5 gezeigt ist, handelt es sich bei den Ausgängen aus einer Flipflop-Schaltung 10a bis zu einer Flipflop-Schaltung 10y um Mehrphasensignale, die von der Anzahl der Stufen im Ringzähler abhängen. Indem eines der Mehrphasensignale unter Verwendung der Wahlschaltung 12 ausgewählt wird, wird die Phasenregelungsschaltung 7 konfiguriert. Die Ausgänge aus der Flipflop-Schaltung 10a bis zur Flipflop-Schaltung 10y sind zyklisch. Im Phasenregelungsbetrieb soll, falls es notwendig ist, die Phasenregelung weiter zu verzögern, während der Ausgang der Flipflop-Schaltung 10y durch die Wahlschaltung 12 ausgewählt wird, der Ausgang der Flipflop-Schaltung 10a durch die Wahlschaltung 12 ausgewählt werden. Als Phasenregelungsverfahren, um die Phase etwas und der Reihe nach zu erhöhen oder zu senken, müssen die Ausgänge der Flipflop-Schaltungen 10, die jeweils von der Wahlschaltung 12 ausgewählt werden, zyklisch ausgewählt werden. Dies kann den Phasenregelungsbereich in der Phasenregelungsschaltung 7 unendlich machen.
  • Die Anzahl der Flipflop-Schaltungen 10, die den Ringzähler in der Phasenregelungsschaltung 7 ausmachen, wird in Kombination mit der Geschwindigkeit des grundlegenden Taktsignals bestimmt, das aus der PLL-Schaltung 2 ausgegeben wird. Genauer ausgedrückt, wird die Anzahl der Stufen der Flipflop-Schaltungen 10 als die Auflösung bestimmt, die notwendig ist, damit kein Phasenjitter in dem erzeugten Taktsignal 6 auftritt, das bei einem Wechsel in der Wahlschaltung 4 aus der PLL-Schaltung 5 ausgegeben wird.
  • Die so aufgebaute Phasenregelungsschaltung 7 ermöglicht es, dass der Phasenregelungsbereich unendlich werden kann, wodurch es möglich wird, die Regelauflösung für eine Phasenregelung frei einzustellen.
  • Ausführungsform 4.
  • Nach einer vierten Ausführungsform erfolgt eine Frequenzsynchronisation mit den Referenzsignalen in den wie in der ersten Ausführungsform erörterten, für die jeweiligen Referenzsignale 1 vorgesehenen PLL-Schaltungen 2, eines der frequenzsynchronisierten Signale wird in der Wahlschaltung 4 ausgewählt, das ausgewählte Signal wird dann in der nächsten Stufe in die PLL-Schaltung 5 eingegeben, und in der nächsten Stufe erfolgt eine Phasensynchronisation mit dem ausgewählten Referenzsignal 1 in der PLL-Schaltung 5.
  • Mit Bezug auf 6 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung (Vorstufe), Bezugszahl 3 bezeichnet ein Auswahlsignal, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine PLL-Schaltung (Nachstufe), Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal, Bezugszahl 7 bezeichnet eine Phasenregelungsschaltung, Bezugszahl 8 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 9 bezeichnet einen Steuerschaltkreis, Bezugszahl 15 bezeichnet eine Wahlschaltung, Bezugszahl 16 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 17 bezeichnet einen Steuerschaltkreis, Bezugszahl 18 bezeichnet eine Teilerschaltung, Bezugszahl 19 bezeichnet eine Wahlschaltung und Bezugszahl 20 bezeichnet eine Wahlschaltung.
  • Ankommende Referenzsignale 1 werden jeweils in die PLL-Schaltungen 2 eingegeben. Die PLL-Schaltungen 2 geben die grundlegenden Taktsignale aus, die mit den jeweiligen Referenzsignalen 1, die eingegeben wurden, frequenzsynchronisiert sind. Die grundlegenden Taktsignale werden über die jeweiligen Phasenregelungsschaltungen 7 in die Wahlschaltung 4 eingegeben. Dann wird eines der eingegebenen grundlegenden Taktsignale auf Grundlage des Auswahlsignals 3 ausgewählt und in die PLL-Schaltung 5 eingespeist. Dann wird das erzeugte Taktsignal 6 aus der PLL-Schaltung 5 ausgegeben.
  • Die Referenzsignale 1 werden auch in die Wahlschaltung 15 eingegeben, und eines der Referenzsignale 1 wird auf Grundlage des Auswahlsignals 3 ausgewählt. Die Wahlschaltung 15 und die Wahlschaltung 4 wählen dieselbe Art von Referenzsignal 1 und frequenzsynchronisiertem grundlegenden Taktsignal aus. Die Phasenvergleichsschaltung 16 vergleicht die Phase des Referenzsignals 1, das in der Wahlschaltung 15 ausgewählt wurde, mit der Phase eines Signals, das erhalten wurde, indem das erzeugte Taktsignal 6 durch die Teilerschaltung 18 geteilt wurde. Ein Ergebnis des Phasenvergleichs wird in den Steuerschaltkreis 17 eingegeben und dazu verwendet, die Phasenregelungsschaltung 7 entsprechend dem ausgewählten Referenzsignal 1 zu steuern. Die Phasenregelungsschaltung 7 gleicht die Phase des Referenzsignals 1 und die Phase des aus der Teilerschaltung 18 ausgegebenen geteilten Signals ab.
  • Die Phasenvergleichsschaltung 8 vergleicht die Phase des grundlegenden Taktsignals, das aus der das ausgewählte Referenzsignal 1 empfangenden PLL-Schaltung ausgegeben wurde, mit der Phase des grundlegenden Taktsignals, dass aus der das andere Referenzsignal 1 empfangenden PLL-Schaltung 2 ausgegeben wurde. Ein Ergebnis des Phasenvergleichs wird in den Steuerschaltkreis 9 eingegeben und dazu verwendet, die Phasenregelungsschaltung 7 entsprechend dem ausgewählten Referenzsignal 1 zu steuern. Die Phasenregelungsschaltung 7 gleicht die Phase des grundlegenden Taktsignals, das dem ausgewählten Referenzsignal 1 entspricht, und die Phase des grundlegenden Taktsignals ab, das dem anderen Referenzsignal 1 entspricht. Die Wahlschaltung 19 und die Wahlschaltung 20 wählen die Steuerung der Phasenregelungsschaltung 7 entsprechend dem ausgewählten Referenzsignal 1 bzw. die Steuerung der Phasenregelungsschaltung 7 entsprechend dem anderen Referenzsignal 1 auf Grundlage des Auswahlsignals 3 aus.
  • Somit führt die PLL-Schaltung 2 in der ersten Stufe eine Frequenzsynchronisation mit dem Referenzsignal 1 durch, und die PLL-Schaltung 5 führt in der nächsten Stufe eine Phasensynchronisation mit dem ausgewählten Referenzsignal 1 durch. Dadurch kann dem System nicht nur das erzeugte Taktsignal 6 bereitgestellt werden, dessen Frequenz mit dem ausgewählten Referenzsignal 1 synchronisiert ist, sondern ermöglicht auch eine Reproduktion der Phase, die mit dem ausgewählten Referenzsignal übereinstimmt. Dies lässt sich beispielsweise auf ein Rahmen- oder Frame-Phasensignal anwenden. Darüber hinaus gleicht sich die Phase des dem ausgewählten Referenzsignal 1 entsprechenden Taktsignals der Phase des dem anderen Referenzsignal 1 entsprechenden grundlegenden Taktsignals an. Dies bewirkt keinen Phasenjitter in dem Signal, das beim Wechsel des Referenzsignals 1 in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 in die PLL-Schaltung 5 eingegeben wird. Von daher können stabile Taktsignale bereitgestellt werden.
  • Ausführungsform 5.
  • Nach einer fünften Ausführungsform werden der Steuerschaltkreis 17 und der Steuerschaltkreis 9 zum Steuern der Phasenregelungsschaltungen 7 der vierten Ausführungsform im richtigen Verhältnis mit dem Zyklus des ausgewählten Referenzsignals 1 gesteuert.
  • Mit Bezug auf 7 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung (Vorstufe), Bezugszahl 3 bezeichnet ein Auswahlsignal, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine PLL-Schaltung (Nachstufe), Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal, Bezugszahl 7 bezeichnet eine Phasenregelungsschaltung, Bezugszahl 8 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 9 bezeichnet einen Steuerschaltkreis, Bezugszahl 15 bezeichnet eine Wahlschaltung, Bezugszahl 16 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 17 bezeichnet einen Steuerschaltkreis, Bezugszahl 18 bezeichnet eine Teilerschaltung, Bezugszahl 19 bezeichnet eine Wahlschaltung und Bezugszahl 20 bezeichnet eine Wahlschaltung.
  • Der Steuerzyklus bestimmt das Einschwingverhalten beim Wechsel des Referenzsignals 1, das auf Grundlage des Auswahlsignals 3 ausgewählt werden soll. Im Vergleich zum herkömmlichen Stand der Technik, bei dem das Einschwingverhalten auf Grundlage der Frequenzkennlinie des Tiefpassfilters gesteuert wird, wird nach der fünften Ausführungsform eine hochgenaue Steuerung möglich. Darüber hinaus schränkt die Möglichkeit des Frequenzgangs des Tiefpassfilters die Auslegungsflexibilität des Einschwingverhaltens beim Wechsel des Referenzsignals nach dem herkömmlichen Stand der Technik ein. Nach der fünften Ausführungsform beruht die Steuerung jedoch auf einer Logikschaltungsverarbeitung, und deshalb besteht der Vorteil einer hohen Auslegungsflexibilität.
  • Ausführungsform 6
  • Nach einer sechsten Ausführungsform werden der Steuerschaltkreis 17 und der Steuerschaltkreis 9 zum Steuern der Phasenregelungsschaltungen 7 der vierten Ausführungsform im richtigen Verhältnis mit dem Zyklus eines Signals gesteuert, das erhalten wird, indem das erzeugte Taktsignal 6 in der Teilerschaltung 18 geteilt wird.
  • Mit Bezug auf 8 bezeichnet Bezugszahl 1 ein Referenzsignal, Bezugszahl 2 bezeichnet eine PLL-Schaltung (Vorstufe), Bezugszahl 3 bezeichnet ein Auswahlsignal, Bezugszahl 4 bezeichnet eine Wahlschaltung, Bezugszahl 5 bezeichnet eine PLL-Schaltung (Nachstufe), Bezugszahl 6 bezeichnet ein erzeugtes Taktsignal, Bezugszahl 7 bezeichnet eine Phasenregelungsschaltung, Bezugszahl 8 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 9 bezeichnet einen Steuerschaltkreis, Bezugszahl 15 bezeichnet eine Wahlschaltung, Bezugszahl 16 bezeichnet eine Phasenvergleichsschaltung, Bezugszahl 17 bezeichnet einen Steuerschaltkreis, Bezugszahl 18 bezeichnet eine Teilerschaltung, Bezugszahl 19 bezeichnet eine Wahlschaltung und Bezugszahl 20 bezeichnet eine Wahlschaltung.
  • Der Steuerzyklus bestimmt das Einschwingverhalten beim Wechsel des Referenzsignals 1, das auf Grundlage des Auswahlsignals 3 ausgewählt werden soll. Im Vergleich zum herkömmlichen Stand der Technik, bei dem das Einschwingverhalten auf Grundlage der Frequenzkennlinie des Tiefpassfilters gesteuert wird, wird nach der sechsten Ausführungsform eine hochgenaue Steuerung möglich. Darüber hinaus schränkt die Möglichkeit des Frequenzgangs des Tiefpassfilters die Auslegungsflexibilität des Einschwingverhaltens beim Wechsel des Referenzsignals 1 nach dem herkömmlichen Stand der Technik ein. Nach der sechsten Ausführungsform beruht die Steuerung jedoch auf einer Logikschaltungsverarbeitung, und deshalb besteht der Vorteil einer hohen Auslegungsflexibilität.
  • Wie vorstehend erwähnt, ist die Taktsignalgeberschaltung nach dieser Erfindung somit mit den mehreren Stufen der aufeinanderfolgend verbunden PLL-Schaltungen ausgeführt, so dass die PLL-Schaltungen jeweils für ankommende Referenzsignale vorgesehen sind, und einer der Ausgänge der PLL-Schaltungen, der die jeweiligen Referenzsignale empfängt, ausgewählt wird, um in der nächsten Stufe in die PLL-Schaltung eingespeist zu werden. Zusätzlich sind die Phasenregelungsschaltungen somit an den Ausgängen der für die jeweiligen Referenzsignale vorgesehenen PLL-Schaltungen vorgesehen, so dass die Phase des Ausgangs der PLL-Schaltung, die das ausgewählte Referenzsignal empfängt, und die Phase des Ausgangs der PLL-Schaltung, die das andere Referenzsignal empfängt, über die Phasenregelungsschaltung abgeglichen werden. Die Phasenregelungsschaltung ist mit dem Ringzähler und der Wahlschaltung ausgelegt, die einen der Mehrphasenausgänge des Ringzählers auswählt. Darüber hinaus erfolgt eine Frequenzsynchronisation mit dem Referenzsignal in den PLL-Schaltungen, die zum Empfangen der jeweiligen Referenzsignale vorgesehen sind, eines der frequenzsynchronisierten Signale wird ausgewählt und das ausgewählte Signal wird in der PLL-Schaltung in der nächsten Stufe mit dem Referenzsignal phasensynchronisiert. Somit werden die Phasenregelungsschaltungen im richtigen Verhältnis mit dem Zyklus des Referenzsignals oder des erzeugten Taktsignals gesteuert.
  • Industrielle Anwendbarkeit
  • Die Erzeugung des schnelleren grundlegenden Takts als beim Referenzsignal 1 ermöglicht es, die Phasendifferenz stark zu senken, welche die PLL-Schaltung 5 beim Wechsel des Referenzsignals 1 aufnimmt. Dies ermöglicht es in der Folge, die Phasenschwankung des erzeugten Taktsignals 6 stark zu mindern, das aus der PLL-Schaltung ausgegeben wird. Von daher können in einem System stabile Taktsignale bereitgestellt werden.
  • Darüber hinaus lässt die Auslegung der PLL-Schaltungen 2, die jeweils für die Referenzsignale 1 vorgesehen sind, keinen Phasenjitter des Eingangssignals bei einem Wechsel in der PLL-Schaltung 2 zu. Im Hinblick auf das Problem der Rückkopplungsschleifenverstärkungseinstellung der PLL-Schaltung, die sich in einem kompromissbehafteten Verhältnis mit dem Einschwingverhalten befindet, das durch den Phasenjitter des Eingangssignals nach dem herkömmlichen Stand der Technik bewirkt wird, lässt sich die Rückkopplungsschleifenverstärkung nach dieser Erfindung hoch einstellen. Dies kann die Phasenregelung abschaffen, die im herkömmlichen Stand der Technik unverzichtbar ist. Ebenso kann in der PLL-Schaltung 5, da der Phasenjitter des Eingangssignals stark gesenkt ist, eine hohe Rückkopplungsschleifenverstärkung erzielt und von daher die Phasenregelung abgeschafft werden.
  • Die starke Senkung des Phasenjitters des Eingangssignals in den beiden PLL-Schaltungen 2 und 5 ermöglicht es nicht nur, dass die Rückkopplungsschleifenverstärkung hoch eingestellt werden kann, sondern dass auch die Genauigkeit der Einschwingverhaltenssteuerung gesenkt werden kann. In der Folge wird es möglich, den Spannungssteuerungsoszillator 25 und das Tiefpassfilter 22 zu integrieren, wodurch es möglich wird, dass die Vorrichtungen kleiner ausgelegt werden können und der Energieverbrauch gesenkt werden kann.
  • Die Phase des grundlegenden Taktsignals, das nicht ausgewählt wird, wird so geregelt, dass sie mit der Phase des grundlegenden Taktsignals, das ausgewählt wird, übereinstimmt. In der Folge tritt kein Phasenjitter im Eingangssignal auf, das bei einem Wechsel in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 in die PLL-Schaltung 5 eingegeben wird. Dies vermag, zusätzlich zu den Vorteilen der Integration und Abschaffung der Steuerung, die in der ersten Ausführungsform erörtert wurden, stabilere Taktsignale bereitstellen.
  • Die so aufgebaute Phasenregelungsschaltung 7 ermöglicht es, dass der Phasenregelungsbereich unendlich wird, wodurch es möglich wird, die Regelauflösung für eine Phasenregelung frei einzustellen.
  • Die PLL-Schaltung 2 führt in der ersten Stufe eine Frequenzsynchronisation mit dem Referenzsignal 1 durch, und die PLL-Schaltung 5 führt in der nächsten Stufe eine Phasensynchronisation mit dem ausgewählten Referenzsignal 1 durch. Dadurch kann dem System nicht nur das erzeugte Taktsignal 6 bereitgestellt werden, dessen Frequenz mit dem ausgewählten Referenzsignal 1 synchronisiert ist, sondern es kann auch die Phase reproduziert werden, die mit dem ausgewählten Referenzsignal 1 übereinstimmt. Dies lässt sich beispielsweise auf ein Rahmen- oder Frame-Phasensignal anwenden. Darüber hinaus gleicht sich die Phase des dem ausgewählten Referenzsignal 1 entsprechenden Taktsignals der Phase des dem anderen Referenzsignal 1 entsprechenden grundlegenden Taktsignals an. Dies bewirkt keinen Phasenjitter in dem Signal, das beim Wechsel des Referenzsignals 1 in der Wahlschaltung 4 auf Grundlage des Auswahlsignals 3 in die PLL-Schaltung 5 eingegeben wird. Von daher können stabile Taktsignale bereitgestellt werden.
  • Im Vergleich zum herkömmlichen Stand der Technik, bei dem das Einschwingverhalten auf Grundlage der Frequenzkennlinie des Tiefpassfilters gesteuert wird, wird nach der fünften Ausführungsform eine hochgenaue Steuerung möglich. Darüber hinaus schränkt die Möglichkeit des Frequenzgangs des Tiefpassfilters die Auslegungsflexibilität des Einschwingverhaltens beim Wechsel des Referenzsignals 1 nach dem herkömmlichen Stand der Technik ein. Nach der fünften Ausführungsform beruht die Steuerung jedoch auf einer Logikschaltungsverarbeitung, und deshalb besteht der Vorteil einer hohen Auslegungsflexibilität. Im Vergleich zum herkömmlichen Stand der Technik, bei dem das Einschwingverhalten auf Grundlage der Frequenzkennlinie des Tiefpassfilters gesteuert wird, wird nach der sechsten Ausführungsform eine hochgenaue Steuerung möglich. Darüber hinaus schränkt die Möglichkeit des Frequenzgangs des Tiefpassfilters die Auslegungsflexibilität des Einschwingverhaltens beim Wechsel des Referenzsignals 1 nach dem herkömmlichen Stand der Technik ein. Nach der sechsten Ausführungsform beruht die Steuerung jedoch auf einer Logikschaltungsverarbeitung, und deshalb besteht der Vorteil einer hohen Auslegungsflexibilität.

Claims (5)

  1. Taktsignalgeberschaltung, die eines von mehreren Referenzsignalen auswählt und ein Taktsignal erzeugt, das mit dem ausgewählten Referenzsignal synchronisiert ist, wobei die Taktsignalgeberschaltung umfasst: – mehrere Vorstufen-Phasenregelkreisschaltungen (2a, 2b) jeweils zum Empfangen eines der mehreren Referenzsignale, und jeweils zum Erzeugen eines Ausgangs, der jeweils mit seinem entsprechenden Referenzsignal synchronisiert ist; – mehrere Phasenregelungsschaltungen (7a, 7b) jeweils zum Empfangen des Ausgangs ihrer entsprechenden Vorstufen-Phasenregelkreisschaltung (2a, 2b), und jeweils zum Anpassen der Phase des Ausgangs aus ihrer entsprechenden Vorstufen-Phasenregelkreisschaltung (2a, 2b) an die Phase des Ausgangs aus der einen der mehreren Vorstufen-Phasenregelkreisschaltungen (2a, 2b), die mit dem ausgewählten Referenzsignal synchronisiert ist; – eine Wahlschaltung (4) zum Auswählen eines Ausgangs aus einer der mehreren Phasenregelungsschaltungen (7); und – eine Nachstufen-Phasenregelkreisschaltung (5), die an den Ausgang der Wahlschaltung (4) angeschlossen ist, um den einen der ausgewählten Ausgänge zu empfangen und das Taktsignal zu erzeugen.
  2. Taktsignalgeberschaltung nach Anspruch 1, wobei die Phasenregelungsschaltungen (7a, 7b) einen Ringzähler (10, 11) und eine Wahlschaltung (12) umfassen, die einen von Mehrphasenausgängen aus dem Ringzähler auswählt.
  3. Taktsignalgeberschaltung nach Anspruch 1, wobei die mehreren Vorstufen-Phasenregelkreisschaltungen (2a, 2b) jeweils eine Synchronisierung der Frequenz mit einem entsprechenden Referenzsignal durchführen, und wobei die Nachstufen-Phasenregelkreisschaltungen (5) eine Synchronisierung der Phase mit dem ausgewählten Referenzsignal durchführen; und wobei die Taktsignalgeberschaltung die Phasenregelungsschaltungen (7a, 7b) entsprechend dem ausgewählten Referenzsignal so steuert, dass die Phase eines Signals, das durch Teilen des erzeugten Takts erhalten wird, mit der Phase des ausgewählten Referenzsignals übereinstimmt.
  4. Taktsignalgeberschaltung nach Anspruch 3, wobei die Taktsignalgeberschaltung die Phasenregelungsschaltungen (7a, 7b) im Gleichmaß mit einem Zyklus des ausgewählten Referenzsignals steuert.
  5. Taktsignalgeberschaltung nach Anspruch 3, wobei die Taktsignalgeberschaltung die Phasenregelungsschaltungen (7a, 7b) im Gleichmaß mit einem Teilungszyklus des erzeugten Takts steuert.
DE60219527T 2002-01-16 2002-01-16 Takterzeugungsschaltung Active DE60219527T8 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/000233 WO2003061129A1 (fr) 2002-01-16 2002-01-16 Circuit generateur d'impulsions

Publications (3)

Publication Number Publication Date
DE60219527D1 DE60219527D1 (de) 2007-05-24
DE60219527T2 true DE60219527T2 (de) 2007-12-27
DE60219527T8 DE60219527T8 (de) 2008-04-10

Family

ID=11738130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60219527T Active DE60219527T8 (de) 2002-01-16 2002-01-16 Takterzeugungsschaltung

Country Status (5)

Country Link
US (1) US7088155B2 (de)
EP (1) EP1467488B1 (de)
JP (1) JP3810408B2 (de)
DE (1) DE60219527T8 (de)
WO (1) WO2003061129A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002321951A1 (en) * 2002-08-30 2004-03-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for reducing phase jumps when switching between synchronisation sources
KR100533915B1 (ko) * 2003-10-21 2005-12-06 한국전자통신연구원 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US7522690B2 (en) * 2004-09-15 2009-04-21 Silicon Laboratories Inc. Jitter self test
TWI316793B (en) * 2006-06-28 2009-11-01 Realtek Semiconductor Corp Frequency synthesizer with a plurality of frequency locking circuits
KR100815187B1 (ko) * 2006-08-31 2008-03-19 주식회사 하이닉스반도체 반도체 메모리 장치
TWI332318B (en) * 2006-09-07 2010-10-21 Realtek Semiconductor Corp Multiloop phase locked loop circuit
TWI427458B (zh) * 2006-11-30 2014-02-21 Semiconductor Energy Lab 時脈產生電路以及具有時脈產生電路之半導體裝置
KR100955675B1 (ko) * 2007-08-23 2010-05-06 주식회사 하이닉스반도체 클럭 펄스 발생 회로
FR2920928A1 (fr) 2007-09-07 2009-03-13 Thomson Licensing Sas Reduction de duree d'accrochage d'une boucle a verrouillage de phase apte a reconstituer un signal de synchronisation transmis sur un reseau ip.
US7902886B2 (en) * 2007-10-30 2011-03-08 Diablo Technologies Inc. Multiple reference phase locked loop
US8077822B2 (en) 2008-04-29 2011-12-13 Qualcomm Incorporated System and method of controlling power consumption in a digital phase locked loop (DPLL)
JP2010074201A (ja) * 2008-09-16 2010-04-02 Nec Electronics Corp 同期検出回路、これを用いたパルス幅変調回路、及び同期検出方法
US7924072B2 (en) 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
US7893736B2 (en) 2008-11-14 2011-02-22 Analog Devices, Inc. Multiple input PLL with hitless switchover between non-integer related input frequencies
US7924966B2 (en) 2008-11-21 2011-04-12 Analog Devices, Inc. Symmetry corrected high frequency digital divider
US20140035635A1 (en) * 2011-03-23 2014-02-06 Tejas Networks Limited Plot No. 25, JP Software Park Apparatus for glitch-free clock switching and a method thereof
CN208337594U (zh) * 2018-06-21 2019-01-04 新港海岸(北京)科技有限公司 一种时钟无损切换***
US10541689B1 (en) * 2018-07-06 2020-01-21 M31 Technology Corporation Clock generation circuit and associated circuitry
US10623174B1 (en) * 2018-12-12 2020-04-14 Xilinx, Inc. Low latency data transfer technique for mesochronous divided clocks
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置
US11039517B2 (en) * 2019-04-01 2021-06-15 Sct Ltd. Fraction PWM with multiple phase display clock

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113718A (ja) 1990-09-04 1992-04-15 Fujitsu Ltd ヒットレス・クロック切替装置
JPH06232739A (ja) 1993-02-05 1994-08-19 Toshiba Corp クロック冗長化方式
JP3036402B2 (ja) 1994-05-18 2000-04-24 日本電気株式会社 Pll制御装置
JPH0818447A (ja) 1994-06-28 1996-01-19 Mitsubishi Electric Corp Pll回路装置
US5748569A (en) * 1996-12-19 1998-05-05 Dsc Telecom L.P. Apparatus and method for clock alignment and switching
JPH10290158A (ja) 1997-04-15 1998-10-27 Saitama Nippon Denki Kk 二重化位相同期装置
JP3720996B2 (ja) 1998-02-27 2005-11-30 株式会社東芝 クロック切替装置
JP3132657B2 (ja) 1998-04-15 2001-02-05 日本電気株式会社 クロック切替回路
JP2000148281A (ja) 1998-11-12 2000-05-26 Nec Commun Syst Ltd クロック選択回路
JP2001077690A (ja) 1999-09-06 2001-03-23 Matsushita Electric Ind Co Ltd クロック供給装置及び方法
JP2001251182A (ja) 1999-12-28 2001-09-14 Sony Corp 基準波切り換え装置および通信装置、並びに、デジタル放送システムおよび方法
GB2363268B (en) 2000-06-08 2004-04-14 Mitel Corp Timing circuit with dual phase locked loops
JP3531630B2 (ja) * 2001-08-07 2004-05-31 日本電気株式会社 クロック生成回路

Also Published As

Publication number Publication date
DE60219527D1 (de) 2007-05-24
US7088155B2 (en) 2006-08-08
US20050062505A1 (en) 2005-03-24
EP1467488B1 (de) 2007-04-11
EP1467488A4 (de) 2005-04-27
WO2003061129A1 (fr) 2003-07-24
EP1467488A1 (de) 2004-10-13
DE60219527T8 (de) 2008-04-10
JPWO2003061129A1 (ja) 2005-05-19
JP3810408B2 (ja) 2006-08-16

Similar Documents

Publication Publication Date Title
DE60219527T2 (de) Takterzeugungsschaltung
DE60305543T2 (de) Phaseninterpolationbasierter PLL Frequenzsynthetisierer
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69932583T2 (de) Phasenregelkreis
DE19529641C2 (de) Phasenregelkreis mit einer reduzierten Synchronisations-Übertragungsperiode
DE10164916B4 (de) Datenrückgewinnungsschaltungsanordnung
DE102007047458B4 (de) Ringoszillatorschaltung und PLL-Schaltung
DE3886589T2 (de) Voll integrierter spannungsgesteuerter Ringoszillator hoher Geschwindigkeit.
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE19753473C2 (de) Frequenzmultiplizierer
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE69820000T2 (de) PLL mit verbessertem Verhältnis zwischen Einrastzeit und Stromverbrauch
DE60212012T2 (de) Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann
DE19736898A1 (de) Multiphasen-Taktgenerator
DE2746578A1 (de) Digitalgesteuerter schaltregler
DE19703986A1 (de) Signalformereinrichtung und Taktsignalzuführvorrichtung
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
EP0588112B1 (de) Anordnung zur Taktrückgewinnung
DE2515969C3 (de) Mehrkanalgenerator mit einer Frequenzsyntheseanordnung
DE1964912C3 (de) Frequenz-Synthesizer
DE69300291T2 (de) Frequenzregelschleife.
DE69119782T2 (de) Präzisions phasenschiebersystem
DE102006024471A1 (de) Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
DE19709770B4 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE102006024469B3 (de) Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)