DE69112477T2

DE69112477T2 - Frequenzsynthetisierer mit Phasenregelschleife.

Info

Publication number: DE69112477T2
Application number: DE69112477T
Authority: DE
Inventors: C O Nec Corporation Norimatsu
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-04-19
Filing date: 1991-04-18
Publication date: 1996-05-02
Anticipated expiration: 2011-04-19
Also published as: AU632024B2; CA2040848C; AU7514991A; DE69112477D1; EP0453280B1; US5113152A; JPH042218A; JP2841693B2; EP0453280A1; CA2040848A1

Description

Hintergrund der Erfindung

Die Erfindung betrifft einen Frequenzsynthesizer mit einer Phasenregelschleife (PLL), auch PLL-Synthesizer genannt, und insbesondere einen PLL-Synthesizer, der seine Ausgangsfrequenz mit hoher Geschwindigkeit umschalten kann.
Ein herkömmlicher PLL-Synthesizer weist auf: einen Referenzfrequenz-Oszillator, einen fest eingestellten Frequenzteiler zum Teilen der Ausgangsfrequenz des Oszillators, einen spannungsgesteuerten Oszillator (VCO), einen regelbaren Frequenzteiler zum Teilen der Ausgangsfrequenz des VCO, einen Phasen-/Frequenz-Komparator zum Vergleichen der Ausgangssignale des fest eingestellten und des regelbaren Frequenzteilers, um eine Differenz zwischen ihnen auszugeben, eine Ladungspumpe, an die die Differenz oder Abweichung angelegt wird, und ein Schleifenfilter, das das Ausgangssignal der Ladungspumpe empfängt und glättet und sein Ausgangssignal als Steuerspannung an den VCO zurückführt. Es ist eine bei dieser Art eines PLL-Synthesizers übliche Vorgehensweise, das Schleifenfilter zu veranlassen, entweder eine größere oder eine kleinere Zeitkonstante auszuwählen, um die Hochgeschwindigkeits-Frequenzumschaltung zu verbessern und die Frequenz zu stabilisieren. Genauer gesagt, wird die Zeitkonstante des Schleifenfilters zum Zeitpunkt der Frequenzumschaltung reduziert, um somit eine schnelle Abstimmung zu fördern. Nach der Frequenzumschaltung wird ein Mitnahmesignal vom Phasen-/Frequenz-Komparator an das Schleifenfilter angelegt, um die Zeitkonstante des Filters zu erhöhen, wodurch die Frequenz stabilisiert wird. In der Praxis ist jedoch zu dem Zeitpunkt, wo der Umschaltvorgang abgeschlossen wird, die an den VCO angelegte Steuerspannung infolge der dem Ermitteln und Umschalten eigenen Verzögerung gegenüber einem erwarteten Wert verschoben. Daher weicht die anfängliche Frequenz unmittelbar nach dem Umschalten von einer vorbestimmten Frequenz ab, mit dem Ergebnis, daß das Umschalten der Zeitkonstante des Schleifenfilters verzögert wird. Das verzögert wiederum die Abstimmzeit der PLL und verhindert, daß die Frequenz mit hoher Geschwindigkeit umgeschaltet wird.
Eine andere Phasenregelschleifen-Schaltung mit einer umschaltbaren Rückkopplungsschleife wird beschrieben in "Proceedings of the IEEE 1987", New York, Seite 461-464, Ramon S. Co et al.: "A CMOS IC for Multichannel Voice/Data Communication over a Single Twisted-Pair Wire". Dieses Dokument beschreibt (Fig. 5a) eine Phasenregelschleifen-Schaltung zum Synchronisieren mit einer vorbestimmten bekannten Trägerfrequenz (42 kHz) einer Datenübertragungsstrecke. Die Daten werden auf 42-kHz- und 6-kHz-Trägern frequenzmultiplexiert. Die Phasenregelschleife weist eine fest eingestellte Teilerkette zum Teilen des Ausgangssignals eines VCO auf, um ein "42-kHz"- Signal und ein "6-kHz"-Signal zu erzeugen (diese Frequenzen sind nur dann genau, wenn die Phasenregelschleife mit den Trägerfrequenzen synchronisiert ist). Das geteilte "42-kHz"- Signal wird an eine Rückkopplungsschleife der Phasenregelschleife übergeben, die zwischen einem Rückkopplungsfilter großer Bandbreite und hoher Verstärkung (erstes Filter) und einem Rückkopplungsfilter geringer Bandbreite und niedriger Verstärkung (zweites Filter) umschaltbar ist. Das geteilte "6kHz"-Signal wird an eine Bandbreitensteuerungs-Logikeinheit übergeben, die es mit dem 6-kHz-Trägersignal vergleicht und, wenn die beiden weniger als 100 Hz auseinander liegen, vom ersten Rückkopplungsfilter zum zweiten umschaltet.
Der Zweck dieses bekannten umschaltbaren Filters besteht darin, der Schleife unter Verwendung des ersten Filters zunächst zu ermöglichen, die Trägerfrequenz von 42 kHz zu übernehmen oder zu finden, und dann, wenn sie nahe der Trägerfrequenz ist, zum zweiten Filter umzuschalten, um genauer, und zwar mit weniger Synchronisationsfehlern, mit der Trägerfrequenz synchronisiert zu werden. Dadurch wird bis zu einem gewissen Grad der Kompromiß gelöst, den die Verwendung nur eines Rückkopplungsfilters mit sich bringt. Würde nur ein Filter großer Bandbreite verwendet, wäre die Phasenregelschleife imstande, die Trägerfrequenz einzufangen, aber außerstande, sich mit ihr genau zu synchronisieren. Würde nur ein Filter geringer Bandbreite verwendet, wäre die Schleife niemals imstande, die Trägerfrequenz einzufangen.
EP-A-0 211 594 beschreibt eine Phasenregelschleifen- Schaltung, in der zwei alternative Rückkopplungsschleifen vorhanden sind, die jeweils ein identisches Filter-/Halteelement aufweisen. Die Schaltung ist dafür bestimmt, Trägerfrequenzen für ein Funksystem nach dem "Burst-" bzw. Ping-Pong-Verfahren zu erzeugen, indem wiederholt zwischen zwei verschiedenen Frequenzen F&sub1; und F&sub2; hin- und hergeschaltet wird. Die Schaltung schaltet zum Erzeugen jeder Ausgangsfrequenz um, indem ein Divisor gewechselt wird, der von einer Steuerschaltung an einen regelbaren Teiler übergeben wird, der das Ausgangssignal eines VCO teilt. Das geteilte Ausgangssignal wird an die Rückkopplungsschleife übergeben. Wenn der Divisor gewechselt wird, schaltet die Schaltung gleichzeitig die Rückkopplungsschleife von einem Filter-/Halteelement zum anderen um. Während eine Frequenz, F&sub1;, erzeugt wird, speichert der Haltebereich des zeitweise untätigen Filter-/Halteelements den Wert der Steuerspannung, der vorher an den VCO übergeben wurde, als die andere Frequenz, F&sub2;, zuletzt erzeugt wurde. Somit kann, wenn die Schaltung zur anderen Frequenz F&sub2; zurückschaltet, das Filter/Halteelement sofort eine annähernd korrekte Steurspannung zum Erzeugen der Frequenz F&sub2; an den VCO übergeben.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der Erfindung, einen PLL- Frequenzsynthesizer bereitzustellen, der imstande ist, seine Ausgangsfrequenz mit hoher Geschwindigkeit umzuschalten.
Es ist eine weitere Aufgabe der Erfindung, einen allgemein verbesserten PLL-Frequenzsynthesizer bereitzustellen.
Erfindungsgemäß werden ein PLL-Synthesizer und ein Verfahren im Sinne der beigefügten Nebenansprüche bereitgestellt. Bevorzugte Merkmale der Erfindung sind in den Unteransprüchen definiert.

Kurzbeschreibung der Zeichnungen

Die oben erwähnten und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden in der nachstehenden ausführlichen Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht. Darin zeigen:
Fig. 1 ein Blockschaltbild, das einen herkömmlichen PLL-Frequenzsynthesizer schematisch darstellt;
Fig. 2 ein schematisches Blockschaltbild, das einen erfindungsgemäßen PLL-Frequenzsynthesizer darstellt; und
Fig. 3 ein Schaltbild, das ein im Ausführungsbeispiel enthaltenes Schleifenfilter darstellt.

Beschreibung des bevorzugten Ausführungsbeispiels

Um die Erfindung besser zu verstehen, wird kurz auf den herkömmlichen PLL-Frequenzsynthesizer Bezug genommen, der in Fig. 1 dargestellt ist. Wie dargestellt, weist der insgesamt mit 10 bezeichnete PLL-Frequenzsynthesizer einen Referenzfrequenz-Oszillator 12, einen fest eingestellten Frequenzteiler 14, einen VCO 16, einen regelbaren Frequenzteiler 18, einen Phasen-/Frequenz-Komparator 20, eine Ladungspumpe 22 und ein Schleifenfilter 24 auf. Der fest eingestellte Frequenzteiler 14 teilt das Ausgangssignal des Referenzfrequenz-Oszillators, während der regelbare Frequenzteiler 18 das Ausgangssignal des VCO 16 teilt. Der Phasen-/Frequenz-Komparator 20 vergleicht die Ausgangssignale der Frequenzteiler 14 und 18, um ein Ausgangssignal zu erzeugen, das eine Phasen- oder Frequenzdifferenz zwischen ihnen darstellt. Das Schleifenfilter 24 glättet das Ausgangssignal der Ladungspumpe 22 und führt es dann als Steuerspannung C zurück zum VCO 16. Divisordaten werden dem regelbaren Frequenzteiler 18 über einen Eingangsanschluß 26 zugeführt. Ein Mitnahmesignal L wird vom Komparator 20 an das Schleifenfilter 24 angelegt, um die Zeitkonstante des letzteren umzuschalten.
Das Schleifenfilter 24 weist zwei verschiedene Zeitkonstanten auf, von denen eine zum Zeitpunkt des Umschaltens und die andere nach dem Umschalten ausgewählt wird. Das dient dazu, ein schnelles Umschalten zu fördern. Insbesondere wählt das Schleifenfilter 24 zu dem Zeitpunkt, wo die Frequenz umgeschaltet wird, eine kleinere Zeitkonstante aus, um schnelle Abstimmung zu bewirken. Nach dem Umschalten wählt das Schleifenfilter 24 als Antwort auf das vom Phasen-/Frequenz- Komparator 20 zugeführte Mitnahmesignal L eine größere Zeitkonstante, wodurch die Frequenz stabilisiert wird. In der Praxis ist jedoch zu dem Zeitpunkt, wo der Umschaltvorgang abgeschlossen wird, die an den VCO 16 angelegte Steuerspannung C infolge der dem Ermitteln und Umschalten eigenen Verzögerung gegenüber einem erwarteten Wert verschoben, wie oben dargelegt. Daher weicht die anfängliche Frequenz unmittelbar nach dem Umschalten von der vorbestimmten Frequenz ab, mit dem Ergebnis, daß das Umschalten der Zeitkonstante des Schleifenfilters 24 verzögert wird. Das verzögert wiederum die Abstimmzeit der PLL und verhindert, daß die Frequenz mit hoher Geschwindigkeit umgeschaltet wird.
In Fig. 2 ist ein erfindungsgemäßer PLL- Frequenzsynthesizer dargestellt und insgesamt mit dem Bezugszeichen 30 bezeichnet. In Fig. 2 sind Blöcke, die in ihrer Funktion den Blöcken von Fig. 1 entsprechen, durch gleiche Bezugszeichen gekennzeichnet, und Doppelbeschreibungen werden der Einfachheit halber vermieden. Der Phasen-/Freguenz-Komparator 20 und der regelbare Frequenzteiler 18, die in Fig. l dargestellt sind, sollen als erster Phasen-/Frequenz- Komparator bzw. erster regelbarer Frequenzteiler bezeichnet werden.
Wie in Fig. 2 dargestellt, weist der Frequenzsynthesizer 30 einen zweiten Phasen-/Frequenz-Komparator 32 und einen zweiten regelbaren Frequenzteiler 34 zusätzlich zum ersten Phasen-/Frequenz-Komparator 20 und zum ersten regelbaren Frequenzteiler 18 auf. Der zweite regelbare Frequenzteiler 34 teilt das Ausgangssignal eines VCO 16, während ein fest eingestellter Frequenzteiler 14 das Ausgangssignal eines Referenzfrequenz-Oszillators 12 teilt. Der zweite Phasen-/Frequenz- Komparator 32 vergleicht die Ausgangssignale der beiden Frequenzteiler 14 und 34. Ein Schleifenfilter 24 schaltet deren Zeitkonstanten auf der Grundlage des vom Komparator 32 ausgegebenen Vergleichsergebnisses um. Jedem der Eingangsanschlüsse 26 und 36 werden bestimmte Divisordaten zugeführt. Das Ausgangssignal des Frequenzsynthesizers 30 erscheint an einem Ausgangsanschluß 38.
Im Betrieb teilt der erste regelbare Frequenzteiler 18 das Ausgangssignal des VCO 16 durch einen bestimmten Divisor, der ihm über den Eingangsanschluß 26 zugeführt wird. Der fest eingestellte Frequenzteiler 14 teilt das Ausgangssignal des Referenzfrequenz-Oszillators 12. Der erste Phasen-/Frequenz- Komparator 20 vergleicht die Ausgangssignale der Frequenzteiler 14 und 18 und übergibt sein Ausgangssignal, das deren Differenz darstellt, an eine Ladungspumpe 22. Als Antwort darauf steuert die Ladungspumpe 22 das Schleifenfilter 24 derartig, daß ein im Schleifenfilter 24 enthaltener Kondensator aufgeladen oder entladen wird. Die resultierende Ausgangsspannung des Schleifenfilters 24 wird zum VCO 16 zurückgeführt, um die erforderliche Frequenzsteuerung zu bewirken.
Das Ausgangssignal des VCO 16 wird außerdem an den zweiten regelbaren Frequenzteiler 34 angelegt. Der Frequenzteiler 34 teilt somit das Ausgangssignal des VCO 16 durch einen an den Eingangsanschluß 36 angelegten Divisor. Der zweite Phasen-/Frequenz-Komparator vergleicht das Ausgangssignal des regelbaren Frequenzteilers 34 mit dem Ausgangssignal des fest eingestellten Frequenzteilers 14. Wenn die Differenz zwischen den beiden Frequenzen kleiner als ein vorbestimmter Wert wird, übergibt der Komparator 32 ein Umschaltsignal SW an das Schleifenfilter 24, um die Zeitkonstante des letzteren umzuschalten. Insbesondere wählt das Schleifenfilter 24 im Anfangsstadium des Frequenzumschaltvorgangs eine kleinere Zeitkonstante, da die vom Komparator 32 festgestellte Differenz oder Abweichung größer als der vorbestimmte Wert ist. Während der Umschaltvorgang fortschreitet, wird die Abweichung schrittweise verringert. Wenn die Abweichung kleiner als der vorbestimmte Wert wird, veranlaßt der Komparator 32 mittels des Umschaltsignals SW das Schleifenfilter 24, eine größere Zeitkonstante zu wählen. Zur gleichen Zeit wird das Umschaltsignal SW an den ersten regelbaren Frequenzteiler 18 und den fest eingestellten Frequenzteiler 14, um sie zurückzusetzen, und außerdem an den ersten Phasen-/Frequenz-Komparator 20 angelegt, um ihn auf den Anfangswert zu setzen.
Es wird angenommen, daß die an die Eingangsanschlüsse 26 und 36 angelegten Divisoren zur Frequenzteilung D&sub1; bzw. D&sub2; sind, und der ursprünglich im ersten regelbaren Frequenzteiler 18 eingestellte Divisor D&sub0; ist. Man beachte, daß die Divisoren D&sub1; und D&sub2; in einem nicht dargestellten ROM gespeichert sind und jeder über einen Puffer an einen der Eingänge 26 und 36 angelegt wird. Es wird außerdem angenommen, daß die vorbestimmte Abweichung, die durch den zweiten Phasen-/Frequenz- Komparator 32 zu ermitteln ist, t&sub1; ist und die für das Schleifenfilter 24 zum Umschalten benötigte Zeit t&sub2; ist. Es wird ferner angenommen, daß die Steuerspannungen V&sub1; und V&sub2; an den VCO 16 angelegt werden, wenn die Schleife, die den zweiten Phasen-/Frequenz-Komparator 32 aufweist, mit den an den zweiten regelbaren Frequenzteiler 34 angelegten Divisoren D&sub1; bzw. D&sub2; stabilisiert wird, und die maximale Spannung, die die Ladungspumpe 22 ausgeben kann, Vmax ist. Wie in Fig. 3 dargestellt, sei das Schleifenfilter 24 als ein Filter ausgeführt, das aus Widerständen R&sub1; und R&sub2;, einem Kondensator C, einem Eingangsanschluß 40 und einem Ausgangsanschluß 42 besteht.
Wenn die Steuerspannung D&sub0; kleiner als die Steuerspannung D&sub1; ist, gilt eine Gleichung:
t&sub1; + t&sub2; = - C (R&sub1; + R&sub2;) ln V&sub1; - Vmax/V&sub2; - Vmax
Angenommen, die am Ausgangsanschluß 42 auftretende Spannung sei anfänglich V&sub0;, so gilt:
V(t) = Vmax + R&sub1;/R&sub1; + R&sub2; (V&sub0; - Vmax) exp -t/C(R&sub1; + R&sub2;)
Wenn t&sub1;, t&sub2;, R&sub1;, R&sub2;, C und V&sub1; gegeben sind, wird V&sub2; ermittelt und somit das optimale D&sub2; erzeugt. Vorzugsweise sollte im zweiten regelbaren Frequenzteiler 34 eine Frequenz eingestellt werden, die zwischen den Frequenzen D&sub0; und D&sub1; liegt, die im ersten regelbaren Frequenzteiler 18 vor dem Umschalten bzw. zum Zeitpunkt des Umschaltens eingestellt wurden. Dann gibt der zweite Phasen-/Frequenz-Komparator 32 das Umschaltsignal SW aus, um das Schleifenfilter 24 umzuschalten, bevor die PLL als Antwort auf das Ausgangssignal des ersten Phasen/Frequenz-Komparators 20 hergestellt wird. Dies verringert erfolgreich die Abstimmzeit der PLL, ungeachtet der dem Ermitteln und Umschalten eigenen Verzögerung.
Zusammenfassend weist ein PLL-Frequenzsyntnesizer erfindungsgemäß einen zweiten Phasen-/Frequenz-Komparator und einen zweiten regelbaren Frequenzteiler zusätzlich zu einem ersten in einer PLL enthaltenen Phasen-/Frequenz-Komparator auf. Der Synthesizer schaltet die Zeitkonstante eines Schleifenfilters mittels des Ausgangssignals des zweiten Phasen/Frequenz-Komparators um, d.h. unabhängig von der PLL, die auf das Ausgangssignal des ersten Phasen-/Frequenz-Komparators anspricht. Infolgedessen wird die Zeitkonstante des Schleifenfilters mit einem verbesserten Zeitverhalten umgeschaltet, um dadurch die Abstimmzeit der PLL zu verringern.

Claims

1. Phasenregelschleifen-(PLL-)Synthesizer mit einer schaltbaren Ausgangsfrequenz, mit

einem Referenz-Oszillator (12) zum Erzeugen eines Referenz-Schwingungssignals;

einem spannungsgesteuerter Oszillator (VCO) (16) zum Erzeugen eines VCO-Schwingungssignals;

einem regelbarer Frequenzteiler (18) zum Frequenzteilen des VCO-Signals entsprechend einem Divisor;

einem Komparator (20) zum Phasen-/Frequenz-Vergleichen des Referenz-Schwingungssignals mit dem Ausgangssignal der Teilereinrichtung; und

einem Filter (24) zum Filtern des Ausgangssignals des Komparators, um ein gefiltertes Ausgangssignal zu erzeugen und es als Steuersignal an den VCO anzulegen, wobei die Zeitkonstante des Filters veränderbar ist;

gekennzeichnet durch einen zweiten regelbaren Frequenzteiler (34) zum Frequenzteilen des VCO-Signals entsprechend einem zweiten Divisor (D&sub2;); und

einen zweiten Komparator (32) zum Phasen-/Frequenz- Vergleichen des Referenz-Schwingungssignals mit dem Ausgangssignal des zweiten Teilers, wobei die Zeitkonstante des Filters (24), als Antwort auf das Ausgangssignal des zweiten Kornparators, veränderbar ist; und

daß der zweite Divisor (D&sub2;) des zweiten regelbaren Freguenzteilers (34) zwischen Divisoren (D&sub0;, D&sub1;) des ersten regelbaren Frequenzteilers (18) vor dem Schalten bzw. zum Zeitpunkt des Schaltens liegt.

2. PLL-Synthesizer nach Anspruch 1, wobei der zweite Divisor (D&sub2;) so gewählt wird, daß die Frequenzdifferenz zwischen dem Referenz-Schwingungssignal und dem Ausgangssignal des zweiten Teilers (34) kleiner ist als die Frequenzdifferenz zwischen dem Referenz-Schwingungssignal und dem Ausgangssignal des ersten Teilers (18).

3. PLL-Synthesizer nach Anspruch 1 oder 2, wobei der referenz-Oszillator einen dritten Teiler (14) zum Frequenzteilen des Referenz-Schwingungssignals entsprechend einem vorbestimmten Divisor aufweist.

4. Verfahren zum Schalten der Frequenz eines Schwingungssignals mit den Schritten:

(a) Erzeugen eines Referenz-Schwingungssignals;

(b) Erzeugen eines zweiten Schwingungssignals, dessen Frequenz sich, als Antwort auf ein Steuersignal, ändert;

(c) als Antwort auf ein Divisorsignal, Frequenzteilen des zweiten Schwingungssignals entsprechend einem ersten Divisor, um ein erstes geteiltes Signal zu erzeugen, wobei die Frequenz des ersten geteilten Signals, als Antwort auf eine Veränderung des Werts des ersten Divisors, zwischen einem ersten und einem zweiten Wert (D&sub0;, D&sub1;) schaltbar ist;

(d) Frequenz- und/oder Phasenvergleichen des Referenz-Schwingungssignals mit dem geteilten Signal, um ein Vergleichssignal zu erzeugen; und

(e) Filtern des Vergleichssignals, um ein gefiltertes Signal zu erzeugen und das gefilterte Signal bei dem Schritt (b) als das Steuersignal zuzuführen, wobei die Zeitkonstante des Filterungsschritts (e) veränderbar ist;

gekennzeichnet durch

(f) als Antwort auf ein zweites Divisorsignal, Frequenzteilen des zweiten Schwingungssignals entsprechend einem zweiten Divisor (D&sub2;), um ein zweites geteiltes Signal zu erzeugen, wobei der Wert des zweiten Divisors zwischen dem ersten und zweiten Wert des ersten Divisors (D&sub0;, D&sub1;) liegt;

(g) Frequenz- und/oder Phasenvergleichen des Ref erenz- Schwingungssignals mit dem zweiten geteilten Signal, um ein zweites Vergleichssignal zu erzeugen; und

(h) Ändern der Zeitkonstante des Filterungsschritts

(e), als Antwort auf das zweite Vergleichssignal.