DE102004014204B4 - Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators - Google Patents
Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators Download PDFInfo
- Publication number
- DE102004014204B4 DE102004014204B4 DE102004014204A DE102004014204A DE102004014204B4 DE 102004014204 B4 DE102004014204 B4 DE 102004014204B4 DE 102004014204 A DE102004014204 A DE 102004014204A DE 102004014204 A DE102004014204 A DE 102004014204A DE 102004014204 B4 DE102004014204 B4 DE 102004014204B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- phase
- frequency
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 12
- 238000012546 transfer Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
– einen Phasendetektor (11) mit einem Referenzeingang (111), einem Rückführungseingang (112) und einem Steuerausgang (113), der zur Abgabe eines Steuersignals (ST) in Abhängigkeit eines Frequenzvergleichs von am Referenzeingang (111) und am Rückführungseingang (112) angelegten Signalen ausgebildet ist;
– ein an den Steuerausgang (113) angeschlossenes Schleifenfilter (12) zur Erzeugung und Abgabe eines Regelsignals;
– einen frequenzsteuerbaren Oszillator (13) mit einem Ausgang (132) zur Abgabe eines Ausgangssignals mit einer Frequenz (fout) und einem Regeleingang (131), der mit einem Ausgang (122) des Schleifenfilters (12) gekoppelt ist, wobei die Frequenz (fout) des Ausgangssignals durch das Regelsignal am Regeleingang (131) des Oszillators (13) einstellbar ist;
– eine Frequenzteilerschaltung (14) mit einem an einem Einstelleingang (143) einstellbaren Frequenzteilerverhältnis (N), das mit einem Eingang (141) an den Ausgang (132) des Oszillators (13) angeschlossen ist und mit einem Ausgang (142) mit dem Rückführungseingang (112) gekoppelt ist, wobei die Frequenzteilerschaltung (14) zur...
Description
- Die Erfindung betrifft einen Phasenregelkreis mit den Merkmalen des Oberbegriffs des Patentanspruchs 1. Die Erfindung betrifft weiterhin ein Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators in einem Phasenregelkreis.
- Derartige Phasenregelkreise sind beispielsweise aus der US 6,359,950 B2 bekannt. Sie werden in verschiedenen Anwendungen und besonders in Kommunikationseinrichtungen dazu verwendet, Ausgangssignale mit einer stabilen Frequenz zu erzeugen. Dazu enthält der Phasenregelkreis einen frequenzsteuerbaren und spannungsgesteuerten Oszillator, dessen Ausgangssignalanschluss zumeist an einen Frequenzteiler angeschlossen ist. Der Frequenzteiler teilt das Ausgangssignal in einem bestimmten Teilerverhältnis und führt das geteilte Signal einem Phasendetektor zu. Der Phasendetektor vergleicht die Phase des geteilten Signals mit der Frequenz eines Referenzsignals und erzeugt daraus ein Regelsignal zur Einstellung der Ausgangsfrequenz des spannungsgesteuerten Oszillators. Das Regelsignal wird über ein Schleifenfilter dem spannungsgesteuerten Oszillator zugeführt, der damit seine Ausgangsfrequenz nachführt und so die Abweichung kompensiert.
- Um mehrere verschiedene Ausgangsfrequenzen des Phasenregelkreises zu erhalten, ist es sinnvoll, den Frequenzteiler mit einem einstellbaren Teilerverhältnis zu implementieren. Einen solchen Frequenzteiler nennt man auch Multi-Modulus-Teiler. Das Teilerverhältnis des Multi-Modulus-Teilers wird über ein Stellsignal eingestellt. In dem Dokument „A Pipelined Noise Shaping Coder For Fractional-N Frequency Synthesis", IEEE Transactions on Instrumentation and Measurement, Vol. 50, No. 5, Oktober 2001 von Mücahit Kozak et al. ist ein Phasenregelkreis mit einem Frequenzteiler dargestellt, dessen Teilerverhältnis über einen MASH-Modulator (Multi-stage-noise-shaping modulator) eingestellt wird. Ein MASH-Modulator ist eine spezielle Ausführungsform eines Delta-Sigma (Δ-Σ)-Modulators und besonders dafür geeignet, Stellsignale mit sehr feiner Auflösung zur Einstellung des Teilerverhältnisses des Frequenzteilers bereitzustellen.
- Frequenzteiler, deren Teilerverhältnis über einen MASH-Modulator somit sehr schnell einstellbar ist, werden in Phasenregelschleifen bevorzugt eingesetzt.
- Die Freilauffrequenz eines spannungsgesteuerten Oszillators und auch die Schleifenverstärkung von Phasenregelschleifen weisen eine unvermeidbare Drift auf. Grund hierfür ist die Eigenerwärmung des spannungsgesteuerten Oszillators oder eine Drift von Referenzströmen oder Referenzspannungen innerhalb des Regelkreises. Diese Drift, auch als Phasentransiente bezeichnet, führt zu einer langsamen Änderung der Phasenlage des Ausgangssignals. Durch den integralen Zusammenhang zwischen Phase und Frequenz erzeugt eine Phasendrift über diese Zeit auch einen Frequenzversatz im Ausgangssignal des Oszillators.
- Der kurzfristige Frequenzfehler sowie die Phasentransiente wird im Phasenregelkreis mit Schleifenfilter weitgehend ausgeregelt, das durch ein integrierendes Übertragungsverhalten gekennzeichnet ist. In diesem Zusammenhang wird ein Phasenregelkreis mit einem integrierenden Schleifenfilter als Typ II Phasenregelkreis bezeichnet. Wird anstatt eines integrierenden Schleifenfilters im Phasenregelkreis ein Schleifenfilter mit nicht integrierendem Übertragungsverhalten verwendet, macht sich der kurzfristige Frequenzfehler bzw. die Phasendrift deutlicher bemerkbar.
- Vor allem bei Modulationsverfahren für Telekommunikationsstandards, bei denen die Informationen in der Phasenlage enthalten sind, ist die Phasendrift eines Phasenregelkreises einer Phasenmodulation überlagert und verfälscht somit die eigentlichen Nutzsignale. Beispiele für Modulationsverfahren mit Phasenmodulation sind FSK-(Frequency Shift Keying)- oder PSK-(Phase Shift Keying)-Modulationen, wie sie beim GSM-Mobilfunkstandard verwendet werden. Auch OFDM- (Orthogonal Frequency Division Multiplexing)-Modulation ist besonders sensitiv für Änderungen in der Phasenlage.
- Jedoch hat ein Schleifenfilter mit einem nicht integrierenden Übertragungsverhalten, welches zwischen Ausgang des Phasendetektors und Stelleingang des spannungsgesteuerten Oszillators geschaltet ist, den Vorteil einer ebenen Gruppenlaufzeit.
- Dies ermöglicht eine verzerrungsarme Übertragung der Regelsignale und erlaubt ebenso eine direkte Frequenzmodulation des Ausgangssignals des Regelkreises mit einem Nutzsignal. Zudem ist ein nicht integrierendes Schleifenfilter unempfindlich gegenüber Leckströmen innerhalb der Ladungspumpe und weist zudem eine größere Linearität zwischen dem abgegebenen Signal des Phasendetektors und dem vom Schleifenfilter abgegebenen Stellsignal an den spannungsgesteuerten Oszillator auf. Die Verwendung eines nicht integrierenden Schleifenfilters erlaubt daher deutlich höhere Übertragungsraten bei bestimmten Modulationsverfahren.
- Ein Beispiel für eine solche Drift eines spannungsgesteuerten Oszillators in einem Phasenregelkreis zeigt
5 . Der Phasenregelkreis enthält dabei ein nicht integrierendes Schlei fenfilter (Typ I Phasenregelkreis). Entlang der x-Achse ist die Zeit aufgetragen, die im vorliegenden Messintervall 600 μs beträgt. Die y-Achse zeigt die Phase in Bezug auf eine Referenzphase. Deutlich zu erkennen ist der exponentiell abnehmende Verlauf der Phasendrift über die gemessene Zeit. - Aufgabe der Erfindung ist es, einen Phasenregelkreis vorzusehen, bei dem die Phasendrift im Ausgangssignal des Regelkreises verringert ist. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren für eine Phasenkorrektur des Ausgangssignals eines Phasenregelkreises vorzusehen.
- Diese Aufgaben werden mit den Gegenständen der vorliegenden Patentansprüche 1 und 11 gelöst.
- Der erfindungsgemäße Phasenregelkreis umfasst dabei einen Phasendetektor mit einem Referenzeingang, einem Rückführungseingang sowie einem Steuerausgang. Der Phasendetektor ist zur Abgabe eines Steuersignals in Abhängigkeit eines Phasenvergleichs am Referenzeingang und am Rückführungseingang anliegender Signale ausgebildet. Am Steuerausgang des Phasendetektors ist ein Schleifenfilter zur Erzeugung und Abgabe eines Regelsignals angeschlossen. Weiterhin enthält der Phasenregelkreis einen spannungsgesteuerten Oszillator mit einem Ausgang zur Abgabe eines Ausgangssignals mit einer Frequenz. Der spannungsgesteuerte Oszillator enthält weiterhin einen Regeleingang, welcher mit einem Ausgang des Schleifenfilters gekoppelt ist. Die Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators ist durch das Regelsignal am Regeleingang des spannungsgesteuerten Oszillators einstellbar. In einen Rückführungspfad des erfindungsgemäßen Phasenregelkreises ist eine Frequenzteilerschaltung mit einem einstellbaren Frequenzteilerverhältnis geschaltet. Mit einem Eingang ist die Frequenzteilerschaltung an den Ausgang des spannungsgesteuerten Oszillators angeschlossen und mit einem Ausgang mit dem Rückführungseingang des Phasendetektors gekoppelt. Die Frequenzteilerschaltung ist zur Abgabe eines Signals mit einer aus der Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators und dem eingestellten Frequenzteilerverhältnis abgeleiteten Frequenz ausgebildet. Die Frequenzteilerschaltung teilt somit ein eingangsseitig anliegendes Signal mit dem durch das am Einstelleingang anliegende Einstellsignal eingestellte Frequenzteilerverhältnis. Weiterhin ist eine Steuerschaltung zur Erzeugung und Abgabe des Einstellsignals zur Einstellung des Frequenzteilerverhältnisses an die Frequenzteilerschaltung vorgesehen. Die Steuerschaltung ist dabei zur Erzeugung des Einstellsignals aus einem zumindest an einem ersten Eingang anliegenden Signal und einem an einem zweiten Eingang anliegenden Phasenkorrektursignal ausgebildet. Letztlich umfasst der erfindungsgemäße Phasenregelkreis eine Phasenkorrekturvorrichtung, die zur Abgabe eines Phasen bzw. Frequenzkorrektursignals an den zweiten Eingang der Steuerschaltung ausgebildet ist. Das Phasenkorrektursignal ist dabei aus einem zeitlichen Verlauf einer Phasendrift des Ausgangssignals des spannungsgesteuerten Oszillators abgeleitet.
- Dadurch wird mit der Steuerschaltung und der Phasenkorrekturvorrichtung das Frequenzteilerverhältnis der Frequenzteilerschaltung so eingestellt, dass der erfindungsgemäße Phasenregelkreis die durch die Drift hervorgerufene Phasenverschiebung im Ausgangssignal des spannungsgesteuerten Oszillators kompensiert. Dabei liegt der Erfindung die Idee zugrunde, dass eine zeitliche Veränderung einer Phase im Ausgangssignal des spannungsgesteuerten Oszillators einer Phasendrift entspricht. Diese Phasendrift wird durch das zusätzlich einge brachte Frequenzkorrektursignal an die Steuerschaltung kompensiert, welche es bei der Erzeugung des Einstellsignals für das Frequenzteilerverhältnis berücksichtigt.
- Es ist dabei besonders vorteilhaft, das Schleifenfilter als ein Schleifenfilter mit einem nicht integrierenden Verhalten auszubilden. Das fehlende integrierende Verhalten, welches eine Phasendrift normalerweise weitgehend ausregelt, wird hier durch die Phasenkorrekturvorrichtung und das Frequenzkorrektursignal ersetzt. Somit können die Vorteile eines Schleifenfilters mit einem nicht integrierenden Verhalten für die Implementierung eines Phasenregelkreises ausgenutzt werden, ohne eine Phasendrift im Ausgangssignal des spannungsgesteuerten Oszillators des Phasenregelkreises in Kauf nehmen zu müssen. Insbesondere sind dadurch vorteilhaft höhere Datenraten bei einer direkten Modulation des Phasenregelkreises erreichbar.
- Eine Weiterbildung der Erfindung ist die Ausbildung der Frequenzteilerschaltung als Multi-Modulus-Teiler mit einem in diskreten Schritten einstellbaren Frequenzteilerverhältnis. Durch geeignete Ausbildung der Steuerschaltung mit einem MASH-Modulator ist es so möglich, das Teilerverhältnis des Multi-Modulus-Teilers zwischen verschiedenen Teilerwerten umzuschalten. Die Sequenz der Teilerwerte wird geeignet von der Steuerschaltung erzeugt, dass im zeitlichen Mittel eine wesentlich feinere Auflösung der Teilerverhältnisse des Frequenzteilers einstellbar ist. Die feinere Auflösung durch die Verwendung einer geeigneten Steuerschaltung ermöglicht zudem auch eine direkte digitale Modulation des Phasenregelkreises. Dadurch kann der Phasenregelkreis direkt als GMSK-, FSK- oder PSK-Modulator verwendet werden.
- In einer Weiterbildung der Erfindung umfasst die Phasenkorrekturvorrichtung einen Exponentialfunktionsgenerator zur Erzeugung eines Frequenzkorrektursignals mit einem exponentiell verlaufenden Signalanteil. Bevorzugt ist der Exponentialfunktionsgenerator mit mehreren einstellbaren Funktionsparametern zur Erzeugung des Signalanteils ausgebildet. Dadurch kann ein geeignetes Frequenzkorrektursignal mit einem exponentiellen Verlauf erzeugt werden, welches die exponentiell abfallende Phasendrift kompensiert. Geeignet können mehrere solcher Generatoren zusammengeschaltet werden, um auch komplexere zeitliche Verhalten einer Phasendrift nachzubilden. Durch die einstellbaren Parameter lässt sich das Korrektursignal optimal an die Phasendrift des spannungsgesteuerten Oszillators anpassen.
- In einer anderen Weiterbildung der Erfindung ist die Phasenkorrekturvorrichtung mit einem Eingang an den Ausgang des Schleifenfilters oder an den Ausgang des spannungsgesteuerten Oszillators angeschlossen. Sie ist bevorzugt zur Erzeugung des Phasen- bzw. Frequenzkorrektursignals in Abhängigkeit von dem Regelsignal des Schleifenfilters oder des Ausgangssignals des spannungsgesteuerten Oszillators ausgebildet. Dadurch ist die Erzeugung des Phasen- bzw. Frequenzkorrektursignals adaptiv über eine gemessene Phasendrift regelbar, indem die Regelsignale des Schleifenfilters oder das Ausgangssignal des spannungsgesteuerten Oszillators ausgewertet werden.
- Das Verfahren zur Phasenkorrektur eines spannungsgesteuerten Oszillators in einem Phasenregelkreis umfasst die Schritte:
- – Bereitstellen eines spannungsgesteuerten Oszillators in einem Phasenregelkreis;
- – Erzeugen eines Phasen- bzw. Frequenzkorrektursignals, welches eine zeitliche Phasendrift eines Ausgangssignals des spannungsgesteuerten Oszillators kompensiert;
- – Einstellen eines Frequenzteilerverhältnisses für die Frequenzteilerschaltung in einem Rückführungspfad des Phasenregelkreises in Abhängigkeit des erzeugten Phasen- bzw. Frequenzkorrektursignals;
- – Teilen einer Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators mit dem eingestellten Frequenzteilerverhältnis;
- – Rückführen eines Signals mit der geteilten Frequenz und Vergleichen des rückgeführten Signals mit einem Referenzsignal;
- – Erzeugen eines Regelsignals aus dem Vergleichen und Anlegen des Regelsignals an den spannungsgesteuerten Oszillator zur Einstellung seiner Ausgangsfrequenz.
- Durch das Erzeugen eines Frequenzteilerverhältnisses in Abhängigkeit des Phasenkorrektursignals wird das Ausgangssignal des spannungsgesteuerten Oszillators mit unterschiedlichen Frequenzteilerverhältnissen geteilt. Das durch den Phasendetektor und den Vergleich erzeugte Regelsignal verändert die Ausgangsfrequenz des spannungsgesteuerten Oszillators derart, dass eine Phasendrift des spannungsgesteuerten Oszillators damit kompensiert wird.
- Bevorzugt wird das Phasenkorrektursignal mit einem exponentiell verlaufenden Signalanteil erzeugt. Dies ist besonders vorteilhaft, da eine Phasendrift des Ausgangssignals des spannungsgesteuerten Oszillators hauptsächlich einen exponentiellen Verlauf aufweist. Bevorzugt wird das Frequenzteilerverhältnis durch ein Zuführen eines ganzzahligen Anteils, ei nes gebrochenen Anteils sowie eines Phasen- bzw. Frequenzkorrektursignals erzeugt.
- Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung im Detail erläutert. Es zeigen:
-
1 ein Ausführungsbeispiel eines erfindungsgemäßen Phasenregelkreises mit Phasendriftkompensation, -
2 ein Ausführungsbeispiel eines MASH-Modulators, -
3 ein schematisches Blockschaltbild eines Exponentialfunktionalgenerators einer Phasenkorrekturvorrichtung, -
4 ein Zeitdiagramm des Frequenzkorrektursignals, -
5 ein Zeitdiagramm der Phasendrift im Ausgangssignal eines Phasenregelkreises. -
1 zeigt einen erfindungsgemäßen Phasenregelkreis. Dieser ist Teil eines hier aus Übersichtsgründen nicht dargestellten Sendepfades eines mobilen Kommunikationsgerätes für den GSM-Mobilfunkstandard. Der erfindungsgemäße Phasenregelkreis ist zur Modulation mit einem Frequenzumtastverfahren ausgebildet. Ein Frequenzumtastverfahren wird ebenso als FSK-Modulation bezeichnet. Mit einem Phasenregelkreis, der zur FSK-Modulation ausgebildet ist, kann vorteilhaft besonders einfach, binäre Informationen direkt auf das Ausgangssignal des Phasenregelkreises moduliert werden. - Der Phasenregelkreis umfasst einen Vorwärtspfad aus einem Phasendetektor
11 , einem Schleifenfilter12 und einem spannungsgesteuerten Oszillator13 . Der Phasendetektor11 enthält einen Referenzeingang111 zur Zuführung eines Referenzsignals fref. Ein zweiter Eingang112 bildet einen Rückführungseingang des Phasendetektors11 . Der Phasendetektor11 ist zu einem Vergleich der Frequenzen der eingangsseitig anliegenden Signale ausgebildet. Sind die Frequenzen unterschiedlich, so erzeugt er ein Steuersignal ST, das proportional dem Unterschied ist. Dieses gibt er an einem Steuerausgang113 ab. Der Steuerausgang113 des Phasendetektors11 ist an einen Eingang121 eines Schleifenfilters12 angeschlossen. - Das Schleifenfilter
12 ist als ein Schleifenfilter mit einem nicht integrierenden Übertragungsverhalten ausgebildet. Der Ausgang122 des nicht integrierenden Schleifenfilters12 ist an einen Regeleingang131 des spannungsgesteuerten Oszillators13 im Vorwärtspfad des erfindungsgemäßen Phasenregelkreises eingeschlossen. Gemäß dem Regelsignal am Regeleingang131 gibt der spannungsgesteuerte Oszillator13 an seinen Ausgang132 ein Ausgangssignal mit der Ausgangsfrequenz fout ab. Dieses bildet gleichzeitig das Ausgangssignal für den Ausgang99 des erfindungsgemäßen Phasenregelkreises. Gleichzeitig wird das Ausgangssignal mit seiner Frequenz fout dem Eingang141 einer Frequenzteilerschaltung14 zugeführt. Die Frequenzteilerschaltung14 ist als Multi-Modulus-Teiler ausgebildet. Sie teilt die Frequenz fout des eingangsseitig anliegenden Signals mit einem über einen Einstelleingang143 eingestellten Teilerverhältnis N und gibt ein Signal mit einer gemäß dem Teilerverhältnis geteilten Frequenz fout/N am Ausgang142 ab, welcher mit dem Rückführungseingang112 verbunden ist. - Zur Einstellung des Frequenzteilerverhältnisses der Frequenzteilerschaltung
14 ist eine Steuerschaltung15 vorgesehen. Diese ist als MASH-Modulator ausgebildet. Die Steuerschaltung15 umfasst drei Eingänge153 ,154 und155 . Am Eingang153 ist ein Signal angelegt, welches den ganzzahligen Anteil des Frequenzteilerverhältnisses I für die Frequenzteilerschaltung darstellt. Am Eingang155 liegt ein digitales Datenwort an, welches den fraktionalen Anteil F für die Zielfrequenz fout des Ausgangssignals des spannungsgesteuerten Oszillators charakterisiert. Am Eingang154 liegt ein digitales Modulationswort M an. Dieses entspricht der Modulation des Ausgangssignals des Phasenregelkreises für die Frequenzumtastung. - Aus dem ganzzahligen Anteil I und dem gebrochenen oder fraktionalen Anteil F des Frequenzteilerverhältnisses wird von der Steuerschaltung das Einstellsignal für das Teilerverhältnis N erzeugt und am Ausgang
152 der Teilerschaltung14 zugeführt. Durch eine Änderung der digitalen Datenworte I bzw. F lässt sich das Ausgangssignal mit der Frequenz fout des Phasenregelkreises verändern, in dem ein neues Teilerverhältnis für die Frequenzteilerschaltung zugeführt wird. Bevorzugt wird der Phasenregelkreis auf eine Ausgangsfrequenz eingestellt. Durch das zusätzliche Modulationswort D am Eingang154 , das zwei Werte annehmen kann, ändert sich das Teilerverhältnis N der Teilerschaltung14 , und das Ausgangssignal mit der Mittenfrequenz fout des Phasenregelkreises wird zwischen zwei Frequenzen umgetastet. Durch den MASH-Modulator in der Steuerschaltung15 ist so eine direkte FSK-Modulation des Phasenregelkreises1 erreichbar. - Weiterhin ist in der Steuerschaltung
15 ein vierter Dateneingang151 vorgesehen. Diesem ist ein Phasenkorrekturwort PK zuführbar. Ein Phasenkorrekturwort am Dateneingang ist zeit abhängig und wird von der Steuerschaltung15 bei der Erzeugung des Einstellsignals für das Frequenzteilerverhältnis berücksichtigt. - Der vierte Dateneingang
151 ist mit einem Datenausgang162 einer Phasenkorrekturschaltung16 verbunden. Die Phasenkorrekturschaltung enthält einen Eingang161 zur Zuführung externer Parameter sowie einen Eingang163 und164 . Der Eingang163 ist an den Abgriff122 des Schleifenfilters12 angeschlossen, der Eingang164 an den Ausgang132 des spannungsgesteuerten Oszillators13 des Phasenregelkreises1 . - Die Phasenkorrekturschaltung
16 wertet kontinuierlich die Ausgangssignale des Schleifenfilters12 sowie des spannungsgesteuerten Oszillators13 aus und erzeugt daraus mit den Parametern P am Eingang161 ein zeitlich veränderliches Phasenkorrektursignal PK. Das Korrektursignal ist so gestaltet, dass eine Drift in der Phase oder der Frequenz des Ausgangssignals des Regelkreises kompensiert wird. Dazu wird das berechnete Phasenkorrektursignal über den Ausgang162 dem MASH-Modulator15 am Eingang151 zugeführt, welcher daraus ein neues Frequenzteilerverhältnis ermittelt. Das neue Frequenzteilerverhältnis wird der Frequenzteilerschaltung14 zugeführt. Die Teilerschaltung erzeugt am Rückführungseingang112 des Phasendetektors11 ein Rückführungssignal mit einer Frequenz, die sich aus der Frequenz des mit der Phasendrift beaufschlagten Signals und dem neuen Frequenzteilerverhältnis bestimmt. Das vom Detektor11 und dem Schleifenfilter erzeugte Regelsignal regelt den spannungsgesteuerten Oszillator so nach, dass der Phasen- oder Frequenzfehler kompensiert wird. -
2 zeigt ein vereinfachtes Blockschaltbild einer Ausführungsform des verwendeten MASH-Modulators15 . Gleiche Bauelemente tragen dabei gleiche Bezugszeichen. - Der ganzzahlige Anteil I am Dateneingang
153 des Modulators wird direkt einem Addierer252 zugeführt. Ein weiterer Addierer251 addiert die gebrochenen Anteile F des einzustellenden Frequenzteilerverhältnisses mit dem Modulationswort M am Eingang154 . Zusätzlich wird auch das Phasen-/Frequenz-Kompensationswort PK zu dem gebrochenen Anteil F addiert. - Der Ausgang des Addierers
251 ist an einen Dateneingang A eines ersten Akkumulators254 angeschlossen. Ein Ausgang260 des Akkumulators254 ist über ein Verzögerungsglied256 bzw. einen Integrator256 an den zweiten Eingang B des Akkumulators254 rückgeführt. Das Signal am Überlaufausgang CO stellt ein 1 Bit quantisiertes Ausgangssignal dar. Weiterhin ist ein Ausgang260 des ersten Akkumulators254 an den Eingang A des zweiten Akkumulators255 angeschlossen. Ein Ausgang261 des zweiten Akkumulators255 ist über ebenso ein weiteres Verzögerungsglied257 an seinen Eingang B zurückgeführt. - Die Überlaufausgänge CO des ersten und zweiten Akkumulators
254 und255 sind an je einen Eingang eines Summenbildners253 angeschlossen. Zusätzlich ist der Überlaufausgang CO des zweiten Akkumulators255 mit einem Verzögerungsglied258 verbunden. Der Ausgang des Verzögerungsglieds258 ist an einen dritten Eingang des Summenbildners253 angeschlossen. Dieser summiert wie dargestellt die an seinen Eingängen anliegenden Signale und führt sie einem zweiten Eingang des Addierers252 zu. Der Ausgang des Addierers ist mit dem Ausgang152 zur Abgabe des Phasen-Frequenz-Korrekturwortes PK verbunden. - Während der ganzzahlige Teileranteil I direkt über den Addierer
252 dem Ausgang152 zur Frequenzeinstellung zugeführt wird, werden die gebrochenen Anteile gewichtet und ein Signal erzeugt, welches im zeitlichen Mittel die Abweichung vom ganzzahligen Anteil angibt. Die Ausbildung der Steuerschaltung15 als zweistufiger MASH-Modulator erlaubt so eine deutlich feinere Auflösung als die festen Frequenzteilerstufen der Frequenzteilerschaltung. - Das Phasen-Frequenz-Korrekturwort PK der Phasenkorrekturvorrichtung
16 muss derart gewählt sein, dass das vom MASH-Modulator15 erzeugte neue Frequenzteilerverhältnis den durch die Phasendrift des spannungsgesteuerten Oszillators hervorgerufenen Frequenzversatz kompensiert. Die Phasendrift des spannungsgesteuerten Oszillators weist dabei meist einen zeitlich exponentiell abfallenden Verlauf auf. Einen entsprechenden zeitlichen Verlauf sollte daher auch das Phasen-Frequenz-Kompensationswort PK und somit auch die jeweiligen Frequenzteilerverhältnisse enthalten. - Ein Blockschaltbild eines Generators zur Erzeugung eines natürlich exponentiellen Signalverlaufs gemäß der Vorschrift A(t) = P3·exp(P1·P3·CLK/P2) zeigt
3 . Die dort in schematisch vereinfachter Form dargestellte Exponentialfunktionsgeneratorschaltung lässt sich über die Parameter P1, P2, P3 und P4 an den Eingängen161A bis161D optimal einstellen. Der Parameter P1 gibt dabei das an, ob eine exponentiell ansteigende oder eine abfallende Funktion erzeugt werden soll. Die Parameter P2 und P3 stellen den Exponenten ein. Der Parameter P3 gibt die Anfangsamplitude an. Dabei wird mit jeder Periode des Taktsignals CLK am Takteingang171 ein neues Phasen- bzw. Frequenzkorrekturwort PK erzeugt und zur Einstellung eines neuen Frequenzteilerverhältnisses verwendet. - So ist eine optimale Kompensation der Phasendrift des spannungsgesteuerten Oszillators erreichbar.
- In
4 ist der zeitliche Verlauf des Ausgangssignals der Phasenkorrekturschaltung16 dargestellt. Mit jedem Taktsignal CLK ändert sich der Wert des Ausgangssignals in exponentiell abfallender Form. Der Zeitpunkt T stellt die Zeitkonstante der Exponentialfunktion dar. Das Ausgangssignal wird als Phasenkorrektursignal PK der Steuerschaltung zur Erzeugung eines neues Frequenzeinstellverhältnisses zugeführt. Auf Grund der nach jedem Taktsignal CLK neuen Frequenzteilerverhältnisse wird das Stellsignal des Phasendetektors des Phasenregelkreises so verändert, dass die Phasendrift des spannungsgesteuerten Oszillators dadurch kompensiert wird. - Das hier dargestellte Ausführungsbeispiel eines Phasenregelkreises ist nicht auf die verwendeten Baugruppen beschränkt. Anstatt der als MASH-Modulator ausgebildeten Steuerschaltung kann jede andere Steuerschaltung zur Einstellung des Frequenzteilerverhältnisses verwendet werden. Eine Phasenkorrektur ist auch vollständig adaptiv durch Auswertung der Ausgangssignale des Schleifenfilters bzw. des spannungsgesteuerten Oszillators möglich. Auch kann als Phasenkorrekturvorrichtung eine andere Schaltung als der hier dargestellte Exponentialfunktionsgenerator verwendet werden. Das Phasen- bzw. Frequenzkorrektursignal sollte jedoch bevorzugt den gleichen zeitlichen Verlauf wie die Phasendrift im Ausgangssignal des Phasenregelkreises aufweisen.
-
- 1
- Phasenregelkreis
- 11
- Phasendetektor
- 12
- nicht integrierendes Schleifenfilter
- 13
- spannungsgesteuerter Oszillator
- 14
- Frequenzteilerschaltung
- 15
- Steuerschaltung
- 16
- Phasenkorrekturvorrichtung
- 111
- Referenzeingang
- 112
- Rückführungseingang
- 121
- Steuereingang
- 131
- Regeleingang
- 113
- Steuerausgänge
- 122
- Regelausgang
- 123
- Tiefpassfilter
- 132, 99
- Signalausgang
- 143
- Einstelleingang
- 152
- Einstellausgang
- 151, 153, 154, 155
- Frequenzeinstelleingänge
- 161
- Parametereingang
- 163, 164
- Korrektureingang
- 254, 255
- Akkumulator
- 256, 257, 258
- Verzögerungsglied
- 251, 252
- Addierer
- 253
- Summierer
- ST
- Stellsignal
- N
- Frequenzteilerverhältnis
- t
- Zeit
- T
- Zeitkonstante
- fref
- Referenzfrequenz
- fout
- Ausgangsfrequenz
Claims (13)
- Phasenregelkreis (
1 ), umfassend: – einen Phasendetektor (11 ) mit einem Referenzeingang (111 ), einem Rückführungseingang (112 ) und einem Steuerausgang (113 ), der zur Abgabe eines Steuersignals (ST) in Abhängigkeit eines Frequenzvergleichs von am Referenzeingang (111 ) und am Rückführungseingang (112 ) angelegten Signalen ausgebildet ist; – ein an den Steuerausgang (113 ) angeschlossenes Schleifenfilter (12 ) zur Erzeugung und Abgabe eines Regelsignals; – einen frequenzsteuerbaren Oszillator (13 ) mit einem Ausgang (132 ) zur Abgabe eines Ausgangssignals mit einer Frequenz (fout) und einem Regeleingang (131 ), der mit einem Ausgang (122 ) des Schleifenfilters (12 ) gekoppelt ist, wobei die Frequenz (fout) des Ausgangssignals durch das Regelsignal am Regeleingang (131 ) des Oszillators (13 ) einstellbar ist; – eine Frequenzteilerschaltung (14 ) mit einem an einem Einstelleingang (143 ) einstellbaren Frequenzteilerverhältnis (N), das mit einem Eingang (141 ) an den Ausgang (132 ) des Oszillators (13 ) angeschlossen ist und mit einem Ausgang (142 ) mit dem Rückführungseingang (112 ) gekoppelt ist, wobei die Frequenzteilerschaltung (14 ) zur Abgabe eines Rückführungssignals mit einer aus der Frequenz (fout) des Ausgangssignals des spannungsgesteuerten Oszillators (13 ) und einem eingestellten Frequenzteilerverhältnis (N) abgeleiteten Frequenz ausgebildet ist; gekennzeichnet durch – eine Steuerschaltung (15 ) mit einem Ausgang (152 ) zur Abgabe eines Einstellsignals an den Einstelleingang (143 ) der Frequenzteilerschaltung (14 ), wobei die Steuerschaltung (15 ) zur Erzeugung des Einstellsignals aus einem zumindest an einem ersten Eingang (153 ) anliegenden Signal und einem an einem zweiten Eingang (151 ) anliegenden Phasenkorrektursignal (PK) ausgebildet ist und das am ersten Eingang anliegende Signal das einzustellende Frequenzteilerverhältnis definiert; – eine Phasenkorrekturvorrichtung (16 ), die zur Abgabe des Phasenkorrektursignals (PK) an den zweiten Eingang (151 ) der Steuerschaltung (15 ) ausgebildet ist, wobei das Phasenkorrektursignal (PK) aus einem zeitlichen Verlauf einer Phasendrift des Ausgangssignals des spannungsgesteuerten Oszillators (13 ) abgeleitet ist. - Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, dass das Schleifenfilter (
12 ) als ein Schleifenfilter (12 ) mit einem nicht integrierenden Übertragungsverhalten ausgebildet ist. - Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Frequenzteilerschaltung (
14 ) als Multi-Modulus-Teiler mit einem in diskreten Schritten einstellbaren Frequenzteilerverhältnis ausgebildet ist. - Phasenregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Steuerschaltung (
15 ) einen mehrstufigen Modulator umfasst, der zur Ableitung des Einstellsignals aus dem am ersten Eingang anliegenden Signal ausgebildet ist. - Phasenregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste Eingang (
153 ) der Steuerschaltung (15 ) einen ersten und zumindest einen zweiten Teileingang (155 ) um fasst, wobei ein Signal am ersten Teileingang (153 ) ein ganzzahliges Teilerverhältnis (I) und ein Signal an dem zumindest einen zweiten Teileingang (155 ) ein gebrochenzahliges Teilerverhältnis (F) eines einzustellenden Frequenzteilerverhältnisses (N) definiert. - Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, dass der erste Eingang der Steuerschaltung (
15 ) einen dritten Teileingang (154 ) umfasst, wobei ein Signal (M) am dritten Teileingang (154 ) ein Teilerverhältnis für eine Frequenzumtastung des Ausgangssignals des spannungsgesteuerten Oszillators (13 ) definiert. - Phasenregelkreis nach einem der Ansprüche 5 bis 6, dadurch gekennzeichnet, dass der zumindest eine zweite Teileingang (
155 ) der Steuerschaltung (15 ) mit einem Delta-Sigma-Modulator gekoppelt ist. - Phasenregelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Phasenkorrekturvorrichtung (
16 ) einen Exponentialfunktionsgenerator zur Erzeugung eines Phasenkorrektursignals (PK) mit einem exponentiell verlaufenden Signalanteil umfasst. - Phasenregelkreis nach Anspruch 8, dadurch gekennzeichnet, dass der Exponentialfunktionsgenerator der Phasenkorrekturvorrichtung (
16 ) mehrere einstellbare Funktionsparameter (P1, P2, P3, P4) zur Erzeugung des exponentiell verlaufenden Signalanteils umfasst. - Phasenregelkreis nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Phasenkorrekturvorrichtung (
16 ) mit einem Eingang (163 ,164 ) an den Ausgang (122 ) des Schleifenfilters (12 ) und/oder an den Ausgang (132 ) des spannungsgesteuerten Oszillators (13 ) angeschlossen ist und zur Abgabe des Phasenkorrektursignals (PK) abhängig von dem Stellsignal des Schleifenfilters (12 ) und/oder des Ausgangssignals des spannungsgesteuerten Oszillators (13 ) ausgebildet ist. - Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators in einem Phasenregelkreis (
1 ), umfassend die Schritte: – Bereitstellen eines frequenzsteuerbaren Oszillators (13 ) in einem Phasenregelkreis; – Erzeugen eines Phasenkorrektursignals (PK), welches eine Phasendrift eines Ausgangssignals des Oszillators (13 ) verringert; – Einstellen eines Frequenzteilerverhältnisses (N) in Abhängigkeit des erzeugten Phasenkorrektursignals (PK); – Erzeugen eines Signals, dessen Frequenz aus einem Teilen einer Frequenz eines Ausgangssignals des frequenzsteuerbaren Oszillators (13 ) mit dem eingestellten Frequenzteilerverhältnis (N) abgeleitet ist; – Rückführen des Signals mit der geteilten Frequenz zum Vergleichen mit einem Referenzsignal; – Erzeugen eines Regelsignals aus dem Vergleichen und Anlegen des Regelsignals an den Oszillator (13 ) zur Einstellung seiner Ausgangsfrequenz. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Erzeugen eines Phasenkorrektursignals (PK) den Schritt umfasst: – Erzeugen eines Signals mit einem exponentiell verlaufenden Signalanteil, welche dem Verlauf der Phasen- oder Frequenzdrift entspricht.
- Verfahren nach einem der Ansprüche 11 bis 12, dadurch gekennzeichnet, dass der Schritt des Einstellens eines Frequenzteilerverhältnisses die Schritte umfasst: – Bereitstellen einer Schaltung (
15 ) zur Erzeugung eines Einstellsignals; – Zuführen eines ganzzahligen Anteils (I) des Frequenzteilerverhältnisses (N); – Zuführen eines gebrochenen Anteils (F) des Frequenzteilerverhältnisses (N); – Zuführen des Phasenkorrektursignals (PK); – Erzeugen eines Signals zur Einstellung des Frequenzteilerverhältnisses (N) aus dem ganzzahligen Anteil (I), dem gebrochenen Anteil (F) und dem Phasenkorrektursignal (PK).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004014204A DE102004014204B4 (de) | 2004-03-23 | 2004-03-23 | Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators |
JP2005079989A JP2005287022A (ja) | 2004-03-23 | 2005-03-18 | 位相同期ループ、および、周波数制御可能な発振器の位相補正方法 |
US11/086,039 US7391270B2 (en) | 2004-03-23 | 2005-03-22 | Phase locked loop and method for phase correction of a frequency controllable oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004014204A DE102004014204B4 (de) | 2004-03-23 | 2004-03-23 | Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004014204A1 DE102004014204A1 (de) | 2005-10-20 |
DE102004014204B4 true DE102004014204B4 (de) | 2006-11-09 |
Family
ID=35033864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004014204A Expired - Fee Related DE102004014204B4 (de) | 2004-03-23 | 2004-03-23 | Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators |
Country Status (3)
Country | Link |
---|---|
US (1) | US7391270B2 (de) |
JP (1) | JP2005287022A (de) |
DE (1) | DE102004014204B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7869541B2 (en) | 2006-11-17 | 2011-01-11 | Broadcom Corporation | Method and system for direct and polar modulation using a two input PLL |
JP2010135956A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Electronics Corp | Pll回路およびその制御方法 |
US8081042B2 (en) * | 2009-05-19 | 2011-12-20 | Nokia Corporation | Apparatus, method and computer program |
US8258835B1 (en) * | 2011-06-15 | 2012-09-04 | Asahi Kasei Microdevices Corporation | Cancellation system for phase jumps at loop gain changes in fractional-N frequency synthesizers |
TWI691187B (zh) | 2014-08-21 | 2020-04-11 | 日商新力股份有限公司 | 信號處理裝置及方法 |
TWI523432B (zh) * | 2014-11-05 | 2016-02-21 | 驊訊電子企業股份有限公司 | 參考頻率校正模組及其電子裝置 |
US9838026B2 (en) * | 2015-09-24 | 2017-12-05 | Analog Devices, Inc. | Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators |
CN110808736B (zh) * | 2019-11-26 | 2023-11-28 | 中电科思仪科技股份有限公司 | 一种实现锁相环相位偏移的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0735693A1 (de) * | 1995-03-28 | 1996-10-02 | Nokia Mobile Phones Ltd. | Spannungsgesteuerter Oszillator |
US6359950B2 (en) * | 1998-09-03 | 2002-03-19 | Infineon Technologies. | Digital PLL (phase-locked loop) frequency synthesizer |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994768A (en) * | 1989-03-27 | 1991-02-19 | Motorola, Inc. | Frequency synthesizer with FM modulation |
US6157271A (en) * | 1998-11-23 | 2000-12-05 | Motorola, Inc. | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor |
JP2001298363A (ja) | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
DE10122194A1 (de) * | 2001-05-08 | 2002-11-28 | Infineon Technologies Ag | Phasenregelschleife |
US7015738B1 (en) * | 2003-06-18 | 2006-03-21 | Weixun Cao | Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control |
-
2004
- 2004-03-23 DE DE102004014204A patent/DE102004014204B4/de not_active Expired - Fee Related
-
2005
- 2005-03-18 JP JP2005079989A patent/JP2005287022A/ja active Pending
- 2005-03-22 US US11/086,039 patent/US7391270B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0735693A1 (de) * | 1995-03-28 | 1996-10-02 | Nokia Mobile Phones Ltd. | Spannungsgesteuerter Oszillator |
US6359950B2 (en) * | 1998-09-03 | 2002-03-19 | Infineon Technologies. | Digital PLL (phase-locked loop) frequency synthesizer |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
Non-Patent Citations (1)
Title |
---|
Mücahit Kozak et al. "A Pipelined Noise Shaping Coder for Fractional-N Frequency Synthesis". IN: IEEE Trans. on Instrumentation and Measurement, Vol. 50, No. 5, Oct. 2001, S. 1154-1161 * |
Also Published As
Publication number | Publication date |
---|---|
US20060082417A1 (en) | 2006-04-20 |
JP2005287022A (ja) | 2005-10-13 |
US7391270B2 (en) | 2008-06-24 |
DE102004014204A1 (de) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1362413B1 (de) | Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation | |
EP1433249B1 (de) | Abgleichverfahren für eine nach der zwei-punkt-modulation arbeitende schaltung und pll-schaltung mit einer ablgleichvorrichtung | |
DE10257185B3 (de) | Phasenregelschleife mit Sigma-Delta-Modulator | |
DE60036426T2 (de) | Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht | |
EP1402624B1 (de) | Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung | |
DE102008021876B4 (de) | Polarmodulator und Verfahren zum Erzeugen eines Polar modulierten Signals | |
DE60225426T2 (de) | Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren | |
DE69333686T2 (de) | Rauscharmer Frequenzsynthetisierer unter Anwendung von halbzahligen Teilern und Analoggewinnkompensation | |
EP1198889B1 (de) | Taktsignalgenerator | |
DE102004014204B4 (de) | Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators | |
DE10257181B3 (de) | Phasenregelkreis mit Modulator | |
WO2000065789A1 (de) | Digitales gmsk-filter | |
DE102008045042A1 (de) | Regelschleifensystem | |
DE3202733C2 (de) | ||
DE102008027774A1 (de) | Vorrichtungen und Verfahren zur Signalmodulation | |
DE19727810C1 (de) | Hochfrequenz-Signalgenerator | |
DE102004050411B4 (de) | Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite | |
DE10154993A1 (de) | Phasenregelkreisschaltung | |
DE60206105T2 (de) | Verfahren und Anordnung zur Verbesserung des Einrastens eines Frequenzsynthetisierers durch Reduzierung von Zyklussprüngen | |
EP0630129A2 (de) | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator | |
DE10393732B4 (de) | Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises | |
EP1543621A1 (de) | Phasenregelkreis | |
EP1476939B1 (de) | Verfahren zum abgleichen eines zwei-punkt-modulators und zwei-punkt-modulator mit einer abgleichvorrichtung | |
DE10309335A1 (de) | Phasenregelanordnung zur Frequenzsynthese | |
EP1012981A1 (de) | Schaltung zum erzeugen eines signals mit einstellbarer frequenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130306 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: APPLE INC., CUPERTINO, US Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |