DE4326844C2 - Phasenregelschleife - Google Patents
PhasenregelschleifeInfo
- Publication number
- DE4326844C2 DE4326844C2 DE4326844A DE4326844A DE4326844C2 DE 4326844 C2 DE4326844 C2 DE 4326844C2 DE 4326844 A DE4326844 A DE 4326844A DE 4326844 A DE4326844 A DE 4326844A DE 4326844 C2 DE4326844 C2 DE 4326844C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- voltage
- output
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 10
- 230000010354 integration Effects 0.000 description 10
- 230000008034 disappearance Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft eine Phasenregelschleife (phasenstarre
Schleifenschaltung) zur Erzeugung eines Ausgangssignals aus
einem Referenzsignal mit einer Ausgangsfrequenz gleich einem
Vielfachen der Frequenz des Referenzsignals.
Die EP 0 479 237 A1 offenbart eine Phasenregelschleife mit
einem Referenzsignaldetektor, der einen Ausfall des
Referenzsignals erfaßt und die Regelschleife mittels eines
Schalters vor dem spannungsgesteuerten Oszillator auftrennt
und diesen mit einer Konstantspannungsquelle verbindet.
Demgegenüber ist in der DE 34 41 143 A1 eine Spannungsquelle
(U2) fest mit dem spannungsgesteuerten Oszillator verbunden,
wobei sich die Spannung bei geschlossenem Regelkreis nicht
auf das Regelverhalten auswirkt. Bei Ausfall des
Referenzsignals wird auch hier der Regelkreis vor dem
Oszillator abgetrennt, wobei dann die Spannungsquelle die
Ausgangsfrequenz bestimmt.
Im allgemeinen wird eine PLL-Schaltung benutzt zum Erzeugen
eines Signals mit einer Frequenz gleich in der Größe einem
Vielfachen der Frequenz eines Eingangssignals, im folgenden als
Referenzsignal bezeichnet. Die vielfache Frequenz wird
ebenfalls benutzt zum Steuern der Frequenz eines Oszillators.
Der Frequenz-Multiplikationsfaktor, d. h. das Verhältnis der
Frequenz des durch die PLL-Schaltung erzeugten Signals zur
Frequenz des Referenzsignals wird auf einem konstanten Wert
gehalten, sogar falls das letztere fluktuiert. Mit anderen
Worten wird ein Ausgangssignal immer mit einer Frequenz gleich
der Größe eines Vielfachen der Frequenz des Referenzsignals
erzeugt, zuverlässig folgend Variationen in der
Referenzsignalfrequenz.
Herkömmliche PLL-Schaltungen des oben beschriebenen Typs
beinhaltet die HD 14046B Serie, beschrieben auf Seiten 103 bis
106 des "Hitachi CMOS Datenbuchs", herausgegeben im März 1983
von Hitachi, Ltd. Ein Blockdiagramm der PLL-Schaltung ist in
Fig. 11 gezeigt. Bezugszeichen 1, gezeigt in der Figur, ist ein
Phasenkomparator zum Erkennen einer Diskrepanz in der Zeit
zwischen der ansteigenden Flanke eines Eingangssignals Pi als
ein Referenzsignal und eines Signals PFB, ausgegeben durch
einen Frequenzteiler 2, welcher detailliert später beschrieben
wird. Der Phasenkomparator erkennt eine Zeitdiskrepanz als
Phasendifferenz zwischen den zwei Signalen. Der
Phasenkomparator 1 gibt ein Signal P₁, darstellend die
Differenz in der Phase, aus. Das Phasendifferenzsignal P₁ wird
durch ein Filter 3 geglättet, wobei es gewandelt wird in eine
Gleichspannung VCOin, welches ebenfalls die Differenz in
der Phase wiedergibt. Ein spannungsgesteuerter Oszillator 4
erzeugt ein Impulskettensignal Po als Ausgabe der PLL-
Schaltung. Die Kette von Impulsen Po, welche eine Frequenz
proportional zur Gleichspannung VCOin, ausgegeben durch
den Filter 3, hat, wird ebenfalls zugeführt an den
Frequenzteiler 2.
Wellenformen der Signale
an Punkten bei der herkömmlichen PLL-Schaltung, wie oben
beschrieben, sind in Fig. 12 gezeigt. Das Prinzip des Betriebs
der herkömmlichen PLL-Schaltung wird detailliert beschrieben
mit Bezug auf diese Figur. Wenn die Phase des Signals PFB,
ausgegeben durch den Frequenzteiler 2, hinterherläuft hinter
der des Eingangssignals Pi, dienend als
Synchronisationsreferenz um eine Zeitperiode (a), gezeigt in
Fig. 12, d. h. wenn die Frequenz des Impulskettensignals Po zu
niedrig ist, steigt das Signal P₁, ausgegeben durch den
Phasenkomparator 1, in seiner Größe an, um anzusteigen, daß das
Hinterherlaufen der Phase des Signals PFB in einer positiven
Phasendifferenz resultiert. Diese positive Phasendifferenz
wiederum verursacht, daß die Gleichspannung VCOin
ausgegeben durch den Filter, welche zuzuführen ist an den
spannungsgesteuerten Oszillator, ebenfalls ansteigt.
Dementsprechend steigt die Frequenz des Impulskettensignals Po,
ausgegeben durch den spannungsgesteuerten Oszillator 4,
ebenfalls an. Daraus resultierend wird die Phase des Signals
PFB, ausgegeben durch den Frequenzteiler 2, nach vorn
verschoben.
Als Ergebnis der Operation, die Phase des Signals PFB,
ausgegeben durch den Frequenzteiler 2, nach vorn zu
verschieben, wie oben beschrieben, führt die Phase des Signals
PFB, ausgegeben durch den Frequenzteiler 2, dieses Mal vor der
des Referenzsignals Pi um eine Zeitperiode (b), gezeigt in
Fig. 12, d. h. die Frequenz des Impulskettensignals Po wird zu
hoch. In diesem Fall nimmt das Signal P₁, ausgegeben durch den
Phasenkomparator 1, in seiner Größe ab, um anzuzeigen, daß die
führende Phase des Signals PFB in einer negativen
Phasendifferenz resultiert. Diese negative Phasendifferenz
verursacht, daß die Gleichspannung VCOin, ausgegeben durch
das Filter 3, welche zuzuführen ist an den spannungsgesteuerten
Oszillator 4, genauso abfällt. Dementsprechend nimmt die
Frequenz des Pulskettensignals Po, ausgegeben durch den
spannungsgesteuerten Oszillator 4, ebenfalls ab. Daraus
resultierend wird die Phase des Signals PFB, ausgegeben durch
den Freqenzteiler 2, nach hinten geschoben. Die Operationen,
um die Phase des Signals PFB nach hinten und vorne zu
verschieben, wie oben beschrieben, werden wiederholt.
Auf diese Weise bildet die PLL-Schaltung eine automatische
Steuerschaltung mit negativer Rückkopplung, wobei das Signal
PFB, ausgegeben durch den Frequenzteiler 2, als
Rückkopplungssignal für das Referenzsignal Pi benutzt wird. Wie
oben beschrieben, läuft die Phase des Signals PFB, ausgegeben
durch den Frequenzteiler 2, wiederholt hinterher und führt im
Vergleich zu der des Referenzsignals Pi, was resultiert in
positiven und negativen Differenzen in der Phase auf
alternierende Weise. Während diese Operation stattfindet,
werden die zwei Signale schließlich in einen synchronisierten
Zustand gebracht, in dem es fast keine Phasendifferenz gibt,
und daher gibt es fast keine Differenz in der Frequenz zwischen
diesen beiden Signalen.
Es sei fi die Frequenz des Referenzsignals Pi, fo die Frequenz
des Impulskettensignals Po, ausgegeben durch den
spannungsgesteuerten Oszillator 4, l/n das
Frequenzteilungsverhältnis des Frequenzteilers 2 und fFB die
Frequenz des Signals PFB, ausgegeben durch den Frequenzteiler
2. Im synchronisierten Zustand ist fi=fFB.Daraus
resultierend ist fo = fFB × n = fi × n, was impliziert, daß das
Impulskettensignal Po eine Frequenz von n mal der des
Referenzsignals Pi hat.
Ein Betrieb in einem Fall, in dem das Referenzsignal Pi aufgrund irgendwelcher Gründe
verschwindet, wird im folgenden
beschrieben. Es sei angenommen, daß das Referenzsignal Pi an
einem Punkt gezeigt in Fig. 12 stoppt. In diesem Fall wird
das Signal PFB ausgegeben durch den Frequenzteiler 2,
identifiziert, eine Phase führend vor der des Referenzsignals
Pi zu haben, d. h. die Frequenz des Impulskettensignals Po wird
als zu hoch betrachtet. Die führende Phase des Signals PFB
verursacht, daß das automatische Steuersystem mit negativer
Rückkopplung anspricht durch einen Versuch, die Phase nach
hinten zu verschieben. Da das Referenzsignal Pi gestoppt ist,
wird ein weiterer Versuch wieder gemacht, das Signal weiter nach
hinten zu verschieben, was verursacht, daß die
Gleichspannung VCOin, ausgegeben durch den Filter 3 oder
die Spannung, zugeführt zum spannungsgesteuerten Oszillator 4
einen niedrigsten Pegel in einer kurzen Zeitperiode erreicht.
Daraus resultierend gibt der spannungsgesteuerte Oszillator 4
eine Kette von Impulsen Po bei einer niedrigstmöglichen
Frequenz aus.
Wenn das Referenzsignal Pi wiederhergestellt ist, an einem
Punkt , an dem das System in einem unsteuerbaren Zustand
ist, wird das Signal PFB, ausgegeben durch den Frequenzteiler
2, wieder identifiziert durch den Phasenkomparator 1 als immer
noch eine Phase habend, die vorausläuft der des Referenzsignals
Pi. Somit wird ein Versuch gemacht, die Phase
zurückzuverschieben, trotz der Tatsache, daß die
Gleichspannung VCOin, ausgegeben durch den Filter 3,
gesättigt ist am niedrigsten Pegel. Am nächsten
Phasenvergleichspunkt jedoch wird das Signal PFB, ausgegeben
durch den Frequenzteiler 2, erkannt durch den Phasenkomparator
1 als eine Phase aufweisend, die hinterherläuft hinter der des
Referenzsignal Pi, d. h. die Frequenz des Impulskettensignals
Po wird als zu niedrig betrachtet, und zwar zum ersten Mal seit
dem Stoppen des Referenzsignals Pi. Dementsprechend spricht das
automatische Steuersystem mit negativer Rückkopplung an durch
Unternehmen eines Versuchs, die Phase nach vorne zu
verschieben, um die Frequenz des Impulskettensignals Po zu
erhöhen.
Jedoch enthält das Filter 3 i. a. große Integrationskomponenten.
Dementsprechend steigt die Gleichspannung VCOin,
ausgegeben durch das Filter 3, welches einmal gesättigt ist,
langsam an. Erst nachdem der Phasenkomparator 1 die Phase
einige Male verglichen hat und ein Befehl, die Phase des
Signals PFB nach vorne zu verschieben, wiederholt gegeben hat,
nimmt die Gleichspannung VCOin, zugeführt dem
spannungsgesteuerten Oszillator 4, letztendlich den Pegel
entsprechend einer synchronisierten Phase an.
Die PLL-Schaltung kann ebenfalls angewendet werden auf
Leistungssteuergeräte, wie z. B. eine nicht unterbrechbare
Leistungsversorgung und eine Reaktiv-Leistungs-
Kompensationsvorrichtung. In dem Fall eines solchen
Anwendungsfeldes wird das Referenzsignal Pi im allgemeinen
abgeleitet von der kommerziellen Leistungsversorgung. Die PLL-
Schaltung wird deshalb benutzt, um ein Signal zu erzeugen mit
einer Frequenz gleich in der Größe einem Vielfachen der
Freqnenz der kommerziellen Leistungsversorgung. Mit einem
Frequenzteiler mit einem Frequenzteilungsverhältnis von 1/360
beispielsweise ist die Frequenz des Impulskettensignals Po,
ausgegeben durch die PLL-Schaltung, 360mal der des
Referenzsignals Pi. Das heißt, falls eine Periode der kommerziellen
Leistungsversorgung 360 Grad ist, dann ist eine Periode des
Impulskettensignals Po 1 Grad. Unter Benutzung des Signals Po
als Referenz kann somit die Phase der herkömmlichen
Leistungsversorgung mit einer Auflösung von einem Grad (1 Grad)
gesteuert werden.
Eine Leistungsunterbrechung tritt zufällig auf u. a. aufgrund von
Blitzschlag. Da das Referenzsignal Pi abgeleitet wird von der
kommerziellen Leistungsversorgung verursacht die
Leistungsunterbrechung, daß das Referenzsignal Pi verschwindet.
Trotzdem muß die Leistungssteuervorrichtung, wie oben erwähnt,
kontinuierlich funktionieren, als ob die kommerzielle
Leistungsversorgung fortlaufend verfügbar bliebe, sogar falls
die kommerzielle Leistungsversorgung, dienend als Quelle des
Referenzsignals Pi, unterbrochen wird, wie im Fall bei dem
Blitzschlag. Es ist ebenfalls notwendig, einen weichen und
erschütterungsfreien Übergang zur normalen Steueroperation bei
der Erholung von solch einer Leistungsunterbrechung zu haben,
sogar falls das Referenzsignal Pi abgeleitet wird von der
kommerziellen Leistungsversorgung.
Es ist deshalb notwendig, eine neue PLL-Schaltung zu entwerfen,
die anwendbar ist auf solch ein Steuerfeld, wobei ein
Impulskettensignal Po ausgegeben werden kann mit der gleichen
Oszillatorfrequenz wie der, die erhalten wird in einem
synchronisierten Zustand, sogar falls das Referenzsignal Pi
verschwindet. Das Problem der herkömmlichen PLL-Schaltung ist,
daß, wenn das Referenzsignal Pi nicht verfügbar wird, ein
Oszillatorsignal mit einer sehr niedrigen Frequenz inhärent
in der PLL-Schaltung nurmehr erhalten werden kann.
Zusätzlich wendet die PLL-Schaltung allgemein ein Filter an
mit großen Integrationskomponenten. Dementsprechend bleibt das
Filter in einem gesättigten Zustand, in den es eintritt bei dem
Entfernen des Referenzsignals Pi, und zwar für eine Weile sogar
nachdem das Referenzsignal Pi wiederhergestellt ist, was es
unfähig macht, in prompter Weise anzusprechen. Weiterhin ist
die Differenz in der Frequenz zwischen dem Referenzsignal Pi
und dem Rückkopplungssignal PFB groß zur Zeit, zu der das
Referenzsignal Pi wiederhergestellt wird. Deshalb wird der
Phasenkomparator 1 erst die Phasen der Signale Pi und PFB
einige Male vergleichen und einen Befehl, die Phase des Signals
PFB nach vorn zu verschieben, wiederholt ausgeben, bis die
Gleichstromspannung VCOin, zugeführt an den
spannungsgesteuerten Oszillator 4, letzthin den Pegel
entsprechend einer synchronisierten Phase erreicht.
Wie oben beschrieben, hat die herkömmliche PLL-Schaltung ein
Problem, insofern als daß ein Zustand mit unsynchronisierten
Phasen verlängert ist bei der Wiederherstellung des
Referenzsignals und zwar eine ganze Weile nach dem Stoppen
davon. Daher benötigt die herkömmliche PLL-Schaltung Zeit, um
in einen synchronisierten Zustand zurückzukehren, in dem die
zwei Phasen miteinander übereinstimmen, und zwar u. a. wegen der
Erholungszeit des Referenzsignals Pi.
Aufgabe der Erfindung ist es, eine Phasenregelschleife
bereitzustellen, die bei einem erneuten Auftreten des
Referenzsignals, nachdem es ausgefallen ist, schnell und
zuverlässig eine Einregelung der Schleife in einen
synchronisierten Zustand ermöglicht.
Diese Aufgabe wird durch eine Phasenregelschleife gelöst, die
in Anspruch 1 definiert ist. Da erfindungsgemäß ein Addierer
eine Gleichspannung zu dem Ausgangssignal der Filterschaltung
addiert, wird im Mittel die Eingangsspannung am
spannungsgesteuerten Oszillator auf einem Wert selbst beim
Ausfall des Referenzsignals gehalten. Wenn das Referenzsignal
wieder erscheint, kann das Filter einen Integrationvorgang
in positiver oder negativer Richtung ausführen, so daß der
spannungsgesteuerte Oszillator sofort seine Frequenz erhöhen
oder erniedrigen kann, und zwar unabhängig davon, ob die
Phase des vom Frequenzteiler ausgegebenen Signals derjenigen
des wiederaufscheinenden Referenzsignals vorauseilt oder
nacheilt. Somit wird eine extrem schnelle Einregelung der
Phasenregelschleife ermöglicht, so daß nach dem
Wiederauftreten des Referenzsignals die konstante
Ausgangsfrequenz schnell bereitgestellt werden kann.
Weitere vorteilhafte Ausführungsformen und Verbesserungen der
Erfindung ergeben sich aus den Unteransprüchen. Nachstehend
wird die Erfindung anhand ihrer Ausführungsformen unter
Bezugnahme auf die Zeichnungen erläutert.
Die Figuren zeigen im einzelnen:
Fig. 1 ein Blockdiagramm einer Ausführungsform,
vorgesehen durch die vorliegende Erfindung;
Fig. 2 ein Diagramm zum Zeigen eines typischen Filters,
angewandt bei der Ausführungsform, wie gezeigt
in Fig. 1;
Fig. 3 ein Diagramm zum Zeigen von Wellenformen der Signale,
erscheinend bei einer Vielzahl von Punkten bei der
Ausführungsform der Erfindung, wie gezeigt in Fig. 1;
Fig. 4 ein Blockdiagramm eines Beispiels einer Phasenregelschleife, die nicht
Teil der vorliegenden Erfindung ist;
Fig. 5 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife, die
nicht Teil der vorliegenden Erfindung ist;
Fig. 6 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife, die
nicht Teil der vorliegenden Erfindung ist;
Fig. 7 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife,
die nicht Teil der vorliegenden Erfindung ist;
Fig. 8 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife,
die nicht Teil der vorliegenden Erfindung ist;
Fig. 9 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife,
die nicht Teil der vorliegenden Erfindung ist;
Fig. 10 ein Blockdiagramm eines weiteren Beispiels einer Phasenregelschleife,
die nicht Teil der vorliegenden Erfindung ist;
Fig. 11 ein Blockdiagramm einer herkömmlichen PLL-Schaltung; und
Fig. 12 ein Diagramm zum Zeigen von Wellenformen der Signale
erscheinend an einer Vielzahl von Punkten bei der
herkömmlichen PLL-Schaltung, wie gezeigt in Fig. 1.
Ein Blockdiagramm einer Ausführungsform der Erfindung
ist in Fig. 1 gezeigt.
Dieselben Bezugszeichen wie die in Fig. 12 werden in Fig. 1
benutzt, um gleiche oder äquivalente Komponenten und Elemente
wie bei Fig. 12 zu bezeichnen, deren Beschreibung hier nicht
wiederholt wird. Ebenfalls werden, falls nicht anderweitig
spezifiziert, die gleichen Notationen, wie die benutzt in der
Beschreibung der herkömmlichen PLL-Schaltung, bei der folgenden
Beschreibung benutzt, um die gleichen elektrischen Größen zu
bezeichnen. Bezugszeichen 6, gezeigt in Fig. 1, bezeichnet eine
Konstantspannungs-Leistungsversorgung, wohingegen Bezugszeichen
7 ein Addierer zum Addieren eines Signals P₂, ausgegeben durch
ein Filter 3, zu einem Signal E₁, ausgegeben durch die
Konstantspannungs-Leistungsversorgung 6, darstellt.
Ein Resultat der Addition wird somit zugeführt an einen
spannungsgesteuerten Oszillator 4.
Bezugszeichen 5 ist eine Referenzsignal-
Eingabeerfassungsschaltung zum Überwachen des Eintretens eines
Referenzsignals Pi. Im Fall des erfaßten Verschwindens des
Referenzsignals Pi gibt die Referenzsignal-
Eingabeerfassungsschaltung 5 ein Signal Sd aus, um das Filter 3
zu benachrichtigen, daß das Referenzsignal Pi unerhältlich
geworden ist. Beim Empfangen des Signals Sd setzt das Filter 3
Integrationskomponenten an, welche darin angewendet werden in
eine Kurzschlußbedingung, um die Information, angesammelt in
den Integrationskomponenten, auf einen Anfangszustand zu
setzen. Typischerweise umfaßt der Filter 3 einen Kondensator C,
Widerstände R₁ und R₂, einen Operationsverstärker und Schalter,
wie gezeigt in Fig. 2. Wenn das Signal Sd empfangen wird,
werden der Kondensator C und der Widerstand R₂ in einen
Kurzschlußzustand durch die Schalter gesetzt.
Das Frequenzteilungsverhältnis eines Frequenzteilers 2 sei 1/n
und die Frequenz des Referenzsignals Pi fast konstant und habe
einen Mittelwert von fiAVR. Die Konstantspannungs-
Leistungsversorgung 6 wird auf eine Spannung E₁ gesetzt, welche
den spannungsgesteuerten Oszillator 4 ansteuert, um ein
Impulskettensignal Po mit einer Frequenz von (FiAVR × n) zu
erzeugen.
Bei Zuführung des Referenzsignals Pi weist die Referenzsignal-
Eingabeerfassungsschaltung 5 das Filter 3 an, die
Integrationskomponenten nicht in einen Kurzschlußzustand zu
setzen und daher die Filterfunktionen normal zu
bewerkstelligen.
Wellenformen einer Vielzahl von Punkten der Schaltung, wie
gezeigt in Fig. 1, sind in Fig. 3 gezeigt. Genau wie bei der
herkömmlichen PLL-Schaltung, wie vorher beschrieben,
funktioniert während einer Periode (c), gezeigt in Fig. 3, die
PLL-Schaltung, gezeigt in Fig. 1, als ein automatisches
Steuersystem mit negativer Rückkopplung des Signals PFB,
ausgegeben durch den Frequenzteiler 2, als negatives
Rückkopplungssignal und nimmt das Signal Pi als Referenz.
Während dieser Periode läuft das Signal PFB, ausgegeben durch
den Frequenzteiler 2, wiederholt hinterher und führt im
Vergleich zum Referenzsignal Pi mit kleinen Differenzen in der
Phase. Während diese Phänomene stattfinden, nimmt die PLL-
Schaltung letzthin einen synchronisierten Zustand an und gibt
ein Impulskettensignal Po mit einer Frequenz fo = fi × n aus.
Hierbei wird die Summe der Spannung E₁, ausgegeben durch die
Konstantspannungs-Leistungsversorgung E₁, und eine Spannung P₂,
ausgegeben durch das Filter 3, zugeführt an den
spannungsgesteuerten Oszillator 4 als
Gleichstromeingangsspannung VCOin. Die Spannung E₁, ausgegeben
durch die Konstantspannungs-Leistungsquelle 6, wird auf einen
Wert eingestellt, der bewirkt, daß der spannungsgesteuerte
Oszillator 4 oszilliert bei (fiAVR × n), einer Frequenz fast
gleich der des synchronisierten Zustands. Deshalb gibt das
Filter 3 die Spannung P₂ mit einer Größe gerade erforderlich
zum Kompensieren entsprechend kleiner Fluktuationen der
Frequenz fi des Referenzsignals Pi von dem Mittelwert fiAVR.
Kleine Anstiege und Abnahmen in der Größe der Spannung P₂,
ausgegeben durch den Filter 3, kompensieren bezüglich der
Fluktuationen der Frequenz fi, was in einem Betrieb mit einem
hohen Grad an Stabilität resultiert.
Als nächstes sei ein Betrieb betrachtet, wenn das
Referenzsignal Pi unverfügbar aus irgendwelchen Gründen wird.
Das Referenzsignal Pi sei beispielshalber gestoppt an einem
Punkt , gezeigt in Fig. 3. In diesem Fall erfaßt die
Referenzsignal-Eingangserfassungsschaltung 5 das Verschwinden
des Referenzsignals Pi, und gibt das Signal Sd aus. Beim
Empfangen des Signals Sd betätigt das Filter 3 die Schalter
davon. Die Betätigung der Schalter setzt die
Integrationskomponenten einschließlich des Kompensators C und
des Widerstandes R in einen Kurzschlußzustand, was sie in die
Anfangsbedingung zurückbringt. Zur selben Zeit gibt das Filter
3 ein Signal mit einer Spannung von 0 V aus.
Daraus resultierend wird nur die Spannung E₁, ausgegeben durch
die Konstantspannungs-Leistungsversorgung 6, jetzt angewendet
auf den spannungsgesteuerten Oszillator 4 als die
Gleichstromeingangsspannung VCOin. In diesem Zustand erzeugt
der spannungsgesteuerte Oszillator 4 das Impulskettensignal Po
mit einer Frequenz von (fiAVR × n), während der Frequenzteiler
2 das Signal PFB mit seiner Frequenz fFB gleich der mittleren
Frequenz fAVR ausgibt.
Als nächstes sei ein Fall betrachtet, in dem das Referenzsignal
Pi wiederhergestellt wird, während die PLL-Schaltung im
oben beschriebenen Zustand ist.
Wenn das Referenzsignal Pi wiederhergestellt wird in einem
Punkt , wie gezeigt in Fig. 3, erfaßt die Referenzsignal-
Eingangserfassungsschaltung 5 das Widerauftauchen des
Referenzsignals Pi, und unterbricht die Ausgabe des Signales
Sd. Das Einstellen der Ausgabe des Signals Sd stellt die
ursprünglichen Funktionen des Filters 3 wieder her, was
verursacht, daß die PLL-Schaltung normal operiert.
Am Punkt , gezeigt in Fig. 3, arbeitet die PLL-Schaltung,
als ob das Referenzsignal Pi nicht verschwunden gewesen wäre.
Wenn das Referenzsignal Pi wiederhergestellt ist nach einer
kurzen Abwesenheitsperiode, während die PLL-Schaltung ein
Ausgangssignal produziert mit einer Phase, als ob das
Referenzsignal Pi nicht verschwunden wäre, sind die Phase und
Frequenz des wiederhergestellten Referenzsignals Pi fast gleich
denen des Signals PFB, ausgegeben durch den Frequenzteiler 2.
Dementsprechend kann die PLL-Schaltung in einem
synchronisierten Zustand in einer extrem kurzen Zeitperiode
gesetzt werden.
Wenn das Referenzsignal Pi wiederhergestellt ist nach einer
langen Abwesenheitsperiode und die Phase des
wiederhergestellten Referenzsignals Pi willkürlich ist, kann
die Differenz in der Phase zwischen dem Referenzsignal Pi und
dem Signal PFB, ausgegeben durch den Frequenzteiler 2, in
bestimmten Fällen groß sein. In solchen Fällen jedoch ist die
Zeit, um die PLL-Schaltung zurück in den synchronisierten
Zustand zu bringen, kürzer als bei der herkömmlichen PLL-
Schaltung. Das kommt daher, weil der spannungsgesteuerte
Oszillator 4 bereits oszilliert mit einer Frequenz nahe der
Frequenz, erhalten im synchronisierten Zustand, und die
integrierenden Komponenten, verwendet im Filter 3, in einen
Kurzschlußzustand gesetzt worden sind, während der
Abwesenheitsperiode des Referenzsignals Pi, was das Filter 3
von einer gesättigten Bedingung wegzieht.
Fig. 4 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht Teil der Erfindung
ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 4 benutzt sind, um die gleichen oder
äquivalenten Komponenten oder Elemente zu bezeichnen. Ebenfalls
werden, falls nicht anderweitig spezifiziert, die gleichen
Notationen wie die, benutzt in der Beschreibung der ersten
Ausführungsform, benutzt in der folgenden Erklärung, um die
gleichen elektrischen Größen zu bezeichnen. Bezugszeichen 6,
gezeigt in der Figur, ist eine Konstantspannungs-
Leistungsversorgung. Beim Empfangen eines Signals Sd von einer
Referenzsignal-Eingangserfassungsschaltung 5 wählt ein Schalter
8 entweder ein Signal, ausgegeben durch ein Filter 3, oder
ein Signal, ausgegeben durch die Konstantspannungs-
Leistungsversorgung 6, als eine Eingangsspannung VCOin zum
Zuführen an einen spannungsgesteuerten Oszillator 4.
Wenn das Signal Sd ausgegeben wird, betätigt das Filter 3
Schalter darin, um die Integrationskomponenten, verwendet im
Filter 3, in einen Kurzschlußzustand zu setzen, und zwar zum
Initialisieren der in den Integrationskomponenten angehäuften
Informationen. Es sollte jedoch hier bemerkt werden, daß die
Konstantspannungs-Leistungsversorgung 6 eine Art von Quelle
sein kann, welche eine vorbestimmte Spannung erzeugt durch
Halten von elektrischer Ladung, wie im Fall eines Kondensators.
Die Konstantspannungs-Leistungsversorgung 6 ist eingestellt auf
eine Spannung E₁, welche verursacht, daß der
spannungsgesteuerte Oszillator 4 ein Impulskettensignal Po mit
einer Frequenz gleich (fiAVR × n) erzeugt.
Wenn ein Referenzsignal Pi zugeführt wird, wählt der Schalter 8
das Signal, ausgegeben durch das Filter 3, als die
Eingangsspannung VCOin, die eingespeist wird an den
spannungsgesteuerten Oszillator 4. In diesem Zustand führt die
PLL-Schaltung ihre ursprünglichen eigentümlichen Funktionen
durch, und treibt den spannungsgesteuerten Oszillator 4, das
Signal Po mit einer Frequenz gleich (fi × n) auszugeben.
Wenn das Referenzsignal Pi unverfügbar wird, erfaßt die
Referenzsignal-Eingangserfassungschaltung 5 das Verschwinden
des Referenzsignals Pi und gibt das Signal Sd aus. Betätigt
durch das ausgegebene Signal Sd, ändert der Schalter 8 seine
Position von der Seite des Filters 3 zur Seite der
Konstantspannungs-Leistungsversorgung 6, was die Spannung E₁,
ausgegeben durch die Konstantspannungs-Leistungsversorgung 6 an
den spannungsgesteuerten Oszillator 4 an die Eingangsspannung
VCOin ausgibt. Dementsprechend erzeugt der spannungsgesteuerte
Oszillator 4 das Impulskettensignal Po mit einer Frequenz
gleich (fiAVR × n). In dem Fall eines Referenzsignals Pi mit
kleinen Fluktuationen in seiner Frequenz fi ist die Frequenz
(fiAVR × n) etwa gleich fo. In diesem Fall kann die PLL-Schaltung
somit das Signal Po mit etwa der gleichen Frequenz
ausgeben wie der, die erhalten wird in einem synchronisierten
Zustand, sogar wenn das Referenzsignal Pi unverfügbar wird.
Wenn das Referenzsignal Pi wiederhergestellt ist mit einer
beliebigen Phase, kann die Differenz in der Phase zwischen dem
Referenzsignal Pi und dem Signal PFB, ausgegeben durch den
Frequenzteiler 2, in einigen Fällen groß sein. Sogar in solchen
Fällen jedoch ist die Zeit, die benötigt ist für die PLL-
Schaltung, um stabilisiert zu werden in dem synchronisierten
Zustand, kürzer als die für die herkömmliche PLL-Schaltung. Das
kommt daher, weil der spannungsgesteuerte Oszillator 4 schon
das Ausgangssignal Po mit einer Frequenz etwa gleich der,
erhalten im synchronisierten Zustand, erzeugt, und zwar während
der Periode, in dem das Referenzsignal Pi abwesend war, die
Integrationskomponenten, verwendet in dem Filter 3, in einen
Kurzschlußzustand versetzt waren, was das Filter 3 aus einer
gesättigten Bedingung wegzog.
Fig. 5 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht Teil der
Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 5 benutzt werden, um die gleichen
oder äquivalenten Komponenten oder Elemente zu bezeichnen.
Ebenfalls werden, falls nicht anderweitig spezifiziert, die
gleichen Notationen wie die, benutzt in der Beschreibung der
ersten Ausführungsform, benutzt in der folgenden Erklärung, um
die gleichen elektrischen Größen zu bezeichnen. Wie in der
Figur gezeigt, umfaßt ein Filter 3 typischerweise einen
Widerstand R und einen Kondensator C, welche erlauben, daß der
Filter 3 als Tiefpaßfilter mit einer großen Zeitverzögerung
erster Ordnung arbeitet. Wenn ein ausgegebenes Signal Sd
empfangen wird von einer Referenzsignal-
Eingangserfassungsschaltung 5, wird der Kondensator C
abgeschnitten von dem Widerstand R.
Bei Zuführung eines Referenzsignals Pi fordert die
Referenzsignal-Eingangserfasssungsschaltung 5, daß das Filter 3
einen Schalter 8 innerhalb des Filters 3 einschaltet. In diesem
Zustand führt das Filter 3 seine normalen Filterfunktionen
durch, was in denselben Betrieb wie bei der herkömmlichen PLL-Schaltung
resultiert. In diesem Zustand hat die
Ausgangsfrequenz einen Wert gleich (fi × n), wobei fi die
Frequenz des Referenzsignals Pi und 1/n das
Frequenzteilungsverhältnis eines Frequenzteilers 2 ist. Falls
die Frequenz fi fast die gleiche wie ihr Durchschnittswert
fiAVR ist, dann wird der Kondensator C, verwendet in dem Filter
3, etwa auf die Spannung E₁ aufgeladen.
Wenn das Referenzsignal Pi unverfügbar wird, erfaßt die
Referenzsignal-Eingangsschaltung 5 das Verschwinden
des Referenzsignals Pi und gibt das Signal Sd aus. Betätigt
durch das ausgegebene Signal Sd, schneidet der Schalter 8 die
Verbindung zwischen dem Widerstand R und dem Kondensator,
welche in dem Filter 3 verwendet werden, ab, und die Spannung
E₁ der elektrischen Ladung, angesammelt in dem Kondensator C
wird an den spannungsgesteuerten Oszillator 4 angelegt.
Es sei fi- die Frequenz des Referenzsignals Pi unmittelbar vor
seinem Verschwinden. Zu dieser Zeit wird ein Impulskettensignal
Po mit einer Frequenz fo gleich (fi- x n) ausgegeben durch den
spannungsgesteuerten Oszillator 4. Im Fall eines
Referenzsignals Pi mit kleinen Fluktuationen in seiner Frequenz
fi, ist die Frequenz fi- gleich fiAVR. In diesem Fall kann
somit die PLL-Schaltung das Signal Po mit etwa der gleichen
Frequenz ausgeben wie der, erhalten in einem synchronisierten
Zustand, sogar falls das Referenzsignal Pi verschwindet.
Wenn das Referenzsignal Pi wiederhergestellt ist, fordert die
Refenrenzsignal-Eingangserfassungsschaltung 5 das Filter 3 auf,
den Schalter 8 zurück in einen Ein-Zustand zu setzen, und die
normalen Filterfunktionen wiederherzustellen. Die PLL-Schaltung
geht dann in den gleichen Zustand über, wie den
synchronisierten Zustand vor dem Verschwinden des
Referenzsignals. Pi.
Es soll bemerkt werden, daß die Spannung, zugeführt dem
spannungsgesteuerten Oszillator 4, vor dem Verschwinden des
Referenzsignals Pi gehalten wird durch den Kondensator C,
verwendet durch den Filter 3. Dementsprechend ist es nicht
notwendig, im voraus die Größe einer Spannung zu kennen, die
resultiert in einer Oszillationsfrequenz des synchronisierten
Zustandes.
Fig. 6 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht Teil der
Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 6 benutzt werden, um die gleichen
oder äquivalente Komponenten oder Elemente zu bezeichnen.
Ebenfalls werden, falls nicht andersweitig spezifiziert, die
gleichen Notationen wie die, benutzt in der Beschreibung der
ersten Ausführungsform, benutzt in der folgenden Erklärung, um
die gleichen elektrischen Größen zu bezeichnen. Wie in der
Figur gezeigt, ist Bezugszeichen 5 eine Referenzsignal-
Eingangserfassungsschaltung zum Überwachen der Existenz eines
Referenzsignals Pi, wohingegen Bezugszeichen 9 einen Oszillator
zum Erzeugen eines Signals mit einer konstanten Frequenz fox
bezeichnet. Ein Signal Sd, ausgegeben durch die Referenzsignal-
Eingangserfassungsschaltung 5, betätigt durch einen Schalter 8, um
entweder ein Signal, ausgegeben durch einen
spannungsgesteuerten Oszillator 4, oder das Signal, ausgegeben
durch den Konstantfrequenz-Oszillator 9, auszuwählen. Die
Oszillationsfrequenz fox des Oszillators 9 ist auf einen Wert
von (fiAVR × n) eingestellt. Typischerweise ist der
Konstantfrequenz-Oszillator 9 ein Kristalloszillator oder ein
Äquivalent davon.
Bei Zuführen des Referenzsignals Pi gibt die Referenzsignal-
Eingangserfassungsschaltung 5 das Signal Sd nicht aus, was den
Schalter 8 antreibt, das Signal, erzeugt durch den
spannungsgesteuerten Oszillator 4, als Ausgangssignal Po der
PLL-Schaltung auszuwählen. In diesem Zustand ist der Betrieb der
PLL-Schaltung der gleiche, wie in den vorher beschriebenen
Ausführungsformen, und eine Beschreibung wird deshalb
unterlassen. In diesem Fall ist die PLL-Schaltung in einem
synchronisierten Zustand mit einer Ausgangsfrequenz fo gleich
(fi × n).
Als nächstes wird ein Betrieb beschrieben werden, wenn das
Referenzsignal Pi unverfügbar aus irgendwelchen Gründen wird.
Die Referenzsignal-Eingangserfassungsschaltung 5 erfaßt das
Verschwinden des Referenzsignals Pi, und gibt das Signal Sd
aus. Betätigt durch das ausgegebene Signal Sd, ändert der
Schalter 8 seine Position von der Seite des
spannungsgesteuerten Oszillators 4 auf die Seite des
Konstantfrequenz-Oszillators 9. Da die Frequenz fox des
Konstantfrequenz-Oszillators 9 gleich (fiAVR × n) ist, wie
vorher beschrieben, wird das Impulskettensignal Po ebenfalls
erzeugt bei einer Frequenz fo gleich fox. Trotz der Tatsache,
daß sich die Ausgangsfrequenz fo in einem synchronisierten
Zustand ändert mit der Frequenz fi des Referenzsignals Pi, ist
die Frequenz fox fest. Für kleine Fluktuationen in der
Frequenz fi des Referenzsignals Pi ist die Frequenz fi etwa
gleich fox. Dementsprechend wird das Impulskettensignal Po
erzeugt mit einer Ausgangsfrequenz fo ebenfalls etwa gleich
der, erhalten in dem synchronisierten Zustand, sogar falls das
Referenzsignal Pi unverfügbar wird.
Wenn das Referenzsigal Pi wiederhergestellt ist, fordert die
Referenzsignal-Eingangserfassungsschaltung 5 den Schalter 8
auf, wieder das Signal, ausgegeben durch den
spannungsgesteuerten Oszillator 4 auszuwählen, was bewirkt, daß
die PLL-Schaltung in einen synchronisierten Zustand übergeht.
In dem synchronisierten Zustand führt die PLL-Schaltung
denselben Betrieb aus wie den vor der Abwesenheit des
Referenzsignals Pi.
Fig. 5 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht Teil
der Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 7 benutzt werden, um die gleichen
oder äquivalente Komponenten oder Elemente zu bezeichnen.
Ebenfalls werden, falls nicht anderweitig spezifiziert, die
gleichen Notationen wie die, benutzt in der Beschreibung der
ersten Ausführungsform, benutzt in der folgenden Erklärung, um
die gleichen elektrischen Größen zu bezeichnen. Referenzzeichen
6, gezeigt in der Figur, ist eine Konstantspannungs-
Leistungsversorgung. Betätigt durch ein Signal Sd, ausgegeben
durch eine Referenzsignal-Eingangserfassungsschaltung 5, wählt
ein Schalter 8 entweder ein Signal, ausgegeben durch die
Konstantspannungs-Leistungsversorgung 6, als eine Spannung P₁
aus, welche einem Filter 3 zuzuführen ist. Es sollte hier
jedoch bemerkt werden, daß die Konstantspannungs-
Leistungsversorgung 6 eine Art Quelle sein kann, die eine
vorbestimmte Spannung erzeugt durch Halten elektrischer Ladung
wie in dem Fall eines Kondensators. Die Konstantspannungs-
Leistungsversorgung 6 ist eingestellt auf eine Spannung P₁,
welche verursacht, daß der spannungsgesteuerte Oszillator 4 ein
Impulskettensignal Po mit der Frequenz gleich (fiAVR × n)
erzeugt.
Wenn das Referenzsignal Pi unverfügbar wird, erfaßt die
Referenzsignal-Eingangserfassungsschaltung 5 das Verschwinden
des Referenzsignals Pi und gibt das Signal Sd aus. Betätigt
durch das ausgegebene Signal Sd ändert der Schalter 8 seine
Position von der Seite des Phasenkomparators 1 zu der der
Konstantspannungs-Leistungsversorgung 6. Da sie eine
Gleichspannung ist, unterliegt die Spannung E₁, ausgegeben
durch die Konstantspannungs-Leistungsversorgung 6, nicht einem
Spannungsabfall unter dem Filter 3, mit Ausnahme dem,
verursacht durch einen Ohmschen Widerstand. Die Spannung E₁
wird somit angelegt an den spannungsgesteuerten Oszillator 4,
und zwar fast so wie sie ist. In diesem Zustand erzeugt der
spannungsgesteuerte Oszillator 4 das Impulskettensignal Po mit
einer Frequenz gleich (fiAVR × n). Genauso wie bei den vorher
beschriebenen Beispielen ist im Fall eines
Referenzsignals Pi mit kleinen Fluktuationen in seiner Frequenz
fi die Frequenz (fiAVR × n) ungefähr gleich fo, der Frequenz
des Impulskettensignals Po, wenn das Referenzsignal Pi normal
zugeführt wird. In diesem Fall kann somit die PLL-Schaltung das
Signal Po mit etwa der gleichen Frequenz ausgeben wie etwa der,
die erhalten wird in einem synchronisierten Zustand, und zwar
sogar falls das Referenzsignal Pi unverfügbar wird.
Im vorliegenden Fall werden einige Rippel
enthalten in der Spannung E₁, ausgegeben durch die
Konstantspannungs-Leistungsversorgung 6, geglättet durch den
Filter 3. Dementsprechend können die Effekte von Rippeln auf
den Betrieb der PLL-Schaltung reduziert werden.
Fig. 8 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht
Teil der Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 8 benutzt werden, um die gleichen
oder äquivalente Komponenten oder Elemente zu bezeichnen.
Ebenfalls werden, falls nicht andersweitig spezifiziert, die
gleichen Notationen wie die, benutzt in der Beschreibung der
ersten Ausführungsform, benutzt in der folgenden Erklärung, um
die gleichen elektrischen Größen zu bezeichnen. Referenzzeichen
9, gezeigt in der Figur, ist ein Konstantfrequenz-Oszillator.
Betätigt durch ein Signal Sd, ausgegeben durch eine
Referenzsignal-Eingangserfassungsschaltung 5 wählt ein Schalter
8 entweder ein Referenzsignal Pi oder ein Signal, ausgegeben
durch den Konstantfrequenz-Oszillator 9, also eine Spannung P₁
zum Zuführen an einem Filter 3 aus. Die Frequenz foi des
Konstantfrequenz-Oszillators 9 ist eingestellt auf einen Wert
gleich fiAVR. Es sei bemerkt, daß der Konstantfrequenz-
Oszillator 9 typischerweise ein Kristalloszillator oder ein
Äquivalent davon ist. Zusätzlich ist die Frequenz foi des
Konstantfrequenz-Oszillators 9 eingestellt auf den gleichen
Wert wie den des Referenzsignals Pi. Somit kann ein
Konstantfrequenz-Oszillator mit einer Frequenz niedriger als
diejenige in Fig. 6 benutzt werden.
Wenn das Referenzsignal Pi zugeführt wird, ist der Schalter 8
positioniert auf der Seite des Referenzsignals Pi. In diesem
Zustand arbeitet die PLL-Schaltung in der gleichen Weise wie
die herkömmliche PLL-Schaltung, und zwar mit einem
spannungsgesteuerten Oszillator 4 zum Erzeugen eines
Impulskettensignals Po bei einer Ausgangsfrequenz fo gleich
(fi × n).
Wenn das Referenzsignal Pi unverfügbar wird, erfaßt die
Referenzsignal-Eingangserfassungsschaltung 5 das Verschwinden
des Referenzsignals Pi, und gibt das Signal Sd aus. Betätigt
durch das ausgegebene Signal Sd ändert der Schalter 8 seine
Position von der Seite des Referenzsignals Pi zu der des
Konstantfrequenz-Oszillators 9. Wenn der Schalter 8 auf dieser
Seite positioniert ist, arbeitet die PLL-Schaltung ebenfalls in
der gleichen Weise wie die herkömmliche PLL-Schaltung, welche
vorher beschrieben wurde, aber mit Ausnahme der Tatsache, daß
das Referenzsignal Pi, zugeführt zum Phasenkomparator 1,
ersetzt ist durch ein neues Referenzsignal, ausgegeben durch
den Konstantfrequenz-Oszillator 9.
In diesem Zustand erzeugt der spannungsgesteuerte Oszillator 4
das Impulskettensignal Po mit einer Frequenz gleich
(fiAVR × n). Genauso wie bei den vorher beschriebenen
Ausführungsformen ist in dem Fall eines Referenzsignals Pi mit
kleinen Fluktuationen in seiner Frequenz fi die Frequenz
(fiAVR × n) etwa gleich fo. In diesem Fall kann somit die PLL-
Schaltung das Signal Po mit etwa der gleichen Frequenz ausgeben
wie der, welcher erhalten wird in einem synchronisierten
Zustand, und zwar sogar wenn das Referenzsignal Pi unverfügbar
wird.
Fig. 9 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht
Teil der Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die in Fig. 1 in Fig. 9 benutzt werden, um die gleichen
oder äquivalente Komponenten oder Elemente zu bezeichnen.
Ebenfalls werden, falls nicht anderweitig spezifiziert, die
gleichen Notationen wie die, benutzt in der Beschreibung der
ersten Ausführungsform, benutzt in der folgenden Erklärung, um
die gleichen elektrischen Größen zu bezeichnen. Bezugszeichen
10, gezeigt in der Figur, ist ein Phasenweglauf-
Synchronisationsdetektor zum Überwachen des Signals P1,
ausgegeben durch einen Phasendetektor 1. Durch Überwachen des
Signals P1 bestimmt der Phasenweglauf-Synchronisationsdetektor
10, ob oder ob nicht die PLL-Schaltung in einem
synchronisierten Zustand ist. Bezugszeichen 9 ist ein
Konstantfrequenz-Oszillator zum Erzeugen eines Signals mit
einer festen Frequenz fox. Betätigt durch ein Signal Sd,
erzeugt durch den Phasenweglauf-Synchronisationsdetektor 10,
wählt ein Schalter 8 entweder ein Signal, ausgegeben durch
einen spannungsgesteuerten Oszillator 4, oder ein Signal,
ausgegeben durch den Konstantfrequenz-Oszillator 9, aus. Hier
ist die Frequenz fox des Signals, ausgegeben durch den
Konstantfrequenz-Oszillator 9 auf einen Wert gleich (fiAVR × n)
eingestellt.
Wenn die PLL-Schaltung normal funktioniert, hat das Signal P₁,
ausgegeben durch den Phasendetektor 1, eine Größe, die
innerhalb eines festen Bereiches fluktuiert, und in diesem Fall
bestimmt der Phasenweglauf-Synchronisationsdetektor 10, daß die
PLL-Schaltung in einem synchronisierten Zustand ist. In diesem
Zustand wählt der Schalter 8 das Signal, ausgegeben durch den
spannungsgesteuerten Oszillator 4, aus, und die PLL-Schaltung
arbeitet in der gleichen Weise wie die herkömmliche PLL-
Schaltung. Die Beschreibung der PLL-Schaltung in diesem Zustand
wird deshalb unterlassen. In dem synchronisierten Zustand
erzeugt der spannungsgesteuerte Oszillator 4 das
Impulskettensignal Po mit einer Frequenz gleich (fi × n).
Wenn eine Anormalität in der PLL-Schaltung hierdurch auftritt,
überschreitet die Größe des Signals P₁, ausgegeben durch den
Phasenkomparator 1, eine zulässige Grenze. Falls dieser Zustand
andauert für eine bestimmte Zeitspanne, wird der Phasenweglauf-
Synchronisationsdetektor 10 bestimmen, daß die PLL-Schaltung
nicht normal arbeitet und ein Signal Sd ausgibt. Das
ausgegebene Signal Sd ändert die Position des Schalters 8 von
der Seite des spannungsgesteuerten Oszillators 4 zu der des
Konstantfrequenz-Oszillators 9. Wenn der Schalter 8 auf dieser
Seite positioniert ist, erzeugt die PLL-Schaltung das
Impulskettensignal Po mit einer Frequenz fox gleich (fiAVR × n)
als Ausgangssignal. Wie in der Figur gezeigt, wird das
Impulskettensignal Po ebenfalls zugeführt an einen
Frequenzteiler 2.
Die Ausgangsfrequenz fo in einem synchronisierten Zustand
ändert sich mit der Frequenz fi des Referenzsignals Pi. Jedoch
ist die Frequenz fox konstant. In dem Fall kleiner
Fluktuationen in der Frequenz fi des Referenzsignals Pi ist die
Ausgangsfrequenz etwa gleich der Konstantfrequenz fox. Deshalb
wird, sogar wenn die PLL-Schaltung nicht normal in einem
Phasenweglauf-Synchronisationszustand funktioniert, das
Impulskettensignal Po erzeugt mit einer Ausgangsfrequenz etwa
gleich der Frequenz, erhalten in dem synchronisierten Zustand.
Nachdem der Schalter 8 das Signal, ausgegeben durch den
Konstantfrequenz-Oszillator 9, als das Ausgangssignal Po gewählt
hat, bildet die PLL-Schaltung eine Offenschleifen-Schaltung
ohne Rückkopplung. In diesem Zustand wird die Schaltung nicht
den synchronisierten Zustand sofort wieder eingehen.
Dementsprechend wird der Schalter 8 ebenfalls nicht wie vorher
sofort auf die Seite des spannungsgesteuerten Oszillators 4
zurückgestellt werden.
Auf diese Art und Weise wird die PLL-Schaltung nicht in einen
synchronisierten Zustand sofort wiedergebracht, wenn einmal
eine Anormalität aufgetreten ist. In der Zwischenzeit kann die
PLL-Schaltung inspiziert werden, um die Ursache des Fehlers zu
bestimmen, was in bequemer Wartung resultiert.
Fig. 10 zeigt ein weiteres Beispiel einer Phasenregelschleife, die nicht Teil
der Erfindung ist. Es sei bemerkt, daß die gleichen Bezugszeichen
wie die benutzt in der ersten Ausführungsform, gezeigt in
Fig. 1, in Fig. 10 benutzt werden, um die gleichen oder
äquivalente Komponenten oder Elemente zu bezeichnen. Ebenfalls
werden, falls nicht anderweitig spezifiziert, die gleichen
Notationen wie die, benutzt in der Beschreibung in Fig. 1,
benutzt in der folgenden Erklärung, um die
gleichen elektrischen Größen zu bezeichnen. Bezugszeichen 10,
gezeigt in der Figur, ist ein Phasenweglauf-
Synchronisationsdetektor zum Überwachen eines Signals P₁,
ausgegeben durch einen Phasendetektor 1. Durch Überwachen des
Signals P₁ bestimmt der Phasenweglauf-Synchronisationsdetektor
10, ob oder ob nicht die PLL-Schaltung in einem
synchronisierten Zustand ist. Bezugszeichen 9 ist ein
Konstantfrequenz-Oszillator zum Erzeugen eines Signals mit
fester Frequenz. Betätigt durch ein Anormalitätssignal Sd,
ausgegeben durch den Phasenweglauf-Synchronisationsdetektor 10,
wählt ein Schalter 8 entweder ein Signal, ausgegeben durch
einen spannungsgesteuerten Oszillator 4, oder ein Signal,
ausgegeben durch den Konstantfrequenz-Oszillator 9, aus. Hier
ist die Frequenz fox des Konstantfrequenz-Oszillators 9
eingestellt in einen Wert etwa gleich (fiAVR × n).
Wenn die PLL-Schaltung normal funktioniert, wählt der Schalter
8 das Signal, ausgegeben durch den spannungsgesteuerten
Oszillator 4, aus und die PLL-Schaltung arbeitet in der
gleichen Weise wie die herkömmliche PLL-Schaltung. Die PLL-
Schaltung ist in dem synchronisierten Zustand, in dem der
spannungsgesteuerte Oszillator 4 das Impulskettensignal Po mit
einer Frequenz gleich (fi × n) erzeugt.
Wenn eine Anormalität in der PLL-Schaltung jedoch auftritt,
gibt der Phasenweglauf-Synchronisationsdetektor das
Anormalitätssignal Sd aus. Das ausgegebene Signal Sd ändert
die Position des Schalters 8 von der Seite des
spannungsgesteuerten Oszillators 4 zu der des Konstantfrequenz-
Oszillators 9. Wenn der Schalter 8 auf dieser Seite
positioniert ist, erzeugt die PLL-Schaltung das
Impulskettensignal Po mit einer Frequenz Fox gleich (fiAVR × n)
als Ausgangssignal. Wie gezeigt in der Figur, bleibt das
Signal, ausgegeben durch den spannungsgesteuerten Oszillator 4,
zugeführt zu einem Frequenzteiler 2.
Die Ausgangsfrequenz fo in einem synchronisierten Zustand
ändert sich mit der Frequenz fi des Referenzsignals Pi. Jedoch
ist die Frequenz fox konstant. In dem Fall kleiner
Fluktuationen in der Frequenz fi des Referenzsignals Pi ist
somit die Ausgangsfrequenz fast gleich der konstanten Frequenz
fox. Deshalb wird, sogar wenn die PLL-Schaltung nicht normal
arbeitet in einem Phasenweglauf-Synchronisationszustand, das
Impulskettensignal Po erzeugt mit einer Ausgangsfrequenz etwa
gleich der Frequenz, die erhalten wird in dem synchronisierten
Zustand.
In dem Phasenweglauf-Synchronisationszustand gibt der Schalter
8 das Signal, ausgegeben durch den Konstantfrequenz-Oszillator
9, weiter als das Ausgangssignal Po der PLL-Schaltung. Jedoch
bleibt das Signal, ausgegeben durch den spannungsgesteuerten
Oszillator 4, zugeführt zu dem Frequenzteiler 2.
Dementsprechend bleibt die PLL-Schaltung ebenfalls als
Schaltung mit geschlossener Schleife mit einer Rückkopplung,
wie sie ist. Daraus resultierend kehrt, wenn das Referenzsignal
Pi in einen normalen Zustand wiederhergestellt ist, was die
abnormale Bedingung beendet, die PLL-Schaltung zurück in einen
synchronisierten Zustand. Der Phasenweglauf-
Synchronisationsdetektor 10 erfaßt diesen synchronisierten
Zustand und stellt den Schalter 8 ab. Wenn der Schalter 8
abgestellt ist, wird das Signal erzeugt durch den
spannungsgesteuerten Oszillator 4, wiederausgewählt als das
Ausgangssignal der PLL-Schaltung. In dem synchronisierten
Zustand arbeitet die PLL-Schaltung in der gleichen Weise wie
die herkömmliche PLL-Schaltung in Fig. 12.
Claims (3)
1. Phasenregelschleife zur Erzeugung eines Ausgangssignals
(Po) aus einem Referenzsignal (Pi) mit einer
Ausgangsfrequenz (fo) gleich einem Vielfachen (n) der
Frequenz (fi) des Referenzsignals (Pi), wobei die
Phasenregelschleife umfaßt:
- a) einen Phasenkomparator (1) zum Vergleichen der Phase des Referenzsignals (Pi) mit der Phase eines Vergleichssignals (PFB) und zum Ausgeben eines Phasendifferenzsignals (P₁), welches eine Phasendifferenz zwischen dem Referenzsignal (Pi) und dem Vergleichssignal (PFB) darstellt;
- b) einen Referenzsignaldetektor (5) zum Erfassen eines Ausfalls des Referenzsignals (Pi) und zum Ausgeben eines Ausfalldetektionssignals (Sd);
- c) eine Filterschaltung (3) mit einer integrierenden Komponente (C) und einem Schalter, der die integrierende Komponente (C) bei Auftreten des Ausfalldetektionssignals (Sd) kurzschließt;
- d) einen spannungsgesteuerten Oszillator (4) zur Erzeugung des Ausgangssignal (P₀) mit einer Frequenz (f₀) in Abhängigkeit von einer angelegten Spannung (VCOin);
- e) einen Gleichspannungsquelle (6) zur Erzeugung einer Gleichspannung (E₁) vorbestimmter Größe, bei der der spannungsgesteuerte Oszillator (4) das Ausgangssignal (P₀) mit der Ausgangsfrequenz (f₀) erzeugt;
- f) einen Addierer (7) zur Addition des Ausgangssignals (P₂) der Filterschaltung (3) und der Gleichspannung (E₁) und zum Anlegen der addierten Spannung (VCOin) an den spannungsgesteuerten, Oszillator (4); und
- g) einen Frequenzteiler (2) zum Teilen der Frequenz (f₀) des von dem spannungsgesteuerten Oszillator (4) erzeugten Ausgangssignals (P₀) durch einen vorbestimmten Frequenz-Teilungsfaktor (n), um das Vergleichssignal (PFB) zu erzeugen, welches dem Phasenkomparator (1) zugeführt wird.
2. Phasenregelschleife nach Anspruch 1,
dadurch gekennzeichnet, daß
die Filterschaltung (3) in dem Kurzschlußzustand eine
Spannung von 0 Volt ausgibt.
3. Phasenregelschleife nach Anspruch 1,
dadurch gekennzeichnet, daß
bei vorhandenem Referenzsignal (Pi) bei der Ausregelung der
Phasen- bzw. Frequenzdifferenz die Ausgangsspannung (P₂)
der Filterschaltung um 0 Volt und die an den
spannungsgesteuerten Oszillator (4) angelegte Spannung um
die von der Gleichspannungsquelle (6) ausgegebene
Gleichspannung (E₁) schwankt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4346449A JPH06197014A (ja) | 1992-12-25 | 1992-12-25 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4326844A1 DE4326844A1 (de) | 1994-07-07 |
DE4326844C2 true DE4326844C2 (de) | 1997-11-20 |
Family
ID=18383508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4326844A Expired - Fee Related DE4326844C2 (de) | 1992-12-25 | 1993-08-10 | Phasenregelschleife |
Country Status (5)
Country | Link |
---|---|
US (1) | US5410572A (de) |
JP (1) | JPH06197014A (de) |
KR (1) | KR970006195B1 (de) |
DE (1) | DE4326844C2 (de) |
TW (1) | TW266353B (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202690A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | クロック信号発生回路 |
JPH0832833A (ja) * | 1994-07-13 | 1996-02-02 | Rohm Co Ltd | ビデオシステムパルス生成回路 |
US5534826A (en) * | 1994-10-24 | 1996-07-09 | At&T Corp. | Oscillator with increased reliability start up |
JP3395411B2 (ja) * | 1994-11-21 | 2003-04-14 | ソニー株式会社 | 位相比較回路及び位相同期回路 |
DE19654935C2 (de) * | 1995-02-06 | 2002-06-13 | Mitsubishi Electric Corp | Halbleitereinrichtung |
JP3523718B2 (ja) | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3710845B2 (ja) * | 1995-06-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR0175381B1 (ko) * | 1995-07-03 | 1999-04-01 | 김광호 | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 |
US5949261A (en) | 1996-12-17 | 1999-09-07 | Cypress Semiconductor Corp. | Method and circuit for reducing power and/or current consumption |
US6154508A (en) * | 1998-03-23 | 2000-11-28 | Vlsi Technology, Inc. | Method and system for rapidly achieving synchronization between digital communications systems |
JP2000174616A (ja) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | 半導体集積回路 |
JP2000173194A (ja) * | 1998-12-10 | 2000-06-23 | Fujitsu Ltd | Pll回路、pll回路の制御装置、及びディスク装置 |
JP3324647B2 (ja) * | 1999-08-23 | 2002-09-17 | 日本電気株式会社 | 水平同期信号に対する位相同期ループ回路 |
GB9922626D0 (en) | 1999-09-25 | 1999-11-24 | Koninkl Philips Electronics Nv | Low power phase locked loop frequency sysnthesiser |
US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
US6768362B1 (en) | 2001-08-13 | 2004-07-27 | Cypress Semiconductor Corp. | Fail-safe zero delay buffer with automatic internal reference |
JP2003133950A (ja) * | 2001-10-24 | 2003-05-09 | Nippon Dempa Kogyo Co Ltd | 入力切替電圧制御発振器及びpll制御発振器 |
DE10319899B4 (de) * | 2003-04-29 | 2006-07-06 | Infineon Technologies Ag | Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt |
KR100972494B1 (ko) * | 2005-04-28 | 2010-07-26 | 쟈인 에레쿠토로닉스 가부시키가이샤 | 위상 동기 루프 회로 |
US7406297B2 (en) | 2005-05-30 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Clock generation circuit and semiconductor device provided therewith |
JP2007013933A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | クロック生成回路及びそれを備えた半導体装置 |
JP4581985B2 (ja) * | 2005-12-14 | 2010-11-17 | パナソニック株式会社 | 内視鏡用高周波送受信装置 |
JP4654919B2 (ja) * | 2006-01-16 | 2011-03-23 | 日本電気株式会社 | 位相同期回路 |
JP4355350B2 (ja) * | 2007-11-16 | 2009-10-28 | 日本電波工業株式会社 | 発振周波数制御回路 |
JP5255316B2 (ja) * | 2008-04-08 | 2013-08-07 | 日本電波工業株式会社 | タイミングリカバリー回路 |
JP5521282B2 (ja) * | 2008-05-01 | 2014-06-11 | 富士通株式会社 | 位相比較器、位相同期回路及び位相比較制御方法 |
KR20100077548A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 위상동기회로 |
US8120430B1 (en) * | 2009-01-15 | 2012-02-21 | Xilinx, Inc. | Stable VCO operation in absence of clock signal |
US8120432B2 (en) | 2009-06-19 | 2012-02-21 | Rockstar Bidco, LP | System and method for selecting optimum local oscillator discipline source |
US8125279B2 (en) * | 2009-06-19 | 2012-02-28 | Rockstar Bidco, LP | System and method for reducing holdover duration |
CN104022778B (zh) * | 2014-06-24 | 2017-06-27 | 瑞斯康达科技发展股份有限公司 | 一种模拟锁相环电路及其信号处理方法 |
JP6382342B2 (ja) * | 2014-12-08 | 2018-08-29 | 古野電気株式会社 | 基準信号発生装置 |
US9954516B1 (en) * | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
JP6559548B2 (ja) * | 2015-11-11 | 2019-08-14 | エイブリック株式会社 | 発振回路装置 |
CN110380725B (zh) * | 2019-05-30 | 2023-06-20 | 芯创智创新设计服务中心(宁波)有限公司 | 一种鉴频鉴相模块的增益控制***及方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4031483A (en) * | 1976-01-15 | 1977-06-21 | Sperry Rand Corporation | Limiter circuit for servosystems |
US4007429A (en) * | 1976-01-19 | 1977-02-08 | Gte International Incorporated | Phase-locked loop having a switched lowpass filter |
JPS5567242A (en) * | 1978-11-15 | 1980-05-21 | Rohm Co Ltd | Phase locked loop circuit |
DE2951022A1 (de) * | 1979-12-19 | 1981-07-23 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen |
JPS57195311A (en) * | 1981-05-26 | 1982-12-01 | Victor Co Of Japan Ltd | Clock regenerating circuit |
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
DE3441143A1 (de) * | 1984-11-10 | 1986-05-22 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltung zur voreinstellung einer regelspannung |
US4635280A (en) * | 1985-05-28 | 1987-01-06 | Harris Corporation | Bit synchronizer for decoding data |
JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
JPH0787365B2 (ja) * | 1986-10-29 | 1995-09-20 | 松下電器産業株式会社 | クロツク再生位相同期回路 |
CA1290407C (en) * | 1986-12-23 | 1991-10-08 | Shigeki Saito | Frequency synthesizer |
JPS647714A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Clock synchronizing circuit |
DE3735188A1 (de) * | 1987-10-17 | 1989-04-27 | Philips Patentverwaltung | Phasenregelkreis mit einem spannungsgesteuerten oszillator |
JPH01141419A (ja) * | 1987-11-27 | 1989-06-02 | Matsushita Electric Ind Co Ltd | Pll回路 |
IT1223524B (it) * | 1987-12-18 | 1990-09-19 | Honeywell Bull Spa | Circuito ad aggancio di fase autotarante |
JPH01232828A (ja) * | 1988-03-12 | 1989-09-18 | Nissin Electric Co Ltd | Pll回路 |
JPH0770994B2 (ja) * | 1989-01-12 | 1995-07-31 | 松下電器産業株式会社 | 位相同期回路 |
JP2743468B2 (ja) * | 1989-05-18 | 1998-04-22 | 日産自動車株式会社 | 副変速機の変速制御装置 |
JPH0310418A (ja) * | 1989-06-07 | 1991-01-18 | Sanyo Electric Co Ltd | クロック再生用pll回路の基準クロック制御装置 |
JPH0432330A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | システムクロツク保護方式 |
JPH0435416A (ja) * | 1990-05-30 | 1992-02-06 | Mitsubishi Electric Corp | 位相同期回路 |
JP2844850B2 (ja) * | 1990-06-05 | 1999-01-13 | 松下電器産業株式会社 | Pll装置 |
EP0479237B1 (de) * | 1990-10-02 | 1997-08-20 | Nec Corporation | Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts |
JPH04182319A (ja) * | 1990-11-15 | 1992-06-29 | Seiko Epson Corp | ドープトガラスの製造方法 |
-
1992
- 1992-12-25 JP JP4346449A patent/JPH06197014A/ja active Pending
-
1993
- 1993-03-13 TW TW082101864A patent/TW266353B/zh active
- 1993-08-10 DE DE4326844A patent/DE4326844C2/de not_active Expired - Fee Related
- 1993-09-01 US US08/114,363 patent/US5410572A/en not_active Expired - Fee Related
- 1993-11-17 KR KR1019930024479A patent/KR970006195B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940017226A (ko) | 1994-07-26 |
JPH06197014A (ja) | 1994-07-15 |
DE4326844A1 (de) | 1994-07-07 |
KR970006195B1 (ko) | 1997-04-24 |
TW266353B (de) | 1995-12-21 |
US5410572A (en) | 1995-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4326844C2 (de) | Phasenregelschleife | |
DE3232155C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal | |
DE69400935T2 (de) | Leistungswechselrichter-Einrichtung | |
DE3886690T2 (de) | Gleichstromleistungsversorgung mit einem Hauptregler und Nebenreglern. | |
DE2929127A1 (de) | Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz | |
DE2901705C2 (de) | Digitale Servoschaltung | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE2749173A1 (de) | Motorregelungssystem | |
DE3887056T2 (de) | Wechselrichter zur Systemverbindung. | |
DE3637560A1 (de) | Netzgeraet mit notstrombatterie | |
DE3424961A1 (de) | Schaltungsanordnung mit phasenregelschleife | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE2646147C3 (de) | Digitale Phasenvergleichsanordnung | |
EP0142808B1 (de) | Verfahren und Vorrichtung zum Betrieb einer über einen Stromzwischenkreisumrichter gespeisten Asynchronmaschine bei Netzstörung | |
DE1283002B (de) | Steuereinrichtung fuer die Selektion des mittleren Signals aus einer Anzahl von redundanten, unabgeglichenen analogen Eingangssignalen | |
DE3800511C1 (de) | ||
DE2155900A1 (de) | Anlaufsteuerung für Gleichrichter-Umformersysteme | |
DE2907183A1 (de) | Abschalteinrichtung fuer eine schaltbare energieversorgungseinrichtung | |
DE3631801C2 (de) | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät | |
DE2640622C3 (de) | Verfahren zum Notbetrieb eines eine Drehfeldmaschine speisenden Umrichters und Vorrichtung zur Durchführung des Verfahrens | |
DE69122533T2 (de) | Regelsystem für die Erregung einer Synchronmaschine | |
DE3015213C2 (de) | ||
CH631845A5 (de) | Vorrichtung zur pegelregelung in am-pm-empfaengern. | |
DE69100890T2 (de) | Vorrichtung zur Erzeugung eines mit der Phase der Leistungsversorgung synchronisierten digitalen Signals. | |
EP0588050B1 (de) | Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |