DE2929127A1 - Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz - Google Patents

Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz

Info

Publication number
DE2929127A1
DE2929127A1 DE19792929127 DE2929127A DE2929127A1 DE 2929127 A1 DE2929127 A1 DE 2929127A1 DE 19792929127 DE19792929127 DE 19792929127 DE 2929127 A DE2929127 A DE 2929127A DE 2929127 A1 DE2929127 A1 DE 2929127A1
Authority
DE
Germany
Prior art keywords
frequency
phase
output
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792929127
Other languages
English (en)
Other versions
DE2929127C2 (de
Inventor
Nigel Jonathan Richard King
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Racal Communications Equipment Ltd
Original Assignee
Racal Communications Equipment Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Racal Communications Equipment Ltd filed Critical Racal Communications Equipment Ltd
Publication of DE2929127A1 publication Critical patent/DE2929127A1/de
Application granted granted Critical
Publication of DE2929127C2 publication Critical patent/DE2929127C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

RACAL COMMUNICATIONS EQUIPMENT LIMITED, Bracknell,
Berkshire, England
Elektrische Schaltungsanordnung zum Erzeugen einer Ausgangsgröße variabler Frequenz
Die Erfindung bezieht sich auf eine elektrische Schaltungsanordnung zum Erzeugen eines Ausgangssignals oder einer Ausgangsgröße variabler Frequenz.
Elektrische Schaltungsanordnungen, die an ihrem Ausgang eine variable oder veränderbare Frequenz bereitstellen, sind in Form phasenverriegelter Schleifen bekannt, bei denen ein frequenzvariabler spannungsgesteuerter Oszillator über einen einstellbaren Frequenzteiler mit einem Teilerfaktor von N einen Phasenvergleicher speist. Der Phasenvergleicher vergleicht die Phase der geteilten Frequenz mit der Phase einer Referenzfrequenz, und aufgrund des Phasenvergleichs wird der spannungsgesteuerte Oszillator so eingestellt, daß eine Phasengleichheit aufrecht erhalten wird. Die Frequenz des spannungsgesteuerten Oszillators (Ausgangsfrequenz der Schaltungsanordnung) kann man somit in Schritten einstellen, von denen Jeder gleich der Referenzfrequenz ist. Zu diesem Zweck wird der Teilerfaktor um Einheitswerte geändert·
Die Nachteile einer derartigen Anordnung bestehen darin, daß die minimale Schrittänderung, die in der Ausgangsfrequenz möglich ist, gleich dem Wert der Referenzfrequenz ist.
Es besteht somit ein Bedürfnis nach einer besseren elektrisehen Frequenzsteueranordnung.
909885/0869
Der Erfindung liegt die Aufgabe zugrunde, unter Einbeziehung einer phasenverriegelten Schleife, in der ein frequenzvariabler spannungsgesteuerter Oszillator über einen einstellbaren Frequenzteiler einen Phasenvergleicher speist, eine elektrische Frequenzsteueranordnung zu schaffen, mit der die Frequenz des spannungsgesteuerten Oszillators in kleineren Schritten als der Referenzfrequenz eingestellt werden kann. Weiterhin soll in einer solchen Frequenzsteueranordnung eine Schleifenbandbreite vorgesehen werden, die größer als die Schrittgröße ist, und zwar mit gutem Schwingverhalten und ohne die Verwendung toleranzmäßig eingeengter Baukomponenten.
Eine elektrische Schaltungsanordnung zum Erzeugen einer Ausgangsgröße variabler Frequenz zeichnet sich nach der Erfindung aus durch: eine frequenzvariable Quelle, zum Erzeugen einer Ausgangsfrequenz; einen ganzzahlig einstellbaren Frequenzteiler, an den die Ausgangsfrequenz gelegt ist und der eine entsprechend geteilte Frequenz bereitstellt; eine Referenzfrequenzquelle; einen Phasenvergleicher, der die Phase der geteilten Frequenz mit der Phase einer Referenzfrequenz vergleicht, um eine Ausgangsgröße zu liefern, deren Vorzeichen und Pegel von der festgestellten Phasendifferenz abhängen; Mittel zum Weiterleiten der Ausgangsgröße an die frequenzvariable Quelle, um deren Ausgangsfrequenz in einem solchen Sinne zu steuern» daß die Tendenz besteht, die genannte Phasendifferenz auf IRiII zu vermindern; Mittel zum periodischen Verändern des Teilerfaktors des Frequenzteilers, wobei der Mittelwert des Tellerfaktors einen solchen Wert hat, daß die Ausgangsfrequenz einen gewünschten Wert annimmt; Mittel, die innerhalb jeder Periode der Veränderung des Teilerfalrfeors wirksam werden, um wiederholte und zeitweilige Verschiebungen in der Phase der geteilten Frequenz in bezug auf die Referenzfrequenz zu verursachenr wodurch in ihrem Auegangssignal die Wirkung beseitigt wird, die sonst von den durch den Phasendetektor bis zu dieser Verschiebung er-
909885/0869
faßten Phasendifferenzen ausgeübt werden würde; und Mittel zum Versetzen oder Beseitigen der restlichen Veränderungen im Ausgangssignal des Phasendetektors zwischen den genannten Verschiebungen.
Die Erfindung wird nachstehend an Hand des in der Zeichnung dargestellten Ausführungsbeispiels erläutert. Es zeigt:
F i g . 1 ein vereinfachtes Blockschaltbild einer nach der Erfindung ausgebildeten Schaltungsanordnung zum Erzeugen eines Ausgangssignals variabler Frequenz,
F i g . 2A bis 2F Schwingungsformen bzw. Signalverläufe zur Erläuterung der Arbeitsweise der in der Fig. 1 dargestellten Schaltungsanordnung,
F i g . 3 ein mehr ins einzelne gehende Blockschaltbild der Schaltungsanordnung,
F i g . 4a bis 4E Schwingungsformen bzw. Signalverläufe zur Erläuterung der Arbeitsweise der Anordnung nach der Fig. 3 und
F i g . 5 weitere Schwingungsformen bzw. Signalverläufe zur ausführlicheren Erläuterung der Arbeitsweise der Schaltungsanordnung.
Wie es aus einem in der Fig. 1 dargestellten, vereinfachten Blockschaltbild eines Ausführungsbeispiels der Erfindung hervorgeht, enthält die gezeigte Schaltungsanordnung einen spannungsgesteuerten Oszillator (VCO) 10, der an eine Ausgangsleitung 12 ein Signal mit einer Ausgangsfrequenz Fo abgibt. Die Ausgangsleitung 12 ist mit dem einen Eingang einer durch N teilenden Dividierschaltung 14 verbunden. Die Dividierschaltung 14 gibt über eine Leitung 16 ein Signal mit einer Frequenz Fd an einen Phasendetektor 18 ab, der
909885/0869
von einer Referenzquelle 21 über eine Leitung 20 noch ein Signal mit einer Referenzfrequenz Fr erhält. Der Phasendetektor 18 vergleicht die Phasen der Signale mit den Frequenzen Fd und Fr und erzeugt ein Steuersignal C an einer Ausgangsleitung 22. Das Steuersignal C hängt von der festgestellten Phasendifferenz ab. Die Leitung 22 ist über ein Tiefpaßfilter 23 und eine Leitung 24 mit dem spannungsgesteuerten Oszillator 10 verbunden. Die bisher beschriebene Anordnung arbeitet in einer solchen Weise, daß durch Einstellung der Frequenz Fo versucht wird, die Frequenzen Fd und Fr phasengleich zu halten.
Eine Leitung 25 leitet das Ausgangssignal des spannungsgesteuerten Oszillators mit der Frequenz Fo an einen Ausgangsanschluß 26.
Einer Steuereinheit 28 wird Information, beispielsweise Digitalinformation, über Eingabeleitungen 30 zugeführt. Die zugeführte Information stellt den Sollwert für die Ausgangsfrequenz Fo dar. Die Steuereinheit 28 steuert über einen Steuerkanal 32 den Teilerfaktor N der Dividierschaltung 14 in einer solchen Weise, daß die Frequenz Fo den Sollwert annimmt. Die Steuereinheit 28 weist noch eine Ausgangsleitung 34 auf, die mit der Leitung 22 verbunden ist.
Es ist ersichtlich, daß eine Einheitsänderung des Wertes des Teilerfaktors N den Wert der Ausgangsfrequenz Fo um einen Betrag ändert, der gleich der Referenzfrequenz Fr ist. Wenn beispielsweise Fr 100 kHz beträgt und N gleich 10 ist, beträgt die Ausgangsfrequenz Fo gleich 1 MHz. Wenn nun N auf 11 eingestellt wird, ändert sich der Wert des Steuersignals C in einer solchen Richtung und um einen solchen Betrag, daß die Ausgangsfrequenz Fo des spannungsgesteuerten Oszillators 10 einen Wert von 1,1 MHz annimmt, und zwar in dem Bestreben, die Frequenz Fd auf 100 kHz zu halten.
909885/D869
In einer an Hand der Fig. 1 kurz zu beschreibenden Weise, die dann an Hand der Fig. 2 weiter erläutert wird, ist die Schaltungsanordnung in der Lage, den Wert der Frequenz Fo um kleinere Beträge als Fr zu ändern. Dazu sei zunächst angenommen, daß die Leitungen 22 und 24 unterbrochen sind. Der Phasendetektor 18 ist somit nicht in der Lage, die Frequenz des spannungsgesteuerten Oszillators 10 zu steuern. Weiterhin sei angenommen, daß Fr gleich 100 kHz, Fo gleich 10,1 MHz und N gleich 10 ist. Daraus folgt, daß Fd gleich 101 kHz beträgt;. Dieser Wert stimmt somit nicht genau mit der Frequenz Fr überein, die gleich
100 kHz ist. Der Phasendetektor 18 stellt daher einen Phasenfehler fest. Für jede Periode von Fr werden für Fo anstelle von 10 Impulsen 10,1 Impulse auftreten, so daß die Phase pro Periode um 0,1 vorgeschoben wird. Nach 10 Perioden von Fr sind somit bezüglich der Frequenz Fo
101 Impulse aufgetreten, so daß die Phase um eine vollständige Periode vorgeschoben ist. Während dieser Zeit wird Fd gegenüber Fr vorrücken, so daß das am Ausgang des Phasendetektors 18 auftretende Steuersignal C fortschreitend zunehmen wird. Wenn die Leitung 22 mit dem Steuereingang des spannungsgesteuerten Oszillators 10 verbunden wäre, würde das Steuersignal C versuchen, die Frequenz Fo einzustellen, bis sie genau 10 MHz beträgt.
In einer noch im einzelnen zu beschreibenden Weise ist aber die Steuereinheit 28 so ausgebildet, daß sie, wenn die Frequenz Fo um eine vollständige Periode vorgerückt ist, eine vollständige Periode oder einen vollständigen Zyklus der Frequenz Fo entfernt oder absorbiert. Dabei wird gleichzeitig die Phase von Fd eingestellt, so daß Fd in Phase mit Fr ist. Das Steuersignal C des Phasendetektors fällt somit auf Null ab.
909885/0869
Da die Frequenz Fo immer noch 10,1 MHz beträgt, baut sich der Phasenfehler zwischen Fd und Fr erneut auf, und der Wert des Steuersignals C nimmt erneut zu, bis nach weiteren 101 Perioden der Frequenz Fo (10 Perioden der Frequenz Fd) die Steuereinheit 28 wiederum eine vollständige Periode dieser Frequenz entfernt oder absorbiert. Zu dieser Zeit fällt das am Ausgang des Phasendetektors auftretende Steuersignal C erneut auf Null ab.
Als Ergebnis des bis jetzt beschriebenen Vorgangs nimmt das Steuersignal C eine sägezahnförmige Schwingungsform an.
In der Fig. 2 ist der Vorgang grafisch dargestellt, obgleich aus Gründen der Einfachheit für N ein Wert von 2 (anstatt von 10 wie in dem vorstehend beschriebenen Beispiel) angenommen ist und Fo eine Frequenz von 225 kHz (anstatt von 10,1 MHz wie in dem vorstehenden Beispiel) hat. Für jede Periode von Fr erzeugt somit Fo 2,25 Impulse und wird in der Phase um einen Periodenanteil oder Zyklusanteil von 0,25 vorgeschoben.
In der Fig. 2 ist Fr durch die Schwingungsform 2A, eine mit genau 200 kHz angenommene Frequenz Fo durch die Schwingungsform 2B, die in diesem Beispiel tatsächlich 225 kHz betragende Frequenz Fo durch die Schwingungsform 2C und Fd durch die Schwingungsform 2D dargestellt.
In Anbetracht der Frequenzdifferenz zwischen Fr und Fd stellt der Phasendetektor 18 einen Phasenfehler fest, wenn er die Phase jedes Impulses von Fr mit der Phase jedes Impulses von Fd vergleicht. In der Fig. 2E sind die vom Phasendetektor erzeugten laufenden Abtastungen dargestellt. In der Fig. 2F sind diese Abtastungen durch senkrechte Linien entsprechender Höhe gezeigt. Man sieht, daß als Ergebnis diese Abtastungen linear mit dem Phasenfehler zunehmen.
909885/0869
An Hand eines eingezeichneten Zeitpunktes ti kann man erkennen, daß sich die Frequenz Fo nach vier Zyklen oder Perioden der Frequenz Fr um eine vollständige Periode oder um einen vollständigen Zyklus gegenüber ihrem nominellen Korrekturwert vorgeschoben hat (vgl, gestrichelt eingezeichnete, geneigte Linien), so daß ein Phasenfehler von 360° auftritt. Während dieser Zeit liefert der spannungsgesteuerte Oszillator für Fo neun Zyklen oder Perioden, und zwar anstelle von acht Zyklen oder Perioden, die bei Fo gleich 200 kHz auftreten wurden.
Wie bereits erwähnt, ist die Steuereinheit 28. so ausgebildet, daß sie beim Auftreten dieser Situation tätig wird, um eine vollständige Periode der Frequenz Fo zu entfernen oder zu absorbieren.
Dies ist in der Fig. 2C bei der Stelle A gezeigt. Dieser Vorgang hat eine entsprechende Wirkung auf die Frequenz Fd (vgl. Fig. 2D), wobei Fd zurück in Phasengleichheit mit Fr gebracht wird und eine schrittartige Änderung im Ausgangssignal des Phasendetektors 18 (vgl. Fig. 2F) auftritt. Wie man der Fig. 2F entnehmen kann, fällt somit das Steuersignal C auf Null ab.
Da die Frequenz Fo immer noch 225 kHz beträgt, wird der Phasenfehler zwischen Fd und Fr erneut aufgebaut, so daß der Wert des Steuersignals C erneut zunimmt, bis nach weiteren acht Perioden von Fo die Steuereinheit 28 wiederum eine vollständige Periode dieser Frequenz entfernt oder absorbiert, wobei das am Ausgang des Phasendetektors auftretende Steuersignal C wiederum auf Null abfällt.
Die Entfernung einer vollständigen Periode von Fo wird in der Praxis durch eine zeitweilige Erhöhung des Wertes von N um 1 erreicht. Wenn die Dividierschaltung 14 nach Art eines Ringzählers ausgebildet ist, kann ein vollständi-
909885/0869
ger Impuls von Fo entfernt werden, vorausgesetzt, daß N für eine Periode von Fr auf einem erhöhten Wert gehalten wird.
Falls die Leitung 22 wieder mit dem Steuereingang des spannungsgesteuerten Oszillators 10 verbunden wäre, würde sich die gemäß der obigen Erläuterung erzeugte sägezahnförmige Schwingungsform einem Gleichpegel überlagern. Der Gleichpegel würde von einem endlichen, aber sehr kleinen Phasenfehler stammen, der zwischen Fd und Fr vorhanden sein würde, um die Ausgangsfrequenz Fo des spannungsgesteuerten Oszillators auf ihren nominell richtigen Wert zu treiben (10 MHz oder 200 kHz bei den beiden betrachteten Beispielen), während die sägezahnförmige Schwingungsform (aufgrund der bereits erläuterten Umstände) von den zusätzlichen 0,1 MHz oder 25 kHz stammen würde. Eine bloße Wiederverbindung der Leitung in dieser Weise wäre jedoch nicht ausreichend, da die sägezahnförmige Schwingungsform eine unannehmbare Modulation der Frequenz Fo bewirken würde. Andererseits könnte die sägezahnförmige Schwingungsform auch nicht durch Filtern beseitigt werden, weil die notwendige Filterung eine unannehmbare Erhöhung der Ansprechzeit des Systems mit sich brächte.
Die Steuereinheit 28 ist daher unter Bezugnahme auf die folgende Beschreibung so ausgebildet, daß sie die sägezahnförmige Schwingungsform in zwei Stufen entfernt. Als erstes führt die Steuereinheit zusätzliche Einstellungen für den Wert von N zwischen den bereits erwähnten Schrittänderungen aus, wobei die Amplitude der sägezahnförmigen Schwingungsform begrenzt und ihre Gestalt verändert wird, und als zweites erzeugt sie (an der Leitung ein Signal, das die Restmodulation zurückdrängt.
909885/0869
Das Ergebnis hiervon ist, daß der Phasendetektor 18 die Ausgangsfrequenz Fo des spannungsgesteuerten Oszillators genau auf den Sollwert (10,1 MHz oder 225 kHz bei den beiden Beispielen) steuert, und dennoch in der Steuerschleife eine zusätzliche Glättung nicht erforderlich ist, die eine Verzögerung einführen bzw. das Ansprechverhalten verschlechtern würde. Die Ausgangsfrequenz Fo kann daher nicht nur in Schritten geändert werden, von denen jeder einen mit dem Wert von Fr übereinstimmenden Minimalwert hat, sondern in viel kleineren Schritten oder Inkrementen, und zwar durch Vornahme momentaner Einstellungen am Teilerfaktor N.
Die im folgenden mit T bezeichnete Periode der sägezahnförmigen Schwingungsform ändert sich in Abhängigkeit von der tatsächlichen Frequenzdifferenz zwischen Fo/N und Fr. Der Mittelwert von Fd wird gleich Fr.
In der Fig. 3 ist die Schaltungsanordnung mit weiteren Einzelheiten dargestellt, und die Fig. 4 zeigt Schwingungsformen, die zur Erläuterung der Arbeitsweise der Schaltungsanordnung dienen.
Einander entsprechende Teile sind in den Fig. 1 und 3 mit den gleichen Bezugszeichen versehen.
Bei dem Beispiel nach der Fig. 3 hat der spannungsgesteuerte Oszillator 10 einen Bereich von 39,4 bis 69,4 MHz, und der Teilerfaktor N der Dividierschaltung 14 kann zwischen 394 und 694 verändert werden. Die Referenzfrequenz Fr, die von der Referenzquelle 21 erzeugt wird, beträgt 100 kHz.
Die Steuereinheit 28 weist einen Serien-Paralle-Datenumsetzer 62 auf, der über die Leitung 30 Eingabedaten in serieller Form erhält. Diese Daten stellen den Sollwert der Ausgangsfrequenz Fo dar, die am Ausgangsanschluß 26 auftreten soll.
909885/0869
Der Umsetzer 62 hat fünf Ausgangskanäle 68A, 7OA, 72A, 74A und 76A. Die Kanäle 68A bis 74A sind der Übertragung von Daten zugeordnet, die der Anzahl von 10 Hz, der Anzahl von 100 Hz, der Anzahl von 1 kHz und der Anzahl von 10 kHz der Ausgangsfrequenz Fo zugeordnet sind. Diese Kanäle geben die genannten Daten an einen ersten Akkumulator 78 weiter.
Der fünfte Kanal 76A überträgt die Daten, die der Anzahl von 100 kHz der Ausgangsfrequenz Fo zugeordnet sind. Dieser Kanal ist mit einem Datenaddierer 80 verbunden. Der Datenaddierer 80 hat einen Ausgangskanal 82, der mit der Dividierschaltung 14 verbunden ist, um dort den Teilerfaktor N zu setzen.
Wenn die gewünschte Ausgangsfrequenz oder Sollausgangsfrequenz Fo 100 kHz oder ein Vielfaches von 100 kHz betragen soll, befinden sich die Kanäle 68A bis 74A jeweils auf einem Wert von Null, und der Addierer 80 spricht auf die Information im Kanal 76A an, um den Teilerfaktor N auf den geeigneten Wert einzustellen, der fortlaufend beibehalten wird (unter der Annahme, daß der Akkumulator 78 leer ist). Wenn die gewünschte Ausgangsfrequenz Fo nicht ein Vielfaches von 100 kHz betragen soll, befinden sich wenigstens einige der Kanäle 68A bis 74A nicht auf dem Wert Null. In einer noch zu beschreibenden Weise führt dies dazu, daß durch den Akkumulator 78 periodische Einheitsänderungen im Teilerfaktor N vorgenommen werden (in einer zur Entfernung eines Impulses von Fo äquivalenten Weise).
Der Akkumulator 78 hat vier Stufen 78-1, 78-2, 78-3 und 78-4, und zwar mit je einem Eingang, an den ein entsprechender der Eingangskanäle 68A, 7OA, 72A und 74A angeschlossen ist, und mit je einem Ausgang, an den ein entsprechender der vier Kanäle 68B, 7OB, 72B und 74B angeschlossen ist. Jede Stufe kann irgendeine der zehn Dezimalzahlen speichern. Die Stufen sind in Kaskade geschaltet,
909885/0869
so daß eine Stufe, die auf 0 gesetzt wird oder durch 0 läuft, einen Übertragimpuls für die nächste Stufe der Reihe erzeugt. Der Übertragausgang der vierten Stufe (das ist die Stufe 78-4) ist mit einer Ubertragausgabeleitung 86 verbunden.
Der Akkumulator wird von Taktsignalen gesteuert, die von der Referenzquelle 21 stammen und an einer Leitung 87 auftreten. Die Taktsignale erscheinen somit alle 10 Ais. Die Stufen sind so angeordnet, daß in Abhängigkeit von jedem Taktimpuls an der Leitung 87 jede βΐμΐβ ihren zuvor akkumulierten Gesamtwert den Eingabedaten hinzuaddiert, die über die betreffenden Eingangskanäle 68A, 7OA, 72A oder 74A empfangen werden, und an ihrem betreffenden Ausgangskanal 68B, 7OB, 72B oder 74B den neuen akkumulierten Gesamtwert abgibt (und selbstverständlich diesen Ausgabewert zur nächsten Stufe weiterleitet).
Der erste Akkumulator 78 hat daher eine Kapazität von 9999. Wenn die Eingangskanäle 68A bis 74A eine Frequenz von 10 Hz anfordern, wobei der Kanal 68A auf die Dezimale 1 und die Kanäle 7OA, 72A und 74A auf Null gesetzt werden, erhöht sich der Gesamtwert im Akkumulator 78 um 1 bei jedem Taktimpuls an der Leitung 87. Jeder 10000. Taktimpuls (alle 0,1 s) erzeugt daher ein Übertragausgabesignal an der Leitung 86. Die Übertragausgabesignale erscheinen somit zehnmal pro Sekunde.
Wenn beispielsweise die Eingangssignale an den Kanälen 68A bis 74a eine Frequenz von 500 Hz aufrufen, wobei der Kanal 7OA auf die Dezimale 5 und die Kanäle 68A, 72A und 74A auf Null gesetzt sind, wird der Gesamtwert im Akkumulator 78 bei jedem Taktimpuls um 50 erhöht, so daß an der Leitung 86 ein Übertragausgabesignal bei jedem 200. Taktimpuls und damit fünfhundertmal pro Sekunde auftritt.
909885/0869
In der Fig. 4A ist gezeigt, wie die Zahl, die durch die Signale an den Kanälen 68B, 7OB, 72B und 74B dargestellt ist, fortlaufend bis auf 9999 zunimmt. Die Zunahmegeschwindigkeit hängt dabei vom Wert der Frequenz ab, die von den Signalen an den Kanälen 68A, 7OA, 72A und 74A dargestellt ist. Wenn der Übertragausgabeimpuls (gezeigt in der Fig. 4B) an der Leitung 86 auftritt, kommt es zu einem Abfall auf Null.
Der Akkumulator 78 erzeugt somit ein Übertragausgabesignal an der Leitung 86 mit einer auf eine Sekunde bezogenen Anzahl, die gleich der Frequenz ist, die dem Akkumulator über die Kanäle 68A bis 74A einprogrammiert wird. Ein Übertragausgabesignal erscheint somit am Ende einer jeden Periode T (vgl. Fig. 2F), was noch im einzelnen erläutert wird.
Es soll ein Fall betrachtet werden, bei dem der gewünschte Wert bzw. der Sollwert der Ausgangsfrequenz Fo gleich AB,CD MHz betragen soll. Dies ist gleich ABC,D mal 100 kHz. Im Kanal 76A treten daher Daten auf, die ABC darstellen, wohingegen im Kanal 74A eine Zahl auftritt, die D mal 10 kHz darstellt. Die Kanäle 68A, 7OA und 72A sind auf Null gesetzt.
In Abhängigkeit von den Eingabedaten am Kanal 76A setzt der Addierer 80 den Teilerfaktor N des Dividierers oder der Teilerschaltung 14 auf ABC, wodurch veranlaßt wird, daß die phasenverriegelte Schleife die Ausgangsfrequenz Fo des spannungsgesteuerten Oszillators 10 auf das ABCfache von 100 kHz oder auf AB,C MHz bringen will. Damit die Ausgangsfrequenz Fo tatsächlich AB,CD MHz anstatt AB,C MHz beträgt, ist es erforderlich, daß der Teilerfaktor N am Ende jeder Periode T um 1 erhöht wird. Die Länge der Zeitperiode T ist gleich der Zeit, die die Frequenz Fo benötigt, um genau 360° vorzurücken. Während jeder Periode
909885/0869
(10/Us) von Fr wird die Frequenz Fo um D/10 einer Periode vorgeschoben. Nach 10/D Perioden von Fr, d.h, nach 100/D/Us, tritt eine Voreilung um eine ganze Periode auf.
Somit ist T = 100/D/US.
Wie erwähnt, ist bei diesem Beispiel der Kanal 74A auf eine Zahl gesetzt, die D mal 10 kHz entspricht. Der Akkumulator 78 erzeugt daher ein Übertragausgabesignal an der Leitung 86 bei jedem 10/D Taktimpuls an der Leitung Da die Taktimpulse alle 10 /US auftreten, sind die Übertragausgabesignale an der Leitung 86 um 100/D/Us getrennt. Die Übertragausgabesignale erscheinen daher an der Leitung 86 mit der Periode T, wie es notwendig ist.
Die Werte der Ausgangssignale an den Kanälen 68B, 7OB, 72B und 74B stellen Bruchteile der Periode T dar. Die Werte aufeinanderfolgender Ausgangssignale am Kanal 68B sind daher um eine Zahl getrennt, die 0,0001 χ Τ darstellt. In ähnlicher Weise sind die Werte aufeinanderfolgender Ausgangssignale am Kanal 7OB um eine Zahl getrennt, die 0,001 χ Τ darstellt. Die Werte aufeinanderfolgender Ausgangssignale am Kanal 72B sind um 0,01 χ T darstellende Zahl und die Werte aufeinanderfolgender Ausgangssignale am Kanal 74B um eine 0,1 χ Τ darstellende Zahl getrennt. Für irgendein gegebenes Frequenzinkrement, das mittels der Kanäle 68A bis 74A eingestellt ist, ist die tatsächliche Zahl, die in Abhängigkeit von jedem Taktimpuls durch die Signale an den Kanälen 68B bis 74b dargestellt ist, dem momentanen Phasenfehler zwischen Fr und Fd proportional. Dieser Umstand ist aber (in einer noch zu erläuternden Weise) durch die Tatsache modifiziert, daß die Kanäle 68B, 7OB, 72B und 74B mit einem Akkumulator 90 verbunden sind.
Der Akkumulator 90 hat vier Stufen 90-1, 90-2, 90-3 und 90-4. Diese Stufen sind in ähnlicher Weise wie die
909885/0368
Stufen 78-1, 78-2, 78-3 und 78-4 des Akkumulators 78 angeordnet. Dem Akkumulator 90 werden über die Leitung 87 die Taktimpulse mit dem Intervall von 10/us zugeführt. Der Übertragausgang der Stufe 90-4 ist mit einer Übertragausgabeleitung 92 verbunden.
Der Akkumulator 90 integriert somit effektiv das an den Kanälen 68B, 7OB, 72B und 74B empfangene Signal, und die an der Leitung 92 auftretenden Übertragausgabesignale sind in der Fig. 4C dargestellt. An der Leitung 92 erscheint somit ein Signal mit variablem Tastverhältnis, das zunimmt, wenn der Inhalt des Akkumulators 78 in Richtung auf seinen Maximalwert ansteigt. Wenn anfangs der Gesamtwert im Akkumulator 78 relativ niedrig ist, existiert jedes Übertragausgabesignal an der Leitung 92 für die Dauer lediglich eines Taktsignals an der Leitung 87, jedoch füllt sich der Akkumulator 90 schneller auf als der Gesamtwert im Akkumulator 78 zunimmt, so daß die Übertragausgabesignale an der Leitung 92 häufiger auftreten. Während des Auffüllens des Akkumulators 78 wird zusätzlich jedes Übertragausgabesignal an der Leitung 92 für einige Taktimpulse gehalten, da jeder Taktimpuls vom Akkumulator 78 eine Zahl hinein taktiert, die ausreicht, um unmittelbar den Akkumulator wieder anzufüllen und damit das Übertragausgabesignal an der Leitung 92 aufrecht zu erhalten. Wenn die in Abhängigkeit von einem Taktimpuls vom Akkumulator 78 dem Akkumulator 90 zugeführte Zahl mehr als ausreichend ist, und zwar in Kombination mit dem bereits akkumulierten Gesamtwert im Akkumulator 90, um den Akkumulator aufzufüllen, wird an der Leitung 92 ein Übertragausgabesignal erzeugt, und der verbliebene Rest wird nach der Rücksetzung des Akkumulators auf Null im Akkumulator 90 gehalten und steht bereit, um der nächsten Zahl hinzuaddiert zu werden, die in Abhängigkeit vom nächsten Taktimpuls aus dem Akkumulator 78 in den Akkumulator 90 gegeben wird.
909885/0869
Aus der Fig. 3 geht hervor, daß die Leitung 92 mit dem Addierer 80 über eine Leitung 94 verbunden ist. Wenn die Leitung 94 durch das Übertragausgabesignal an der Leitung 92 erregt ist, zählt der Addierer 80 eine 1 zum Teilerfaktor N hinzu. Die Leitung 92 ist außerdem über eine Leitung 96 und ein Verzögerungsglied 98 mit einem weiteren Eingang des Addierers 80 verbunden. Das Verzögerungsglied 98 wird in Abhängigkeit von Taktimpulsen betrieben, die an der Leitung 87 auftreten.
Jedes Übertragausgabesignal an der Leitung 92 veranlaßt somit den Addierer, den Teilerfaktor N der .Dividierschaltung 14 um 1 auf (N+1) zu erhöhen. Am Ende des Taktimpulses, der dieses Übertragausgabesignal hervorrief, hat der Teilerfaktor die Tendenz, nach N zurückzukehren. Der nächste Taktimpuls veranlaßt jedoch das Verzögerungsglied 98 an einer Leitung 99 ein Ausgangssignal abzugeben, das den Addierer 80 in die Lage versetzt, vom Teilerfaktor eine 1 zu subtrahieren, so daß er auf (N-1) umschaltet. Am Ende dieses Taktimpulses kehrt der Teilerfaktor nach N zurück. Das Verzögerungsglied 98 und der Addierer 80 bewirken eine Differenzierung der Übertragausgabesignale, die das Integral der Phase darstellen.
Wenn sowohl der vorangegangene Inhalt des Akkumulators 90 (vor dem Taktimpuls, der das Übertragausgabesignal erzeugt) als auch der Eingang an den Kanälen 90-1, 90-2, 90-3 und 90-4 hinreichend groß ist, ruft der Taktimpuls nicht nur ein Übertragausgabesignal hervor, sondern läßt auch in dem Akkumulator 90 einen solchen Rest, daß der nächste Taktimpuls ebenfalls ein Übertragausgabesignal erzeugt. Die Wirkung des Verzögerungsglieds 98 ist derart, daß der Addierer 80 während dieses zweiten Taktimpulses Eingangssignale über die beiden Leitungen 94 und 99 erhält, und daher der Teilerfaktor auf N gehalten wird. Der Teilerfaktor wird dann auf (N-1) umge-
909885/0869
schaltet, und zwar durch das Verzögerungsglied 98 für die Dauer des ersten Taktimpulses nach Beendigung des Übertragausgabesignals an der Leitung 92.
Die Wirkung dieses Vorgangs ist in der Fig. 4D dargestellt, die auch den Ausgang des Phasendetektors 18 zeigt. Dabei hat dieser Ausgang die Form einer Reihe vertikaler Linien, die die Vorzeichen und Beträge der laufenden Abtastungen darstellen, die der Detektor 18 beim Vergleich der Phase jedes Impulses von Fd mit dem entsprechenden Impuls von Fr erzeugt.
Zu einem Zeitpunkt t wird angenommen, daß Fd und Fr miteinander in Phase sind. Für die Frequenz Fo wird angenommen, daß sie sich auf dem Wert befindet, der durch die Eingabedaten eingestellt ist, und daß sie deshalb nicht ein integrales Vielfaches von Fr ist (wegen des Frequenzinkrementes, das durch die Signale an den Kanälen 68A, 7OA, 72A und 74A eingestellt ist). Vom Phasendetektor wird daher zwischen Fd und Fr ein zunehmender Phasenfehler erfaßt, der über die Zeitspanne zwischen t und t<· dargestellt ist (Fig. 4D). Zur Zeit t1 tritt aber das erste Übertragausgabesignal an der Leitung 92 auf (vgl. Fig. 4C). Wie oben erläutert, wird dadurch veranlaßt, daß N auf (N+1) anwächst, dann auf (N-1) abnimmt und schließlich auf N zurückkehrt. Dies findet innerhalb dreier Taktimpulse statt, und verzögert Fd gegenüber Fr, so daß die Voreilung von Fd gegenüber Fr in eine Nacheilung von Fd gegenüber Fr geändert wird. Das Ausmaß der Phasenverzögerung ist im wesentlichen gleich der Anhäufung der Phasenvoreilung, die vom Phasendetektor 18 bis zum Zeitpunkt t^ erfaßt wird. Der Phasendetektor 18 spricht daher durch Erzeugen eines Ausgangssignals (bei t^, vgl. Fig. 4D) von entgegengesetztem Vorzeichen gegenüber den vorangegangenen Ausgängen und von einem Betrag, der etwa gleich deren Summe ist. Das Ausgangssignal C des Phasendetektors fällt daher im wesentlichen auf Null ab. Λ Ä_
909885/0869
Nach der Zeit t^ wenn N seinen vorangegangenen Wert angenommen hat, baut sich das Ausgangssignal C des Phasendetektors erneut in derselben Richtung wie zwischen den Zeitpunkten t und t^ auf, bis zur Zeit tg ein weiteres Ausgabeübertragsxgnal an der Leitung 92 auftritt ( vgl. Fig. 4C), und wiederum eine Zunahme des Wertes N (um 1) verursacht wird, der dann eine Abnahme auf (N-1) folgt mit anschließender Rückkehr zu N. Das Ausgangssignal C des Phasendetektors ändert daher erneut sein Vorzeichen und wächst im Betrag an, um die vorausgegangenen akkumulierten laufenden Abtastungen zurückzubringen* Das Steuersignal C kehrt dann wieder etwa auf Null zurück.
Dieser Vorgang wird fortgeführt, wie man es durch Vergleich der Fig. 4C und 4D erkennen kann. Aus den Fig. 4C und 4D geht hervor, daß, wenn der Inhalt des Akkumulators 90 während der Periode T zunimmt, jedes Übertragausgabesignal an der Leitung 92 für mehr als einen Taktimpuls existieren kann und daß daher nach der anfänglichen Umschaltung auf (N+1) der Teilerfaktor für diese Zeitspanne auf N gehalten wird, bis nach Beendigung des Übertragausgabesignals eine vorübergehende Umschaltung auf (N-1) erfolgt. Das bedeutet, daß Fd für diese Zeit, während der sich das Ausgangssignal C des Phasendetektors in der entgegengesetzten Richtung aufbaut (positiv in Fig. 4D), in einer phasennacheilenden Beziehung zu E1T gehalten wird, bis, nachdem der Teilerfaktor auf (N-1) gegangen ist und dann auf N zurückgekehrt ist, Fd und Fr zurück in ihre ursprüngliche Phasenbeziehung gebracht werden und das Signal C jetzt sein Vorzeichen ändert und sich wieder im negativen Sinne aufbaut.
Zur Zeit tn tritt somit das Übertragausgabesignal an der Leitung 86 auf (vgl. Fig. 3 und 4B), wenn Fd und Fr in Phase sind und das Ausgangssignal C des Phasendetektors Null ist.
S09885/088S
Der Vorgang wiederholt sich dann.
Das Ergebnis hiervon ist, daß das Signal C keine sägezahnförmige Schwingungsform, sondern eine wesentlich kleinere Restschwingungsform aufweist, die sich innerhalb der Periode T um Null herum verändert.
In der Fig. 5 ist der erläuterte Vorgang in einer anderen Weise dargestellt.
In der Fig. 5 ist lediglich zur Vereinfachung der graphischen Darstellung angenommen, daß der Akkumulator eine Kapazität von 20 hat und daß die durch die Signale an den Kanälen 68A bis 74A dargestellte Eingabezahl gleich ist. In der Fig. 5 ist bei A der Inhalt des Akkumulators 78 dargestellt, der beim Auftreten der aufeinanderfolgenden Taktimpulse anwächst. Bei B ist der anwachsende Inhalt des Akkumulators 90 gezeigt.
Sobald der Akkumulator 78 oder 90 den Wert 20 erreicht, erzeugt er ein Übertragausgabesignal an der Leitung 86 oder 92. In der Fig. 5 sind bei C die Übertragausgabesignale an der Leitung 92 vom Akkumulator 90 gezeigt (dargestellt durch 1), und bei D sind die Signale an der Ausgangsleitung 99 vom Verzögerungsglied 98 gezeigt (dargestellt durch -1).
Die an der Leitung 86 durch den Akkumulator 78 erzeugten Übertragausgabesignale sind in der Fig. 5 bei E zu sehen.
Wie bereits erwähnt, veranlaßt jedes Signal an der Leitung 94, daß der Addierer 80 den Teilerfaktor N auf (N+1) erhöht, wohingegen jedes Signal an der Leitung 99 den Addierer 80 veranlaßt, den Teilerfaktor N auf (N-1) zu vermindern. Wenn die beiden fraglichen Signale gleich-
909885/0869
zeitig an den Leitungen 94 und 99 vorhanden sind, hält der Addierer 80 einen Teilerfaktor von N aufrecht. In der Fig. 5 ist "bei F die Gesamtwirkung der Übertragausgabesignale an der Leitung 92 auf den Teilerfaktor dargestellt.
In der Fig. 5 sind bei G die sich ergebenden Änderungen im Wert von Fd graphisch dargestellt. Dabei ist der Wert, den Fd hat, wenn der Teilerfaktor gleich N ist, mit Fd(N) bezeichnet. In entsprechender Weise ist der Wert von Fd für den Teilerfaktor von (N+1) mit Fd(+) und für den Teilerfaktor von (N-1) mit Fd(-) bezeichnet.
Die entsprechende Änderung in der Phase von Fd in bezug auf Fr ist in der Fig. 5 bei H gezeigt.
Die Darstellungen bei I und bei J in der Fig. 5 entsprechen den Darstellungen bei G und H, zeigen aber den Verlauf für die Frequenz und die Phase bei fehlendem Akkumulator 90. Die bei H und J eingezeichneten gestrichelten Linien stellen die ideale Phasenänderung dar.
Ein Vergleich zwischen dem bei H und bei J in der Fig. 5 dargestellten Verlaufen zeigt, daß die Wirkung des Akkumulators 90 darin besteht, während jeder Periode T die Frequenz Fd und die Frequenz Fr teilweise miteinander in Phase zu bringen, so daß die gesamte Phasenänderung bis zum Ende der Periode nicht verzögert wird.
Wie es an Hand der Fig. 4D erläutert wurde, ist das Restphasensignal, am Detektorausgang ein Signal, das sich um einen Mittelwert herum (nominal Null) ändert und das in der Fig. 5 bei H in der Änderung der eingezeichneten Kurve bezüglich der gestrichelten Linie wiederspiegelt.
Um diese restliche Schwingungsform zu entfernen, weisen die Stufen 90-3 und 90-4 des Akkumulators 90 Ausgangs-
909885/0868
kanäle 72C und 74C auf. An diesen Kanälen erscheinen die momentanen Gesamtwerte in den Stufen 90-3 und 90-4. Diese Gesamtwerte werden einem Digital-Analog-Umsetzer 100 zugeführt. Die Ausgangsleitung dieses Digital-Analog-Umsetzers ist die Leitung 34, die über einen kleinen Kondensator 104 angeschlossen ist, um ihr Ausgangssignal mit dem Ausgangssignal des Phasendetektors 18 auf der Leitung 22 zu summieren.
Der einer Dezimalzahl entsprechende Ausgang an den Kanälen 72C und 74C nimmt schrittweise in Abhängigkeit von dem Auftreten jedes Taktimpulses an der Leitung 87 zu, bis der Akkumulator angefüllt ist und mit dem Zähl Vorgang von neuem beginnt. Die Größe oder der Betrag jeder schrittweisen Zunahme dieser Zahl hängt von der Größe oder dem Betrag der Phasenausgangssignale an den Kanälen 68B, 7OB, 72B und 74B des Akkumulators 78 ab. Diese Phasenausgänge hängen wiederum von der Frequenz ab, die die Daten an den Kanälen 68A, 7OA, 72A und 74A aufrufen. Die Änderung in der Zahl, die in Abhängigkeit von jedem Taktimpuls durch die Phasenausgänge an den Leitungen 68B, 7OB, 72B und 74B dargestellt v/ird, ist dem Phasenfehler proportional, der während der entsprechenden Periode der Referenzfrequenz Fr zwischen dieser Frequenz und der Frequenz Fd herrscht. Die durch die Ausgangssignale an den Kanälen 72C und 74C dargestellte Zahl ändert sich somit proportional mit dem akkumulierten Phasenfehler zwischen Fd und Fr und ist in der Fig. 4E dargestellt. Dieses Ausgangssignal stimmt daher mit der resultierenden Schwingungsform des Steuersignals C überein.
Nach Umsetzung in die analoge Form im Digital-Analog-Umsetzer 100 und nach entsprechender Maßstabseinstellung wird die in der Fig. 4E dargestellte Schwingungsform über den kleinen Kondensator 104 gegen das Signal C an der Leitung 22 geschaltet. Der Kondensator 104 dient zum Differen-
909885/0868
zieren des analogen Ausgangssignals, das infolge seiner Erzeugung durch den Akkumulator 90 das Integral der Phase darstellt.
Das Ausmaß der Maßstabseinstellung, die erforderlich ist, damit das analoge Ausgangssignal vom Umsetzer 100 genau mit den Änderungen im Signal C übereinstimmt, hängt von der Frequenz Fd ab. Diese Frequenz wird daher über eine Leitung 106 einem Impulsfrequenz-Spannung-Umsetzer 108 zugeführt, der an einer Leitung 110 ein Steuersignal abgibt, das die geeignete Maßstabsänderung des Ausgangssignals des Umsetzers 100 vornimmt.
Auf diese Weise kann die Ausgangsfrequenz Fo inkremental in Schritten eingestellt werden, die viel kleiner (in diesem Beispiel bis hinunter zu 10 Hz) als der Frequenzwert der Referenzfrequenz Fr ist. Dies wird durch periodische Einheitseinstellungen des Teilerfaktors N erreicht. Dabei wird die sich ergebende sägezahnförmige Schwingungsform, die der Phasendetektor sonst liefern würde, ohne Filterung, die sonst die Ansprechzeit des Systems beeinträchtigen würde, im wesentlichen auf Null zurückgedreht. Dieses Zurückdrehen oder Zurücksetzen der sägezahnförmigen Schwingungsform des Phasendetektors wird hauptsächlich durch die halbkontinuierlichen Einstellungen in der Phasendifferenz zwischen Fd und Fr erreicht, wodurch der Aufbau einer zu großen Phasendifferenz verhindert wird. Es ist daher lediglich noch erforderlich, die sich ändernde RestSchwingungsform des Phasendetektors mit Hilfe eines analogen Signals zu beseitigen. Die Genauigkeitsanforderungen des dabei verwendeten Analog-Digital-Umsetzers bewegen sich in praktischen Grenzen.
Bei einer Modifikation kann die Steuereinheit 28 derart ausgebildet werden, daß sie periodische Einstellungen am Wert von Fr vornimmt. Dies gestattet, daß man die Zeitperiode T hinsichtlich ihrer Länge vermindern kann.
909885/0869
Leerseite

Claims (7)

  1. . PotentcmwcUl·
    Di.-Inö. Wüiißlm ReicM
    DipMng. Wolfram Rolchöl 9415
    6 Frankiuii a. M. I
    Paikeiraße 13 2929127
    RACAL COMMUNICATIONS EQUIPMENT LIMITED, Brackneil,
    Berkshire, England
    Patentansprüche
    Μ,' Elektrische Schaltungsanordnung zum Erzeugen einer Ausgangsgröße variabler Frequenz, enthaltend eine in der Frequenz variable Quelle (10), die eine Ausgangsfrequenz (Fo) mit einem gewünschten Wert liefert, einen ganzzahlig einstellbaren Frequenzteiler (14), an den die Ausgangsfrequenz (Fo) gelegt ist und der eine entsprechend geteilte Frequenz (Fd) abgibt, eine Referenzfrequenzquelle (21), die eine Referenzfrequenz (Fr) erzeugt, einen Phasenvergleicher (18), der die Phase der geteilten Frequenz (Fd) mit der Phase der Referenzfrequenz (Fr) vergleicht und aufgrund des Vergleichs eine Ausgangsgröße liefert, deren Vorzeichen und Pegel von der ermittelten Phasendifferenz abhängen, und eine Verbindung (34), die die Ausgangsgröße des Phasenvergleichers (18) an die in der Frequenz variable Quelle (10) weiterleitet, um deren Ausgangsfrequenz zu steuern,
    gekennzeichnet durch Steuerschaltungsmittel (28; oder 78, 80) zum periodischen Erzeugen einer Schrittänderung in der relativen Phase der geteilten Frequenz (Fd) und der Referenzfrequenz (Fr), und zwar mit einer solchen Periode und einem solchen Betrag der Schrittänderung, daß die Tendenz besteht, die geteilte Frequenz (Fd) und die Referenzfrequenz (Fr) zeitweilig in Phase zu bringen, wodurch die Ausgangsgröße des Phasenvergleichers (18) am Ende einer jeden solchen Periode im wesentlichen auf einen Bezugspegel gebracht wird, jedoch innerhalb einer jeden solchen Periode Änderungen auftreten; durch Versetzschaltungsmittel (28; oder 90 und 100), die die Änderungen in der Ausgangsgröße des Phasenvergleichers (18) innerhalb jeder genannten Periode im wesentlichen versetzen oder verschieben; und dadurch, daß der Mittelwert der geteilten Frequenz (Fd) der gleiche wie der der Referenzfrequenz (Fr) ist und der Wert der Ausgangsfrequenz (Fo) vom Wert der Referenzfrequenz
    909885/0869
    (Fr) und vom Wert des Teilerfaktors (N) und von der Länge der genannten Periode abhängt.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltungsmittel zum Verursachen der Schrittänderung in der relativen Phase der geteilten Frequenz und der Referenzfrequenz (Fr) enthalten: eine Schaltung (62, 68A bis 76a), die auf den gewünschten Wert für die Ausgangsfrequenz (Fo) anspricht, um daraus denjenigen Teil abzuleiten, der nicht ein ganzzahliges Vielfaches der Referenzfrequenz (Fr) ist, eine Schaltung (78), die auf den abgeleiteten Teil anspricht, um eine Folge von ersten Steuersignalen (86) mit der Periode des genannten abgeleiteten Teils zu erzeugen, und eine Schaltung (80), die auf jedes erste Steuersignal anspricht, um die Schrittänderung in der relativen Phase zu erzeugen.
  3. 3· Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltungsmittel eine Schaltung (78, 80) aufweisen, die in Abhängigkeit von den ersten Steuersignalen den Teilerfaktor (N) des Frequenzteilers (14) periodisch ändert, um die Schrittänderungen in der relativen Phase der geteilten Frequenz (Fd) und der Referenzfrequenz (Fr) zu erzeugen, jedoch in einer solchen Weise, daß der Mittelwert des Teilerfaktors (N) einen solchen Wert hat, daß die Ausgangsfrequenz (Fo) den gewünschten Wert annimmt.
  4. 4. Schaltungsanordnung nach Anspruch 1,2 oder 3» dadurch gekennzeichnet, daß die Versetzschal tungsmittel eine Einstellschaltung (28; oder 90, 80) aufweisen, die innerhalb jeder Periode der Schrittänderung in der relativen Phase der geteilten Frequenz (Fd) und der Referenzfrequenz (Fr) wirksam ist, um wiederholte und zeitweilige Verschiebungen in der Phase der geteilten Frequenz (Fd) in bezug auf die Referenzfrequenz
    909885/0869
    (Fr) zu veranlassen, wodurch die Wirkung, die sonst auf das Ausgangssignal von den bis zu dieser Verschiebung vom Phasendetektor (18) erfaßten Phasendifferenzen ausgeübt werden würde, aufgehoben wird, und daß eine Schaltung (28, 34; oder 100) vorgesehen ist, die die Restveränderungen im Ausgangssignal des Phasendetektors (18) zwischen den genannten Verschiebungen aufhebt.
  5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die genannte Verschiebung in der Phase durch eine zeitweilige Änderung des Wertes des Teilerfäktors (N) des Frequenzteilers (14) im einen Sinn, gefolgt durch eine zeitweilige Änderung vom gleichen Betrag und im entgegengesetzten Sinn, hervorgerufen wird.
  6. 6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Versetzschaltungsmittel enthalten: eine Interp'olationsschaltung, die bei jedem einer Vielzahl von innerhalb jeder genannten Periode verteilten Zeitpunkten wirksam ist, um die zeitweilige relative Phasenverschiebung zwischen der geteilten Frequenz und der Referenzfrequenz mit einem solchen Wert zu erzeugen, daß die von dem Phasendetektor (18) bis zu dem Zeitpunkt bestimmte, akkumulierte Phasendifferenz zwischen der geteilten Frequenz (Fd) und der Referenzfrequenz (Fr) im wesentlichen aufgehoben wird, und eine Analogschaltung (100), die wirksam ist, um ein in bezug auf die Restveränderung in der Ausgangsgröße des Phasendetektors (18) entgegengesetztes, aber sonst im wesentlichen gleiches analoges Ausgangssignal zu liefern.
    909885/0869
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Interpolationsschaltung enthält: eine Schaltung (78), die bei der Referenzfrequenz (Fr) wirksam ist, um eine Folge zweiter Steuersignale (68B bis 74B) zu erzeugen, deren Werte sich fortschreitend synchron mit der Referenzfrequenz (Fr) um einen Betrag ändern, der vom Wert desjenigen Teils des gewünschten Wertes für die Ausgangsfrequenz (Fo) abhängt, der nicht ein ganzzahliges Vielfaches der Referenzfrequenz (Fr) ist, und eine Schaltung (90), die wirksam ist, um die Werte der zweiten Steuersignale zu integrieren und jedesmal, wenn der integrierte Wert einen vorbestimmten Pegel erreicht, ein drittes Steuersignal (92) zu erzeugen, das jeweils eine genannte momentane Phasenverschiebung verursacht.
    909885/0869
DE19792929127 1978-07-22 1979-07-19 Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz Granted DE2929127A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB7830779A GB2026268B (en) 1978-07-22 1978-07-22 Frequency synthesizers

Publications (2)

Publication Number Publication Date
DE2929127A1 true DE2929127A1 (de) 1980-01-31
DE2929127C2 DE2929127C2 (de) 1987-12-17

Family

ID=10498591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792929127 Granted DE2929127A1 (de) 1978-07-22 1979-07-19 Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz

Country Status (5)

Country Link
US (1) US4204174A (de)
DE (1) DE2929127A1 (de)
FR (1) FR2431800A1 (de)
GB (1) GB2026268B (de)
NL (1) NL190826C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT401986B (de) * 1991-05-14 1997-01-27 Siemens Ag Oesterreich Digitaler phasenregelkreis

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360788A (en) * 1980-07-14 1982-11-23 John Fluke Mfg. Co., Inc. Phase-locked loop frequency synthesizer
US4468632A (en) * 1981-11-30 1984-08-28 Rca Corporation Phase locked loop frequency synthesizer including fractional digital frequency divider
GB2117197A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
GB2117199A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
WO1986005045A1 (en) * 1985-02-21 1986-08-28 Plessey Overseas Limited Improvement in or relating to synthesisers
US4758802A (en) * 1985-02-21 1988-07-19 Plessey Overseas Limited Fractional N synthesizer
GB2267401B (en) * 1985-06-22 1994-04-20 Int Standard Electric Corp Frequency synthesizer
FR2592244B1 (fr) * 1985-12-23 1994-05-13 Thomson Csf Synthetiseur numerique de frequences elevees a corrections aperiodiques optimalisant la purete spectrale.
GB2207311A (en) * 1987-07-24 1989-01-25 Case Group P L C Phase-locked loop systems
GB2252879B (en) * 1988-04-15 1992-12-16 Racal Res Ltd Frequency synthesizers
US4918403A (en) * 1988-06-03 1990-04-17 Motorola, Inc. Frequency synthesizer with spur compensation
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
DE3826006C1 (de) * 1988-07-30 1989-10-12 Wandel & Goltermann Gmbh & Co, 7412 Eningen, De
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
US5065408A (en) * 1990-04-26 1991-11-12 Motorola, Inc. Fractional-division synthesizer for a voice/data communications systems
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5055800A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Fractional n/m synthesis
US5093632A (en) 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
US5495505A (en) * 1990-12-20 1996-02-27 Motorola, Inc. Increased frequency resolution in a synthesizer
JPH06132816A (ja) * 1992-06-08 1994-05-13 Sony Tektronix Corp 位相ロックループ回路
US5305362A (en) * 1992-12-10 1994-04-19 Hewlett-Packard Company Spur reduction for multiple modulator based synthesis
EP0683398A4 (de) * 1993-02-02 1999-02-24 Yoshimutsu Hirata Nichtharmonische wellenformanalyse und syntheseverfahren.
US5495206A (en) * 1993-10-29 1996-02-27 Motorola, Inc. Fractional N frequency synthesis with residual error correction and method thereof
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US5821816A (en) * 1997-06-12 1998-10-13 Hewlett-Packard Company Integer division variable frequency synthesis apparatus and method
US5777521A (en) * 1997-08-12 1998-07-07 Motorola Inc. Parallel accumulator fractional-n frequency synthesizer
US6011815A (en) * 1997-09-16 2000-01-04 Telefonaktiebolaget Lm Ericsson Compensated ΔΣ controlled phase locked loop modulator
US6047029A (en) * 1997-09-16 2000-04-04 Telefonaktiebolaget Lm Ericsson Post-filtered delta sigma for controlling a phase locked loop modulator
JP3923150B2 (ja) * 1997-10-16 2007-05-30 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US6226506B1 (en) 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6311050B1 (en) 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US7038509B1 (en) 2003-10-27 2006-05-02 National Semiconductor Corporation Method and system for providing a phase-locked loop with reduced spurious tones
US7271666B1 (en) 2005-09-22 2007-09-18 Cirrus Logic, Inc. Method and apparatus for canceling jitter in a fractional-N phase-lock loop (PLL)
US7786772B2 (en) * 2008-05-30 2010-08-31 Motorola, Inc. Method and apparatus for reducing spurs in a fractional-N synthesizer
WO2010117466A1 (en) * 2009-04-10 2010-10-14 Hittite Microwave Corporation Fractional-n frequency synthesizer having reduced fractional switching noise
US8193845B2 (en) 2010-07-06 2012-06-05 Microchip Technology Incorporated Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise
US8502575B2 (en) 2010-09-28 2013-08-06 Texas Instruments Incorporated Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance
US8810290B1 (en) 2011-01-11 2014-08-19 Hittite Microwave Corporation Fractional phase locked loop having an exact output frequency and phase and method of using the same
US10001548B2 (en) 2015-01-23 2018-06-19 Navico Holding As Amplitude envelope correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3337813A (en) * 1965-12-27 1967-08-22 Bell Telephone Labor Inc Phase-controlled oscillator having a bistable circuit in the control loop
DE1923297A1 (de) * 1969-05-07 1970-11-19 Schlumberger Overseas Oszillatorschaltung fuer Frequenzsynthesegeraete
DE2240216B2 (de) * 1972-08-16 1976-09-23 Wandel U. Goltermann, 7410 Reutlingen Generator mit dekadischer frequenzeinstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217267A (en) * 1963-10-02 1965-11-09 Ling Temco Vought Inc Frequency synthesis using fractional division by digital techniques within a phase-locked loop
NL6702110A (de) * 1967-02-11 1968-08-12
FR2196549B1 (de) * 1972-08-16 1978-09-08 Wandel & Goltermann
US3872397A (en) * 1973-11-07 1975-03-18 King Radio Corp Method and apparatus for decreasing channel spacing in digital frequency synthesizers
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
US3959737A (en) * 1974-11-18 1976-05-25 Engelmann Microwave Co. Frequency synthesizer having fractional frequency divider in phase-locked loop
US3976945A (en) * 1975-09-05 1976-08-24 Hewlett-Packard Company Frequency synthesizer
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3337813A (en) * 1965-12-27 1967-08-22 Bell Telephone Labor Inc Phase-controlled oscillator having a bistable circuit in the control loop
DE1923297A1 (de) * 1969-05-07 1970-11-19 Schlumberger Overseas Oszillatorschaltung fuer Frequenzsynthesegeraete
DE2240216B2 (de) * 1972-08-16 1976-09-23 Wandel U. Goltermann, 7410 Reutlingen Generator mit dekadischer frequenzeinstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Funktechnik, Jg.31, Nr.16/1976, S.488-493 *
DE-Z.: radio mentor electronic, Jg.44 (1978), H.4, S.136-139 *
GB-Z.: Electronics Letters, 25.5.78, Vol.14, No.11, S.342,343 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT401986B (de) * 1991-05-14 1997-01-27 Siemens Ag Oesterreich Digitaler phasenregelkreis

Also Published As

Publication number Publication date
DE2929127C2 (de) 1987-12-17
FR2431800B3 (de) 1981-06-12
NL190826B (nl) 1994-04-05
US4204174A (en) 1980-05-20
GB2026268B (en) 1982-07-28
GB2026268A (en) 1980-01-30
NL7905330A (nl) 1980-01-24
FR2431800A1 (fr) 1980-02-15
NL190826C (nl) 1994-09-01

Similar Documents

Publication Publication Date Title
DE2929127A1 (de) Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz
DE2541163C2 (de) Anordnung zur Bestimmung der Phasendifferenz
DE895310C (de) Fremdgesteuerte oder selbsterregte Schaltung zur Lieferung einer Reihe periodischer Impulse, beispielsweise fuer Fernsehzwecke
DE2606294C2 (de) Schreibtaktgenerator
DE2720432C3 (de) Synchronisiersignalgenerator
DE3432313A1 (de) Schaltungsanordnung zum synchronisieren eines signals
DE1950747A1 (de) Frequenzgenerator
DE69300291T2 (de) Frequenzregelschleife.
DE3210048A1 (de) Impulsverzoegerungskompensation fuer frequenzsynthetisierer
DE2337311A1 (de) Frequenzsynthesizer
DE2751627C3 (de) Ablenkschaltung, insbesondere Horizontalablenkschaltung, für Fernsehempfänger
DE4205346A1 (de) Taktgeber
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE3544371C2 (de)
DE2821774B2 (de) Synchronisationssignalgenerator
DE2620969C2 (de) Digital-Analogwandler bei einem Lagemeßsystem
DE1766830B1 (de) Digital abstimmbarer generator mit frequenzsynthese
DE69018232T2 (de) Verfahren und Anordnung zur Frequenzsynthese.
DE2718571C3 (de) Geschaltete Vertikalablenkschaltung mit Maßnahmen zur Unterdrückung unerwünschter Modulationen
DE2247277A1 (de) Verfahren zum verbessern der linearitaet einer zeitlich stetigen frequenzdurchstimmung
DE3879797T2 (de) Vertikal-Ablenkschaltung in einer Bildwiedergabeanordnung.
DE4442306A1 (de) Verfahren und Anordnung zur Ermittlung von Phasenänderungen eines Referenz-Eingangssignals eines Phasenregelkreises
WO2000043849A2 (de) Elektronischer phasenregelkreis (pll)
DE1462821B2 (de) Schaltungsanordnung zum synchronisieren eines kipposzillators
DE2932791A1 (de) Schaltungsanordnung zur erzeugung einer konstanten versorgungsspannung fuer eine pulsierende last

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition