DE2428495A1

DE2428495A1 - Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren

Info

Publication number: DE2428495A1
Application number: DE19742428495
Authority: DE
Inventors: Ferruccio Pausini; Giorgio Squartini
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1973-06-18
Filing date: 1974-06-12
Publication date: 1975-01-02
Also published as: BR7404932D0; IT986172B; SE7407745L; DE2428495B2; US3903482A; SE392374B

Description

25 462

Telefonaktiebolaget LM Ericsson,Stockholm / Schweden

Anordnung zur Störungsunterdrückung in synchronisierten Oszillatoren

Die Erfindung bezieht sich auf eine Anordnung zur Störungsunterdrückung in synchronisierten Oszillatoren der Art mit einem spannungsgesteuerten Oszillator, welcher mit einer Steuerspannung abgeleitet von einem Phasenvergleich zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz in einem Phasenkomparator gesteuert ist, insbesondere für den Einbau in Fernmeldeanlagen.

In auf der Frequenz-Multiplex-Übertragung basierenden Fernmeldeanlagen ist es ein bekanntes Problem, die Hauptoszillatoren zu synchronisieren, von welchen die verschiedenen Trägerfrequenzen'abgeleitet werden. Infolge der Tatsache, daß die Zahl der Kanäle in solchen Anlagen mehr und mehr zunimmt ( es gibt heute Systeme mit 10 800 Kanälen ), steigen die Anforderungen an die Frequenz-Stabilität dieser Hauptoszillatoren. Es war daher erforderlich,

409881/1019

diese Oszillatoren dauernd nachzustellen, wobei die Nachstellungen von einer besonders ausgebildeten Manschaft durchgeführt werden müssen.

Um die Notwendigkeit dieser Nachstellungen zu verringern und die Übertragungsqualität zu verbessern, ist vorgeschlagen worden, die verschiedenen Hauptoszillatoren in einer Station oder sogar in. einem ganzen Netz mit nur einem Synchronisiersignal zu synchronisieren, welches von einem Bezugsoszillator kommt.

In dem allgemein zum Synchronisieren eines Oszillators verwendeten System wird eine Frequenz gleich der Synchronisierfrequenz von der Frequenz des zu synchronisierenden Oszillators abgeleitet. Diese zwei Frequenzen werden in einem Phasenkomparator verglichen, an dessen Ausgang eine Gleichspannung proportional der Phasendifferenz zwischen den zwei Frequenzen nach geeignetem Filtern erzielt wird. Diese Gleichspannung steuert die Abstimmung des Hauptoszillators beispielsweise durch Beeinflussung einer Varaktordiode in dem Abstimmkreis (phasengesperrte Schleifenoszillatoren ).

Wenn eine der zwei Frequenzen von der anderen abweicht, tritt eine Phasendifferenz auf, welcher ihrerseits eine Spannung über der Varaktordiode bewirkt, worauf die Frequenz des gesteuerten Oszillators geändert wird, bis der Synchronismus zwischen den beiden Frequenzen wieder hergestellt ist.

Bei Schaltungen dieser Art ist es erforderlich, einen Speicherkreis vorzusehen, welcher die die Varaktordiode steuernde Gleichspannung zu speichern vermag, da im Falle einer Unterbrechung des Synchronisxersignals der Hauptoszillator nicht von der Frequenz abweichen darf, die er vor der Unterbrechung hatte. Dies würde nämlich bedeuten, daß eine große Zahl von Kanälen außer Funktion gebracht wurden. Der Speicherkreis sollte selbst bei einer momentanen Unterbrechung der Versorgungsspannung arbeiten, da sonst ein kurzer Spannungsabfall zusammen mit einer gleichzeitig auftretenden

409881/1019 / ■ ,

Unterbrechung des Synchronisiersignals zu einem Ausfall der entsprechenden Kanäle führen würde.

Die auf diesen Prinzipien beruhenden bisher bekannten Schaltungen haben jedoch einen wesentlichen Nachteil dahingehend, daß sie sich als zu empfindlich auf Störungen der Synchronisierfrequenz erwiesen haben. Wenn das Synchronisiersignal eine plötzliche Phasenänderung beispielsweise durch eine Störung oder durch die Betätigung einer Schaltvorrichtung zeigt, wird der Phasenkomparator in der Synchronisierschaltung bekannter Art auf diese Phasenänderung reagieren und die Frequenz des Oszillators wird geändert werden. D.a die beiden in dem Komparator verglichenen Frequenzen jetzt verschieden sind, wird eine schnelle Änderung der Phasendifferenz und folglich der Äusgangsspannung des Komparators auftreten, welche bewirkt, daß die Frequenz des Oszillators geändert wird, bis die Gleichgewichtslage, welche vor. der Phasensprungstörung vorhanden war, wieder hergestellt ist.

Wenn die Phasendifferenz zwischen den beiden Frequenzen, welche in dem Phasenkomparator verglichen werden, wieder den Wert vor der Störung erreicht hat, nimmt die Ausgangsspannung des Komparators wieder einen solchen Wert an, daß die Oszillatorfrequenz dem Synchronisiersignal entspricht, und die Phasendifferenz nicht mehr geändert wird. Aus dieser Schlußfolgerung ist zu entnehmen, daß bei einer bekannten Synchronisieranordnung eine Störung, z.B. ein Phasensprung, einen Übergangsverlauf bewirkt, während dessen die von dem Hauptoszillator erzeugte Frequenz nicht mehr gleich der Synchronisierfrequenz ist. Die Differenz zwischen der Oszillatorfrequenz und der Synchronisierfrequenz kann maximal so groß wie der Synchronisierbereich sein. Der Synchronisierbereich wird in diesem Zusammenhang als der Variationsbereich der Oszillatorfre— quenz definiert.

Der Übergangszustand, während welchem die Oszillatorfrequenz nicht korrekt ist, hat eine Dauer, welche von dem Aufbau der Synchroni-

409881/1019

- 4

sierschaltung abhängt, normalerweise jedoch wahrscheinlich etwa einige zehn Sekunden bis einige zehn Minuten sein wird.

Ziel der Erfindung ist es, eine Anordnung zur Störungsunterdrückung in einem synchronisierten Oszillator mit spannungsgesteuertem Oszillator zu schaffen, welche über ein Tiefpaßfilter durch eine Steuerspannung abgeleitet aus einem Phasenvergleich zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz gesteuert ist.

Dieses Ziel wird erfindungsgemäß erreicht durch einen zwischen ein Tiefpaßfilter und einen Steuereingang des spannungsgesteuerten. Oszillators geschalteten Speicherkreis, durch eine Speichersteuereinrichtung zum normalerweise Speichern des Momentanwerts der Steuerspannung in dem Speicherkreis und durch einen Blockierkreis zum Blockieren der Speichersteuereinrichtung bei Störungen im Ausgang des Phasenkomparators, hervorgerufen durch Störungen in der Synchronisierfrequenz, so daß die Störung die in dem Speicherkreis gespeicherte und dem Eingang des spannungsgesteuerten Oszillators zugeführte Steuerspannung nicht beeinflussen kann.

Zweckmäßige Ausfuhrungsformen bzw. Weiterbildungen der Erfindung ergeben sich aus den weiteren Ansprüchen.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild eines synchronisierten Oszillators,

Fig. 2 ein ausführlicheres Blockschaltbild eines Speicherkreises des Oszillators,

Fig. 3 einen Versorgungskreis für den Speicherkreis, und

4Q9881/1019

— 5 —

Fig. 4 ein ausführlicheres Blockschaltbild des Blockierkreises in Fig. 1.

Ein synchronisierter Oszillator entsprechend der in der Zeichnung gezeigten Ausführungsform enthält einen Phasenkomparator 1 mit zwei Eingängen, dessen erstem Eingang ein Synchronisiersignal von einer Synchronisiersignal-Leitung 2 nach Verstärkung in einem Verstärker 3 zugeführt wird. Dem zweiten Eingang wird über eine Leitung 4 ein Signal zugeführt, welches von einem Frequenzteiler kommt, der seinerseits das Ausgangssignal eines öpannungsgesteuerten Oszillators 6 durch einen solchen Faktor teilt, daß die geteilte Oszillatorfrequenz und die Synchronisierfrequenz einander entsprechen.

Der Ausgang des Phasenkomparators 1 ist über eine Leitung 7 mit einem Tiefpaßfilter 8 verbunden, dessen Ausgang über eine Leitung 9 einerseits mit dem Eingang eines Speicherkreises 10 und andererseits mit dem ersten Eingang eines Blockierkreises 11 verbunden ist, dessen Zweck darin besteht, den Speicherkreis zu aktivieren, sobald Störungen auf der Leitung 9 auftreten, wie es im folgenden näher beschrieben ist. Einer der Ausgänge des Speicherkreises 10 ist mit einer Leitung 13 verbunden, welche zu einer im Abstimmkreis des Oszillators 6 enthaltenen Varaktordiode 14 führt. Der andere Ausgang des Speicherkreises ist über eine Leitung 31 mit einem zweiten Eingang des Blockierkreises 11 verbunden. Der Ausgang des Oszillators 6 ist über eine Leitung 15 mit dem Eingang des Frequenzteilers 5 verbunden.

Die Schaltung arbeitet auf folgende Weise: Der Phasenkomparator 1 vergleicht die Phasenlage des Synchronisiersignals von der Leitung 2 mit der Phasenlage des Signals von dem Oszillator 6, welches auf die Frequenz des Synchronisiersignals geteilt ist. Der Zweck des Speicherkreises 10 besteht darin, die Ausgangsgleichspannung zu speichern, ehe sie über der Varaktordiode 14 in dem Oszillator 6 zugeführt wird. Der Zweck des Blockierkreises 11 besteht, wie

4-09881 /.1019

— D —

oben erwähnt, darin, eine derartige Steuerfunktion auszuführen, daß der Speicherkreis immer dann den richtigen Steuerspannungswert für den Oszillator hält, wenn eine Störung auf der Leitung 9 auftritt. In einer Ausfuhrungsform des Speicherkreises 10 nach Fig. 2 ist der Speicherkreis ein digitaler Speicherkreis. Er besteht aus einem Analog/Digital-Umsetzer 16 mit einer Kapazität von 8 Bits. Das Analogsignal wird über die Leitung 9 zugeführt, und der digitale Ausgangswert erscheint auf acht parallelen Leitern, welche mit den Eingängen eines Digital/Analog-Umsetzers 20 verbunden sind, ebenfalls mit einer Kapazität von acht Bits. Der Ausgang des Umsetzers 20 ist mit einem Eingang eines Differenzverstärkers 21 verbunden, dessen anderer Eingang über einen Widerstand 22 mit einem festen Potential (Erde) verbunden ist. Der Ausgang des Differenzverstärkers 21 ist mit der Leitung 13 verbunden .

Der Umsetzer 16 enthält einen Zähler 17 mit acht binären Stufen, wobei die einzelnen Stufen mit den Eingängen des Digital/Analog-Umsetzers 20 verbunden sind. Der Eingang des Zählers 17 ist mit einem Taktxmpulsgenerator 18 verbunden, welcher zwei Steuereingänge aufweist, von denen.einer mit einer Leitung 12 und der andere mit dem Ausgang eines Differenzverstärkers 19 verbunden ist. Einer der beiden Eingänge des Differenzverstärkers 19 ist mit der Leitung 12 verbunden, während der andere mit aem Ausgang des Differenzverstärkers 21 verbunden ist.

Der Speicherkreis arbeitet auf folgende Weise: Zweck des Analog/ Digital-Umsetzers 16 ist es, die Eingangsspannung auf der Leitung 9 in eine in binärer Form an den acht Ausgängen des Zählers 17 verfügbare numerische Information umzusetzen. Dem Zähler 17 werden von dem Taktxmpulsgenerator 18 Taktimpulse zugeführt, jedoch nur dann, wenn der Differenzverstärker 19 eine Aus gangs spannung hat, welche von Null verschieden ist. Die Zählrichtung des Zählers 17 hängt von der Polarität der Ausgangsspannung des Differenzverstärkers ab. Wenn zum Beispiel die Ausgangsspannung des Digital/Analog-

409881/1019

Umsetzers 20 größer als die Eingangsspannung auf der Leitung 9 ist, wird der Zähler zurückgeschaltet bis ein Ausgleich erzielt ist.. Wenn die Ausgangsspannung des Dxfferenzverstarkers gleich Null ist, was der Fall ist, wenn die beiden Eingangsspannungen gleich sind, hält der Zähler an.

Der Digital/Analog-Umsetζer 20 bringt die im Ausgang des Zählers 17 gespeicherte binäre Information zurück in eine analoge Form. Nach der Verstärkung in dem Differenzverstärker 21 wird die analoge Spannung einem der Eingänge des Dxfferenzverstarkers 19 züge führt, welcher als Spannungskomparator arbeitet. So erscheint auf der Ausgangsleitung der Leitung 13 eine Ausgangsspannung, welche gleich der Eingangsspannung innerhalb einer Stufe des Digital/Analog-Umsetzers ist. Wenn der Zähler 17 nach Fig. 2 acht binäre Stufen hat, weist die Ausgangsspannung des Digital/Analog-Umsetzers 20 256 verschiedene Pegel auf, und das Intervall oder die Abstufung ist gleich dem Maximalwert der Eingangsspannung geteilt durch 256.

Der Blockierkreis 11 in Fig. 1 ist vorgesehen, um ofen Taktimpulsgenerator 18 durch ein Haltesignal auf der Leitung 12 anzuhalten, wenn z.B.die Versorgungsspannung wegbleibt. Der Zähler 17 hält dann die numerische Information,welche vor der Unterbrechung der Versorgungsspannung zur Verfügung stand. Um ein Verschwinden der Information in dem Zähler zu verhindern, wenn auch der Zähler durch die Unterbrechung in der Versorgungsspannung beeinflußt würde, besteht der Zähler zweckmäßig aus einem komplementären integrierten MOS-Kreis (COS-MOS). Ein solcher Zähler kann selbst dann arbeiten, wenn sich die Versorgungsspannung in weiten Grenzen ändert, und sein Stromverbrauch ist sehr gering. Dies macht es möglich, die gespeicherte numerische Information mit Hilfe eines einfachen kapazitiven Speicherkreises selbst dann zu halten , wenn die Versorgung sspannung während einiger Sekunden ausfällt. Ein solcher Kreis is, in Fig. 3 gezeigt, wo ein Kondensator 23 parallel zu dem Versorgt, ,gskreis des Zählers 17 geschaltet ist. Der Zähler ist von

409881/1019

den übrigen Kreisen 24 durch eine Diode 25 isoliert. Wenn die

Energieversorgungsspannung wegfällt, hält der Kondensator genügend Versorgungsspannung über dem Zähler 17, während gleichzeitig durch die nichtleitende Diode 25 verhindert wird, daß die übrigen Kreise 24 den Kondensator entladen.

Fig. 4 zeigt ein Blockschaltbild des Blockierkreises 11. Die Ausgangsspannung des Tiefpaßfilters 8 wird außer dem Speicherkreis 10 auch dem Eingang des Blockierkreises 11 zugeführt, wobei dieser Eingang einerseits direkt mit einem Eingang eines Differenzverstärkers 26 und andererseits über einen Verzögerungskreis 27 mit dem anderen Eingang des gleichen Differenzverstärkers 26 verbunden ist. Unter der Annahme, daß die Ausgangsspannung des Tiefpaßfilters 8 infolge einer Phasenänderung des Synchronisiersignals plötzlich geändert wird, tritt am Ausgang des DifferenzVerstärkers 26 ein Impuls auf. Die Spannung im zweiten Eingang dieses Differenzverstärkers ist nämlich während einer gewissen Zeit infolge der Verzögerungsschaltung 27 unverändert, während die Spannung im ersten Eingang sofort jeder Spannungsänderung folgt. Der Differenzverstärker wird daher während einer bestimmten Zeit, welche von den Eigenschaften des Verzögerungskreises abhängt, außer Abgleich gebracht. Dieser Impuls am Ausgang des Differenzverstärkers 26 setzt einen bistabilen Flip-Flop-Kreis 28 in Betrieb, so daß ein Blockiersignal auf der Leitung 12 hervorgerufen wird. Der Taktimpulsgenerator 18 wird blockiert und die Spannung im Ausgang des Speicher- · kreises 10 wird gehalten. Die Sperrung oder Blockierung wird aufrechterhalten, bis der bistabile Flip-Flop-Kreis 28 durch einen Impuls an einem Eingang 29 rückgestellt wird. Dieser Impuls kommt von einem Triggerkreis 30 dann, wenn dessen mit dem Ausgang des Differenzverstärkers 19 als Komparator über die Leitung 31 verhundener Eingang den Pegel Null hat. Diese Bedingung ist nur dann erfüllt, wenn die Eingangsspannung des Speicherkreises wieder gleich der Ausgangsspannung ist.

Zusammengefaßt arbeitet der Blockierkreis 11 derart, daß er eine

4 0.9881/1019

—i . Q —

Beeinflussung des Zählers 17 durch den Taktimpulsgenerator 18 verhindert, sobald eine schnelle Änderung der Ausgangsspannung des Tiefpaßfilters 8 auftritt, wobei der Oszillator 6 seine Frequenz hält, bis die Phase und damit die Spannung im Ausgang des Tiefpaßfilters wieder den Wert vor der Störung erreicht.

Es versteht sich, daß der Blockierkreis auch dann arbeitet, wenn ein Synchronisiersignal nicht auftritt, da die Spannung im Ausgang des Phasenkomparator plötzlich wegbleibt, und bewirkt, daß der Speicherkreis gesperrt wird, und weiter die gleiche Steuerspannung an den Oszillator wie vor dem Ausfall des Synchronisiersignals abgibt. Die Erfindung ist nicht auf die gezeigte Ausführungsform begrenzt und kann im Bereich des Gedankens der Erfindung modifiziert werden.

Kurz umrissen umfaßt die Erfindung einen synchronisierten Oszillator mit Phasensperrschleife, wobei ein die.Oszillatorfrequenz und die Synchronisierfrequenz vergleichender Phasendetektor dazu verwendet wird, eine, die Oszillatorfrequenz steuernde Spannung abzuleiten. Ein Speicherkreis ist zwischen dem Phasendetektor und dem Oszillator vorgesehen, und hält den Momentanwert des Detektorausgangs .

Ein Blockierkreis ist vorgesehen, welcher Störungen in der Steuerspannung abtastet und verhindert, daß sich der in dem Speicherkreis gehaltene Wert ändert, ehe die Störung vorbei ist.

09881/1019

- 10 -

Claims

Pa tentansprüche

1.1 Anordnung zur Störungsunterdrücküng in synchronisierten Oszillatoren der Art mit einem spannungsgesteuerten Oszillator/ welcher mit.einer Steuerspannung abgeleitet von einem Phasenvergleich zwischen der Oszillatorfrequenz und einer Synchronisierfrequenz in einem Phasenkomparator gesteuert ist, g e k e η η ζ eichnet durch einen zwischen ein Tiefpaßfilter (8) und einen Steuereingang des spannungsgesteuerten Oszillators (6) geschalteten Speicherkreis (10), durch eine Speichersteuereinrichtung (18, 19, 21) zum normalerweise Speichern des Momentanwerts der Steuerspannung in dem Speicherkreis (10) und durch einen Blockier· kreis (11) zum Blockieren der Speichersteuereinrichtung bei Störungen im Ausgang des Phasenkomparators (1), hervorgerufen durch Störungen in der Synchronisierfrequenz, so daß die Störung die in dem Speicherkreis (10) gespeicherte und dem Eingang des spannungsgesteuerten Oszillators (6) zugeführte Steuerspannung nicht beeinflussen kann.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicherkreis (10) einen Analog/Digital-Umsetzer (16) enthält, welcher einen mit dem Ausgang einesTiefpaßfliters (8) verbundenen Analogeingang (9), einen mit dem Blockierkreis (11) verbundenen Blockiereingang (12) und einen dritten Eingang sowie eine Anzahl von N digitalen Ausgängen entsprechend der Kapazität des Analog/Digital-ümsetzers (16) aufweist, und einen Digital/Analog-ümsetzer (2O) enthält, welcher N digitale Eingänge und einen analogen Ausgang (13) aufweist, der einerseits mit dem Steuereingang (13) des Oszillators (6) und andererseits mit dem dritten Eingang des Analog/Digital-ümsetzers (16) verbunden ist.

3. Anordnung nach Anspruch 2, dadurch g e k e η η -

409881/1019 - ιι -

zeichnet, daß der Analog/Digital-Umsetzer einen ersten Differenzverstärker (19) , dessen einer Eingang mit dem Analogeingang (9) und dessen anderer Eingang mit dem Ausgang (13) des Digital/Analog-Umsetzers (20) verbunden ist,· einen Taktimpulsgenerator (18) mit einem ersten, mit dem Blockiereingang (12) verbundenen und einem zweiten mit dem Ausgang des Differenzverstärkers (19) verbundenen Steuereingang, und einen Zähler (17) mit N parallelen, mit dem Digital/Analog-Umsetzer (20) verbundenen Ausgängen und mit einem mit dem Ausgang des Taktimpulsgenerators (18) verbundenen Eingang aufweist, wobei der Taktimpulsgenerator (18) so angeordnet ist, daß er blockiert wird, wenn die Ausgangsspannung des Differenzverstärkers (19) Null ist, und^:in verschiedenen Richtungen abhängig von der Polarität dieser Ausgangsspannung weiterschaltet, wenn die Ausgangsspannung von Null verschieden ist.

4. ' Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zähler (17) wenigstens einen integrierten Schaltkreis mit niedrigem Stromverbrauch, z.B. einen komplementären MOS-Schaltkreis aufweist, dessen Energieversor«jvngsanschlüsse parallel zu einem Speieherkondensator (23) geschaltet sind und welcher den Versorgungsstrom über eine Diode (25) erhält, die bei Ausfall der Energieversorgung in Sperrichtung beaufschlagt wird und ein Entladen des Speicherkondensators (23) durch andere Schaltkreise (24) außer durch den Zähler (17) verhindert.

5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Blockierkreis (11) einen zweiten Differenzverstärker (26) enthält, dessen einer Eingang direkt und dessen anderer Eingang über einen Verzögerungskreis (27) mit dem Analogeingang (9) und dessen Ausgang mit dem Setzeingang eines bistabilen Kreises (28) verbunden ist, wobei der Ausgang (12) des bistabilen Kreises (28) der Ausgang des Blockierkreises (11) ist und der Rückstelleingang (29) des bistabilen Kreises (28) über

40988 1/10 19

- 12 -

einen Triggerkreis (30) derart mit dem Ausgang des ersten Differenzverstärkers (19) verbunden ist, daß der bistabile Kreis (28) bei Abgleich des Differenzverstärkers (19) rückstellbar ist.

409881/1019

Leerseite