DE69100890T2 - Vorrichtung zur Erzeugung eines mit der Phase der Leistungsversorgung synchronisierten digitalen Signals. - Google Patents

Description

Hintergrund der Erfindung 1. Anwendungsbereich der Erfindung
• Die vorliegende Erfindung bezieht sich auf ein Gerät zur Lieferung eines digitalen Signals, das mit einer Phase einer Wechselstromleistungsversorgung synchronisiert ist.
2. Beschreibung des Standes der Technik
• Um ein Thyristor-Leonardsystem und einen Direktumrichter zu steuern, die eine Regelung der Phase zur Spannungsanpassung bewirken, oder um ein Leistungsversorgungssystem zur Leistungsrückgewinnung zu steuern, das einen Impulsbreitenmodulationsumrichter besitzt, der mit einem selbstlöschenden Schaltelement versehen ist, benötigt ein Steuersystem für diese Art von Anlagen im allgemeinen ein Signal, das mit einer Phase der Leistungsversorgung synchronisiert ist, so daß das Steuersystem synchron mit der Phase einer Wechselstromleistungsversorgung arbeitet.
• In Verbindung mit den jüngsten, bemerkenswerten Entwicklungen bei Mikrocomputern sind in weitem Umfange Mikrocomputer sowohl in Phasenregeleinheiten von Thyristoren, als auch in anderen Steuereinheiten verwendet worden.
• Um ein phasensynchronisiertes Signal für einen Mikrocomputer zu erfassen, sind daher verschiedene Arten von phasensynchronisierten Schleifenschaltungen praktisch verwirklicht worden.
• Fig. 1 zeigt den Aufbau einer repräsentativen phasensynchronisierten Schleifenschaltung.
• Wie ersichtlich, untersetzt ein Spannungsdetektor 1 eine Versorgungsspannung und liefert Phasenspannungssignale U, V, W an eine logische Detektorschaltung 2. Die logische Detektorschaltung 2 dient zur Transformation der Spannungssignale U, V, W in einen logischen Pegel "1" oder "0", je nach der Polarität jedes Signals. Die Schaltung liefert logische Signale 2a bis 2c an einen ROM 3, in welchem diese logischen Signale 2a bis 2c an niedere Rangadressen A0 bis A2 des ROM 3 angelegt werden. Die höheren Rangadressen A3 bis A6 des ROM 3 empfangen frequenzunterteilte Signale 7a bis 7d, die von einer Frequenzteilerschaltung 7 geliefert werden. Der ROM 3 speichert Teile der Binärspannungsinformation 3a bis 3c unter den Adressen, die diesen Adressiersignalen entsprechen. Jede Binärspannungsinformation 3a bis 3c wird von einer Datenausgangsklemme D0 bis D2 des ROM 3 gelesen und an einen Addierer 4 geliefert. Der ROM 3 besitzt eine weitere Datenausgangsklemme D3, von der ein Frequenzteilungslöschsignal 3d gelesen und an die Frequenzteilerschaltung 7 geliefert wird. Dieses Löschsignal 3d dient zur Begrenzung der Unterteilung eines elektrischen Winkels von 180º in 12 Teilfreauenzen. Der Addierer 4 dient zum Addieren des entsprechenden Spannungssignals zu jeder binären Spannungsinformation 3a bis 3c, und zum Zuführen des addierten Signals 4a an eine Spannungsglättungsschaltung 5. Die Spannungsglättungsschaltung 5 dient zum Vergleichmäßigen des addierten Signals 4a und liefert ein geglättetes Spannungssignal 5a an eine Spannungsoszillatorschaltung 6. Die Spannungsoszillatorschaltung 6 transformiert das geglättete Spannungssignal 5a in das entsprechende Impulsfrequenzsignal 6a, beispielsweise in eine Frequenz entsprechend der 12-fachen Leistungsfrequenz fs. Die Frequenzteilerschaltung 7 teilt das Impulssignal 6a in unterteilte Frequenzsignale 7a bis 7d von 1/16, 1/8, 1/4 und 1/2.
• Im Falle, daß in der Wechselstromleistungsquelle keine Spannungsanomalie oder kein Phasenschlupf auftritt, designiert der ROM 3 jedes bei jedem Phasenintervall von 15º (180º/120) gespeicherte binäre Datum an die entsprechende Adresse, 50 daß der ROM 3 ein Spannungssignal 3A mit Pegel "1" bei einem ersten 90º-Intervall (0 bis 90º), ein Signal 3a mit "0" bei einem zweiten 90º-Intervall (90º bis 180º), ein Signal 3a mit "1" bei einem dritten 90º-Intervall (180º bis 270º) und ein Signal 3a mit "0" bei einem vierten 90º- Intervall (270º bis 360º), sowie Spannungssignale 3b, 3c für die anderen beiden Phasen (V- und W-Phase) an die Datenausgangsklemmen D0, D1, D2 ausgibt. Die Spannungssignale 3b und 3c werden um 120º bzw. 240º relativ zum Spannungssignal 3a der Bezugsphase verschoben.
• Im Falle, daß sich die Spannungserfassungssignale U, V, W in ihrem Normalzustand befinden, dient der ROM 3 zum Ausgeben der Spannungssignale 3a, 3b, 3c mit dem Ziel, die Ausgangsspannung 5a der Spannungsglättungsschaltung 5 konstant zu halten. Die Spannungssignale 3a, 3b, 3c werden in Bezug auf jedes Signal um 120º verschoben und besitzen iterative Werte von "1" und "0" bei jedem 90º-Intervall für jede Phase.
• Dies führt dazu, ein Ausgangsimpulssignal 6a der Spannungsoszillatorschaltung 6 auf einer konstanten Frequenz zu halten, und dieser Zustand bedeutet, daß die Spannungserfassungssignale U, V, W mit der Phasenspannung eines Wechselstrombusses synchronisiert sind. Falls in den Spannungssignalen U, V und W bei irgendeinem der in Zwölftel unterteilten Phasenintervallen ein anormaler Zustand auftritt, wird die Phase jeder Spannungsinformation 3a bis 3b verschoben, was wiederum eine Änderung der Ausgangsspannung 5a der Glättungsschaltung 5 zur Folge hat, wodurch das Ausgangssignal 6a der Spannungsoszillatorschaltung 6 in einen intermittierenden Schwingungszustand eintritt. Das heißt, daß das Ausgangssignal 6a nicht zu einem Konstantfrequenzimpuls gemacht wird.
• Wenn nun die obengenannte PLL-Schaltung beim Steuern der Leistungsquelle ein mit einer Phase der Wechselstromleistungsquelle unter der Steuerung des Mikrocomputers synchronisiertes Signal liefert, arbeitet der Mikrocomputer auf der Basis des Ausgangssignals 6a der Spannungsoszillatorschaltung 6, die als Basistaktgeber des Mikrocomputers benutzt wird.
• Die Genauigkeit des beschriebenen Gerätes zum Synchronisieren der Phase der Leistungsquelle hängt von der Genauigkeit der Spannungsglättungsschaltung 5 und der Spannungsoszillatorschaltung 6 ab. Falls die Versorgungsfrequenz um einen Betrag von 10% verschoben wird, tritt die Spannungsoszillatorschaltung 6 in einen intermittierenden Schwingungszustand, was zur Erscheinung des Phasenschlupfes führt. Diese Erscheinung tritt insbesondere dann auf, wenn die zum Wechselstrombus führende Leistungsquelle von einer kommerziellen Leistungsquelle auf einen nicht vom öffentlichen Netz betriebenen Generator umgeschaltet wird.
• Wie aus der bisherigen Beschreibung hervorgeht, tritt im Falle des Auftretens der Phasenschlupferscheinung in der phasengeregelten Schleife ein anormaler Zustand bei der Steuerung des Systems, das das synchronisierte Signal als Basistakt für den Mikrocomputer benutzt, auf, was zu einem nicht behebbaren Schaden des Gesamtsystems führt.
• Darüber hinaus bestehen die peripheren Komponenten der Spannungsglättungssschaltung 5 und der Spannungsoszillatorschaltung 6 aus analogen Schaltkreisen, und dies ist einer der Faktoren für die Verwendung der Zuverlässigkeit des Gesamtsystems.
• Die Druckschrift DE-A-2 941 287 offenbart ein Gerät zur Erzeugung eines digitalen Signals, das mit einer Phase einer Leistungsquelle synchronisiert ist. Das Gerät umfaßt eine logische Detektorschaltung zum Transformieren jeder Phase der Leistungsversorgung in logische Signale. Der Ausgang eines ersten Zählers zum Zählen von Taktimpulsen wird an der Vorderflanke jedes digitalen Signals und jedesmal dann gesperrt, wenn der Ausgang eines zweiten Zählers einen Endwert erreicht. Die abgefangenen Werte werden mit Bezugswerten verglichen, und die Differenz zwischen ihnen wird zur Anpassung des Endwertes des zweiten Zählers benutzt, der das Phasensynchronisationssignal liefert.
• Gemäß der vorliegenden Erfindung weist das Gerät zum Ausgeben eines mit einer Phase einer Leistungsquelle synchronisierten Signals folgende Komponenten auf: einen Spannungsdetektor zur Erfassung der Spannung jeder Phase eines Wechselstrombusses; eine logische Detektorschaltung zur Umwandlung der erfaßten Spannungssignale in logische Signale, die mit den erfaßten Spannungssignalen synchronisiert sind; eine Dekodierschaltung zum Erfassen der Vorderflanke und der Hinterflanke jedes der logischen Signale; eine Betriebseinrichtung zum Vergleichen eines vorbestimmten Phasendifferenzwinkelstellwertes mit dem resultierenden phasensynchronisierten Signal zur Gewinnung einer Abweichung zwischen ihnen, und zum Liefern eines Phasendifferenzwinkeländerungswertes, der es ermöglicht, die Abweichung auf Null zu reduzieren; eine Intergrierschaltung zum Integrieren des Phasendifferenzwinkeländerungswertes sowie zum Löschen dieses Wertes, und zum Wiederbeginnen der Integraloperation jedesmal dann, wenn der integrierte Wert einen vorbestimmten Wert erreicht; und eine Auffangschaltung zum Sperren eines durch die Integrierschaltung gewonnenen Wertes an der Vorderflanke und der Hinterflanke jedes der logischen Signale, und zum Liefern des gesperrten Wertes als das phasensynchronisierte Signal.
• Im Betrieb führt das Gerät folgende Schritte aus: Umwandeln der Phasenspannung eines Wechselstrombusses in ein binäres logisches Signal; Ablesen der Phasendifferenzwinkeldaten bei der Vorderflanke und der Hinterflanke des logischen Signals unter Benutzung des Mikrocomputers; Vergleichen der Phasendifferenzwinkeldaten mit einem voreingestellten Phasenwinkelstellwert; Durchführen einer Proportional- und Integraloperation der verglichenen Abweichung; und Liefern der Phasendifferenzwinkeländerungsdaten an einen repetierenden Typ einer integrierenden Schaltung, um dauernd die resultierende Abweichung auf Null zu reduzieren. Der Ausgang der Integrierschaltung wird an der Vorderflanke und an der Hinterflanke des logischen Signals gesperrt, und das resultierende Signal wird als Phasendifferenzwinkeldatum benutzt.
• Wenn daher die Versorgungsfrequenz auf einem Wechselstrombus aus ihrem konstanten Zustand heraus verändert wird, arbeitet der Mikrocomputer darauf hin, es dem gelesenen Phasendifferenzwinkel zu ermöglichen, dichter an den Phasendifferenzwinkelstellwert heranzukommen. Somit ist also das durch Sperren des Ausgangssignals der Integrierschaltung unter Benutzung einer Abfangschaltung gewonnene Phasensignal mit einer Phase der Spannung auf dem Wechselstrombus und mit dem Phasendifferenzwinkelstellwert synchronisiert.
Kurze Beschreibung der Zeichnungen
• Fig. 1 ist ein Blockschaltbild, das ein Gerät zur Lieferung eines mit einer Phase einer Leistungsversorgung synchronisierten Signals zeigt;
• Fig. 2 ist ein Blockschaltbild, das ein Gerät zur Lieferung eines mit einer Phase einer Leistungsversorgung synchronisierten Signals gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und
• Fig. 3 ist ein Zeitdiagramm zur Beschreibung der Betriebsweise des in Fig. 2 dargestellten Gerätes.
Beschreibung der bevorzugten Ausführungsform
• Fig. 2 ist ein Blockschaltbild eines Gerätes gemäß einer Ausführungsform der Erfindung, das zum Ausgeben eines mit einer Phase einer Leistungsversorgung synchronisierten Signals dient. Wie ersichtlich, untersetzt ein Spannungsdetektor 1 die Spannung auf einem Wechselstrombus 17 und gibt Phasenspannungssignale U, V, W an einen logischen Detektor 2 aus. Der logische Detektor 2 formt die Spannungssignale U, V und W in die entsprechenden logischen Pegel "1" oder "0" um, je nach der Polarität dieser Signale. Die resultierenden logischen Signale 2a bis 2c werden an eine Dekodierschaltung 8 geliefert. Die Dekodierschaltung 8 dient zum Entschlüsseln der logischen Signale 2a bis 2c und gibt die entschlüsselten Signale 8a bis 8f aus, die mit den Spannungssignalen U, V und W synchronisiert sind. Die entschlüsselten Signale 8a bis 8f werden von der Dekodierschaltung 8 an eine Abfangschaltung 9 geliefert. Die Abfangschaltung 9 empfängt die entschlüsselten Signale 8a bis 8f und sperrt ein Phasendifferenzwinkeldatum 16a, das von einer Integrierschaltung 16 an der Vorderflanke und an der Hinterflanke jedes der logischen Signale 2a bis 2c ausgegeben wird. Sodann gibt die Abfangschaltung 9 das gesperrte Signal als phasensynchronisiertes Signal 9a aus. Die Abfangschaltung 9 ist an einen Eingangspuffer 10 angeschlossen, in welchen das phasensynchronisierte Signal 9a vorübergehend als Datum 10a gespeichert wird. Das Datum 10a wird vom Mikrocomputer 12 über eine Busleitung 11 ausgelesen. Der Mikrocomputer 12 enthält einen ROM 13 zum Speichern eines Betriebsprogramms und einen RAN 14 zum Speichern eines durch das Programm verarbeiteten Rechenergebnisses. Der Mikrocomputer 12 sendet das Rechenergebnis als Phasendifferenzwinkeländerungsdatum 15a durch einen Ausgangspuffer 15 an die Integrierschaltung 16. Die Integrierschaltung 16 addiert (d.h. integriert) das Phasendifferenzwinkeländerungsdatum 15 in konstanten Intervallen auf und leitet die Integrationsoperation jedesmal dann wieder ein, wenn der integrierte Wert einen vorbestimmten Wert VC erreicht. Die Integrierschaltung 16 liefert dann das erhaltene Phasendifferenzwinkeldatum 16a als ein integriertes Wertesignal an die Abfangschaltung 9.
• Die vorliegende Ausführungsform weist anstelle des ROM 3 eine Dekodierschaltung 8, eine Abfangschaltung 9 und eine Integrierschaltung 16 auf, die von einer gestrichelten Linie A umgeben sind. Der Addierer 4, die Spannungsglättungsschaltung 5, eine Spannungsoszillatorschaltung 6 und eine Frequenzteilerschaltung 7 sind gemäß Fig. 1 Stand der Technik.
• Die Betriebsweise der vorliegenden Ausführungsform mit dem beschriebenen Aufbau wird nunmehr unter Bezugnahme auf die Fig. 2 und 3 beschrieben.
• Der Spannungsdetektor 1 erfaßt jede Phasenspannung auf dem Wechselstrombus 17 und liefert die Spannungssignale U, V, W, wie in Abschnitt (a) der Fig. 3 dargestellt ist. Die logische Detektorschaltung 2 wandelt diese Spannungssignale U, V, W in die logischen Pegel "1" oder "0" um, je nach der Polarität jedes Signals, und liefert die logischen Signale gemäß Abschnitt (b) der Fig. 3 an die Dekodierschaltung 8. Die Dekodierschaltung 8 erzeugt jeweils Impulssignale 8a, 8b, 8c an den Vorderflanken der logischen Signale 2a, 2b, 2c sowie Impulssignale 8d, 8e, 8f an den Hinterflanken der logischen Signale 2a, 2b, 2c. Die Abfangschaltung 9 sperrt die Phasendifferenzwinkeldaten 16a (vgl. Abschnitt (c) der Fig. 3), die von der Integrierschaltung 16 synchron mit den von der Dekodierschaltung 8 ausgegebenen Signalen 8a bis 8f geliefert werden (daher die Vorderflanken und die Hinterflanken der Signale 2a bis 2c), und sie liefert dann die phasensynchronisierten Signale Θu, Θv, Θw, Θx, Θy, Θz, wie in Abschnitt (d) der Fig. 3 dargestellt ist. Diese phasensynchronisierten Signale Θu bis Θz werden jeweils entsprechenden Adressen des Mikrocomputers 12 zugeteilt. Somit kann der Mikrocomputer 12 die phasensynchronisierten Signale Θu bis Θz durch einen Eingangspuffer 10 individuell auslesen.
• Es sein nun angenommen, daß der Mikrocomputer 12 das an der Vorderflanke des Signals 2a gesperrte Signal Θu liest; daß der Mikrocomputer 12 einen Wert des Signals Θu mit einem im ROM 13 voreingestellten Phasendifferenzwinkelstellwert vergleicht; und daß er eine Proportional- und Integraloperation der resultierenden Abweichung durchführt. Dann erhält der Mikrocomputer 12 ein Phasendifferenzwinkeländerungsdatum, das die Abweichung dauernd auf Null reduziert. Er liefert das erhaltene Datum durch den Ausgangspuffer 15 an die Integrierschaltung 16, so daß das erhaltene Datum als Phasendifferenzwinkeländerungsdatum 15a hinzugefügt wird.
• Falls das an der Vorderflanke des Signals 2a gesperrte Datum Θu kleiner als der Phasendifferenzwinkelstellwert ist, ist die Abweichung positiv. Dann werden Schritte zur Vergrößerung des an die Integrierschaltung 16 zu liefernden Phasendifferenzwinkeländerungsdatums 15a durchgeführt, die eine Periode T des Signals 16a verringern und dadurch die Neigung der Vorderflanke des Signals 16a versteilern. Dies führt dazu, daß das durch die Abfangschaltung 9 an der Vorderflanke des Signals 2a gesperrte Phasendifferenzwinkeldatum Θu größer wird. Andererseits ist im Falle, daß das an der Vorderflanke des Signals 2a gesperrte Datum Θu größer als der Phasendifferenzwinkelstellwert ist, die Abweichung negativ. Entsprechend wird eine gegenüber der vorigen umgekehrte Operation durchgeführt, die darin besteht, daß das Phasendifferenzwinkeldatum Θu kleiner wird.
• Der Mikrocomputer 12 verarbeitet die anderen phasensynchronisierten Signale Θu, Θv, Θw, Θx, Θy, Θz in entsprechender Weise.
• Gemäß der vorliegenden Ausführungsform werden die phasensynchronisierten Signale Θu, Θv, Θw, Θx, Θy, Θz individuell korrigiert. Für Fachleute ergibt sich ohne weiteres, daß die vorliegende Erfindung nicht auf die beschriebene Ausführungsform beschränkt ist, sondern sich auch auf die Anordnung erstrecken kann, die die Schritte des Addierens dieser Signale und der Verarbeitung des gemittelten Wertes durchführt.
• Die Bezugszeichen in den Ansprüchen dienen zum besseren Verständnis und sollen nicht deren Umfang begrenzen.

Claims (5)

1. Gerät zur Erzeugung eines digitalen Signals, das mit einer Phase einer Leistungsversorgung synchronisiert ist, umfassend:

- einen Spannungsdetektor (1) zur Erfassung der Spannung jeder Phase eines Wechselstrombusses (17)

- eine logische Detektorschaltung (2) zur Umwandlung der erfaßten Spannungssignale (U, V, W) in logische Signale (2a, 2b, 2c), die mit den erfaßten Spannungssignalen (U, V, W) synchronisiert sind;

- eine Dekodierschaltung (8) zum Erfassen der Vorderflanke und der Hinterflanke jedes der logischen Signale (2a, 2b, 2c)

- eine Betriebseinrichtung (12) zum Vergleichen eines vorbestimmten Phasendifferenzwinkelstellwertes mit dem resultierenden phasensynchronisierten Signal (9a) (= Θu bis Θz) zur Gewinnung einer Abweichung zwischen ihnen, und Liefern eines Phasendifferenzwinkeländerungswertes (15a), der es ermöglicht, die Abweichung auf Null zu reduzieren;

- eine Intergrierschaltung (16) zum Integrieren des Phasendifferenzwinkeländerungswertes (15a) sowie zum Löschen dieses Wertes (15a) , und zum Wiederbeginnen der Integraloperation jedesmal dann, wenn der integrierte Wert einen vorbestimmten Wert erreicht; und

- eine Auffangschaltung (9) zum Sperren eines durch die Integrierschaltung (16) gewonnenen Wertes (16a) an der Vorderflanke und der Hinterflanke jedes der logischen Signale, und Liefern des gesperrten Wertes als das phasensynchronisierte Signal (9a)

2. Gerät nach Anspruch 1, bei dem die Betriebseinrichtung (12) den Phasendifferenzwinkelbefehlswert mit dem phasensynchronisierten Signal vergleicht und eine Proportional- und Integraloperation der verglichenen Abweichung durchführt, um den Phasendifferenzwinkeländerungswert zu liefern.

3. Gerät nach Anspruch 1 oder 2, bei dem die Betriebseinrichtung (12) aus einem Mikrocomputer besteht.

4. Gerät nach einem beliebigen vorhergehenden Anspruch, bei dem das phasensynchronisierte Signal (9a) aus zwei oder mehreren Signalen zusammengesetzt ist, die zwei oder mehreren Phasenpunkten entsprechen, und daß diese Signale einzeln in der Betriebseinrichtung (12) und der Integrierschaltung (16) verarbeitet werden.

5. Gerät nach einem beliebigen vorhergehenden Anspruch, bei dem das phasensynchronisierte Signal (9a) aus zwei oder mehr Signalen besteht, die zwei oder mehreren Phasenpunkten entsprechen, und daß die hinzugeführten Werte oder der Mittelwert dieser Signale in der Betriebseinrichtung (12) und der Integrierschaltung (16) verarbeitet werden/wird.