DE4323961A1 - Halbleiterspeichervorrichtung - Google Patents
HalbleiterspeichervorrichtungInfo
- Publication number
- DE4323961A1 DE4323961A1 DE4323961A DE4323961A DE4323961A1 DE 4323961 A1 DE4323961 A1 DE 4323961A1 DE 4323961 A DE4323961 A DE 4323961A DE 4323961 A DE4323961 A DE 4323961A DE 4323961 A1 DE4323961 A1 DE 4323961A1
- Authority
- DE
- Germany
- Prior art keywords
- tin
- tib
- wiring layer
- tisi
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 52
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 title description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052718 tin Inorganic materials 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 7
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 6
- 229910010055 TiB Inorganic materials 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 54
- 229910008484 TiSi Inorganic materials 0.000 claims description 36
- 108090000623 proteins and genes Proteins 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 7
- 239000000463 material Substances 0.000 claims 5
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 claims 1
- 229910008814 WSi2 Inorganic materials 0.000 abstract 1
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 88
- 210000004027 cell Anatomy 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 241001212789 Dynamis Species 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Halbleiterspeichervorrich
tung mit beispielsweise einem Stapeltypkondensator und
insbesondere eine Halbleiterspeichervorrichtung, die
durch Verbessern der Verdrahtungsschicht eines dynami
schen Speichers mit direktem Zugriff oder dynamischen
Randomspeichers (DRAM) erhalten ist.
In den letzten Jahren wurde die Integrationsdichte des
DRAM gesteigert, und die Fläche eines Kondensators zum
Speichern von Daten oder Information (Ladungen) ist ent
sprechend weiter vermindert. Als Ergebnis können Proble
me derart auftreten, daß Speicherdaten irrtümlich aus
gelesen werden oder ein weicher Fehler durch α-Strah
len verursacht wird, um die Speicherdaten zu zerstören.
Als eine Methode zum Lösen der obigen Probleme und zum
Erzielen der hohen Speicherdichte sowie einer großen
Kapazität wird die folgende Methode vorgeschlagen. Ein
MOS-Kondensator wird auf einem Speicherzellenbereich ge
bildet, und eine der Elektroden des Kondensators wird
elektrisch mit einer Elektrode eines auf dem Halbleiter
substrat gebildeten Schalttransistors verbunden. Eine
Speicherzelle mit der obigen Struktur wird gewöhnlich
als eine Stapeltypspeicherzelle bezeichnet, wobei die
eingenommene Fläche des Kondensators im wesentlichen
vergrößert und die elektrostatische Kapazität des MOS-
Kondensators erhöht ist.
In der Speicherzelle mit der obigen Struktur kann eine
Speicherknotenelektrode so gebildet werden, daß sie
sich über den Elementtrennbereich erstreckt, und die
Seitenwand der Speicherknotenelektrode kann als ein
Kondensator verwendet werden, indem die Filmdicke der
Speicherknotenelektrode vergrößert wird, so daß deren
Kapazität einige Mal größer als diejenige der Planar
struktur gemacht werden kann. Da weiterhin die Diffu
sionsschicht des Speicherknotenabschnittes nur einen
Diffusionsbereich unter der Speicherknotenelektrode
umfaßt, ist die Fläche der Diffusionsschicht zum Sam
meln von durch α-Strahlen erzeugten Ladungen extrem
klein, und es kann eine Zellstruktur erhalten werden,
die gegenüber dem weichen Fehler äußerst widerstands
fähig ist.
Da bei der obigen Struktur die Kapazität des DRAM, der
größer als 64 Mbits ist, unzureichend wird, werden eine
Zylindertypstruktur zum Vergrößern der Kapazität des
Kondensators durch Verwendung der Seitenwand der Spei
cherelektrode und eine Speicherelektrodenstruktur einer
Rippentypstruktur mit einer in einer mehrlagigen Form
ausgebildeten Speicherelektrode vorgeschlagen.
Jedoch wird bei der obigen Speicherelektrodenstruktur
die Höhe der Speicherelektrode groß (500 bis 1000 nm),
und in dem Peripherieschaltungsabschnitt tritt ein
Problem auf, nach welchem eine Verdrahtung von dem er
sten Al-Draht zu der unteren Schicht oder vom Kontakt
zum Substrat tief ist und eine Verbindung schwierig
wird.
Wenn, wie oben beschrieben wurde, in dem herkömmlichen
Stapeltyp-DRAM eine ausreichend große Speicherkapazität
erzielt werden soll, so wird die Höhe des Speicherkno
tens groß, ein Isolierfilm zur Planar-Gestaltung wird
dick, und das Kontaktloch wird tief, so daß es schwie
rig ist, eine Verbindung mit dem Substrat herzustellen.
Es ist Aufgabe der vorliegenden Erfindung, eine Halb
leiterspeichervorrichtung mit einer Struktur zu schaf
fen, die eine einfache Verbindung zu dem Substrat in
einem Kontaktloch in einem Peripherieschaltungsab
schnitt erlaubt, während eine ausreichend große Spei
cherkapazität beibehalten wird.
Diese Aufgabe wird bei einer Halbleiterspeichervorrich
tung nach dem Oberbegriff des Patentanspruches 1 bzw. 4, 7,
15 erfindungsgemäß durch die in den jeweiligen kenn
zeichnenden Teilen enthaltenen Merkmale gelöst.
Die Erfindung schafft also eine Halbleiterspeichervor
richtung, die dadurch gekennzeichnet, daß ein Kontakt
zu einem tieferlagigen Draht (Verdrahtungsschicht) mit
tels der gleichen Verdrahtungsschicht wie eine obe
re Elektrode eines Speicherkondensatorabschnittes ge
bildet ist und die ersten Al-Drähte und tieferlagige
Drähte oder Kontakte für das Substrat alle oder teil
weise mit Ausnahme von Kontakten mit einem großen Lochdurch
messer mit der Verdrahtungsschicht verbunden sind.
Wenn in diesem Fall die Plattenelektrode als die Ver
drahtungsschicht durch die normale Methode verwendet
wird, muß eine Verbindung zwischen den Kontakten vor
Ablagerung der Plattenelektrode bewirkt werden, und es
tritt ein Problem auf, daß der Kondensatorisolierfilm
durch das Resist verunreinigt wird. Daher ist es wün
schenswert, eine Öffnung in dem Kontakt nach Bildung
der erstlagigen Plattenelektrode zu formen und dann die
zweitlagige Elektrode auf zutragen und zu verarbeiten.
Die Erfindung ist gekennzeichnet durch ein Halbleiter
substrat, wenigstens einen Speicherzellenabschnitt mit
einer Vielzahl von Speicherzellen, deren jede aus einem
Kondensator mit einer oberen Elektrode, einer unteren
Elektrode und einer dazwischenliegenden Kondensator-
Isolierschicht und aus einem auf dem Halbleitersubstrat
geformten MOS-Transistor gebildet ist, einen Peripherie
schaltungsabschnitt, der auf dem Halbleitersubstrat in
einer Fläche außerhalb der Fläche, in der der Speicher
zellenabschnitt gebildet ist, vorgesehen ist und eine
Verdrahtungsschicht, die als die obere Elektrode des
Kondensators und als ein Draht des Peripherieschaltungs
abschnittes verwendet wird.
Die Erfindung ist weiter gekennzeichnet durch ein Halb
leitersubstrat, wenigstens einen Speicherzellenab
schnitt einschließlich einer Vielzahl von Speicherzel
len, die jeweils aus einem auf dem Halbleitersubstrat
gebildeten MOS-Transistor und einem auf dem MOS-Tran
sistor gebildeten Kondensator besteht und eine obere
Elektrode sowie eine über eine Isolierschicht zur obe
ren Elektrode entgegengesetzte untere Elektrode auf
weist, einen Peripherieschaltungsabschnitt, der eine
untere Verdrahtungsschicht aufweist und auf dem Halb
leitersubstrat in einem Bereich außerhalb eines Berei
ches vorgesehen ist, in welchem der Speicherzellenab
schnitt gebildet ist, eine erste Verdrahtungsschicht,
die als die obere Elektrode des Kondensators auf der
Isolierschicht des Kondensators und des Peripherieschal
tungsabschnittes gebildet und mit dem zweilagigen Draht
des Peripherieschaltungsabschnittes und dem Halbleiter
substrat verbunden ist, wobei der Peripherieschaltungs
abschnitt Kontaktlöcher hat, die selektiv geformt sind,
um einen Teil der ersten Verdrahtungsschicht zu ätzen,
und eine zweite Verdrahtungsschicht, die auf der ersten
Verdrahtungsschicht und in den Kontaktlöchern ausgebil
det ist.
Die Erfindung ist weiterhin gekennzeichnet durch ein
Halbleitersubstrat, wenigstens einen Speicherzellenab
schnitt mit einer Vielzahl von Speicherzellen, deren
jede aus einem MOS-Transistor, der auf dem Halbleiter
substrat ausgeführt ist, und einem Kondensator, der auf
dem MOS-Transistor ausgeführt ist, besteht und eine
obere Elektrode sowie eine über eine Isolierschicht zur
oberen Elektrode entgegengesetzte untere Elektrode hat,
einen Peripherieschaltungsabschnitt, der eine untere
Verdrahtungsschicht hat und auf dem Halbleitersubstrat
in einem Bereich außerhalb eines Bereiches, in welchem
der Speicherzellenabschnitt gebildet ist, ausgeführt
ist, und eine Verdrahtungsschicht, die aus einer Viel
zahl von Schichten einschließlich wenigstens einer er
sten und einer zweiten Verdrahtungsschicht besteht, wo
bei die Verdrahtungsschicht als die obere Elektrode des
Kondensators auf der Isolierschicht des Kondensators
und dem Peripherieschaltungsabschnitt ausgeführt ist
und wobei der obere Draht der zweiten Verdrahtungs
schicht, der die zweite Verdrahtungsschicht enthält,
mit dem tieferlagigen Draht des Peripherieschaltungsab
schnittes und dem Halbleitersubstrat verbunden ist.
Die Merkmale von bevorzugten Ausführungsbeispielen der
Erfindung sind die folgenden:
- 1) Die Halbleiterspeichervorrichtung ist vom Stapel typ.
- 2) Die erste Schicht des Drahtes, die aus der gleichen Schicht wie die obere Elektrode besteht, ist aus polykristallinem Silizium, TiN, Ni oder Kohlenstoff gebildet, und die zweite Schicht ist aus WSi2, W, Ni, Al, Cu oder TiN/W, TiN/Al, TiN/Cu, Ti/TiN/W, Ti/TiN/Al, Ti/TiN/Cu, TiSi2/TiN/W, TiSi2/TiN/Al, TiSi2/TiN/Cu, TiB/W, TiB/Al, TiB/Cu, Ti/TiB/Al, Ti/TiB/W, Ti/TiB/Cu, TiSi2/TiB/W, TiSi2/TiB/Al, TiSi2/TiB/Cu gebildet.
- 3) Der Speicherkondensatorabschnitt ist auf dem oberen Teil der Zellenbitleitung gebildet, und der Draht mit der gleichen Pegelschicht (der Schicht, die gleichzeitig gebildet wird) wie die Zellenbitlei tung hat ein Muster, um den Source/Drain-Bereich in dem Peripherieschaltungsabschnitt zu bedecken.
- 4) Ein Bitleitungsdraht ist in einem Muster angeord net, daß ein Abstand zwischen Teilen des Musters ungefähr höchstens 1 µm beträgt.
- 5) Der Draht (Verdrahtungsschicht) mit der gleichen Pegelschicht (gleichpegelige Schicht) wie die obere Elektrode des Speicherkondensators ist in einem derartigen Muster angeordnet, daß ein Abstand zwi schen Teilen des Musters ungefähr 1 µm höchstens beträgt.
- 6) Der aktive Bereich ist derart angeordnet, daß eine Wortleitung zwischen benachbarten Bitleitungskon takten liegt, wenn der Speicherkondensatorabschnitt des dynamischen RAM (Randomspeicher) nach Herstel lung der Wortleitung gebildet wird.
Gemäß der obigen Struktur der vorliegenden Erfindung
ist beispielsweise die Tiefe des Kontaktes des ersten
Al-Drahtes durch eine Entfernung zum Masseelektroden
draht der unteren Schicht bestimmt. Daher ist ein Län
genverhältnis von beispielsweise ungefähr 4 : 5 bisher (Durch
messer: 0,4 µm, Tiefe: 1,6 bis 2 µm) auf dem 256-Mbit-
DRAM-Niveau erforderlich; jedoch kann das Längenver
hältnis bei der vorliegenden Erfindung auf 2 bis 3 ver
mindert werden (Durchmesser: 0,4 µm, Tiefe: 0,8 bis
1,2 µm).
Der Masseelektrodendraht ist eine Verdrahtungsschicht,
die ursprünglich notwendig ist, und eine neue Schicht
zur Bildung der Verdrahtungsschicht ist nicht notwen
dig, so daß die obige Struktur ohne Vergrößerung der
Anzahl der Schritte hergestellt werden kann. Daher wird
es möglich, die Zuverlässigkeit und die Herstellungsaus
beute der Elemente zu verbessern.
Wie oben beschrieben wurde, ist die obere Elektrode des
Speicherkondensatorabschnittes derart gebildet, daß sie
eine Laminatstruktur von zwei oder mehr Schichten hat,
und die geschichtete obere Elektrodenschicht ist mit
dem tieferlagigen Draht oder dem Substrat als einem
Draht im Peripherieschaltungsabschnitt verbunden, so
daß die Tiefe des Metallkontaktes flach gemacht werden
kann, um so die Herstellung eines DRAM zu ermöglichen,
der einfach hergestellt werden kann und eine hohe Zu
verlässigkeit hat.
Nachfolgend wird die Erfindung anhand der Zeichnung
näher erläutert. Es zeigen:
Fig. 1A und 1B Draufsichten mit einer Elementstruktur
eines DRAM nach einem ersten Ausfüh
rungsbeispiel der Erfindung,
Fig. 2 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 3 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 4 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 5 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 6 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 7 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem ersten Ausführungsbeispiel,
Fig. 8A und 8B Draufsichten der Elementstruktur eines
DRAM nach einem zweiten Ausführungsbei
spiel der Erfindung,
Fig. 9 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 10 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 11 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 12 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 13 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 14 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem zweiten Ausführungsbeispiel,
Fig. 15 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach einem dritten Ausführungsbeispiel,
Fig. 16 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem dritten Ausführungsbeispiel,
Fig. 17 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach einem vierten Ausführungsbeispiel,
Fig. 18 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem vierten Ausführungsbeispiel,
Fig. 19 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach einem fünften Ausführungsbeispiel,
Fig. 20 eine Schnittdarstellung zur Erläuterung
eines Herstellungsschrittes des DRAM
nach dem fünften Ausführungsbeispiel,
Fig. 21A und 21B jeweils eine Draufsicht bzw. eine
Schnittdarstellung mit der Elementstruk
tur eines DRAM nach einem sechsten Aus
führungsbeispiel der Erfindung,
Fig. 22 eine Schnittdarstellung mit der Element
struktur eines DRAM nach einem sieben
ten Ausführungsbeispiel der Erfindung
und
Fig. 23 eine Schnittdarstellung mit der Element
struktur eines DRAM nach einem achten
Ausführungsbeispiel der Erfindung.
Im folgenden wird ein Ausführungsbeispiel der Erfindung
anhand der Zeichnungen näher erläutert.
Die Fig. 1A und 1B sind Draufsichten, die die schemati
sche Struktur eines DRAM nach einem ersten Ausführungs
beispiel der Erfindung zeigen. Fig. 1A ist eine Drauf
sicht, die einen Speicherabschnitt zeigt, und Fig. 1B
ist eine Draufsicht, die ein Beispiel eines vom Spei
cherabschnitt verschiedenen Peripherieschaltungsab
schnittes zeigt.
Der Speicherabschnitt umfaßt aktive Zonen 1, Speicher
elektrodenabschnitte 2, Speicherelektrodenkontakte 2a,
Bitleitungen 3, Bitleitungskontakte 3a und Wortleitun
gen 4.
Der Peripherieschaltungsabschnitt umfaßt Gates (bzw.
Gatter) 5, erste Metallschichten 6a, zweite Metall
schichten 6b, erste Kontakte 7a, zweite Kontakte 7b und
eine Polycid-Schicht 8.
Die Polycid-Schicht 8 mit der gleichen Pegel- bzw.
Niveauschicht wie die Zellenabschnitt-Bitleitung liegt
in einem Teil der Source/Drain-Zone und wird dazu ver
wendet, die erste Metallschicht 6a mit der Source/
Drain-Zone zu verbinden, und die meisten der Source/
Drain-Zonen sind direkt mit der Metallschicht 6a ver
bunden, die die gleiche Niveau- bzw. Pegelschicht als
die obere Elektrode (Plattenelektrode) hat. Alle Kon
takte der ersten Al-Draht-(zweite Metall-) Schicht 6b
sind mit den ersten Metallschichten 6a verbunden.
Die. Fig. 2 bis 7 zeigen Schnittdarstellungen zur Er
läuterung der Herstellungsschritte in dem ersten Aus
führungsbeispiel, und im folgenden wird das Herstel
lungsverfahren näher beschrieben. Der linke Teil jeder
der Fig. 2 bis 7 entspricht entspricht dem Schnitt ent
lang der Linie A-A′ von Fig. 1A, und der rechte Teil
entspricht dem Schnitt entlang der Linie B-B′ von Fig.
1B.
Eine Wannenzone ist in der Oberflächenschicht des Si-Sub
strates bei Bedarf ausgebildet, und ein Isolierfilm 11
für Elementtrennung ist erzeugt. In diesem Fall ist der
Isolierfilm 11 in dem Peripherieschaltungsabschnitt ein
durch die LOCOS-Methode gebildeter Oxidfilm, und der
Isolierfilm 11 in dem Speicherzellenabschnitt ist ein
Oxidfilm für T-Typ-Graben-Trennung. Danach wird eine Gateelek
trode 12 (Gate 5) mit einer Laminatstruktur von Poly
silizium/WSI in dem Speicherzellenabschnitt und dem Peri
pherieschaltungsabschnitt erzeugt; dann wird ein SiN-
Film 13 auf der gesamten Oberfläche der Struktur gebil
det, und ein Polysilizium-Pfropfen oder -Stöpsel 14 des
Speicherkondensatorkontaktabschnittes wird in dem Spei
cherzellenabschnitt erzeugt. Dann wird ein LP-BPSG-Film
15 (BPSG = Borphosphorsilikatglas) auf der gesamten
Oberfläche der Struktur aufgetragen, um die Oberfläche
flach zu machen, und Kontaktlöcher 16 (erste Kontakte
7a) zur Herstellung eines direkten Kontaktes werden er
zeugt (Fig. 2).
Ein Teil des SiN-Filmes 13, der zu dem Kontaktloch 16
freiliegt, wird durch RIE (Ionenätzen) entfernt, und
Polysilizium wird auf der gesamten Oberfläche aufgetra
gen, um das Kontaktloch 16 mit einem Polysiliziumfilm
18a zu füllen. Ein WSi-Film 18b wird auf dem Polysili
ziumfilm 18a gebildet, um einen Polycid-Draht 18 (Poly
cid-Schicht 8) zu erzeugen, der als Bitleitungen des
Speicherzellenabschnittes verwendet werden wird. Danach
wird ein SiO2-Film 19 auf der gesamten Oberfläche durch
die Atmosphärendruck-CVD-Methode erzeugt (Fig. 3).
Nach dem Ätzen des Polycid-Drahtes 18 in ein gewünsch
tes Muster wird ein Zwischenniveau- bzw. Zwischenpegel-
Isolierfilm 21 auf der gesamten Oberfläche erzeugt, um die
Oberfläche flach zu machen. Sodann wird ein Kontaktloch
in dem Isolierfilm 21 in dem Speicherzellenabschnitt
gebildet, ein SiN-Film 22 wird auf der gesamten Oberflä
che erzeugt, und ein LP-BPSG-Film 24 wird zwischen die
Bitleitungen des Zellenabschnittes gefüllt. Danach wird
ein Resist 23 gebildet, und der Kontakt des Speicherkon
densatorabschnittes wird geöffnet. Danach wird der SiN-
Film 22 durch RIE entfernt (Fig. 4).
Nach Auftragen von Polysilizium wird dieses geätzt, um
eine Polysilizium-Säule 25 zu bilden, die als eine Spei
cherelektrode in dem Speicherkondensatorabschnitt ver
wendet wird. In diesem Fall kann die Polysiliziumsäule
25 in rohrförmiger Gestalt erzeugt werden. Sodann wird
ein Ta2O5-Film 26, der als ein Kondensatorisolierfilm
verwendet wird, auf der Oberfläche der Polysiliziumsäu
le 25 erzeugt, ein TiN-Film 27, der als die erste
Schicht der Plattenelektrode wirkt, wird auf der gesam
ten Oberfläche durch die CVD-Methode gebildet (Fig. 5).
Nachdem Kontaktlöcher 28 (erste Kontakte 7a) in dem
Peripherieschaltungsabschnitt gebildet sind, wird ein
W-Film 29, der als die zweite Schicht der Plattenelek
trode wirkt, durch Ablagerung gebildet. Danach werden
der TiN-Film 27 und der W-Film 29 durch RIE (reaktives
Ionenätzen) gemustert, um einen Plattenelektrodendraht
(erste Metallschicht 6a) zu erzeugen (Fig. 6).
Danach wird ein Zwischenniveau- bzw. Zwischenpegel-Iso
lierfilm 31 auf der gesamten Oberfläche erzeugt, um die
Oberfläche flach zu machen, und es wird ein Kontaktloch
32 gebildet. Ein W-Film 33 wird in dem Kontaktloch
durch selektives Aufwachsen erzeugt, um das Kontaktloch
32 zu füllen. Dann wird eine Verdrahtungsschicht (er
ster Al-Draht (zweite Metallschicht) 6b) des TiN-Filmes
34 und Al-Filmes 35 erzeugt (Fig. 7).
Obwohl dies in der Zeichnung nicht dargestellt ist,
werden in folgenden Schritten eine Ablagerung eines
Zwischenpegel-Isolierfilmes, eine Bildung von Durch
gangslöchern, ein selektives Aufwachsen von W, eine
Bildung einer TiN/Al-Schicht (zweiter Al-Draht) und
eine Bildung eines Passivierfilmes bewirkt, um einen
DRAM fertigzustellen.
Indem in der oben beschriebenen Weise hergestellten
DRAM ist die Tiefe der Kontakte der ersten Al-Drähte
34, 35 nicht durch eine Entfernung zu dem Substrat 10
bestimmt, sondern durch eine Entfernung zu tieferlagi
gen Elektrodendrähten 27, 29 festgelegt und kann so
flachgemacht werden. Daher kann eine Verbindung zwi
schen den ersten Al-Drähten 34, 35 und dem Substrat 10
einfach hergestellt werden. Die Elektrodendrähte 27, 29
sind an sich notwendige Verdrahtungsschichten, und es
ist nicht erforderlich, neue Schichten zur Bildung der
Verdrahtungsschichten zu erzeugen, so daß die obige
Struktur ohne Vergrößerung der wesentlichen Anzahl von
Schritten realisiert werden kann. Daher kann in der
Struktur, in der die Speicherelektrode in rohrförmiger
Gestalt ausgeführt ist, um die Speicherkapazität zu
erhöhen, der Kontakt zwischen dem ersten Al-Draht und
der tieferen Schicht oder dem Substrat in dem Periphe
rieschaltungsabschnitt stabil erhalten werden, und die
Herstellungsausbeute sowie die Zuverlässigkeit können
gesteigert werden.
Da in dem ersten Ausführungsbeispiel die aktive Zone
derart angeordnet ist, daß eine Wortleitung durch einen
Raum zwischen den benachbarten Bitleitungskontakten
verläuft, wie dies in den Fig. 1A und 1B gezeigt ist,
können die Kontaktabschnitte der Speicherelektroden
voneinander mit einer Entfernung der Mindestverarbei
tungsabmessung getrennt werden. Daher kann der Herstel
lungsprozeß einfach ausgeführt werden.
Die Fig. 8A und 8B sind Draufsichten, die die schemati
sche Struktur eines DRAM nach einem zweiten Ausführungs
beispiel der Erfindung zeigen. Fig. 8A zeigt einen Spei
cherzellenabschnitt, während in Fig. 8B ein Beispiel
eines Peripherieschaltungsabschnittes dargestellt ist.
Einander entsprechende Teile sind in den Fig. 8A und 8B
mit den gleichen Bezugszeichen wie in den Fig. 1A und
1B versehen und werden nicht näher erläutert.
Schnitte zur Erläuterung der Schritte bei dem zweiten
Ausführungsbeispiel sind in den Fig. 9 bis 14 gezeigt.
Der linke Teil in jeder der Fig. 9 bis 14 entspricht
dem Schnitt entlang der Linie C-C′ in Fig. 8A, und der
rechte Teil ist dem Schnitt entlang der Linie D-D′ in
Fig. 8B zugeordnet. In den Fig. 9 bis 14 sind einander
entsprechende Teile mit den gleichen Bezugszeichen wie
in den Fig. 2 bis 7 versehen und werden nicht näher er
läutert.
Wie im ersten Ausführungsbeispiel wird ein Elementtrenn
isolierfilm 11 auf einem Si-Substrat 10 erzeugt, und
sodann werden eine Gateelektrode 12, ein SiN-Film 13,
Polysilizium-Pfropfen 14 nacheinander erzeugt. Danach
wird eine LP-BPSG-Schicht gebildet, um die Oberfläche
eben zu machen, und Kontaktlöcher 16 für direkten Kon
takt werden erzeugt. Zu dieser Zeit werden anders als
beim ersten Ausführungsbeispiel die Kontaktlöcher 16 in
der gesamten aktiven Zone gebildet (Fig. 9).
Wie beim ersten Ausführungsbeispiel wird ein Polycid-
Draht 18 gebildet, und ein SiO2-Film 19 wird auf dem
Draht erzeugt (Fig. 10).
Wie im ersten Ausführungsbeispiel wird danach der Poly
cid-Draht 18 in ein gewünschtes Muster geätzt, und Spei
cherelektrodenabschnitt-Kontakte werden gebildet (Fig.
11).
Wie im ersten Ausführungsbeispiel wird eine Polysili
zium-Säule 25 erzeugt, und ein Ta2O5-Film 26, der als
ein Kondensatorisolierfilm verwendet wird, sowie ein
TiN-Film 27, der als die erste Schicht der Plattenelek
trode verwendet wird, werden gebildet (Fig. 12).
Nachdem Kontaktlöcher 28 in dem Peripherieschaltungsab
schnitt erzeugt wurden, wird ein W-Film 29, der als die
zweite Schicht der Plattenelektrode verwendet wird,
gebildet (Fig. 13).
Nach Musterung des W-Filmes 29 und des TiN-Filmes 27
wird ein Zwischenpegel- bzw. Zwischenniveau-Isolierfilm
31 erzeugt, um die Oberfläche flach zu machen. Dann
wird ein Kontaktloch 32 in der Zwischenpegel-Isolier
schicht 11 erzeugt, und ein W-Film 33 wird gebildet, um
das Kontaktloch 32 zu füllen. Danach werden eine Ver
drahtungsschichtung (erster Al-Draht) eines TiN-Filmes
34 und eines Al-Filmes 35 gebildet (Fig. 14).
Mit der obigen Struktur kann die gleiche Wirkung wie
beim ersten Ausführungsbeispiel erzielt werden, und es
kann ein Vorteil erhalten werden, daß die Tiefe des
durch die Elektrodendrähte 27 und 29 gebildeten Kon
taktes in dem Peripherieschaltungsabschnitt flach ge
macht werden kann.
Die Fig. 15 und 16 sind Schnitte zur Erläuterung des
Herstellungsprozesses einer Halbleitervorrichtung nach
einem dritten Ausführungsbeispiel der Erfindung. In den
Fig. 15 und 16 sind einander entsprechende Teile mit
den gleichen Bezugszeichen wie in den Fig. 2 bis 7 ver
sehen, so daß von einer näheren Erläuterung abgesehen
werden kann.
In dem dritten Ausführungsbeispiel ist der Draht 29 des
ersten Ausführungsbeispiels hergestellt, indem W in das
Kontaktloch gefüllt wird.
Das heißt, ein Teil des Prozesses in diesem Ausführungs
beispiel ist gleich wie der Prozeß bis zu dem Schritt
von Fig. 5 in dem ersten Ausführungsbeispiel. Nach die
sem Prozeß wird der Schritt des Füllens und Aufwachsens
des W-Filmes 29 in dem Kontaktloch 28 bewirkt (Fig.
15). Dann werden ähnlich wie beim ersten Ausführungs
beispiel die Bildung eines Zwischenpegel- bzw. Zwischen
niveau-Isolierfilmes 31 und ein selektives Wachstum
eines W-Filmes 33 in dem Kontaktloch 32 bewirkt, und
eine Verdrahtungsschicht (erster Al-Draht) eines TiN-
Filmes 34 und eines Al-Filmes 35 wird erzeugt (Fig.
16).
Die Fig. 17 und 18 sind Schnittdarstellungen zur Erläu
terung des Herstellungsprozesses einer Halbleitervor
richtung nach einem vierten Ausführungsbeispiel der Er
findung. In den Fig. 17 und 18 sind einander entspre
chende Teile mit den gleichen Bezugszeichen wie in den
Fig. 9 bis 14 versehen und werden daher nicht näher er
läutert.
In dem vierten Ausführungsbeispiel wird der Draht 29
des zweiten Ausführungsbeispiels durch Füllen von W in
das Kontaktloch hergestellt.
Das heißt, ein Teil des Prozesses in diesem Ausführungs
beispiel ist gleich wie der Prozeß bis zu dem Schritt
von Fig. 12 in dem zweiten Ausführungsbeispiel. Nach
diesem Prozeß wird der Schritt des Füllens und Aufwach
sens des W-Filmes 29 in dem Kontaktloch 28 bewirkt
(Fig. 17). Dann werden wie im zweiten Ausführungsbei
spiel die Bildung eines Zwischenniveau- bzw. Zwischen
pegel-Isolierfilmes 31 und ein selektives Wachsen eines
W-Filmes 33 in dem Kontaktloch 32 bewirkt, und eine Ver
drahtungsschicht (erster Al-Draht) eines TiN-Filmes 34
und eines Al-Filmes 35 wird erzeugt (Fig. 18).
Die Fig. 19 und 20 sind Schnittdarstellungen zur Erläu
terung des Herstellungsprozesses einer Halbleitervor
richtung nach einem fünften Ausführungsbeispiel der Er
findung. In den Fig. 19 und 20 sind einander entspre
chende Teile mit den gleichen Bezugszeichen wie in den
Fig. 2 bis 7 versehen und werden daher nicht näher er
läutert.
In dem fünften Ausführungsbeispiel ist ein Beispiel,
bei dem lediglich der W-Film 29 des Plattenelektroden
drahtes als ein Draht der Peripherieschaltung verwendet
wird, gezeigt.
Das heißt, ein Teil des Prozesses in diesem Ausführungs
beispiel ist gleich wie der Prozeß bis zu dem Schritt
von Fig. 5 in dem ersten Ausführungsbeispiel. Nach die
sem Prozeß wird ein TiN-Film 27 verarbeitet, um ledig
lich den Speicherzellenabschnitt zu bedecken, ein Kon
taktloch 28 wird gebildet, ein W-Film 29 wird erzeugt,
und dann wird der W-Film 29 in ein Drahtmuster bzw.
Verdrahtungsmuster verarbeitet (Fig. 19). Dann werden
ähnlich wie beim ersten Ausführungsbeispiel die Bildung
eines Zwischenpegel- bzw. Zwischenniveau-Isolierfilmes
31 und ein selektives Wachstum eines W-Filmes 33 in dem
Kontaktloch 32 bewirkt, und eine Verdrahtungsschicht
(erster Al-Draht) eines TiN-Filmes 34 und eines Al-Fil
mes 35 wird erzeugt (Fig. 20).
Die Fig. 21A und 21B zeigen den schematischen Aufbau
eines sechsten Ausführungsbeispieles der Erfindung. Die
Fig. 21A ist eine Draufsicht, und die Fig. 21B ist eine
Schnittdarstellung. Das sechste Ausführungsbeispiel
zeigt ein Beispiel, bei dem ein Scheinmuster verwendet
wird, um eine Substratschicht flach zu machen.
Erste Kontaktlöcher 7a werden in den Source/Drain-Ab
schnitten erzeugt, und ein Polysiliziumfilm wird voll
in die Source/Drain-Zonen gefüllt. Ein Polycid-Draht 18
(Polycid-Schicht 8) wird gemustert, um die Source/
Drain-Abschnitte zu bedecken. In dem großen Trennbe
reich wird ein Scheinmuster 51 des Polycid-Drahtes 18
angeordnet, so daß ein freier Raum zwischen den Muster
teilen nicht 1 bis 2 µm überschreitet. Zweite Kontakte
7b werden auf den jeweiligen Polycid-Drähten 18 er
zeugt, um die Elektrodendrähte 27, 29 (erste Metall
drähte 6a) und die Polycid-Drähte 18 zu verbinden. Ähn
lich dem Polycid-Draht 18 wird ein Scheinmuster 52 der
ersten Metalldrähte 6a derart gebildet, daß ein großer
freier Raum (1 bis 2 µm) nicht vorgesehen ist.
Wie oben erläutert wurde, kann in dem sechsten Ausfüh
rungsbeispiel die Substratschicht auf einfache Weise
flach gemacht werden, indem die Scheinmuster 51, 52
gebildet werden, und die Zuverlässigkeit des oberen
Schichtdrahtes (der oberen Verdrahtungsschicht) kann
verbessert werden.
Die Fig. 22 ist ein Schnitt, die die schematische
Struktur eines siebenten Ausführungsbeispiels der Er
findung zeigt. Fig. 7 zeigt ein Beispiel dar, bei dem
Zellenbitleitungen über dem Speicherkondensatorab
schnitt gebildet werden.
Die Source/Drain-Abschnitte sind mit Schaltungsdrähten
mittels der Plattenelektrodenschichten 27, 29 des Spei
cherkondensatorabschnittes verbunden, und Drähte der
ersten Metallschichten 55, die als die Zellenbitlei
tungen verwendet werden, sind alle mit den Drähten der
Elektrodenschichten 27, 29 verbunden.
Fig. 23 ist eine Schnittdarstellung, die die schemati
sche Struktur eines achten Ausführungsbeispiels der
Erfindung zeigt. In dem achten Ausführungsbeispiel
wird, um eine stabile Isolation zwischen dem Polysili
zium-Pfropfen 14 des Speicherzellenabschnittes in dem
siebenten Ausführungsbeispiel und den Elektrodenschich
ten 27, 29 zu erhalten, ein Isolierfilm 57 mit feiner
Struktur, beispielsweise aus Si3N4 gebildet, um die
Seitenfläche des Polysilizium-Pfropfens zu umgeben.
In dem obigen Ausführungsbeispiel ist es wünschenswert,
polykristallines Silizium, TiN, Ni oder Kohlenstoff als
die erste Schicht des Drahtes zu verwenden, der aus der
gleichen Schicht wie die obere Elektrode gebildet ist,
und WSi2, W, Ni, Al, Cu oder TiN/W, TiN/Al, TiN/Cu,
Ti/TiN/W, Ti/TiN/Al, Ti/TiN/Cu, TiSi2/TiN/W,
TiSi2/TiN/Al, TiSi2/TiN/Cu, TiB/W, TiB/Ai, TiB/Cu,
Ti/TiB/Al, Ti/TiB/W, Ti/TiB/Cu, TiSi2/TiB/W,
TiSi2/TiB/Al, TiSi2/TiB/Cu als die zweite Schicht vor
zusehen.
Weiterhin ist es in jedem der obigen Ausführungsbei
spiele vorzusehen, den Speicherkondensatorabschnitt
über den Zellenbitleitungen vorzusehen und den Draht
mit der gleichen Pegel- bzw. Niveauschicht wie die
Zellenbitleitung in einem derartigen Muster zu erzeu
gen, daß die Source- und Drain-Zonen in den Peripherie
schaltungsabschnitten überdeckt sind.
In jedem der obigen Ausführungsbeispiele ist es auch
vorzuziehen, die Bitleitungsdrähte in einem derartigen
Muster zu erzeugen, daß ein Abstand bzw. freier Raum
zwischen den Musterteilen nicht ungefähr 1 µm über
schreitet.
Zusätzlich ist es in jedem der obigen Ausführungsbei
spiele wünschenswert, den Draht mit der gleichen Pegel
bzw. Niveau-Schicht als die obere Elektrode des Spei
cherkondensators in einem derartigen Muster zu erzeu
gen, daß der größte Abstand zwischen den Musterteilen
auf ungefähr 1 µm eingestellt ist.
Weiterhin ist es in jedem der obigen Ausführungsbei
spiele wünschenswert, die aktive Zone derart anzuord
nen, daß eine Wortleitung zwischen den benachbarten
Bitleitungskontakten in einem Fall angeordnet sein
kann, in welchem der Speicherkondensatorabschnitt des
dynamischen RAM nach Bildung der Wortleitungen erzeugt
ist.
Claims (21)
1. Halbleiterspeichervorrichtung, mit:
einem Halbleitersubstrat (10) und wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem Kondensator mit einer oberen Elektrode, einer unteren Elektrode und einer zwischenlegenden Konden sator-Isolierschicht und einem MOS-Transistor auf dem Halbleitersubstrat (10) gebildet ist,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der auf dem Halbleitersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in wel chem der Speicherzellenabschnitt gebildet ist, und
eine Verdrahtungsschicht (27, 29), die als die obere Elektrode des Kondensators verwendet und als ein Draht (Verdrahtung) des Peripherieschaltungsab schnittes benutzt ist.
einem Halbleitersubstrat (10) und wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem Kondensator mit einer oberen Elektrode, einer unteren Elektrode und einer zwischenlegenden Konden sator-Isolierschicht und einem MOS-Transistor auf dem Halbleitersubstrat (10) gebildet ist,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der auf dem Halbleitersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in wel chem der Speicherzellenabschnitt gebildet ist, und
eine Verdrahtungsschicht (27, 29), die als die obere Elektrode des Kondensators verwendet und als ein Draht (Verdrahtung) des Peripherieschaltungsab schnittes benutzt ist.
2. Halbleiterspeichervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß die Verdrahtungsschicht
(27, 29) eine erste Verdrahtungsschicht (27) und
eine zweite Verdrahtungsschicht (29) umfaßt, daß
die erste Verdrahtungsschicht (27) aus einem der
Stoffe polykristallines Silizium TiN, Ni und Kohlen
stoff gebildet ist, und daß die zweite Verdrahtungs
schicht (29) aus einem der Stoffe WSi2, W, Ni, Al
und Cu gebildet ist oder aus einer Mehr-Schicht
besteht, die aus einem der Stoffe TiN/W, TiN/Al,
TiN/Cu, Ti/TiN/W, Ti/TiN/Al, Ti/TiN/Cu,
TiSi2/TiN/W, TiSi2/TiN/Al, TiSi2/TiN/Cu, TiB/W,
TiB/Al, TiB/Cu, Ti/TiB/Al, Ti/TiB/W, Ti/TiB/Cu,
TiSi2/TiB/W, TiSi2/TiB/Al und TiSi2/TiB/Cu gewählt
ist.
3. Halbleiterspeicheranordnung nach Anspruch 1, da
durch gekennzeichnet, daß eine als der Draht des
Peripherieschaltungsabschnittes verwendete Verdrah
tungsschicht in einem Drahtmuster gebildet wird,
wobei ein maximaler Abstand zwischen den Mustertei
len auf kleiner als ungefähr 1 µm eingestellt ist.
4. Halbleiterspeicheranordnung mit:
einem Halbleitersubstrat (10) und
wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem auf dem Halbleitersubstrat (10) ausgeführten MOS-Transistor und einem Kondensator, der auf dem MOS-Transistor gebildet ist und eine obere Elektro de sowie eine über eine Isolierschicht (26) zu der oberen Elektrode entgegengesetzte untere Elektrode hat, gebildet ist,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der eine untere Verdrahtungsschicht hat und auf dem Halblei tersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in welchem der Speicherzellenabschnitt gebildet ist,
eine erste Verdrahtungsschicht (27), die als die obere Elektrode des Kondensators auf der Isolier schicht (26) des Kondensators und dem Peripherie schaltungsabschnitt gebildet und mit dem tieferla gigen Draht des Peripherieschaltungsabschnittes und
dem Halbleitersubstrat (10) verbunden ist, wobei der Peripherieschaltungsabschnitt Kontaktlöcher (28) hat, die selektiv gebildet sind, um einen Teil der ersten Verdrahtungsschicht (27) zu ätzen, und
eine zweite Verdrahtungsschicht (29), die auf der ersten Verdrahtungsschicht (27) in den Kontakt löchern (28) gebildet ist.
einem Halbleitersubstrat (10) und
wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem auf dem Halbleitersubstrat (10) ausgeführten MOS-Transistor und einem Kondensator, der auf dem MOS-Transistor gebildet ist und eine obere Elektro de sowie eine über eine Isolierschicht (26) zu der oberen Elektrode entgegengesetzte untere Elektrode hat, gebildet ist,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der eine untere Verdrahtungsschicht hat und auf dem Halblei tersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in welchem der Speicherzellenabschnitt gebildet ist,
eine erste Verdrahtungsschicht (27), die als die obere Elektrode des Kondensators auf der Isolier schicht (26) des Kondensators und dem Peripherie schaltungsabschnitt gebildet und mit dem tieferla gigen Draht des Peripherieschaltungsabschnittes und
dem Halbleitersubstrat (10) verbunden ist, wobei der Peripherieschaltungsabschnitt Kontaktlöcher (28) hat, die selektiv gebildet sind, um einen Teil der ersten Verdrahtungsschicht (27) zu ätzen, und
eine zweite Verdrahtungsschicht (29), die auf der ersten Verdrahtungsschicht (27) in den Kontakt löchern (28) gebildet ist.
5. Halbleiterspeicheranordnung nach Anspruch 4, da
durch gekennzeichnet, daß die erste Verdrahtungs
schicht aus einem der Stoffe polykristallines Sili
zium, TiN, Ni und Kohlenstoff gebildet ist, und daß
die zweite Verdrahtungsschicht (29) aus einem der
Stoffe WSi2, W, Ni, Al und Cu gebildet oder als
Mehrfach-Schicht ausgeführt ist, die aus einem der
Stoffe TiN/W, TiN/Al, TiN/Cu, Ti/TiN/W, Ti/TiN/Al,
Ti/TiN/Cu, TiSi2/TiN/W, TiSi2/TiN/Al, TiSi2/TiN/Cu,
TiB/W, TiB/Al, TiB/Cu, Ti/TiB/Al, Ti/TiB/W,
Ti/TiB/Cu, TiSi2/TiB/W, TiSi2/TiB/Al und
TiSi2/TiB/Cu gewählt ist.
6. Halbleiterspeicheranordnung nach Anspruch 4, da
durch gekennzeichnet, daß die auf dem Peripherie
schaltungsabschnitt gebildete Verdrahtungsschicht
ein Drahtmuster hat, das vollständig auf der zwei
ten Verdrahtungsschicht (29) bei einem Intervall
von ungefähr höchstens 1 µm gebildet ist.
7. Halbleiterspeicheranordnung mit:
einem Halbleitersubstrat (10),
wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem auf dem Halbleitersubstrat (10) gebildeten MOS-Transistor und einem Kondensator, der auf dem MOS-Transistor gebildet ist und eine obere Elektro de sowie eine über eine Isolierschicht (26) zur oberen Elektrode entgegengesetzte untere Elektrode hat, besteht,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der eine untere Verdrahtungsschicht hat, und auf dem Halblei tersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in welchem der Speicherzellenabschnitt gebildet ist, und
eine Verdrahtungsschicht (27, 29), die aus einer Vielzahl von Schichten einschließlich wenigstens einer ersten Verdrahtungsschicht (27) und einer zweiten Verdrahtungsschicht (29) besteht, wobei die Verdrahtungsschicht (27, 29) als die obere Elektro de des Kondensators auf der Isolierschicht (26) des Kondensators und dem Peripherieschaltungsabschnitt erzeugt ist und wobei der die zweite Verdrahtungs schicht (29) enthaltende obere Draht der zweiten Verdrahtungsschicht (29) mit dem tieferlagigen Draht des Peripherieschaltungsabschnittes und dem Halbleitersubstrat (10) verbunden ist.
einem Halbleitersubstrat (10),
wenigstens einem Speicherzellenabschnitt mit einer Vielzahl von Speicherzellen, deren jede aus einem auf dem Halbleitersubstrat (10) gebildeten MOS-Transistor und einem Kondensator, der auf dem MOS-Transistor gebildet ist und eine obere Elektro de sowie eine über eine Isolierschicht (26) zur oberen Elektrode entgegengesetzte untere Elektrode hat, besteht,
gekennzeichnet durch
einen Peripherieschaltungsabschnitt, der eine untere Verdrahtungsschicht hat, und auf dem Halblei tersubstrat (10) in einem Bereich gebildet ist, der von einem Bereich verschieden ist, in welchem der Speicherzellenabschnitt gebildet ist, und
eine Verdrahtungsschicht (27, 29), die aus einer Vielzahl von Schichten einschließlich wenigstens einer ersten Verdrahtungsschicht (27) und einer zweiten Verdrahtungsschicht (29) besteht, wobei die Verdrahtungsschicht (27, 29) als die obere Elektro de des Kondensators auf der Isolierschicht (26) des Kondensators und dem Peripherieschaltungsabschnitt erzeugt ist und wobei der die zweite Verdrahtungs schicht (29) enthaltende obere Draht der zweiten Verdrahtungsschicht (29) mit dem tieferlagigen Draht des Peripherieschaltungsabschnittes und dem Halbleitersubstrat (10) verbunden ist.
8. Halbleiterspeicheranordnung nach Anspruch 7, da
durch gekennzeichnet, daß die erste Verdrahtungs
schicht (27) aus einem der Stoffe polykristallines
Silizium, TiN, Ni und Kohlenstoff gebildet ist, und
daß die zweite Verdrahtungsschicht (29) aus einem
der Stoffe WSi2, W, Ni, Al und Cu gebildet ist oder
als Mehrfach-Schicht ausgeführt ist, die aus einem
der Stoffe TiN/W, TiN/Al, TiN/Cu, Ti/TiN/W,
Ti/TiN/Al, Ti/TiN/Cu, TiSi2/TiN/W, TiSi2/TiN/Al,
TiSi2/TiN/Cu, TiB/W, TiB/Al, TiB/Cu, Ti/TiB/Al,
Ti/TiB/W, Ti/TiB/Cu, TiSi2/TiB/W, TiSi2/TiB/Al und
TiSi2/TiB/Cu gewählt ist.
9. Halbleiterspeicheranordnung nach Anspruch 7, da
durch gekennzeichnet, daß der obere Draht, der die
auf dem Peripherieschaltungsabschnitt gebildete
Verdrahtungsschicht enthält, ein Drahtmuster hat,
das vollständig auf der zweiten Verdrahtungsschicht
(29) in einem Intervall von ungefähr höchstens 1 µm
gebildet ist.
10. Halbleiterspeicheranordnung nach Anspruch 1, 4 oder
7, dadurch gekennzeichnet, daß die Halbleiterspei
chervorrichtung von einem Stapeltyp ist.
11. Halbleiterspeicheranordnung nach Anspruch 1, 4 oder
7, dadurch gekennzeichnet, daß der Speicherzellenab
schnitt Zellenbitleitungen hat, auf welchen Konden
satoren gebildet sind, daß der Peripherieschaltungs
abschnitt eine Verdrahtungsschicht hat, die zur
gleichen Zeit wie die Zellenbitleitungen gebildet
ist, und daß die Verdrahtungsschicht, die zur glei
chen Zeit wie die Zellenbitleitungen gebildet ist,
in einem Muster ausgeführt ist, um die Source/
Drain-Zonen der MOS-Transistoren zu bedecken, die
in dem Peripherieschaltungsabschnitt ausgeführt
sind.
12. Halbleiterspeicheranordnung nach Anspruch 1, 4 oder
7, dadurch gekennzeichnet, daß der Speicherzellenab
schnitt einen Bitleitungsdraht hat, der aus Draht
mustern besteht, die in einem Intervall von unge
fähr höchstens 1 µm ausgeführt sind.
13. Halbleiterspeicheranordnung nach Anspruch 1, 4 oder
7, dadurch gekennzeichnet, daß der Speicherzellenab
schnitt Wortleitungen hat, die über der Vielzahl
von Speicherzellen und einer Vielzahl von mit den
Speicherzellen verbundenen Bitleitungskontakten an
geordnet sind, und daß die Speicherzellen mit jeder
der Wortleitungen so vorgesehen sind, daß diese zwi
schen zwei entsprechenden benachbarten Bitleitungs
kontakten in einem Fall liegen, in welchem der Kon
densator nach Erzeugung der Wortleitungen gebildet
ist.
14. Halbleiterspeicheranordnung nach Anspruch 1, 4 oder
7, dadurch gekennzeichnet, daß der Peripherieschal
tungsabschnitt einen Meßverstärker und einen Zeilen
decodierer umfaßt.
15. Halbleiterspeicheranordnung mit:
einem Halbleitersubstrat (10), und
einer ersten Zone mit wenigstens einem Speicher zellenabschnitt mit einer Vielzahl von Speicherzel len, deren jede aus einem auf dem Halbleitersub strat (10) gebildeten MOS-Transistor und einem Kon densator, der auf dem MOS-Transistor gebildet ist und eine obere Elektrode, eine zur oberen Elektrode entgegengesetzte untere Elektrode und eine zwischen liegende Isolierschicht (26) hat, besteht,
gekennzeichnet durch
eine zweite Zone, die in einem von der ersten Zone verschiedenen Bereich auf dem Halbleitersub strat (10) gebildet ist und eine untere Verdrah tungsschicht hat,
eine erste Verdrahtungsschicht (27), die auf der Isolierschicht (26) des Kondensators als die obere Elektrode des Kondensators und auf der zweiten Zone gebildet und mit der unteren Verdrahtungsschicht der zweiten Zone und dem Halbleitersubstrat (10) verbunden ist, wobei die zweite Zone ein Kontakt loch (28) hat, das so selektiv gebildet ist, daß es einen gewünschten Teil der Isolierschicht (26) der ersten Verdrahtungsschicht (27) des Kondensators bedeckt, und
eine auf der ersten Verdrahtungsschicht (27) und in dem Kontaktloch (28) gebildete zweite Verdrah tungsschicht (29).
einem Halbleitersubstrat (10), und
einer ersten Zone mit wenigstens einem Speicher zellenabschnitt mit einer Vielzahl von Speicherzel len, deren jede aus einem auf dem Halbleitersub strat (10) gebildeten MOS-Transistor und einem Kon densator, der auf dem MOS-Transistor gebildet ist und eine obere Elektrode, eine zur oberen Elektrode entgegengesetzte untere Elektrode und eine zwischen liegende Isolierschicht (26) hat, besteht,
gekennzeichnet durch
eine zweite Zone, die in einem von der ersten Zone verschiedenen Bereich auf dem Halbleitersub strat (10) gebildet ist und eine untere Verdrah tungsschicht hat,
eine erste Verdrahtungsschicht (27), die auf der Isolierschicht (26) des Kondensators als die obere Elektrode des Kondensators und auf der zweiten Zone gebildet und mit der unteren Verdrahtungsschicht der zweiten Zone und dem Halbleitersubstrat (10) verbunden ist, wobei die zweite Zone ein Kontakt loch (28) hat, das so selektiv gebildet ist, daß es einen gewünschten Teil der Isolierschicht (26) der ersten Verdrahtungsschicht (27) des Kondensators bedeckt, und
eine auf der ersten Verdrahtungsschicht (27) und in dem Kontaktloch (28) gebildete zweite Verdrah tungsschicht (29).
16. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß die erste Verdrahtungs
schicht (27) aus einem der Stoffe polykristallines
Silizium, TiN, Ni und Kohlenstoff gebildet ist, und
daß die zweite Verdrahtungsschicht (29) aus einem
der Stoffe WiSi2, W, Ni, Al und Cu gebildet ist
oder aus einer Mehrfach-Schicht besteht, die aus
einem der Stoffe TiN/W, TiN/Al, TiN/Cu, Ti/TiN/W,
Ti/TiN/Al, Ti/TiN/Cu, TiSi2/TiN/W, TiSi2/TiN/Al,
TiSi2/TiN/Cu, TiB/W, TiB/Al, TiB/Cu, Ti/TiB/Al,
Ti/TiB/W, Ti/TiB/Cu, TiSi2/TiB/W, TiSi2/TiB/Al und
TiSi2/TiB/Cu gewählt ist.
17. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß der obere Draht, der die
zweite Verdrahtungsschicht (29) umfaßt, die auf dem
Peripherieschaltungsabschnitt gebildet ist, ein
Drahtmuster hat, das auf der zweiten Verdrahtungs
schicht (29) in einem Intervall von ungefähr höch
stens 1 µm gebildet ist.
18. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß die Halbleiterspeichervor
richtung von einem Stapeltyp ist.
19. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß der Speicherzellenab
schnitt Zellenbitleitungen hat, auf denen Kondensa
toren gebildet sind, daß die zweite Zone eine Ver
drahtungsschicht hat, die zur gleichen Zeit wie die
Zellenbitleitungen gebildet sind, und daß die Ver
drahtungsschicht, die zur gleichen Zeit wie die Bit
leitungen gebildet ist, in einem Muster erzeugt
ist, um die Source/Drain-Zonen der MOS-Transistoren
zu bedecken, die in der zweiten Zone gebildet sind.
20. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß der Speicherzellenab
schnitt einen Bitleitungsdraht hat, der aus Draht
mustern gebildet ist, die in einem Intervall von
ungefähr höchstens 1 µm gebildet sind.
21. Halbleiterspeicheranordnung nach Anspruch 15, da
durch gekennzeichnet, daß der Speicherzellenab
schnitt Wortleitungen hat, die über der Vielzahl
von Speicherzellen und einer Vielzahl von mit den
Speicherzellen verbundenen Bitleitungskontakten
angeordnet sind, und daß die Speicherzellen mit
jeder der Wortleitungen derart angeordnet sind, daß
diese zwischen entsprechenden zwei benachbarten
Bitleitungskontakten in einem Fall liegen, in wel
chem der Kondensator nach Erzeugung der Wortleitun
gen gebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19112092A JP3197064B2 (ja) | 1992-07-17 | 1992-07-17 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4323961A1 true DE4323961A1 (de) | 1994-01-20 |
Family
ID=16269203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4323961A Ceased DE4323961A1 (de) | 1992-07-17 | 1993-07-16 | Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5414655A (de) |
JP (1) | JP3197064B2 (de) |
KR (1) | KR970005694B1 (de) |
DE (1) | DE4323961A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0806800A1 (de) * | 1996-05-08 | 1997-11-12 | Siemens Aktiengesellschaft | Kondensator mit einer Carbid- oder Boridbarriereschicht |
DE19708259A1 (de) * | 1996-08-27 | 1998-03-12 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US6559494B1 (en) | 1997-02-27 | 2003-05-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method for fabricating the same |
DE10228571A1 (de) * | 2002-06-26 | 2004-01-22 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von Gatestapeln auf einem Halbleitersubstrat und entsprechende Halbleiterstruktur |
US6940116B2 (en) | 1997-12-24 | 2005-09-06 | Renesas Technology Corp. | Semiconductor device comprising a highly-reliable, constant capacitance capacitor |
DE102006016530A1 (de) * | 2006-04-07 | 2007-10-11 | Infineon Technologies Ag | Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714779A (en) * | 1992-06-30 | 1998-02-03 | Siemens Aktiengesellschaft | Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor |
DE4221432C2 (de) * | 1992-06-30 | 1994-06-09 | Siemens Ag | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile |
DE69329376T2 (de) * | 1992-12-30 | 2001-01-04 | Samsung Electronics Co Ltd | Verfahren zur Herstellung einer SOI-Transistor-DRAM |
US6744091B1 (en) * | 1995-01-31 | 2004-06-01 | Fujitsu Limited | Semiconductor storage device with self-aligned opening and method for fabricating the same |
JP2008263211A (ja) * | 1995-01-31 | 2008-10-30 | Fujitsu Ltd | 半導体装置 |
JP4190760B2 (ja) * | 1995-01-31 | 2008-12-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
JP3127348B2 (ja) * | 1995-02-27 | 2001-01-22 | エルジイ・セミコン・カンパニイ・リミテッド | 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法 |
US5539230A (en) * | 1995-03-16 | 1996-07-23 | International Business Machines Corporation | Chimney capacitor |
US5914504A (en) * | 1995-06-16 | 1999-06-22 | Imec Vzw | DRAM applications using vertical MISFET devices |
US5920088A (en) * | 1995-06-16 | 1999-07-06 | Interuniversitair Micro-Electronica Centrum (Imec Vzw) | Vertical MISFET devices |
US5963800A (en) * | 1995-06-16 | 1999-10-05 | Interuniversitair Micro-Elektronica Centrum (Imec Vzw) | CMOS integration process having vertical channel |
US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
US5866946A (en) * | 1996-05-23 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate |
JP2005244251A (ja) * | 1996-07-10 | 2005-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP3516558B2 (ja) * | 1996-08-26 | 2004-04-05 | シャープ株式会社 | 半導体装置の製造方法 |
TW377495B (en) | 1996-10-04 | 1999-12-21 | Hitachi Ltd | Method of manufacturing semiconductor memory cells and the same apparatus |
KR100238218B1 (ko) * | 1996-11-29 | 2000-02-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
JP2923912B2 (ja) * | 1996-12-25 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
TW399319B (en) * | 1997-03-19 | 2000-07-21 | Hitachi Ltd | Semiconductor device |
US6384446B2 (en) * | 1998-02-17 | 2002-05-07 | Agere Systems Guardian Corp. | Grooved capacitor structure for integrated circuits |
TW410424B (en) * | 1998-09-30 | 2000-11-01 | Taiwan Semiconductor Mfg | Method for reducing the aspect ratio of the DRAM periphery contact |
US6072210A (en) | 1998-12-24 | 2000-06-06 | Lucent Technologies Inc. | Integrate DRAM cell having a DRAM capacitor and a transistor |
TW454330B (en) * | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
US6333225B1 (en) | 1999-08-20 | 2001-12-25 | Micron Technology, Inc. | Integrated circuitry and methods of forming circuitry |
US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
JP4829678B2 (ja) * | 2000-10-17 | 2011-12-07 | パナソニック株式会社 | 強誘電体メモリ及びその製造方法 |
KR20020052455A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 반도체 소자의 제조방법 |
JP2003289134A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100469151B1 (ko) * | 2002-05-24 | 2005-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 형성 방법 |
KR100448719B1 (ko) * | 2002-10-18 | 2004-09-13 | 삼성전자주식회사 | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 |
JP2006108152A (ja) * | 2004-09-30 | 2006-04-20 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP4557903B2 (ja) * | 2006-02-10 | 2010-10-06 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US20100223433A1 (en) * | 2009-02-27 | 2010-09-02 | Tatu Ylonen Oy Ltd | Configurable object graph traversal with redirection for garbage collection |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0370407A1 (de) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Halbleiterspeicherbauteil vom Typ 1-transistor-1-Kondensator-Speicherzelle |
EP0443958A1 (de) * | 1990-02-23 | 1991-08-28 | France Telecom | Verfahren zum Herstellen einer analogen integrierten Hochgeschwindigkeitsschaltung unter Verwendung von lokalen Leitungsverbindungen aus Silizid |
EP0476584A1 (de) * | 1990-09-20 | 1992-03-25 | Fujitsu Limited | Dynamischer Speicher mit wahlfreiem Zugriff mit erhöhtem Kontakt |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0789569B2 (ja) * | 1986-03-26 | 1995-09-27 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
JPH01154551A (ja) * | 1987-12-11 | 1989-06-16 | Oki Electric Ind Co Ltd | 半導体メモリ集積回路装置及びその製造方法 |
JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-07-17 JP JP19112092A patent/JP3197064B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-16 KR KR93013407A patent/KR970005694B1/ko not_active IP Right Cessation
- 1993-07-16 DE DE4323961A patent/DE4323961A1/de not_active Ceased
- 1993-07-16 US US08/094,421 patent/US5414655A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0370407A1 (de) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Halbleiterspeicherbauteil vom Typ 1-transistor-1-Kondensator-Speicherzelle |
EP0443958A1 (de) * | 1990-02-23 | 1991-08-28 | France Telecom | Verfahren zum Herstellen einer analogen integrierten Hochgeschwindigkeitsschaltung unter Verwendung von lokalen Leitungsverbindungen aus Silizid |
EP0476584A1 (de) * | 1990-09-20 | 1992-03-25 | Fujitsu Limited | Dynamischer Speicher mit wahlfreiem Zugriff mit erhöhtem Kontakt |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0806800A1 (de) * | 1996-05-08 | 1997-11-12 | Siemens Aktiengesellschaft | Kondensator mit einer Carbid- oder Boridbarriereschicht |
DE19708259A1 (de) * | 1996-08-27 | 1998-03-12 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US6163046A (en) * | 1996-08-27 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating semiconductor device |
US6559494B1 (en) | 1997-02-27 | 2003-05-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method for fabricating the same |
US7045420B2 (en) | 1997-12-24 | 2006-05-16 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
US6940116B2 (en) | 1997-12-24 | 2005-09-06 | Renesas Technology Corp. | Semiconductor device comprising a highly-reliable, constant capacitance capacitor |
US7816204B2 (en) | 1997-12-24 | 2010-10-19 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
US8759891B2 (en) | 1997-12-24 | 2014-06-24 | Renesas Electronics Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
US8471321B2 (en) | 1997-12-24 | 2013-06-25 | Renesas Electronics Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
US7368776B2 (en) | 1997-12-24 | 2008-05-06 | Renesas Technology Corp. | Semiconductor device comprising a highly-reliable, constant capacitance capacitor |
US7439132B2 (en) | 1997-12-24 | 2008-10-21 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
US7754562B2 (en) | 1997-12-24 | 2010-07-13 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
US7795648B2 (en) | 1997-12-24 | 2010-09-14 | Renesas Technology Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
DE10228571A1 (de) * | 2002-06-26 | 2004-01-22 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von Gatestapeln auf einem Halbleitersubstrat und entsprechende Halbleiterstruktur |
US7118955B2 (en) | 2002-06-26 | 2006-10-10 | Infineon Technologies Ag | Method for the production of a semiconductor substrate comprising a plurality of gate stacks on a semiconductor substrate, and corresponding semiconductor structure |
DE102006016530A1 (de) * | 2006-04-07 | 2007-10-11 | Infineon Technologies Ag | Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators |
Also Published As
Publication number | Publication date |
---|---|
JPH0637280A (ja) | 1994-02-10 |
US5414655A (en) | 1995-05-09 |
KR940006268A (ko) | 1994-03-23 |
KR970005694B1 (en) | 1997-04-18 |
JP3197064B2 (ja) | 2001-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4323961A1 (de) | Halbleiterspeichervorrichtung | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE4229363C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE4236814C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE3141195C2 (de) | ||
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE19718721C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
DE102004002659A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE4234698A1 (de) | Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung | |
DE4215203A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
DE10164049A1 (de) | Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement | |
DE10007018A1 (de) | Halbleiterbauelemente mit Kondensator und Herstellungsverfahren hierfür | |
DE4213945A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE102004030806A1 (de) | Halbleitrvorrichtung und Verfahren zur Herstellung derselben | |
DE4215001A1 (de) | Halbleitervorrichtung und herstellungsverfahren dafuer | |
DE4109299C2 (de) | Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür | |
DE69125593T2 (de) | Dynamisches RAM und Verfahren zu seiner Herstellung | |
DE4328510A1 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |