JPH0828473B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0828473B2
JPH0828473B2 JP63247670A JP24767088A JPH0828473B2 JP H0828473 B2 JPH0828473 B2 JP H0828473B2 JP 63247670 A JP63247670 A JP 63247670A JP 24767088 A JP24767088 A JP 24767088A JP H0828473 B2 JPH0828473 B2 JP H0828473B2
Authority
JP
Japan
Prior art keywords
electrode layer
gate electrode
effect transistor
field effect
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63247670A
Other languages
English (en)
Other versions
JPH0294472A (ja
Inventor
浩司 小崎
貴尚 栄森
義典 田中
亙 若宮
真一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63247670A priority Critical patent/JPH0828473B2/ja
Priority to US07/405,284 priority patent/US4994893A/en
Publication of JPH0294472A publication Critical patent/JPH0294472A/ja
Priority to US07/606,276 priority patent/US5094965A/en
Publication of JPH0828473B2 publication Critical patent/JPH0828473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置およびその製造方法に関し、
特に電界効果トランジスタへの配線が低抵抗化され、か
つ平坦化された構造を有する半導体装置およびその製造
方法に関するものである。
［従来の技術］ この発明は、スタックト・キャパシタ構造のメモリセ
ルを有するダイナミック型ランダム・アクセス・メモリ
（以下、DRAMと称する）に適用されたとき、最も好まし
い効果が得られるので、以下、スタックト・キャパシタ
構造のメモリセルを有するDRAMについて説明する。DRAM
は、既によく知られている。第３図はそのような従来の
DRAMの全体構成の一例を示すブロック図である。
第３図を参照して、DRAMは、記憶部分である複数のメ
モリセルを含むメモリセルアレイ100と、そのアドレス
を選択するアドレスバッファに接続された行デコーダ20
0、列デコーダ300と、入出力回路に接続されたセンスア
ンプを含む入出力インターフェイス部とを備える。記憶
部分である複数のメモリセルは、複数行、複数列からな
るマトリックス状に設けられている。各メモリセルは、
行デコーダ200に接続された対応のワード線と、列デコ
ーダ300に接続された対応のビット線に接続され、それ
によってメモリセルアレイ100を構成している。外部か
ら与えられる行アドレス信号と列アドレス信号とを受け
て、行デコーダ200と列デコーダ300により選択された各
１本のワード線とビット線とによってメモリセルが選択
される。選択されたメモリセルにデータが書込まれた
り、あるいはそのメモリセルに蓄えられていたデータが
読出されたりする。このデータの読出／書込の指示は制
御回路に与えられる読出／書込制御信号によって行なわ
れる。
データはＮ（＝ｎ×ｍ）ビットのメモリセルアレイ10
0に蓄積される。読出／書込を行なおうとするメモリセ
ルに関するアドレス情報は、行および列アドレスバッフ
ァに保存され、行デコーダ200による特定のワード線の
選択（ｎ本のワード線のうち、１本のワード線の選択）
によってｍビットのメモリセルがビット線を介してセン
スアンプに結合される。次に、列デコーダ300による特
定のビット線の選択（ｍ本のビット線のうち、１本のビ
ット線の選択）によって、その中の１個のセンスアンプ
が入出力回路に結合され、制御回路の指令に従って読出
あるいは書込が行なわれる。
第４図はメモリセルの書込／読出動作を説明するため
に示されたDRAMの１つのメモリセル30の等価回路図であ
る。この図によれば、１つのメモリセル30は１組の電界
効果トランジスタＱとキャパシタCsとからなる。電界効
果トランジスタＱのゲート電極はワード線40に接続さ
れ、一方のソース／ドレイン電極はキャパシタCsの一方
の電極につながれ、他方のソース／ドレイン電極はビッ
ト線50に接続されている。データの書込時には、ワード
線40に所定の電圧が印加されることによって電界効果ト
ランジスタＱが導通するので、ビット線50に印加された
電荷がキャパシタCsに蓄えられる。一方、データの読出
時には、ワード線40に所定の電圧が印加されることによ
って電界効果トランジスタＱが導通するので、キャパシ
タCsに蓄えられていた電荷がビット線50を介して取出さ
れる。
第５図は従来のDRAMのメモリセルアレイ領域以外のデ
コーダ部分等を含む周辺回路の平面的な配置を示す部分
平面図である。第５図には３つの電界効果トランジスタ
が示されており、各トランジスタは、トランスファゲー
ト４と、トランスファゲート４の両側に配置されたソー
ス／ドレイン領域となるべきＮ型不純物拡散領域60a,60
bとから構成される。各電界効果トランジスタを構成す
るゲート電極としてのトランスファゲート４は所定の配
線パターンに従って形成されている。また、各トランジ
スタを構成するソース／ドレイン領域となるべきＮ型不
純物拡散領域60a,60bには、それぞれ、その領域に電気
的に接触するようにコンタクト孔14a,14bが設けられて
いる。この図によれば、トランジスタT1に設けられるコ
ンタクト孔14bと、トランジスタT2に設けられるコンタ
クト孔14bと、トランジスタT3に設けられるコンタクト
孔14aとは、横方向に１列に並ぶように設けられてい
る。これは、半導体装置の設計において配線パターン等
の作成を効率的に行なうために、各トランジスタT1,T2,
T3が有する不純物拡散領域の大きさが異なるにもかかわ
らず、コンタクト孔が一定の方向に並んで設けられるか
らである。そのため、各トランジスタT1,T2,T3を構成す
る不純物拡散領域内においてマージンが異なるため、コ
ンタクト孔の位置とトランスファゲートの位置との距
離、すなわち、コンタクト−ゲート間隔D1,D2,D3が異な
ることになる。
第６図は第５図のVI-VI線における断面を示す部分断
面図である。第７図は第５図のVII-VII線における断面
を示す部分断面図である。第６図および第７図を参照し
て、このようにコンタクト−ゲート間隔が異なる（D1,D
2）電界効果トランジスタの断面構造について説明す
る。
Ｐ型シリコン基板１の上には各電界効果トランジスタ
を分離するために間隔を隔てて厚い分離酸化膜２が形成
されている。分離酸化膜２に囲まれた領域には、Ｎチャ
ネル型MOSトランジスタが形成されている。このＮチャ
ネル型MOSトランジスタは、トランスファゲート４と、
ソース／ドレイン領域となるべきＮ型不純物拡散領域60
a,60bとから構成される。トランスファゲート４は、シ
リコン基板１の上にトランスファゲート酸化膜３を介し
て形成され、その両側壁には側壁絶縁膜７が形成されて
いる。このＮチャネル型MOSトランジスタを被覆するよ
うに層間絶縁膜12が形成されている。層間絶縁膜12に
は、ソース／ドレイン領域となるべきＮ型不純物拡散領
域60a,60bの表面に達するように、それぞれ、コンタク
ト孔14a,14bが設けられている。このコンタクト孔14a,1
4bを介してＮ型不純物拡散領域60a,60bに電気的に接触
するように配線層20a,20bが設けられている。
今、第５図、第６図および第７図に示された各Ｎチャ
ネル型MOSトランジスタT1,T2において、ゲート長L1,L2
およびゲート幅W1,W2はそれぞれ同一値とする。また、
各Ｎ型不純物拡散領域の接合深さxjも同一値とする。こ
のような条件下で、電界効果型トランジスタの特性とし
てドレイン電流−ドレイン電圧特性をトランジスタT1,T
2において比較してみる。
第８図はＮチャネル型MOSトランジスタT1のドレイン
電流（Id）−ドレイン電圧（Vd）特性を示すグラフであ
り、第９図はＮチャネル型MOSトランジスタT2のドレイ
ン電流−ドレイン電圧特性を示すグラフである。これら
のグラフによれば、コンタクト−ゲート間隔の小さい
（D1）トランジスタT1においては、ドレイン電流の立上
がりの傾斜が急であり、角度α１は小さい。一方、コン
タクト−ゲート間隔の大きい（D2）トランジスタT2にお
いては、ドレイン電流の立上がりの傾斜が緩やかであ
り、角度α２が大きい。また、コンタクト−ゲート間隔
が大きいトランジスタT2の方が、同一ゲート電圧（VG）
におけるドレイン電流の値が小さい。このことから、コ
ンタクト−ゲート間隔が異なることによって、ドレイン
／ソースの配線抵抗が大きいトランジスタと小さいトラ
ンジスタとが形成されることが理解される。したがっ
て、同一のゲート長およびゲート幅を有するトランジス
タ間においてトランジスタの動作速度等の特性がばらつ
くという問題点があった。
また、半導体装置の微細化が進むにつれて、ソース／
ドレイン領域となるべきＮ型不純物拡散領域は、その接
合深さxjが浅くなるように形成される。このことは、ソ
ース／ドレイン抵抗（不純物拡散領域の抵抗）が大きく
なることを意味する。このように、ソース／ドレイン抵
抗が大きくなる場合には、上記のコンタクト−ゲート間
隔のばらつきが特にトランジスタの特性に大きな影響を
及ぼす。
上記のような問題点を解消するために、ソース／ドレ
イン領域となるべき不純物拡散領域の表面上に多結晶シ
リコン層が堆積された構造を有する電界効果トランジス
タが、特開昭62-154784号公報に開示されている。この
電界効果トランジスタは第10図にその断面構造が示され
ている。
第10図を参照して、Ｐ型シリコン基板１の上には素子
分離のために間隔を隔てて厚い分離酸化膜２が形成され
ている。分離酸化膜２に囲まれた領域には、Ｎチャネル
型MOSトランジスタが形成されている。このＮチャネル
型MOSトランジスタは、シリコン基板１の上にトランス
ファゲート酸化膜３を介して形成されたトランスファゲ
ート４と、ソース／ドレイン領域となるべきＮ型不純物
拡散領域60a,60bとから構成される。トランスファゲー
ト４の上部には絶縁酸化膜５が形成され、その側壁部に
は側壁絶縁膜７が形成されている。Ｎ型不純物拡散領域
60a,60bの表面上には多結晶シリコン層22が形成されて
いる。
このような構造を有するＮチャネル型MOSトランジス
タによれば、多結晶シリコン層22によってＮ型不純物拡
散領域60a,60bに電気的な接触が図られる。そのため、
コンタクト−ゲート間隔D3が短くなる。また、この多結
晶シリコン層22の上には所望の位置において配線層を設
けることが可能である。すなわち、各トランジスタにお
いてコンタクト−ゲート間隔D3を一様に小さくすること
によって低抵抗化されたソース／ドレイン配線が行なわ
れる。しかしながら、この構造における多結晶シリコン
層22はエッチバックの技術を用いて形成されるので、各
トランジスタ間においてその膜厚を均一化することは困
難である。そのため、各トランジスタ間においてソース
／ドレイン配線を均一に低抵抗化することは困難であ
る。
一方、第３図に示されたDRAMにおいてメモリセルアレ
イ領域は、第５図に示された周辺回路の領域に比べてさ
らに高集積化された電界効果トランジスタが形成されて
いる。第11図はこのような高集積化された電界効果トラ
ンジスタを有し、かつスタックト・キャパシタ構造を有
するメモリセルの断面構造を示す部分断面図である。第
11図を参照して、メモリセルの断面構造について説明す
る。
Ｐ型のシリコン基板１の主表面上には、各メモリセル
を分離するために厚い分離酸化膜２が間隔を隔てて形成
されている。分離酸化膜２に囲まれた領域にはメモリセ
ルが形成されている。各メモリセルは、Ｎチャネル型MO
Sトランジスタとキャパシタとから構成される。Ｎチャ
ネル型MOSトランジスタは、ワード線と兼用のトランス
ファゲート40とＮ型不純物拡散領域とから構成される。
トランスファゲート40はトランスファゲート酸化膜３を
介してシリコン基板１の上に形成されている。ソース／
ドレイン領域となるべきＮ型不純物拡散領域は、低濃度
のＮ型不純物拡散領域6a,6bと高濃度のＮ型不純物拡散
領域8a,8bとからなるLDD構造を有する。トランスファゲ
ート40の両側壁には側壁絶縁膜７が形成されている。
一方、Ｎチャネル型MOSトランジスタに接続するよう
にキャパシタが形成されている。キャパシタは、ストレ
ージノード９と、ストレージノード９を被覆するように
形成されたキャパシタゲート酸化膜10と、キャパシタゲ
ート酸化膜10を被覆するように形成されたセルプレート
11とから構成される。ストレージノード９は、Ｎチャネ
ル型MOSトランジスタを構成する一方のＮ型不純物拡散
領域6a,8aに電気的に接触するように形成されている。
このようにして、各メモリセルはＮチャネル型MOSトラ
ンジスタとキャパシタとから構成されている。
各メモリセルに情報電荷を搬送するために、ビット線
50が、Ｎチャネル型MOSトランジスタを構成する他方の
Ｎ型不純物拡散領域6b,8bに電気的に接触するように形
成されている。このビット線50は、各メモリセルの上方
に形成された層間絶縁膜12に設けられるコンタクト孔13
を介して形成されている。
上記のようなスタックト・キャパシタ構造を有するメ
モリセルにおいては、コンタクト孔13の側壁間の距離ａ
が、メモリセルの微細化につれて益々小さくなる。その
ため、各メモリセルを覆う層間絶縁膜12の上面とシリコ
ン基板１の表面との距離ｂと、コンタクト孔13の側壁間
距離ａとの比（b/a）の値が、微細化につれて益々大き
くなる。すなわち、メモリセル領域の微細化につれて、
段差構造がよりアスペクト比の大きいものとなることを
意味する。このことは、層間絶縁膜12の上に被覆するよ
うに形成されるビット線50のパターニングを均一に行な
うことを困難にする。すなわち、段差構造を平坦化する
ことは困難になる。たとえば、第11図に示すように、不
純物拡散領域に電気的接触を図るために形成されるビッ
ト線のような配線層は、コンタクト孔の側壁においてそ
の膜厚が薄くなるように形成される。そのため、断線が
生じる場合がある。また、メモリセルの微細化につれて
不純物拡散領域の接合深さxjが小さくなるとともに、そ
の不純物拡散領域に電気的に接触するように形成された
配線層の抵抗は、その膜厚が薄くなることによって大き
くなる。
［発明が解決しようとする課題］ たとえば、従来のDRAMにおいて、周辺回路等を構成す
る電界効果トランジスタは、ソース／ドレイン抵抗（不
純物拡散領域の抵抗）と、コンタクト−ゲート間隔との
相対的な関係によって、同一のゲート長およびゲート幅
を有するトランジスタであっても、各トランジスタの特
性がばらつくという問題点があった。
一方、電界効果トランジスタの高集積化された半導体
装置において、たとえば、DRAMのメモリセル形成領域に
おいて、メモリセルの高集積化によってその断面構造が
よりアスペクト比の大きいものとなるため、半導体装置
の平坦化を図ることが困難になるという問題点があっ
た。
なお、ソース／ドレイン配線の低抵抗化を図るため
に、ソース／ドレイン領域にタングステン層を選択的に
形成させた構造が、『Two Step Tungsten Selective CV
D for High Speed CMOS Device Applications』A.Nishi
yama,Toshiba VLSI R.Center 1988 IE3［VLSI SYMPOSIU
M］p.97-98に開示されている。しかしながら、この構造
は、ソース／ドレイン領域への低抵抗化された配線構造
が提供されているが、微細化された電界効果トランジス
タにおける平坦化という問題を解決していない。
そこで、この発明は、上記のような問題点を解消する
ためになされたもので、不純物拡散領域への配線の低抵
抗化および半導体装置の平坦化を実現することが可能な
半導体装置およびその製造方法を提供することを目的と
する。
また、好ましくは、この発明は、低抵抗化された配線
構造を有し、かつ平坦化された集積度の高い電界効果ト
ランジスタを有する半導体装置およびその製造方法を提
供することを目的とする。
さらに、好ましくは、この発明は、低抵抗化された配
線構造を有し、平坦化されたスタックト・キャパシタ構
造のメモリセルを有するDRAMを提供することを目的とす
る。
［課題を解決するための手段］ この発明に従った半導体装置は、半導体基板と、フィ
ールドシールドのゲート電極層と、電界効果トランジス
タのゲート電極層と、不純物領域と、埋込導電層とを備
える。半導体基板は主表面を有し、第１導電型である。
フィールドシールドのゲート電極層は、半導体基板の主
表面上に絶縁膜を介在して形成され、かつ、その表面が
絶縁膜によって被覆されて形成されている。電界効果ト
ランジスタのゲート電極層は、フィールドシールドのゲ
ート電極層によって囲まれた領域で半導体基板の主表面
上に絶縁膜を介在して、かつ、その表面が絶縁膜によっ
て被覆されて形成されている。電界効果トランジスタの
ソースおよびドレイン領域としての第２導電型の不純物
領域は、フィールドシールドのゲート電極層と電界効果
トランジスタのゲート電極層との間であって、かつ、半
導体基板の主表面に形成されている。埋込導電層は、フ
ィールドシールドのゲート電極層と電界効果トランジス
タのゲート電極層との間において不純物領域の主表面が
露出している箇所を選択的に充填するように形成されて
いる。フィールドシールドのゲート電極層の上表面が電
界効果トランジスタのゲート電極層の上表面と連なって
平坦な表面を形成するように、埋込導電層は、フィール
ドシールドのゲート電極層と電界効果トランジスタのゲ
ート電極層の間に充填されて形成されている。
この発明に従った半導体装置の製造方法によれば、ま
ず、第１導電型の半導体基板の主表面上に絶縁膜を介在
して、その表面が絶縁膜によって被覆されたフィールド
シールドのゲート電極層が形成される。フィールドシー
ルドのゲート電極層によって囲まれた領域で半導体基板
の主表面上に絶縁膜を介在して、その表面が絶縁膜によ
って被覆された電界効果トランジスタのゲート電極層が
形成される。フィールドシールドのゲート電極層と電界
効果トランジスタのゲート電極層の間であって、半導体
基板の主表面上に電界効果トランジスタのソースおよび
ドレイン領域としての第２導電型の不純物領域が形成さ
れる。フィールドシールドのゲート電極層と電界効果ト
ランジスタのゲート電極層の間において、不純物領域の
主表面が露出している箇所を選択的に充填するように埋
込導電層が形成される。これにより、フィールドシール
ドのゲート電極層の上表面が電界効果トランジスタのゲ
ート電極層の上表面と連なって平坦な表面を形成するよ
うに、埋込導電層は、フィールドシールドのゲート電極
層と電界効果トランジスタのゲート電極層の間に充填さ
れて形成される。
［作用］ この発明においては、電界効果トランジスタのソース
およびドレイン領域の上に形成される埋込導電層は、フ
ィールドシールドのゲート電極層と電界効果トランジス
タのゲート電極層との間に選択的に充填するように形成
されている。そのため、埋込導電層によって平坦化が行
なわれ、フィールドシールドのゲート電極層の上表面が
電界効果トランジスタのゲート電極層の上表面に連なっ
て平坦な表面が形成される。これにより、ソースおよび
ドレイン領域への配線が埋込導電層の表面上において行
なわれ得るので、その配線層のパターニングを容易に行
なうことができる。
また、埋込導電層は、ソースおよびドレイン領域の表
面上にコンタクト−ゲート間隔が小さい状態で電気的に
接触するように形成され得る。そのため、ソースおよび
ドレイン領域への配線が低抵抗化され得る。これによ
り、電界効果トランジスタのソースおよびドレイン領域
と、そのソースおよびドレイン領域に接続する配線層と
の電気的な接触箇所を任意に決定することができる。
［実施例］ 以下、この発明の一実施例を図について説明する。第
１図は、この発明に従った半導体装置の断面構造を示す
部分断面図である。第１図を参照して、１つの電界効果
トランジスタを含む半導体装置についてこの発明の一実
施例を説明する。
Ｐ型のシリコン基板１の上には、各電界効果トランジ
スタを分離するために間隔を隔てて、フィールド・シー
ルドと呼ばれる、ゲートを有する分離層が形成されてい
る。このフィールド・シールドは、シリコン基板１の上
に間隔を隔てて形成された分離用ゲート酸化膜15と、分
離用ゲート酸化膜15の上に形成された分離用ゲート16
と、分離用ゲート16の上面および側壁に形成された絶縁
酸化膜17および側壁絶縁膜18とから構成される。このよ
うに構成されるフィールド・シールドをメモリセルの微
細化のために適用した構造は、特開昭60-10662号公報に
開示されている。
このフィールド・シールドによって囲まれた領域に
は、Ｎチャネル型MOSトランジスタが形成されている。
Ｎチャネル型MOSトランジスタは、トランスファゲート
４と、ソース／ドレイン領域となるべきＮ型不純物拡散
領域60a,60bとから構成される。トランスファゲート４
はシリコン基板１の上にトランスファゲート酸化膜３を
介して形成され、その両側壁には側壁絶縁膜７が形成さ
れている。ソース／ドレイン領域となるべきＮ型不純物
拡散領域60a,60bの表面上には、トランスファゲート４
と分離用ゲート16との間においてシリコン基板１の露出
している箇所を充填するようにタングステン埋込層19a,
19bが埋込まれている。このようにして、平坦化が図ら
れている。また、タングステン埋込層19a,19bはＮ型不
純物拡散領域60a,60bの表面上にコンタクト−ゲート間
隔が小さい状態で電気的に接触するように形成されてい
るため、ソース／ドレイン領域への配線が低抵抗化され
る。それらの上方には、層間絶縁膜12が堆積されてい
る。この層間絶縁膜12には、タングステン埋込層19a,19
bの表面の一部に達するようにコンタクト孔14a,14bが設
けられている。このコンタクト孔14a,14bを介して配線
層20a,20bがタングステン埋込層19a,19bに電気的に接触
するように形成されている。
次に、この発明に従った構造をスタックト・キャパシ
タ構造のメモリセルを有するDRAMに適用した場合の製造
方法について説明する。第2A図〜第2L図はその製造方法
を工程順に示す部分断面図である。なお、各図において
左半分に示す断面図はメモリセル形成領域における断面
を示し、右半分における断面図はメモリセル形成領域以
外の周辺回路、配線等の形成領域の断面を示している。
まず、第2A図を参照して、Ｐ型のシリコン基板１の主
表面上に熱酸化法または化学的気相薄膜成長法等によっ
てシリコン酸化膜15aが200〜1000Åの膜厚で堆積され
る。このシリコン酸化膜15aの上には化学的気相薄膜成
長法等によって多結晶シリコン膜16aが形成される。こ
の多結晶シリコン膜16aには高濃度のＮ型不純物がドー
プされる。予め高濃度のＮ型不純物がドープされたN+ド
ープト多結晶シリコン膜が堆積されてもよい。その後、
化学的気相薄膜成長法によって多結晶シリコン膜16aの
上にシリコン酸化膜17aが約2000Åの膜厚で堆積され
る。
次に、第2B図を参照して、フォトリソグラフィ技術お
よびエッチング技術によって、これらの膜が選択的に除
去される。これによって、分離用ゲート酸化膜15、分離
用ゲート16および絶縁酸化膜17が形成される。
さらに、第2C図を参照して、全面上に、再び、シリコ
ン酸化膜18aが化学的気相薄膜成長法によって堆積され
る。
第2D図に示すように、このシリコン酸化膜18aに反応
性イオンエッチング（RIE）等の異方性エッチングが施
されることによって、分離用ゲート16の側壁に側壁絶縁
膜18が形成される。このようにして、素子分離のための
分離用ゲートを有するフィールド・シールドが形成され
る。
次に、第2E図を参照して、熱酸化法等により、トラン
スファゲート酸化膜３がシリコン酸化膜15aの膜厚より
薄い膜厚で形成される。このトランスファゲート酸化膜
３の上には、化学的気相薄膜成長法等によってトランス
ファゲートとなる多結晶シリコン膜（多結晶シリコン膜
16aと同様に高濃度のＮ型不純物がドープされてい
る）、およびシリコン酸化膜が堆積される。これらの膜
をフォトリソグラフィ技術およびエッチング技術を用い
て、選択的に除去することにより、トランスファゲート
40,4および絶縁酸化膜５が形成される。
さらに、第2F図を参照して、フィールド・シールドお
よびトランスファゲート40,4をマスクとして、低濃度の
Ｎ型不純物イオンが注入されることによって、ソース／
ドレイン領域となるべき低濃度Ｎ型不純物拡散領域6a,6
bが形成される。
その後、第2G図に示すように、全面上に化学的気相薄
膜成長法等によってシリコン酸化膜が約2000Åの膜厚で
堆積された後、反応性イオンエッチング（RIE）等の異
方性エッチングが施されることによってトランスファゲ
ート40,4の両側壁に側壁絶縁膜７が形成される。この側
壁絶縁膜７をマスクとして、高濃度のＮ型不純物イオン
が注入されることによって、ソース／ドレイン領域とな
るべき高濃度Ｎ型不純物拡散領域8a,8bが形成される。
このようにして、ソース／ドレイン領域となるべき領域
は、低濃度Ｎ型不純物拡散領域6a,6bと高濃度Ｎ型不純
物拡散領域8a,8bとからなるLDD構造を有するように形成
される。なお、ソース／ドレイン領域となるべきＮ型不
純物拡散領域をLDD構造を有しないように形成する場合
は、トランスファゲート40,4が形成された後、高濃度の
Ｎ型不純物イオンが注入される。その後、トランスファ
ゲート40,4の両側壁に側壁絶縁膜７が形成される。いず
れの構造を有するＮ型不純物拡散領域であっても、この
後、アニール処理が施されて、ソース／ドレイン領域と
なるべき領域の電気的活性化が行なわれる。
第2H図を参照して、全面上に化学的気相薄膜成長法等
によって多結晶シリコン膜が堆積される。この多結晶シ
リコン膜がフォトリソグラフィ技術およびエッチング技
術によって選択的に除去されることにより、左半分に示
されるメモリセル形成領域における、一方のソース／ド
レイン領域となるべきＮ型不純物拡散領域6a,8aに接触
するようにストレージノード９が形成される。
第2I図を参照して、熱酸化法等によってストレージノ
ード９を被覆するように薄いキャパシタゲート酸化膜10
が形成される。さらに、全面上に化学的気相薄膜成長法
等により多結晶シリコン膜が堆積される。この多結晶シ
リコン膜はフォトリソグラフィ技術およびエッチング技
術によって選択的に除去されることにより、左半分に示
されるメモリセル形成領域におけるキャパシタゲート酸
化膜10を覆うようにセルプレート11が形成される。
さらに、第2J図に示すように、全面上に化学的気相薄
膜成長法等によってシリコン酸化膜が堆積される。この
シリコン酸化膜を反応性イオンエッチング（RIE）等の
異方性エッチングを用いて選択的に除去することによ
り、セルプレート11を覆うようにキャパシタ絶縁酸化膜
21が形成される。このようにして、メモリセル形成領域
においては、Ｎチャネル型MOSトランジスタに接続する
ようにスタックト・キャパシタが形成される。
そして、第2K図に示すように、すべての活性領域およ
び配線層領域（Ｎ型不純物拡散領域、Ｐ型不純物拡散領
域、不純物がドープされた多結晶シリコン層、金属層、
あるいは金属シリサイド層等の導電層部分）に選択的に
タングステン膜が成長するように、シラン（SiH4）還元
法を用いた選択化学的気相薄膜成長法（選択CVD）によ
ってタングステン埋込層19a,19b,19cが形成される。こ
のとき、タングステン埋込層19a,19b,19cは、それぞ
れ、トランスファゲート40,4および分離用ゲート16の上
面近傍まで充填するように堆積される。なお、右半分に
示される周辺回路等の配線領域においては、分離用ゲー
ト16の上面が部分的に露出されることによって、その露
出された表面上に配線層となるべきタングステン埋込層
19cも形成される。
このようにして、タングステン埋込層19a,19bが形成
されることによって、ソース／ドレイン領域となるべき
領域への配線の低抵抗化が図られる。また、このタング
ステン埋込層19a,19b,19cによって、高集積化された段
差構造を有する半導体装置の平坦化が図られ得る。
最後に、第2L図を参照して、400〜500℃の低温度で層
間絶縁層12、たとえば、ECR-SiO2，プラズマSiO2等の層
間絶縁膜が全面上に約5000Åの膜厚で堆積される。この
とき、ソース／ドレイン領域となるべき領域がタングス
テン埋込層19a,19bによって平坦化されているので、層
間絶縁膜として低温度で形成される、たとえば、BPSG膜
を形成した場合においても、850〜950℃の高温度で平坦
化のためのリフロー処理をする必要がなくなる。そのた
め、後工程で行なわれる配線層のパターニングが容易に
行なわれる。このようにして形成された層間絶縁膜12に
は、フォトリソグラフィ技術およびエッチング技術によ
ってコンタクト孔14a,14b,14cが開孔される。このコン
タクト孔14a,14bは、ソース／ドレイン領域への配線と
して形成されるタングステン埋込層19a,19bの表面の一
部に達するように設けられる。また、配線層として形成
されるタングステン埋込層19cの表面上にはコンタクト
孔14cが設けられる。そして、全面上に、たとえば、Al-
Si膜、Al-Si-Cu膜、Ti膜、Ｗ膜、金属シリサイド膜、ポ
リサイド膜等の導電膜が堆積された後、フォトリソグラ
フィ技術およびエッチング技術により、この膜が選択的
に除去されることによって、配線層が形成される。メモ
リセル形成領域においては、ビット線50が形成される。
周辺回路等の形成領域には、配線層20a,20bが形成され
る。
このようにして、ソース／ドレイン領域となるべき領
域への配線が低抵抗化されるとともに、平坦化された断
面構造を有するDRAMが形成される。
なお、上記実施例において、フィールド・シールドを
構成する分離用ゲート16は、ソース電極と同一レベルの
電位あるいは接地レベルの電位を有するのが好ましい。
また、上記実施例においては、タングステン埋込層がト
ランスファゲートおよび分離用ゲート間を完全に埋込
み、平坦化された構造を断面図においては示している
が、トランスファゲートおよび分離用ゲートの上面近傍
までタングステン埋込層が少なくとも形成されれば、本
発明の目的は達成され得る。
また、上記実施例においては、分離用ゲートおよびト
ランスファゲートを構成する材料は同一の多結晶シリコ
ンであるが、一方のゲートがポリサイド膜、他方のゲー
トが多結晶シリコン膜から構成されてもよい。
さらに、上記実施例ではタングステン膜を導電層部分
に選択的に化学的気相薄膜成長させているが、少なくと
も、導電層部分に選択的に化学的気相薄膜成長させるこ
とが可能な導電材料であればよい。たとえば、このよう
な導電材料としては、Al,Mo,TaSi2,TiSi2等の金属や金
属シリサイドを挙げることができる。
なお、上記実施例では、Ｐ型シリコン基板にＮチャネ
ル型MOSトランジスタを形成した半導体装置を示した
が、Ｎ型シリコン基板に逆の導電型のＰチャネル型MOS
トランジスタを設けた半導体装置であっても同様の効果
を奏する。
また、上記製造工程の実施例においては、スタックト
・キャパシタ構造のメモリセルを有するDRAMについて示
しているが、この発明が適用されるDRAMはスタックト・
キャパシタ構造を有するものに限定されない。さらに、
この発明はDRAMに適用されるだけでなく、少なくとも電
界効果トランジスタを有する半導体装置の幅広い分野に
適用され得る。
［発明の効果］ 以上のように、この発明によれば、フィールドシール
ドのゲート電極層と電界効果トランジスタのゲート電極
層との間でソースおよびドレイン領域の表面に充填する
ように埋込導電層が形成される。これにより、電界効果
トランジスタのゲート電極層の上表面が分離領域におけ
るフィールドシールドのゲート電極層の上表面と連なっ
て平坦な表面が形成される。したがって、ソースおよび
ドレイン領域への配線が平坦な表面の上で行なわれ、そ
の配線層のパターニングが容易になる。
また、電界効果トランジスタのソースおよびドレイン
領域への配線が低抵抗化され得る。そのため、電界効果
トランジスタのソースおよびドレイン領域と、そのソー
スおよびドレイン領域に接続する配線層との電気的接触
箇所を任意に決定することができる。すなわち、ソース
およびドレイン領域と、それに接続する配線層との電気
的接触箇所の自由度が増加する。したがって、半導体装
置の設計と製造プロセスが容易になる。
さらに、この発明によれば、高集積化されたメモリセ
ルを有する半導体装置において平坦化を容易に図ること
ができる。
【図面の簡単な説明】
第１図はこの発明に従った半導体装置の一実施例を示す
部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、第2F図、第
2G図、第2H図、第2I図、第2J図、第2K図、第2L図はこの
発明に従った半導体装置の製造方法を工程順に示す部分
断面図である。 第３図は従来のDRAMの全体構成を示すブロック図であ
る。 第４図は第３図に示されたDRAMの１つのメモリセルに対
応する等価回路を示す回路図である。 第５図は従来のDRAMの周辺回路等の形成領域を示す部分
平面図である。 第６図は第５図のVI-VI線における断面を示す部分断面
図である。 第７図は第５図のVII-VII線における断面を示す部分断
面図である。 第８図は第６図に示された電界効果トランジスタのドレ
イン電流−ドレイン電圧特性を示すグラフである。 第９図は第７図に示された電界効果トランジスタのドレ
イン電流−ドレイン電圧特性を示すグラフである。 第10図はソース／ドレイン領域への配線の低抵抗化を図
るために開示された先行技術例を示す部分断面図であ
る。 第11図は従来のスタックト・キャパシタ構造のメモリセ
ルを有するDRAMのメモリセル形成領域を示す部分断面図
である。 図において、１はシリコン基板、３はトランスファゲー
ト酸化膜、４はトランスファゲート、５は絶縁酸化膜、
７は側壁絶縁膜、15は分離用ゲート酸化膜、16は分離用
ゲート、17は絶縁酸化膜、18は側壁絶縁膜、19a,19bは
タングステン埋込層、60a,60bはＮ型不純物拡散領域で
ある。 なお、各図中、同一符号は同一または相当部分を示す。
フロントページの続き (72)発明者 若宮 亙 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 佐藤 真一 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭62−86853（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】主表面を有する第１導電型の半導体基板
    と、 前記半導体基板の主表面上に絶縁膜を介在して形成さ
    れ、かつ、その表面が絶縁膜によって被覆されて形成さ
    れたフィールドシールドのゲート電極層と、 前記フィールドシールドのゲート電極層によって囲まれ
    た領域で前記半導体基板の主表面上に絶縁膜を介在し
    て、かつ、その表面が絶縁膜によって被覆されて形成さ
    れた電界効果トランジスタのゲート電極層と、 前記フィールドシールドのゲート電極層と前記電界効果
    トランジスタのゲート電極層との間であって、かつ、前
    記半導体基板の主表面に形成された、前記電界効果トラ
    ンジスタのソースおよびドレイン領域としての第２導電
    型の不純物領域と、 前記フィールドシールドのゲート電極層と前記電界効果
    トランジスタのゲート電極層との間において前記不純物
    領域の主表面が露出している箇所を選択的に充填するよ
    うに形成された埋込導電層とを備え、 前記フィールドシールドのゲート電極層の上表面が前記
    電界効果トランジスタのゲート電極層の上表面と連なっ
    て平坦な表面を形成するように、前記埋込導電層は、前
    記フィールドシールドのゲート電極層と前記電界効果ト
    ランジスタのゲート電極層の間に充填されて形成されて
    いる、半導体装置。
  2. 【請求項２】第１導電型の半導体基板の主表面上に絶縁
    膜を介在して、その表面が絶縁膜によって被覆されたフ
    ィールドシールドのゲート電極層を形成する工程と、 前記フィールドシールドのゲート電極層によって囲まれ
    た領域で前記半導体基板の主表面上に絶縁膜を介在し
    て、その表面が絶縁膜によって被覆された電界効果トラ
    ンジスタのゲート電極層を形成する工程と、 前記フィールドシールドのゲート電極層と前記電界効果
    トランジスタのゲート電極層の間であって、かつ、半導
    体基板の主表面上に、電界効果トランジスタのソースお
    よびドレイン領域としての第２導電型の不純物領域を形
    成する工程と、 前記フィールドシールドのゲート電極層と、前記電界効
    果トランジスタのゲート電極層の間において、前記不純
    物領域の主表面が露出している箇所を選択的に充填する
    ように埋込導電層を形成する工程とを備え、それによっ
    て、 前記フィールドシールドのゲート電極層の上表面が前記
    電界効果トランジスタのゲート電極層の上表面と連なっ
    て平坦な表面を形成するように、埋込導電層は、前記フ
    ィールドシールドのゲート電極層と前記電界効果トラン
    ジスタのゲート電極層の間に充填されて形成される、半
    導体装置の製造方法。
JP63247670A 1988-09-29 1988-09-29 半導体装置およびその製造方法 Expired - Lifetime JPH0828473B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63247670A JPH0828473B2 (ja) 1988-09-29 1988-09-29 半導体装置およびその製造方法
US07/405,284 US4994893A (en) 1988-09-29 1989-09-11 Field effect transistor substantially coplanar surface structure
US07/606,276 US5094965A (en) 1988-09-29 1990-10-31 Field effect transistor having substantially coplanar surface structure and a manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247670A JPH0828473B2 (ja) 1988-09-29 1988-09-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0294472A JPH0294472A (ja) 1990-04-05
JPH0828473B2 true JPH0828473B2 (ja) 1996-03-21

Family

ID=17166915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63247670A Expired - Lifetime JPH0828473B2 (ja) 1988-09-29 1988-09-29 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US4994893A (ja)
JP (1) JPH0828473B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200635A (en) * 1988-12-21 1993-04-06 Hitachi, Ltd. Semiconductor device having a low-resistivity planar wiring structure
JPH02211651A (ja) * 1989-02-10 1990-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5162249A (en) * 1989-04-03 1992-11-10 Hyundai Electronics Industries Co., Ltd. Method of making semiconductor memory device having a double stacked capacitor
US5027172A (en) * 1989-05-19 1991-06-25 Samsung Electronics Co., Ltd. Dynamic random access memory cell and method of making thereof
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
DE4143389C2 (de) * 1990-04-27 1994-11-24 Mitsubishi Electric Corp Verfahren zum Herstellen eines DRAM
JP2519569B2 (ja) * 1990-04-27 1996-07-31 三菱電機株式会社 半導体記憶装置およびその製造方法
DE4113733C2 (de) * 1990-04-27 1996-01-25 Mitsubishi Electric Corp Feldeffekttransistor, Verfahren zur Herstellung derselben und DRAM unter Verwendung desselben
KR930002673B1 (ko) * 1990-07-05 1993-04-07 삼성전자 주식회사 고융점금속 성장방법
KR100198659B1 (ko) * 1996-05-16 1999-06-15 구본준 메모리 셀, 메모리 장치 및 그의 제조 방법
JP2528737B2 (ja) * 1990-11-01 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
KR100249268B1 (ko) * 1990-11-30 2000-03-15 가나이 쓰도무 반도체 기억회로장치와 그 제조방법
KR930011125B1 (ko) * 1991-06-11 1993-11-24 삼성전자 주식회사 반도체 메모리장치
KR940006689B1 (ko) * 1991-10-21 1994-07-25 삼성전자 주식회사 반도체장치의 접촉창 형성방법
JPH05136082A (ja) * 1991-11-11 1993-06-01 Sharp Corp 半導体装置及びその製造方法
US5227325A (en) * 1992-04-02 1993-07-13 Micron Technology, Incl Method of forming a capacitor
US5714779A (en) * 1992-06-30 1998-02-03 Siemens Aktiengesellschaft Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor
JP3197064B2 (ja) * 1992-07-17 2001-08-13 株式会社東芝 半導体記憶装置
JPH0661445A (ja) * 1992-08-11 1994-03-04 Nippon Steel Corp 半導体記憶装置およびその製造方法
KR960004079B1 (en) * 1992-12-19 1996-03-26 Lg Semicon Co Ltd Contact hole forming method
US5338700A (en) * 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
KR100190834B1 (ko) * 1994-12-08 1999-06-01 다니구찌 이찌로오, 기타오카 다카시 반도체장치및그제조방법
EP0718881B1 (en) * 1994-12-20 2003-07-16 STMicroelectronics, Inc. Isolation by active transistors with grounded gates
US6380598B1 (en) 1994-12-20 2002-04-30 Stmicroelectronics, Inc. Radiation hardened semiconductor memory
JP2809122B2 (ja) * 1994-12-26 1998-10-08 日本電気株式会社 半導体集積回路の配線構造およびその製造方法
WO1996027901A1 (en) * 1995-03-07 1996-09-12 Micron Technology, Inc. Improved semiconductor contacts to thin conductive layers
JP3035188B2 (ja) * 1995-05-10 2000-04-17 日本ファウンドリー株式会社 半導体装置
US5747845A (en) * 1995-08-22 1998-05-05 Nippon Steel Corporation Semiconductor memory device with memory cells each having transistor and capacitor and method of making the same
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US6083831A (en) * 1996-03-26 2000-07-04 Micron Technology, Inc. Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
JP3519214B2 (ja) * 1996-06-20 2004-04-12 株式会社半導体エネルギー研究所 集積回路およびその作製方法
JPH1032244A (ja) * 1996-07-16 1998-02-03 Nec Corp 半導体装置及びその製造方法
JPH10144886A (ja) * 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JPH10163311A (ja) * 1996-11-27 1998-06-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6380026B2 (en) * 1997-08-22 2002-04-30 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6528888B2 (en) * 1997-11-14 2003-03-04 Texas Instruments Incorporated Integrated circuit and method
US6194295B1 (en) * 1999-05-17 2001-02-27 National Science Council Of Republic Of China Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
US6091630A (en) * 1999-09-10 2000-07-18 Stmicroelectronics, Inc. Radiation hardened semiconductor memory
JP2002368080A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6710391B2 (en) * 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
DE10310554B4 (de) * 2003-03-11 2007-10-04 Infineon Technologies Ag Feldeffekttransistor und Verstärkerschaltung mit dem Feldeffekttransistor
US7282409B2 (en) * 2004-06-23 2007-10-16 Micron Technology, Inc. Isolation structure for a memory cell using Al2O3 dielectric

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021789A (en) * 1975-09-29 1977-05-03 International Business Machines Corporation Self-aligned integrated circuits
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
JPS6010662A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体記憶装置
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
KR890004962B1 (ko) * 1985-02-08 1989-12-02 가부시끼가이샤 도오시바 반도체장치 및 그 제조방법
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
JPS6286853A (ja) * 1985-10-14 1987-04-21 Fujitsu Ltd 半導体装置の製造方法
JPS62154784A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd 半導体装置
JPS62188268A (ja) * 1986-02-01 1987-08-17 Sony Corp 半導体装置
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor

Also Published As

Publication number Publication date
JPH0294472A (ja) 1990-04-05
US4994893A (en) 1991-02-19
US5094965A (en) 1992-03-10

Similar Documents

Publication Publication Date Title
JPH0828473B2 (ja) 半導体装置およびその製造方法
KR100724029B1 (ko) 반도체 장치 및 트랜지스터
US4755864A (en) Semiconductor read only memory device with selectively present mask layer
US5428237A (en) Semiconductor device having an insulated gate transistor
JP2007536740A (ja) 半導体構成のための電気的接続を形成する方法
US20030006441A1 (en) Semiconductor integrated circuit device and process for manufacturing
JPH0789569B2 (ja) 半導体集積回路装置及びその製造方法
JP3813638B2 (ja) 半導体集積回路装置およびその製造方法
JP3150496B2 (ja) 半導体記憶装置
JP2002289703A (ja) 半導体記憶装置およびその製造方法
JP2851968B2 (ja) 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法
US5497022A (en) Semiconductor device and a method of manufacturing thereof
US6143600A (en) Method of fabricating a semiconductor memory device having bit line directly held in contact through contact with impurity region in self-aligned manner
JPH11111860A (ja) 半導体装置
JPH07202017A (ja) 半導体集積回路装置及びその製造方法
US5017507A (en) Method of fabricating semiconductor integrated circuit devices including updiffusion to selectively dope a silicon layer
JP2538856B2 (ja) 半導体装置の製造方法
JP3325437B2 (ja) Ｌｄｄトランジスタを有する半導体装置
JP3227754B2 (ja) 半導体記憶装置とその製法
CN100438042C (zh) 半导体器件及制造该器件的方法
JPH08274275A (ja) 半導体装置およびその製造方法
JP2877069B2 (ja) スタティック型半導体メモリ装置
JP2773205B2 (ja) 半導体メモリ
JP3059607B2 (ja) 半導体記憶装置およびその製造方法
JP3536469B2 (ja) 半導体装置の製造方法