DE4104329C2 - Impulssignalverzögerungsvorrichtung - Google Patents
ImpulssignalverzögerungsvorrichtungInfo
- Publication number
- DE4104329C2 DE4104329C2 DE4104329A DE4104329A DE4104329C2 DE 4104329 C2 DE4104329 C2 DE 4104329C2 DE 4104329 A DE4104329 A DE 4104329A DE 4104329 A DE4104329 A DE 4104329A DE 4104329 C2 DE4104329 C2 DE 4104329C2
- Authority
- DE
- Germany
- Prior art keywords
- delay
- signal
- pulse
- stage
- delay units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 11
- 239000002131 composite material Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 8
- 230000001934 delay Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/0011—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a separate time interval to calibrate the delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/0013—Avoiding variations of delay due to power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00143—Avoiding variations of delay due to temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/914—Delay for equalization
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
Die Erfindung bezieht sich auf eine Verzögerungsvor
richtung, die dazu in der Lage ist, ihre auf andere Weise
nicht genau definierbare eigene Verzögerungszeit zu hand
haben, und insbesondere auf eine Verzögerungsvorrichtung zur
Verzögerung eines Impulssignals unter Verwendung der Gate-
Verzögerung in einem integrierten Schaltkreis.
Bei der Konstruktion digitaler Schaltkreise wird häufig
ein digitales Signal, wie ein Impulssignal, in Anordnungen
mehrstufiger Verbindungen von nichtinvertierenden Gates von
TTL (Transistor Transistor Logic), die eine verhältnismäßig
stabilisierte Verzögerungscharakteristik haben, um eine sehr
kleine Zeitspanne verzögert.
In JP-A-58-220588 (Bezugsliteratur Nr. 1) wird die
obige Anordnung auf einen Taktgenerator für einen Zeitbasis
korrektor angewendet. In dem Zeitbasiskorrektor ist es von
Wichtigkeit, eine hohe Phasengenauigkeit des erzeugten Taktes
in bezug auf ein Eingangsvideosignal herzustellen. Im Hin
blick darauf ist in dem obigen Taktgenerator der erzeugte
Takt an eine Impulsverzögerungsvorrichtung in mehrstufiger
Verbindung von nichtinvertierenden Gates angelegt, um mehrere
Arten von Takten zuzubereiten, die unterschiedliche Phasen
aufweisen; der Takt, der die mit dem Eingangsvideosignal am
besten zusammenfallende Phase aufweist, wird aus diesen
Takten ausgewählt, um den Takt mit hoher Phasengenauigkeit
herzustellen.
Wenn eine Schaltkreisanordnung unter Verwendung von
TTL-Vorrichtungen in diskreter Weise konstruiert wird, ist
die solchermaßen erzeugte Ungleichmäßigkeit der Verzögerungs
zeit vernachlässigbar klein. Wenn andererseits dieser Schalt
kreis als integrierter Schaltkreis mit CMOS ausgeführt
wird, ist die Ungleichmäßigkeit bemerkenswert groß, was sehr
problematisch ist.
Die meisten Gate-Felder (gate arrays) oder Standard
zellen in den jüngsten digitalen integrierten Schaltkreisen
sind unter Verwendung von CMOS aufgebaut. CMOS hat jedoch den
Nachteil, daß seine Gate-Verzögerungscharakteristik sehr
stark von der Versorgungsspannung beeinflußt ist, sowie der
Umgebungstemperatur oder der elektrischen Last. Man war daher
allgemein der Auffassung gewesen, daß es unmöglich ist, unter
Verwendung von Gate-Verzögerung in einem digitalen inte
grierten Schaltkreis eine konstante Zeitverzögerung zu er
halten.
Inzwischen wurde durch "the proceedings for the 1989
national conference of the institute of television engineers
of Japan" (Bezugsliteratur Nr. 2) ein Verfahren bekannt, bei
dem gerade die sich ändernde Charakteristik der Versorgungs
spannung gegen die Gate-Verzögerungszeit dazu verwendet wird,
einen Schaltkreis zur Steuerung der Versorgungsspannung zu
bilden, um dadurch die Verzögerungszeit derart zu steuern,
daß sie konstant gehalten wird. Es ist jedoch in der Anwen
dung integrierter Schaltkreise sehr schwierig, die Versor
gungsspannung innerhalb des integrierten Schaltkreises zu
kontrollieren.
Die am meisten gängige Technik zur Erfassung der Phase
eines Impulssignals bestand darin, einen Ladungspumpkreis (um
einen Phasenunterschied in eine Spannung zu verwandeln) in
einer analogen Schaltkreiskonstruktion anzuwenden. Um dies
jedoch in einem digitalen integrierten Schaltkreis zu ver
wirklichen, ergaben sich die vorstehend begründeten Schwie
rigkeiten.
Ferner ist es bei einem beispielsweise zur Erzeugung
eines Farbunterträgers in einem PAL-System verwendeten Takt
generator hinsichtlich der Synchronisationsgenauigkeit des
Taktes schwierig, ein Horizontalsynchronsignal zur direkten
Erzeugung des Farbunterträgers phasenzumodulieren. Im Hin
blick darauf ist in JP-A-54-44431 (Bezugsliteratur Nr. 3)
vorgeschlagen worden, den Farbunterträger unter Verwendung
einer auf digitaler Phasenmodulation beruhenden Technik zu
erzeugen.
Ein Ziel der Erfindung besteht in der Schaffung
einer Verzögerungsvorrichtung zur Verzögerung eines Impuls
signals mit einem Schaltkreis zur Messung der Gate-Verzö
gerungszeit, um die eine feste Verzögerungszeit aufweisende
Verzögerungsvorrichtung nach Art einer mehrstufigen Verbin
dung von Gates anzuordnen, um dadurch die zur Verwirklichung
in einem integrierten Schaltkreis geeignete Verzögerungsvor
richtung für das Impulssignal zu erhalten.
Der Verzögerungsschaltkreis zur Verzögerung eines Im
pulssignals weist eine Verzögerungseinrichtung auf, die durch
eine n-stufige Reihenschaltung von Verzögerungseinheiten,
deren jede eine minimale Einheitsverzögerungszeit aufweist,
gebildet ist, eine Verzögerungsstufenanzahl-Bestimmungseinrichtung
zum Bestimmen der Anzahl von Stufen von Verzögerungseinheiten
in der Verzögerungseinrichtung, die zur Verzögerung eines an
die Verzögerungseinrichtung angelegten Bezugssignals um eine
feste Zeit T erforderlich ist, eine Auswahleinrichtung zum
Auswählen der Ausgangssignale von den einzelnen Stufen der
Verzögerungseinheiten, und eine Multiplikationseinrichtung
zum Multiplizieren des Ausgangswertes K von der Verzöge
rungsstufenanzahl-Bestimmungseinrichtung mit einem Koeffizienten α
und Steuern der Auswahleinrichtung auf der Basis des solcher
maßen erhaltenen Ausgangswertes αk, wobei das Ausgangssignal
von der αk-ten Stufe in den Verzögerungseinheiten durch die
Auswahleinrichtung gewählt wird, um eine gewünschte Ver
zögerungszeit αT zu erhalten.
In einer derartigen Anordnung ist die Erfindung in
solcher Weise aufgebaut, daß in der durch eine mehrstufige
Reihenschaltung von Verzögerungseinheiten, deren jede eine
minimale Einheitsverzögerungszeit aufweist, gebildeten Verzö
gerungslinie ein Schaltkreis zur Messung der Verzögerungszeit
der Verzögerungslinie zur kontinuierlichen Messung der Ver
zögerungszeit jeder Verzögerungseinheit dient, eine gewünsch
te Verzögerungszeit mit dem reziproken Wert der Verzöge
rungszeit jeder Verzögerungseinheit multipliziert wird, und
die Stufenanzahl der Verzögerungseinheiten auf der Basis des
Multiplikationsergebnisses automatisch bestimmt wird.
Selbst wenn die Verzögerungszeit jeder Verzögerungseinheit
infolge von beispielsweise Änderungen in der Versorgungs
spannung oder Umgebungstemperatur geändert wird, kann auf
diese Weise die gesamte Verzögerungsvorrichtung stets eine
feste Verzögerungszeit liefern.
Erfindungsgemäß ist also eine Verzögerungsvorrichtung
geschaffen, die immer eine feste Verzögerungszeit liefern
kann, selbst wenn die Gate-Verzögerung innerhalb eines
digitalen integrierten Schaltkreises zur Verzögerung eines
Impulssignals herangezogen wird.
Die erfindungsgemäße Verzögerungsschaltung kann auch dienen zur Bereitung
eines Farbunterträgers mit 25 Hz Offset eines PAL-Signals.
Zu diesem Zweck weist die Farb
unterträgererzeugungseinrichtung eine Synchronsignaltrennein
richtung zum gegenseitigen Trennen des Horizontal- und Ver
tikalsynchronsignals eines Videosignals auf, sowie eine
Phasenmodulationssignalbereitungseinrichtung zum Zubereiten
eines Phasenmodulationssignals α auf der Basis des Hori
zontal- und des Vertikalsynchronsignals von der Synchronsi
gnaltrenneinrichtung, eine von dem Phasenmodulationssignal α
gesteuerte Phasenverschiebungseinrichtung zur Phasenver
schiebung des Horizontalsynchronsignals von der Synchron
signaltrenneinrichtung, und eine Multiplikationseinrichtung
zum Frequenzmultiplizieren des Ausgangssignals von der Pha
senverschiebungseinrichtung für die Lieferung eines Farbun
terträgers. Demzufolge ist durch die Verwendung der Phasen
modulationseinrichtung mit einer stabilisierten Zeitbasis die
Phasenverschiebung des Horizontalsynchronsignals stabili
siert, das an die Multiplikationseinrichtung angelegt ist, so
daß der einen Offset von 25 Hz aufweisende Farbunterträger
des PAL-Systems in einem einfachen Schaltkreisaufbau un
mittelbar von dem Horizontalsynchronsignal erzeugt werden
kann. Ferner kann in dem Fall, in dem die Gate-Verzögerung
innerhalb eines digitalen integrierten Schaltkreises für die
die Phasenverschiebungseinrichtung bildenden Verzögerungsein
richtungen verwendet wird, die Phasenverschiebungseinrichtung
insgesamt stets eine stabilisierte Phasenverschiebung lie
fern, und zwar unabhängig von einer Änderung in der Verzöge
rungszeit jeder Verzögerungseinrichtung infolge von Änderun
gen in der Versorgungsspannung oder der Umgebungstemperatur.
Auf diese Weise kann eine für einen digitalen integrierten
Schaltkreis geeignete Schaltungsanordnung verwirklicht wer
den.
Weitere Merkmale, Einzelheiten und Vorteile der Er
findung ergeben sich aus der folgenden Beschreibung und der
Zeichnung, auf die bezüglich einer erfindungswesentlichen
Offenbarung aller im Text nicht erwähnten Einzelheiten
ausdrücklich hingewiesen wird. Hierin zeigen:
Fig. 1 ein Blockdiagramm einer ersten Ausführungsform
der Verzögerungsvorrichtung zur Verzögerung
eines Impulssignals,
Fig. 2 ein Zeitablaufdiagramm der ersten Ausführungs
form der Verzögerungsvorrichtung zur Verzöge
rung eines Impulssignals,
Fig. 3 ein Diagramm, das ein Beispiel des als Kodierer
in der erfindungsgemäßen Impulssignalverzö
gerungsvorrichtung verwendeten integrierten
Schaltkreises zeigt,
Fig. 4 ein Blockdiagramm einer zweiten Ausführungsform
der Verzögerungsvorrichtung zur Verzögerung
eines Impulssignals,
Fig. 5 ein Blockdiagramm zur Erläuterung des Video
signaleingangsteils eines digitalen Video
bandgerätes (VTR), auf das die erfindungsgemäße
Impulssignalverzögerungsvorrichtung angewendet
ist,
Fig. 6 ein Blockdiagramm einer ersten Ausführungsform
des Impulssignalphasendetektors, der unter Ver
wendung der erfindungsgemäßen Impulssignalver
zögerungsvorrichtung (Fig. 1 und 4) verwirk
licht ist,
Fig. 7 und 8 Zeitablaufdiagramme der ersten Ausführungsform
des Impulssignalphasendetektors,
Fig. 9 ein Blockdiagramm einer zweiten Ausführungsform
des Impulssignalphasendetektors,
Fig. 10 ein Zeitablaufdiagramm der zweiten Ausfüh
rungsform des Impulssignalphasendetektors, und
Fig. 11 ein Blockdiagramm einer Ausführungsform des
Taktgenerators, der von der erfindungsgemäßen
Impulssignalverzögerungsvorrichtung (Fig. 1 und
4) Gebrauch macht.
Um zunächst das Anwendungsgebiet der erfindungsgemäßen
Impulssignalverzögerungsvorrichtung zu erläutern, wird der
Eingangsteil eines analogen Eingangssignals in ein digitales
Videoaufzeichnungsgerät (VTR) unter Bezugnahme auf Fig. 5
erläutert.
Fig. 5 zeigt ein Beispiel eines digitalen VTR zur
Aufzeichnung eines zusammengesetzten Videosignals. Wie aus
Fig. 5 hervorgeht, wird das zusammengesetzte analoge Video
signal an einem Eingangsanschluß 100 eingegeben, von einem
A/D-Wandler 106 abgetastet und das abgetastete Signal an
einen digitalen Aufzeichnungsverarbeitungsschaltkreis ge
sandt, durch den das Signal aufgezeichnet wird. Das zusam
mengesetzte Videosignal wird auch an einen Synchrontrenn
schaltkreis 101 gesendet, in dem ein Horizontalsynchronsignal
abgetrennt wird und an einen Farbsynchrontrennschaltkreis
104, in dem ein Farbsynchronsignal (Burst-Signal) abgetrennt
wird.
Ein Phasenschieber 102 stellt einen Schaltkreis dar,
der dann verwendet wird, wenn das zusammengesetzte Video
signal ein PAL-Signal ist und dient zum Modulieren der Phase
des durch die Synchronsignaltrennung erhaltenen Horizon
talsynchronsignals. Ein Schalter 103 wird je nach der Art des
Videosignals umgeschaltet. Im einzelnen wird, wenn das
Videosignal ein Farbsignal mit einem Farbsynchronsignal ist,
der Schalter 103 auf die Seite "Farbe" umgeschaltet; wenn es
sich jedoch um ein von einem Farbsynchronsignal freies
monochromatisches Signal handelt, wird er mit der Seite "B/W"
verbunden.
Ein Takterzeugungsschaltkreis 105 ist zur Zubereitung
eines Taktes für die Abtastung des Videosignals bestimmt. Im
einzelnen wird im Falle des Farbsignals der Takt aus dem
Farbsynchronsignal (Burst-Signal) in dem zusammengesetzten
Videosignal hergestellt, wogegen in dem Falle des monochroma
tischen Signals der Takt aus dem phasenmodulierten Horizon
talsynchronsignal hergestellt wird. Ein SCH-Erfassungsschalt
kreis 107 dient zur Erfassung der Phasenbeziehung (SCH)
zwischen dem Horizontalsynchronsignal in dem Eingangsvideo
signal und dem Farbsynchronsignal oder dem damit in Syn
chronismus stehenden Takt, wodurch ein digitaler Aufzeich
nungsvorgang und eine Farbbildhandhabung in einem Servo
schaltkreis ausgeführt werden. 108 stellt ein Meßinstrument
zur Anzeige der SCH dar.
Die Erfindung schafft eine Vorrichtung zur Verzögerung
eines Impulssignals, das durch eine mehrstufige Reihen
schaltung von digitalen Gates gebildet wird, so daß es an den
Phasenschieber 102 oder den SCH-Erfassungsschaltkreis 107 am
Eingangsteil eines analogen Videosignals in dem obigen
digitalen VTR angelegt wird.
Die Erfindung wird nachstehend im einzelnen erläutert.
Unter Bezugnahme auf Fig. 1 wird eine Erläuterung einer
ersten Ausführungsform der erfindungsgemäßen Impulssignal
verzögerungsvorrichtung gegeben. In Fig. 1 stellt 1 einen zur
Messung der Verzögerungszeit einer Verzögerungslinie ver
wendeten Impulsgenerator dar, welcher auf der Basis von
beispielsweise durch einen Quartzoszillator erzeugten Takt
impulsen Impulse erzeugt, deren jeder eine Breite von einer
vorbestimmten Zeit T aufweist; 2 stellt einen Signaleingangs
anschluß dar; 3 einen Schalter; 4 1, 4 2, 4 3, . . ., 4 n bezeich
nen nichtinvertierende Gates (Verzögerungseinheiten); 5 eine
aus den Verzögerungseinheiten zusammengesetzte Verzögerungs
linie (Verzögerungseinrichtung); 6 eine Vorrichtung zur Mes
sung einer Verzögerungszeit; 7 1, 7 2, 7 3, . . ., 7 n Halteschalt
kreise; 8 einen Kodierschaltkreis; 9 einen Multiplizierer; 10
einen Anschluß zur Eingabe eines Einstellwertes der Ver
zögerungszeit; 11 einen Umschalter; und 12 einen Signal
ausgangsanschluß. Die Verzögerungsleitung 5 ist durch einen
n-stufige Reihenschaltung der nichtinvertierenden Gates 4 1,
4 2, 4 3, . . ., 4 n gebildet. Die Verzögerungszeitmeßeinrichtung
6 ist aus n Halteschaltkreisen 7 1-7n zusammengesetzt, welche
als Takt jeweils die Ausgangssignale der nichtinvertierenden
Gates 4 1-4 n verwenden, und aus dem Kodierschaltkreis 8.
Der Kodierschaltkreis 8 prüft die Ausgangssignale von
den Halteschaltkreisen nacheinander in der Richtung von der
ersten Stufe zu der folgenden Stufe der Verzögerungseinheiten
4 1-4 n und mißt die Anzahl der Stufen der Verzögerungs
einheiten 4 1-4 n, bei der erstmals ein Unterschied in den
Ausgangssignalen einer Einheit des Halteschaltkreises 7 im
Vergleich zu den von einer vorhergehenden Einheit erscheint.
Der Vorgang der Messung der Verzögerungszeit wird unter
Bezugnahme auf Fig. 1 bis 3 erläutert. Der Schalter 3 liegt
gewöhnlich auf der Seite b, um das Signal von dem Signal
eingangsanschluß 2 an die Verzögerungslinie 5 anzulegen. Bei
der Messung der Verzögerungszeit ist der Schalter 3 mit der
Seite a verbunden, um ein eine vorbestimmte Zeitbreite T
aufweisendes Impulssignal S0 von dem Impulsgenerator 1 an die
Verzögerungseinheit 4 1 der ersten Stufe und die Daten
eingangsanschlüsse aller Halteschaltkreise 7 1 bis 7 n anzu
legen. Wie aus Fig. 2 ersichtlich ist, ergeben die von den
jeweiligen Verzögerungseinheiten 4 1 bis 4 n ausgegebenen
Impulssignale S1, S2, S3, . . ., Sn mit ansteigender Stufenzahl
der Verzögerungseinheiten 4 1 bis 4 n Impulse, die durch die
entsprechende Anzahl von Einheiten zeitverzögert sind. Es sei
nun angenommen, daß das Eingangsimpulssignal S0 von jedem der
Halteschaltkreise 7 1 bis 7n unter Verwendung der Vorderflanke
jedes um eine unterschiedliche Verzögerungszeit von jeder der
Verzögerungseinheiten 4 1 bis 4n verzögerten Impulssignals
festgehalten wird. Dann ergibt, wie aus Fig. 2 ersichtlich
ist, das Festhalten mit jedem der Impulssignale S1, S2, S3
und S4 im Ergebnis einen H-Pegel, wogegen das Festhalten mit
jedem der Impulssignale S5, S6, . . ., Sn im Ergebnis einen L-
Pegel ergibt. Mit anderen Worten erzeugen also die Halte
schaltkreise 7 1, 7 2, 7 3 und 7 4 in Fig. 1 die H-Pegel-Ergeb
nisse, während die folgenden Halteschaltkreise 7 5, . . ., 7 n
die L-Pegel-Ergebnisse erzeugen. Diese Ergebnisse werden an
den Kodierschaltkreis 8 angelegt.
Wie aus Fig. 3 hervorgeht, ist der Kodierschaltkreis 8
beispielsweise durch einen Paritätskodierer (SN74LS148) in
der Form eines allgemeinen TTL-IC allein oder in einer
Reihenschaltung dieser Kodierer aufgebaut. In Fig. 3 ent
sprechen D1, D2, . . ., D8 den Eingangsanschlüssen D1, D2, . . .,
Dn des in Fig. 1 dargestellten Kodierschaltkreises 8, und die
Ausgangssignale von den Halteschaltkreisen 7 1 bis 7 n sind in
der mit dem Halteschaltkreis 7 1 erster Stufe beginnenden
Reihenfolge an D1, D2, . . ., D8 angelegt. Ferner sind in Fig. 3
A0 (LSB), A1 und A2, die einem Ausgangssignal A (welches
die zur Lieferung einer vorbestimmten Verzögerungszeit T
erforderliche Anzahl von Verzögerungseinheiten angibt) von
der Verzögerungsschaltung 8 in Fig. 1 entsprechen, an den
Multiplizierer 9 als die aus einer Anzahl von Bits be
stehenden Daten angelegt. Wenn die in Fig. 2 dargestellten
Halteergebnisse an die Eingangsanschlüsse D1, D2, D3, D4,
. . ., eingegeben werden, wird auf der Grundlage der in Fig. 3
dargestellten Funktionstabelle das Ergebnis A = 4 (A2 = "H",
A₁ = "L", A0 = "L") ausgegeben. Dieses Ergebnis für A be
deutet, daß zur Schaffung einer Verzögerungszeit von einer
vorbestimmten Zeitbreite T eine Reihenschaltung von 4 (vier)
Stufen von Verzögerungseinheiten erforderlich ist.
Damit also die in Fig. 1 dargestellte Verzögerungs
vorrichtung als Ganzes die durch Multiplizieren der
vorbestimmten Zeit T mit einem beliebigen Koeffizienten α
erhaltene Verzögerungszeit von αT liefert, werden die Daten
des von dem Anschluß 10 zur Eingabe eines Einstellwertes der
Verzögerungszeit eingegebenen Koeffizienten α mit dem die
Anzahl an erforderlichen Verzögerungseinheiten angebenden
Ausgangssignal A multipliziert und der Umschalter 11 auf der
Grundlage des Ergebnisses der Multiplikation gesteuert. Wenn
beispielsweise A = 4 und α = 0,5, dann αA = 2. Wenn in diesem
Fall der Umschalter 11 einen Eingang an dem zweiten
Eingangsanschluß P2 (d. h. ein Ausgangssignal von der Ver
zögerungseinheit 4 2 der zweiten Stufe) wählt, verwirklicht
die Verzögerungsvorrichtung als Ganzes tatsächlich die Ver
zögerungszeit von 0,5 T. Wenn sich ferner die Gate-Verzö
gerungscharakteristik infolge von Änderungen in der Versor
gungsspannung oder Umgebungstemperatur derart ändert, daß die
Verzögerung in jeder Verzögerungseinheit halbiert wird,
erhält man A = 8. Daraus folgt mit α = 0,5, daß αA = 4. Wenn
in diesem Fall der Umschalter 11 einen Eingang an dem vierten
Eingangsanschluß (ein Ausgangssignal von der Verzögerungs
einheit 4 4 der vierten Stufe) wählt, kann also ebenfalls die
Verzögerungseinheit als ein Ganzes die Verzögerungszeit von
0,5 T realisieren.
Unter Bezugnahme auf Fig. 4 wird nunmehr eine Er
läuterung einer zweiten Ausführungsform der erfindungsgemäßen
Impulssignalverzögerungsvorrichtung gegeben. Diese Ausfüh
rungsform hat dieselben Bestandteile wie die Ausführungsform
von Fig. 1. Doch ist in dieser Ausführungsform die Beziehung
zwischen den Dateneingängen und dem Takteingang der Halte
schaltkreise 7 1 bis 7 n gegenüber der von Fig. 1 umgedreht. Im
einzelnen ist in dieser Ausführungsform das Impulssignal S0
von dem Umschalter 3 an die Verzögerungseinheit 4 1 der ersten
Stufe und die Takteingangsanschlüsse (aber nicht die Daten
eingangsanschlüsse) aller Halteschaltkreise 7 1 bis 7 n
angelegt, wogegen die von den Verzögerungseinheiten 4 1 bis 4 n
ausgegebenen Impulssignale S1, S2, S3, . . ., Sn an die je
weiligen Dateneingangsanschlüsse D (aber nicht die Takt
eingangsanschlüsse) der Halteschaltkreise 7 1 bis 7 n angelegt
sind.
In der Ausführungsform von Fig. 1 wird das Ein
gangsimpulssignal S0 in den Halteschaltkreisen 7 1 bis 7 n mit
den Vorderflanken der durch die Verzögerungseinheiten 4 1 bis
4 n mehrere Male zeitverzögerten Impulssignale festgehalten,
wogegen in der vorliegenden Ausführungsform die von den
Verzögerungseinheiten 4 1 bis 4 n mehrere Male zeitverzögerten
Impulssignale mit der Hinterflanke des Eingangsimpulssignals
S0 in den Halteschaltkreisen 7 1 bis 7 n festgehalten werden.
Der Betrieb von Fig. 4 kann unter Bezugnahme auf Fig. 2 in
derselben Weise wie für Fig. 1 erklärt werden. Bei dieser
Ausführungsform kann daher das völlig selbe Ergebnis wie in
Fig. 1 erhalten werden, so daß die der vorliegenden Aus
führungsform entsprechende Verzögerungsvorrichtung insgesamt
dieselbe Betriebsweise aufweist wie die Ausführungsform von
Fig. 1.
Bei einer derartigen Anordnung ist die Erfindung derart
aufgebaut, daß in der durch eine mehrstufige Reihenschaltung
von Verzögerungseinheiten, deren jede eine minimale Ein
heitsverzögerungszeit aufweist, gebildeten Verzögerungslinie
ein Schaltkreis zur Messung der Verzögerungszeit der Ver
zögerungslinie zur kontinuierlichen Messung der Verzögerungs
zeit jeder Verzögerungseinheit dient, eine gewünschte Ver
zögerungszeit mit dem reziproken Wert der Verzögerungszeit
jeder Verzögerungseinheit multipliziert wird, und die
Stufenanzahl der Verzögerungseinheiten auf der Basis des
Multiplikationsergebnisses automatisch gewählt wird. Selbst
wenn die Verzögerungszeit jeder Verzögerungseinheit bei
spielsweise durch Änderungen in der Versorgungsspannung oder
Umgebungstemperatur sich ändert, liefert daher die Verzöge
rungsvorrichtung als Ganzes immer eine feste Verzögerungs
zeit. Ferner kann erfindungsgemäß selbst für den Fall, daß
die Gate-Verzögerung innerhalb eines digitalen integrierten
Schaltkreises zur Verzögerung eines Impulssignals herangezo
gen wird, die Verzögerungsvorrichtung also derart realisiert
werden, daß sie stets eine feste Verzögerungszeit liefert.
Es wird nunmehr eine Erläuterung des Phasendetektors
(SCH-Detektor von Fig. 5) gegeben, auf den die erste Ausfüh
rungsform der erfindungsgemäßen Impulssignalverzögerungsvor
richtung angewendet wird. Fig. 6 zeigt eine erste Aus
führungsform des erfindungsgemäßen Detektors zur Erfassung
der Phase eines Impulssignals.
In Fig. 6 bezeichnet 1 einen Impulsgenerator zur
Erzeugung des zur Messung der Verzögerungszeit einer Ver
zögerungslinie verwendeten Impulses. Dieser Impulsgenerator
erzeugt einen Impuls mit einer vorbestimmten Zeitbreite T auf
der Basis eines beispielsweise von einem Quartzoszillator
erzeugten Taktes. 100 bezeichnet einen Eingangsanschluß für
ein zusammengesetztes Videosignal, 31 und 32 bezeichnen
Schalter 4 1, 4 2, 4 3, . . ., 4 n bezeichnen nichtinvertierende
Gates (Verzögerungseinheiten), 5 eine aus Verzögerungseinhei
ten zusammengesetzte Verzögerungslinie (Verzögerungseinrich
tung), 7 1, 7 2, . . ., 7 n Halteschaltkreise, 8 einen Kodier
schaltkreis, 131 und 132 Register, 14 einen Divisions
schaltkreis, 15 einen SCH-Informationsausgangsanschluß, 60
eine aus dem Impulsgenerator 1, der Verzögerungslinie 5,
einer Halteschaltkreisgruppe 7 und dem Kodierer 8 zusam
mengesetzte Verzögerungszeitmeßeinrichtung, 16 einen aus der
Verzögerungslinie 5, der Halteschaltkreisgruppe 7 und dem
Kodierer 8 zusammengesetzten Phasenunterschiedsextraktions
schaltkreis, 17 eine Synchrontaktwiedergabevorrichtung zur
Zubereitung eines Farbunterträgers, der mit dem Farb
synchronsignal des zusammengesetzten Videosignals in Phase
ist und die doppelte Frequenz des Farbsynchronsignals (Burst-
Signals) aufweist, und 18 eine Horizontalsynchronerfassungs
vorrichtung zum Extrahieren eines Horizontalsynchronsignals
aus dem zusammengesetzten Videosignal. Der Kodierschaltkreis
8 prüft die Ausgangssignale von den Halteschaltkreisen
nacheinander in der Richtung von der ersten Stufe zu der
folgenden Stufe der Verzögerungseinheiten 4 1 bis 4 n und mißt
die Anzahl von Stufen der Verzögerungseinheiten 4 1 bis 4 n,
bei der erstmals ein Unterschied in dem Ausgangssignal einer
Einheit des Halteschaltkreises 7 im Vergleich zu dem einer
vorhergehenden Stufe erscheint.
Unter Bezugnahme auf Fig. 6, 7 und 3 wird eine
Erläuterung der Betriebsweise der Verzögerungszeitmeß
vorrichtung 60 gegeben. Bei der Messung der Verzögerungszeit
sind die Schalter 31, 32 mit der Seite a verbunden, um ein eine
vorbestimmte Zeitbreite T aufweisendes Impulssignal S0 von
dem Impulsgenerator 1 an die Verzögerungseinheit 4 1 der er
sten Stufe und die Dateneingangsanschlüsse aller Halteschalt
kreise 7 1 bis 7 n anzulegen. Wie aus Fig. 7A ersichtlich ist,
führen die von den jeweiligen Verzögerungseinheiten 4 1 bis 4 n
ausgegebenen Impulssignale S1, S2, S3, . . ., Sn mit steigender
Stufenzahl der Verzögerungseinheiten 4 1 bis 4 n zu Impulsen,
die durch die entsprechende Anzahl von Einheiten zeitver
zögert sind.
In Fig. 7 ist T als die Breite einer einzelnen
Taktperiode eines Vierfach-Unterträgersignals (4Fsc) und der
Verzögerungsbetrag pro Stufe der Verzögerungseinheiten als
T/4 angenommen.
Nun sei angenommen, daß das Eingangsimpulssignal S0
durch jeden der Halteschaltkreise 7 1 bis 7 n unter Verwendung
der Vorderflanke jedes der um eine unterschiedliche Zeit
verzögerung verzögerten Impulssignale von jeder der Ver
zögerungseinheiten 4 1 bis 4 n festgehalten wird. Wie aus Fig.
7 ersichtlich ist, liefert dann das Festhalten mit jedem der
Impulssignale S1, S2, S3 und S4 das Ergebnis eines H-Pegels,
wogegen das Festhalten mit jedem der Impulssignale S5, S6,
. . ., Sn das Ergebnis eines L-Pegels liefert. Die solchermaßen
erhaltenen Ergebnisse werden wie in Fig. 3 gezeigt in den
Kodierschaltkreis 8 eingegeben. Als Ergebnis wird ein Aus
gangssignal des Kodierschaltkreises 8, d. h. das Ergebnis A = 4
(A2 = "H", A1 = "L", A0 = "L") in das Register 131
eingespeichert. Dieses Ergebnis A bedeutet, daß zur Lieferung
der Verzögerungszeit von einer vorbestimmten Zeitbreite T
eine Reihenschaltung von 4 (vier) Stufen von Verzögerungs
einheiten erforderlich ist.
Die Betriebsweise des Phasenunterschiedsextraktions
schaltkreises wird nunmehr unter Bezugnahme auf das
Zeitablaufdiagramm von Fig. 7 erläutert. Beim Extrahieren des
Phasenunterschiedes sind die Schalter 31 und 32 mit der Seite
b verbunden, um das Horizontalsynchronsignal S0′ von dem
Horizontalsynchrondetektor 18 an die Verzögerungseinheit 4₁
der ersten Stufe und den die doppelte Frequenz des
Unterträgers von der Synchrontaktwiedergabevorrichtung 17
aufweisenden Farbunterträger (2Fsc) an die jeweiligen
Dateneingangsanschlüsse aller Halteschaltkreise 7 1 bis 7 n
anzulegen.
Es sei angenommen, daß das 2Fsc-Signal von jedem der
Halteschaltkreise 7 1 bis 7 n unter Verwendung der Vorderflanke
jedes der um eine unterschiedliche Verzögerungszeit ver
zögerten Impulssignale von jeder der Verzögerungseinheiten 4 1
bis 4 n und des Eingangshorizontalsynchronsignals in der in
Fig. 7B mit einem in ununterbrochener Linie ausgeführten
Pfeil angegebenen Zeitgabe festgehalten wird. Wie dann aus
Fig. 7B entnehmbar ist, liefert das Festhalten mit jedem der
Impulssignale S1, S2, S3 und S4 das Ergebnis eines H-Pegels,
wogegen das Festhalten mit jedem der Impulssignale S5, S6,
. . ., Sn das Ergebnis eines L-Pegels liefert. Die solchermaßen
erhaltenen Ergebnisse werden wie in Fig. 3 gezeigt in den
Kodierschaltkreis 8 eingegeben. Als Ergebnis wird ein
Ausgangssignal von dem Kodierschaltkreis, d. h. das Ergebnis
A = 4 (A2 = "H", A1 = "L", A0 = "L") in das Register 132
eingespeichert. Dieses Ergebnis A gibt den Phasenunterschied
(X in Fig. 7B) zwischen dem Horizontalsynchronsignal S0′ und
2Fsc an. Der Inhalt (Phasenunterschiedsinformation) des Regi
sters 132 wird durch den Inhalt (Anzahl der zur Lieferung
einer vorbestimmten Zeit T erforderlichen Verzögerungsein
heiten) des Registers 131 in dem Dividierschaltkreis 141
dividiert; das Divisionsergebnis 4/4 = 1 liefert eine SCH von
1.
Nun sei angenommen, daß das Eingangshorizontalsynchron
signal gegenüber der durch den mit ausgezogener Linie
ausgeführten Pfeil angegebenen Zeitgabe zu der durch einen in
gestrichelter Linie ausgeführten Pfeil in Fig. 7B angegebenen
Zeitgabe verschoben ist. Dann liefert, wie aus Fig. 7B
hervorgeht, das Festhalten mit jedem der Impulssignale S1 und
S2 das Ergebnis eines H-Pegels, während das Festhalten mit
jedem der Impulssignale S3, S4, . . ., Sn das Ergebnis eines L-
Pegels liefert. Die solchermaßen erhaltenen Ergebnisse werden
in den Kodierschaltkreis 8, wie in Fig. 3 gezeigt, ein
gegeben. Als Ergebnis wird ein Ausgangssignal von dem Kodier
schaltkreis, d. h. das Ergebnis A = 2 (A2 = "L", A1 = "H", A0
= "L") erhalten. In diesem Fall wird SCH (Phasenunterschied Y
in Fig. 7B) von 1 geliefert. Auf diese Weise kann die dem
Phasenunterschied zwischen dem Horizontalsynchronsignal S0′
und 2Fsc entsprechende SCH-Information erhalten werden.
Die Zeitdiagramme von Fig. 8A und 8B zeigen den Betrieb
der Phasenunterschiedsextraktionsvorrichtung 16 für den Fall,
wenn der Verzögerungsbetrag für jede Stufe der Verzögerungs
einheiten T/2 ist, was doppelt so groß ist wie in dem Fall
von Fig. 7A und 7B.
Hinsichtlich ihrer Zeitbasis können die Fig. 8A und 8B
als doppelt so groß wie die Fig. 7A und 7B betrachtet werden,
so daß alle in den Registern 131 und 132 gespeicherten Werte
halb so groß sind wie die in Fig. 7A und 7B. Da SCH als das
Ergebnis der Teilung des Inhaltes des Registers 132 durch den
des Registers 131 erhalten werden kann, ist der Wert von SCH
derselbe Wert als im Falle von Fig. 7A und 7B unabhängig von
dem Verzögerungsbetrag für jede Stufe der Verzögerungseinhei
ten. So kann auch in diesem Fall die dem Phasenunterschied
zwischen dem Horizontalsynchronsignal S0′ und 2Fsc entspre
chende SCH-Information erhalten werden.
Fig. 9 zeigt eine zweite Ausführungsform des er
findungsgemäßen Impulssignalphasendetektors. In Fig. 9
beziehen sich die gleichen Bezugssymbole oder mit Apostroph
versehenen gleichen Bezugssymbole auf diejenigen Komponenten
in Fig. 6, die die gleichen Funktionen ausführen. Es wird
darauf hingewiesen, daß die Verzögerungszeitmeßeinrichtung 60
und der Phasendifferenzextraktionsschaltkreis 16 mit ihrer
Hardware einzeln aufgebaut sind; die Beziehung zwischen den
Daten und Haltetakten in den Halteschaltkreisgruppen 7 und 7′
in der Vorrichtung 60 und dem Schaltkreis 16 sind dem Fall
von Fig. 6 entgegengesetzt; und die invertierten Ausgangs
signale von der Halteschaltkreisgruppe sind an den Kodierer
8′ angelegt.
Unter Bezugnahme auf Fig. 10A wird der Betrieb der
Verzögerungszeitmeßvorrichtung 60 erläutert. Es wird ange
nommen, daß jedes um eine unterschiedliche Verzögerungszeit
verzögerte Impulssignal von jeder der Verzögerungseinheiten
4 1 bis 4 n unter Verwendung der Hinterflanke des ursprüng
lichen Impulssignals S0 von jedem der Halteschaltkreise 7 1
bis 7 n festgehalten wird. Wie dann aus Fig. 10A ersichtlich
ist, liefert das Festhalten der Impulssignale S1, S2 und S3
das Ergebnis eines H-Pegels, während das Festhalten jedes der
Impulssignale S4, S5, . . ., Sn das Ergebnis eines L-Pegels
liefert. Die solchermaßen erhaltenen Ergebnisse werden in den
Kodierschaltkreis 8 eingegeben. Als Ergebnis wird ein
Ausgangssignal von dem Kodierschaltkreis, d. h. das Ergebnis
A = 3 (A2 = "L", A1 = "H", A0 = "H") erhalten.
Der Betrieb der Phasendifferenzextraktionsvorrichtung
16 ist wie folgt. Es sei jetzt angenommen, daß das Ein
gangshorizontalsynchronsignal (H. SYNC) die durch den in
durchgezogener Linie ausgeführten Pfeil in Fig. 10B gegebene
Zeitgabe bestimmt. Wie dann aus Fig. 10B ersichtlich ist,
liefert das Festhalten jedes der Impulssignale S1, S2 und S3
das Ergebnis eines H-Pegels als eine Inversion des Halte
ergebnisses, wogegen das Festhalten jedes der Impulssignale
S4 und S5 das Ergebnis eines L-Pegels als eine Inversion des
Halteergebnisses liefert. Die solchermaßen erhaltenen Er
gebnisse werden in den Kodierschaltkreis 8′ eingegeben. Als
Ergebnis wird ein Ausgangssignal von dem Kodierschaltkreis,
d. h. das Ergebnis A = 3 (A2 = "L", A1 = "H", A0 = "H"),
erhalten. Danach liefert der Divisionsschaltkreis 14 das
Divisionsergebnis 3/3 = 1, so daß ein SCH-Wert von 1
geliefert wird. Dieses Ergebnis ist dasselbe wie in dem Fall
von Fig. 8, in dem das Horizontalsynchronsignal S0′ die durch
den in durchgezogener Linie ausgeführten Pfeil angezeigte
Zeitgabe aufweist. Daraus folgt, daß die zweite Ausführungs
form des Impulssignalphasendetektors, wie sie in Fig. 9
dargestellt ist, dieselbe Betriebsweise und dieselbe Wirkung
aufweist, wie die in Fig. 6 dargestellte erste Ausführungs
form.
Die folgende (nicht dargestellte) Anordnung kann als
eine dritte Ausführungsform des Impulssignalphasendetektors
vorgeschlagen werden.
Wenn der Verzögerungsbetrag in jeder der Verzögerungs
einheiten 4 1 bis 4 n und 4 1′ bis 4 1′ unabhängig von Änderungen
in der Versorgungsspannung oder Umgebungstemperatur immer
stabil ist, ist die in Fig. 9 dargestellte Verzögerungszeit
meßeinrichtung 60 nicht erforderlich. Demzufolge ist der
Divisionsschaltkreis 14 nicht erforderlich, so daß das
Ausgangssignal von dem Kodierer 8′, so wie es ist, an dem
SCH-Informationsausgabeanschluß 15 ausgegeben werden kann.
Der Grund hierfür liegt darin, daß der Divisionsschaltkreis
14 und die Verzögerungszeitmeßvorrichtung 60 zur Korrektur
von Änderungen in den Verzögerungszeiten der Verzögerungs
einheiten vorgesehen sind.
Erfindungsgemäß kann der SCH-Erfassungsschaltkreis, der
herkömmlich mit einem Analogschaltkreis aufgebaut war, mit
einem Digitalschaltkreis und auch mit einem digitalen inte
grierten Schaltkreis aufgebaut werden. Daher kann ein SCH-
Erfassungsschaltkreis kleiner Größe und frei von Korrekturen
mit hoher Zuverlässigkeit verwirklicht werden. Ferner ist bei
der Erfindung der SCH-Erfassungsschaltkreis unter Verwendung
einer Verzögerungslinie aufgebaut, die durch eine mehrstufige
Reihenschaltung von Verzögerungseinheiten gebildet ist, deren
jede eine minimale Einheitsverzögerungszeit aufweist. Insbe
sondere ist ein Schaltkreis zur Messung der Verzögerungszeit
der Verzögerungslinie vorgesehen, um kontinuierlich die
Verzögerungszeit jeder Verzögerungseinheit zu messen und den
erfaßten Wert der SCH auf der Basis der gemessenen Ver
zögerungszeit zu korrigieren. Selbst wenn daher die Verzö
gerungszeit jeder Verzögerungseinheit infolge von Änderungen
in der Versorgungsspannung oder Umgebungstemperatur sich
ändert, kann SCH stets stabil erfaßt werden.
Bei Verwendung der vorstehend beschriebenen Verzöge
rungsvorrichtung kann der erfindungsgemäße Taktgenerator auf
eine Vorrichtung zur Herstellung eines Farbunterträgers mit
dem 25 Hz Offset eines PAL-Signals angewendet werden. Fig. 11
zeigt eine Ausführungsform des Taktgenerators.
In Fig. 11 wird ein an einen Eingangsanschluß 100
angelegtes Videosignal durch eine Synchrontrennvorrichtung 18
in ein Horizontal- und ein Vertikalsynchronsignal getrennt.
Ein Phasenmodulationssignalgenerator 19 erzeugt ein Phasen
modulationssignal α auf der Grundlage des Horizontal- und
Vertikalsynchronsignals. Ein Phasenschieber (Phasenverschie
bungseinrichtung) 20 phasenverschiebt das Horizontalsynchron
signal unter Verwendung des Phasenmodulationssignals α
derart, daß das phasenverschobene Horizontalsynchronsignal an
eine PLL (phasenverriegelte Schleife) (Multiplikationsein
richtung) 25 angelegt wird. Die PPL 25 besteht aus einem
Phasenvergleicher 21, einem Tiefpaßfilter 22, einem span
nungsgesteuerten Oszillator (VCO) 23 und einem Frequenzteiler
24. Der Phasenvergleicher 21 führt einen Phasenvergleich des
Horizontalsynchronsignals von dem Phasenschieber 20 mit dem
von dem Frequenzteiler 24 aus, so daß das Ausgangssignal von
dem Phasenschieber 20 zur Lieferung eines Farbunterträgers
frequenzmultipliziert wird. Die Taktfrequenz des spannungsge
steuerten Oszillators 23 wird auf eine viermal so große
Frequenz wie die Frequenz (fsc) des Farbunterträgers des PAL-
Signals voreingestellt. Dieser Takt wird durch den Frequenz
teiler 24 1135-frequenzgeteilt, um ein Horizontalsynchronfre
quenzsignal (fH) zu liefern. Der Takt von dem VCO 23 wird
also 4-frequenzgeteilt, um den Farbunterträger (fsc) zu
liefern. Der Phasenschieber 20 ist derart ausgelegt, daß die
Phasenverschiebung an dem Ausgangsanschluß 12 für den Ein
gangsanschluß 100 von einer vorbestimmten Phasenverschiebung
zu der Zeitgabe jedes Vertikalsynchronsignals beginnt und
allmählich bis zu dem folgenden Vertikalsynchronsignal zu
nimmt, so daß es um einen halben Zyklus des Farbunter
trägers für die vertikale Abtastperiode verschoben wird.
Auf diese Weise kann der an dem Anschluß 26 erzeugte
Farbunterträger in dem PAL-System durch die Gleichung (1)
ausgedrückt werden
fsc=(284-1/4)×fH+25 (1)
Es wird darauf aufmerksam gemacht, daß der Phasenmo
dulationssignalgenerator 19 als eine Art von Zähler aufgebaut
ist. Dieser Zähler wird durch seinen Zählwert zu der Zeitgabe
des Vertikalsynchronsignals (V) des Eingangsvideosignals
rückgesetzt und zählt danach dessen Horizontalsynchronsignale
(H), so daß das Phasenmodulationssignal α mit dem allmählich
anwachsenden Zählwert erzeugt wird. Die in Fig. 1 oder 4 dar
gestellte erfindungsgemäße Impulssignalverzögerungsvorrich
tung wird als der Phasenschieber 20 verwendet, so daß die
Verzögerung zur Modulation des Horizontalsynchronsignals auf
der Basis des Phasenmodulationssignals α variabel gestaltet
ist, um dadurch eine Offsetkomponente des Unterträgers des
PAL-Signals zu erzeugen.
Bei der erfindungsgemäßen Verzögerungsvorrichtung ist
ein Schaltkreis zur Messung der Verzögerungszeit der Verzöge
rungslinie vorgesehen, um kontinuierlich die Verzögerungszeit
jeder Verzögerungseinheit zu messen, so daß die Verzöge
rungszeit der Verzögerungslinie automatisch stets auf einen
festen Wert korrigiert wird, wodurch die Verzögerungszeit der
Verzögerungslinie stabilisiert wird. Ferner ist erfin
dungsgemäß eine herausragende Stabilisierungstechnik für die
Verzögerungsvorrichtung, die nur digital realisiert werden
kann, an einen Impulssignalphasenschieber, einen PPL-Schalt
kreis und einen Phasenmodulationssignalgenerator angelegt,
wobei es durch deren Kombination möglich wird, einen
Farbunterträger aus dem Horizontalsynchronsignal zu erzeugen,
der einen 25 Hz Offset in einem PAL-System mit sehr hoher
Zuverlässigkeit aufweist.
Claims (3)
1. Impulssignalverzögerungsvorrichtung, mit
einer Verzögerungseinrichtung (5) in der Form einer n- stufigen Reihenschaltung von Verzögerungseinheiten, deren jede eine minimale Einheitsverzögerungszeit aufweist, und
einer Auswahleinrichtung (11) zum Auswählen eines Aus gangssignals von den einzelnen Stufen der n Verzögerungsein heiten, gekennzeichnet durch
eine Verzögerungsstufenzahl-Bestimmungseinrichtung (1, 3, 6) zum Bestimmen der Anzahl von Stufen der Verzögerungseinheiten in der Verzögerungseinrichtung, die zur Verzögerung eines an die Verzögerungseinrichtung angelegten Bezugssignals um eine vorbestimmte Zeit T erforderlich ist, und
eine Multiplikationseinrichtung (9) zum Multiplizieren eines Ausgangswertes K von der Verzögerungsstufenzahl-Bestimmungsein richtung mit einem Koeffizienten α und zum Steuern der Auswahleinrichtung auf der Basis eines solchermaßen erhaltenen Ausgangswertes αK,
wobei das Ausgangssignal von der α·K-ten Stufe der Verzögerungseinheiten in der Verzögerungseinrichtung durch die Auswahleinrichtung gewählt wird, um eine gewünschte Verzö gerungszeit αT zu erhalten.
einer Verzögerungseinrichtung (5) in der Form einer n- stufigen Reihenschaltung von Verzögerungseinheiten, deren jede eine minimale Einheitsverzögerungszeit aufweist, und
einer Auswahleinrichtung (11) zum Auswählen eines Aus gangssignals von den einzelnen Stufen der n Verzögerungsein heiten, gekennzeichnet durch
eine Verzögerungsstufenzahl-Bestimmungseinrichtung (1, 3, 6) zum Bestimmen der Anzahl von Stufen der Verzögerungseinheiten in der Verzögerungseinrichtung, die zur Verzögerung eines an die Verzögerungseinrichtung angelegten Bezugssignals um eine vorbestimmte Zeit T erforderlich ist, und
eine Multiplikationseinrichtung (9) zum Multiplizieren eines Ausgangswertes K von der Verzögerungsstufenzahl-Bestimmungsein richtung mit einem Koeffizienten α und zum Steuern der Auswahleinrichtung auf der Basis eines solchermaßen erhaltenen Ausgangswertes αK,
wobei das Ausgangssignal von der α·K-ten Stufe der Verzögerungseinheiten in der Verzögerungseinrichtung durch die Auswahleinrichtung gewählt wird, um eine gewünschte Verzö gerungszeit αT zu erhalten.
2. Verzögerungsvorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Verzögerungsstufenzahl-Bestimmungseinrichtung
eine Impulssignalerzeugungseinrichtung (1) zur Erzeugung von
Impulssignalen aufweist, von denen jedes eine Breite von der
vorbestimmten Zeit T aufweist, sowie den jeweiligen Verzö
gerungseinheiten (4 1-4 n) entsprechende n Halteeinrichtungen (7 1-
7 n), und eine Kodiereinrichtung (8) zum Kodieren der Ausgangssignale
von den n Halteeinrichtungen,
das Impulssignal von der Impulssignalerzeugungseinrichtung an die Verzögerungseinrichtung (5) und auch an die Dateneingangsanschlüsse aller Halteeinrichtungen (7 1-7 n) angelegt ist und die Ausgangssignale von den n Verzögerungseinheiten an die Taktanschlüsse der entsprechenden Halteeinrichtungen angelegt sind,
die n Halteeinrichtungen (7 1-7 n) das Impulssignal von der Impulssignalerzeugungseinrichtung (1) unter Verwendung der Vorderflanken der von den n Verzögerungseinheiten (4 1-4 n) jeweils ausgegebenen Impulssignale festhalten, und
die Kodiereinrichtung (8) die Ausgangssignale von den n Halteeinrichtungen (7 1-7 n) in der Richtung von der ersten Stufe zu der folgenden Stufe der Verzögerungseinheiten (4 1-4 n) abprüft, um die Anzahl der Stufen der Verzögerungseinheiten zu messen, bei der erstmals ein Unterschied in dem Ausgangssignal einer Einheit der Halteeinrichtung im Vergleich zu dem aus einer vorhergehenden Einheit auftritt.
das Impulssignal von der Impulssignalerzeugungseinrichtung an die Verzögerungseinrichtung (5) und auch an die Dateneingangsanschlüsse aller Halteeinrichtungen (7 1-7 n) angelegt ist und die Ausgangssignale von den n Verzögerungseinheiten an die Taktanschlüsse der entsprechenden Halteeinrichtungen angelegt sind,
die n Halteeinrichtungen (7 1-7 n) das Impulssignal von der Impulssignalerzeugungseinrichtung (1) unter Verwendung der Vorderflanken der von den n Verzögerungseinheiten (4 1-4 n) jeweils ausgegebenen Impulssignale festhalten, und
die Kodiereinrichtung (8) die Ausgangssignale von den n Halteeinrichtungen (7 1-7 n) in der Richtung von der ersten Stufe zu der folgenden Stufe der Verzögerungseinheiten (4 1-4 n) abprüft, um die Anzahl der Stufen der Verzögerungseinheiten zu messen, bei der erstmals ein Unterschied in dem Ausgangssignal einer Einheit der Halteeinrichtung im Vergleich zu dem aus einer vorhergehenden Einheit auftritt.
3. Verzögerungseinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Verzögerungsstufenzahl-Bestimmungseinrichtung
eine Impulserzeugungseinrichtung (1) zur Erzeugung von Impulssignalen
aufweist, von denen jedes eine Breite von einer
vorbestimmten Zeit T aufweist, sowie den jeweiligen Verzöge
rungseinheiten (4 1-4 n) entsprechende n Halteeinrichtungen (7 1-
7 n) und eine Kodiereinrichtung (8) zum Kodieren der Ausgangssignale
von den n Halteeinrichtungen,
das Impulssignal von der Impulserzeugungseinrichtung an die Verzögerungseinrichtung (5) und auch an die Takteingangsanschlüsse aller Halteeinrichtungen (7 1-7 n) angelegt ist und die Ausgangssignale von den n Verzögerungseinheiten an die Datenanschlüsse der entsprechenden Halteeinrichtungen angelegt sind,
die n Halteeinrichtungen (7 1-7 n) das Impulssignal von der Impulserzeugungseinrichtung (1) unter Verwendung der Hinterflanken der von den n Verzögerungseinheiten (4 1-4 n) jeweils ausgegebenen Impulssignale festhalten, und
die Kodiereinrichtung (8) die Ausgangssignale der n Halteeinrichtungen (7 1-7 n) in der Richtung von der ersten Stufe zu der folgenden Stufe der Verzögerungseinheiten (4 1-4 n) abprüft, um die Anzahl der Stufen der Verzögerungseinheiten zu messen, bei der erstmals ein Unterschied in dem Ausgangssignal von einer Einheit der Halteeinrichtung im Vergleich zu dem von einer vorhergehenden Einheit erscheint.
das Impulssignal von der Impulserzeugungseinrichtung an die Verzögerungseinrichtung (5) und auch an die Takteingangsanschlüsse aller Halteeinrichtungen (7 1-7 n) angelegt ist und die Ausgangssignale von den n Verzögerungseinheiten an die Datenanschlüsse der entsprechenden Halteeinrichtungen angelegt sind,
die n Halteeinrichtungen (7 1-7 n) das Impulssignal von der Impulserzeugungseinrichtung (1) unter Verwendung der Hinterflanken der von den n Verzögerungseinheiten (4 1-4 n) jeweils ausgegebenen Impulssignale festhalten, und
die Kodiereinrichtung (8) die Ausgangssignale der n Halteeinrichtungen (7 1-7 n) in der Richtung von der ersten Stufe zu der folgenden Stufe der Verzögerungseinheiten (4 1-4 n) abprüft, um die Anzahl der Stufen der Verzögerungseinheiten zu messen, bei der erstmals ein Unterschied in dem Ausgangssignal von einer Einheit der Halteeinrichtung im Vergleich zu dem von einer vorhergehenden Einheit erscheint.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2032053A JPH088696B2 (ja) | 1990-02-13 | 1990-02-13 | Sch検出装置 |
JP2032052A JP2548418B2 (ja) | 1990-02-13 | 1990-02-13 | 遅延装置 |
JP2269102A JP2543247B2 (ja) | 1990-10-05 | 1990-10-05 | 色副搬送波発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4104329A1 DE4104329A1 (de) | 1991-08-22 |
DE4104329C2 true DE4104329C2 (de) | 1994-01-27 |
Family
ID=27287559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4104329A Expired - Fee Related DE4104329C2 (de) | 1990-02-13 | 1991-02-13 | Impulssignalverzögerungsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5179438A (de) |
DE (1) | DE4104329C2 (de) |
GB (1) | GB2241620B (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272390A (en) * | 1991-09-23 | 1993-12-21 | Digital Equipment Corporation | Method and apparatus for clock skew reduction through absolute delay regulation |
DE4235317C2 (de) * | 1991-11-01 | 1994-07-07 | Hewlett Packard Co | Steuerbare Verzögerungsschaltung |
DE4244696C2 (de) * | 1991-11-01 | 1995-05-18 | Hewlett Packard Co | Verfahren zum Kalibrieren einer steuerbaren Verzögerungsschaltung |
DE69330056T2 (de) * | 1992-01-31 | 2001-08-02 | Konica Corp., Tokio/Tokyo | Vorrichtung zur Signalverzögerung |
US5281874A (en) * | 1992-02-14 | 1994-01-25 | Vlsi Technology, Inc. | Compensated digital delay semiconductor device with selectable output taps and method therefor |
US5384545A (en) * | 1992-11-17 | 1995-01-24 | The United States Of America As Represented By The Secretary Of The Army | Sequential circuitry for recreating CW components from chirp-Z pulses |
JP3455982B2 (ja) * | 1993-01-14 | 2003-10-14 | 株式会社デンソー | 偶数段リングオシレータ及びパルス位相差符号化回路 |
US5451894A (en) * | 1993-02-24 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital full range rotating phase shifter |
DE4309351A1 (de) * | 1993-03-23 | 1994-09-29 | Nokia Deutschland Gmbh | Eine Übertragungsanordnung einer bestimmten Übertragungsbandbreite mit einer nachgeschalteten Entzerreranordnung |
US5457719A (en) * | 1993-08-11 | 1995-10-10 | Advanced Micro Devices Inc. | All digital on-the-fly time delay calibrator |
US5561692A (en) * | 1993-12-09 | 1996-10-01 | Northern Telecom Limited | Clock phase shifting method and apparatus |
JP2900772B2 (ja) * | 1993-12-24 | 1999-06-02 | 株式会社デンソー | パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御pll装置 |
US5522866A (en) * | 1994-11-01 | 1996-06-04 | Intermedics, Inc. | Method and apparatus for improving the resolution of pulse position modulated communications between an implantable medical device and an external medical device |
US5664165A (en) * | 1995-04-19 | 1997-09-02 | International Business Machines Corporation | Generation of a synthetic clock signal in synchronism with a high frequency clock signal and corresponding to a low frequency clock signal |
JPH08292242A (ja) * | 1995-04-24 | 1996-11-05 | Advantest Corp | 遅延時間安定化回路 |
JPH08330918A (ja) * | 1995-06-06 | 1996-12-13 | Mitsubishi Electric Corp | 可変遅延回路 |
JP3309738B2 (ja) * | 1996-11-01 | 2002-07-29 | 松下電器産業株式会社 | 画像表示装置 |
US5982408A (en) * | 1997-04-10 | 1999-11-09 | Lexmark International, Inc. | Method and apparatus for HSYNC synchronization |
JP3209943B2 (ja) * | 1997-06-13 | 2001-09-17 | 沖電気工業株式会社 | 電圧制御遅延回路、直接位相制御型電圧制御発振器、クロック/データ再生回路及びクロック/データ再生装置 |
JP3789247B2 (ja) * | 1999-02-26 | 2006-06-21 | Necエレクトロニクス株式会社 | クロック周期検知回路 |
US6324125B1 (en) * | 1999-03-30 | 2001-11-27 | Infineon Technologies Ag | Pulse width detection |
US6697420B1 (en) * | 1999-05-25 | 2004-02-24 | Intel Corporation | Symbol-based signaling for an electromagnetically-coupled bus system |
US6111812A (en) * | 1999-07-23 | 2000-08-29 | Micron Technology, Inc. | Method and apparatus for adjusting control signal timing in a memory device |
US6741289B1 (en) * | 2000-10-31 | 2004-05-25 | Fairchild Semiconductors, Inc. | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system |
US7088198B2 (en) * | 2002-06-05 | 2006-08-08 | Intel Corporation | Controlling coupling strength in electromagnetic bus coupling |
US6759885B2 (en) * | 2002-07-30 | 2004-07-06 | Faraday Technology Corp. | Self-calibrating clock generator for generating process and temperature independent clock signals |
US6887095B2 (en) * | 2002-12-30 | 2005-05-03 | Intel Corporation | Electromagnetic coupler registration and mating |
US6764193B1 (en) * | 2003-02-04 | 2004-07-20 | Meng Pi Wei | Full-color shoe light device |
JP4729251B2 (ja) * | 2003-11-28 | 2011-07-20 | 株式会社アドバンテスト | 高周波遅延回路、及び試験装置 |
US8316252B2 (en) * | 2008-05-30 | 2012-11-20 | Advanced Micro Devices, Inc. | Distributed clock gating with centralized state machine control |
TWI384864B (zh) * | 2009-11-23 | 2013-02-01 | Sunplus Technology Co Ltd | 時序區間設定裝置 |
JP5457286B2 (ja) * | 2010-06-23 | 2014-04-02 | シャープ株式会社 | 駆動回路、液晶表示装置、および電子情報機器 |
US10704910B2 (en) * | 2016-09-22 | 2020-07-07 | Apple Inc. | Duty-cycled phase shifter for angular rate sensor |
US11031927B2 (en) * | 2019-06-27 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for generating a controllable-width pulse signal |
US11621669B2 (en) * | 2021-01-27 | 2023-04-04 | The Regents Of The University Of California | Fast startup of crystal and other high-Q oscillators |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4443766A (en) * | 1976-06-15 | 1984-04-17 | The United States Of America As Represented By The Secretary Of The Air Force | Precision digital sampler |
JPS5444431A (en) * | 1977-09-14 | 1979-04-07 | Sony Corp | Generator for chroma carrier signal |
US4290022A (en) * | 1979-04-16 | 1981-09-15 | General Electric Company | Digitally programmable phase shifter |
DE3217050A1 (de) * | 1982-05-06 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verzoegerungsschaltung fuer digitalsignale |
JPS58220588A (ja) * | 1982-06-17 | 1983-12-22 | Toshiba Corp | 映像信号処理装置 |
SE449544B (sv) * | 1985-09-06 | 1987-05-04 | Ellemtel Utvecklings Ab | Fasavstemningsanordning |
DE3634594A1 (de) * | 1986-10-10 | 1988-04-14 | Philips Patentverwaltung | Schaltungsanordnung zur erzeugung rationalzahliger frequenzverhaeltnisse |
US4755704A (en) * | 1987-06-30 | 1988-07-05 | Unisys Corporation | Automatic clock de-skewing apparatus |
US4868514A (en) * | 1987-11-17 | 1989-09-19 | International Business Machines Corporation | Apparatus and method for digital compensation of oscillator drift |
-
1991
- 1991-01-31 GB GB9102086A patent/GB2241620B/en not_active Expired - Fee Related
- 1991-02-08 US US07/652,110 patent/US5179438A/en not_active Expired - Fee Related
- 1991-02-13 DE DE4104329A patent/DE4104329C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9102086D0 (en) | 1991-03-13 |
GB2241620B (en) | 1994-11-30 |
DE4104329A1 (de) | 1991-08-22 |
US5179438A (en) | 1993-01-12 |
GB2241620A (en) | 1991-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4104329C2 (de) | Impulssignalverzögerungsvorrichtung | |
DE69231565T2 (de) | Vorrichtung zur Zeitbasiskorrektur | |
DE69408763T2 (de) | Digitale Verzögerungsleitung | |
DE3854772T2 (de) | Anordnung zum Erzeugen von Taktsignalen | |
DE3689159T2 (de) | Gerät zur Synchronisation eines ersten Signals mit einem zweiten Signal. | |
DE3826717C2 (de) | Signalphasenabgleichsschaltung | |
DE2557864C3 (de) | Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten | |
AT389608B (de) | Digitaler geschwindigkeitsfehlerkompensator | |
DE2822785A1 (de) | Video-trickeffektgenerator | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE60211244T2 (de) | Halbleiterbauelement | |
DE2636480A1 (de) | Einrichtung zur korrektur der zeitbasis in fernsehsignalen | |
DE2658238A1 (de) | Phasenstarre schaltung | |
DE3688535T2 (de) | Fernsehsynchronisiereinrichtung. | |
DE69119345T2 (de) | Synchronisierungsschaltung | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2659468C2 (de) | Schaltung zur Einstellung der Frequenz und Phase von Oszillator-Taktpulsen in Anpassung an die aus einem Aufzeichnungsträger gewonnenen Vorlauf- und Datensignale | |
DE3789819T2 (de) | Verarbeitungsschaltung für serielle Digitalsignale. | |
DE2822719A1 (de) | Videosignal-verarbeitungsschaltung | |
DE2749493A1 (de) | Signalgenerator | |
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
DE3587002T2 (de) | Signalgeneratorschaltungen. | |
DE69513067T2 (de) | Videoprozessor mit Halbbildspeicher zur exklusiven Speicherung von Bilddaten | |
DE4133884C2 (de) | Oszillator zur Verwendung in Anordnungen zum Verändern der Zeitbasis von Videosignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |