SE449544B - Fasavstemningsanordning - Google Patents
FasavstemningsanordningInfo
- Publication number
- SE449544B SE449544B SE8504152A SE8504152A SE449544B SE 449544 B SE449544 B SE 449544B SE 8504152 A SE8504152 A SE 8504152A SE 8504152 A SE8504152 A SE 8504152A SE 449544 B SE449544 B SE 449544B
- Authority
- SE
- Sweden
- Prior art keywords
- frequency
- signal
- output signal
- delay
- phase
- Prior art date
Links
- 230000001934 delay Effects 0.000 claims description 5
- 230000035484 reaction time Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000018199 S phase Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
15 2D 25 30 449 544 2 linjärt med tiden. Positiva respektive negativa fördröjningsändringsgrader re- sulterar i frekvensminskningar respektive frekvensökningar. Ju större ändringa- gradvariation dess större frekvensjusteringsomfang. Den föreslagna fas- avstämningsanordningen omfattar en digital beräkningsenhet, vilken jämför börfrekvenssignalen med fördröjningskretsens utgangsignal. Da jämförelsen in- formerar om en frekvensskillnad, reglerar beräkningsenheten fördröjnings- kretsens ändringsgrad sa att utgangsignalen kommer i fas med börfrekvens- signalen.
Enligt en första utföringsform av fasavstämningsanordningen 'varieras “Tör- dröjningskretsens ändringsgrad stegvis mellan tva gränsändringsgrader till- hörande tva utgangsignalgränsfrekvenser. Beräkningsenhetens uppgift är att tidsetappvis och pa digitalt sätt beräkna och beordra den aktuella ändringsgrad som anpassar utgangsignalen till börfrekvenssignalen. Enligt en andra utförings- form arbetar fördröjningskretsen antingen med en positiv gränsändringsgrad eller en lika negativ gränsändringšgrad eller med ändringsgrad Noll, sa att kretsen alstrar en utgangsignal med antingen en undre gränsfrekvens eller en övre gränsfrekvens eller med oscillatorns grundfrekvens som ligger mittemellan gränsfrekvenserna. Beräkningsenheten enligt den andra utföringsformen be- stämmer vilken av nämnda tre ändringsgrader skall användas hur länge för att erhalla en utgangsignal vars genomsnittliga frekvens medför en godtagbar fasanpassning till börfrekvenssignalen. Bada utföringsfcrmer möjliggör pa di- gitalt sätt fasavstämning av utgangsignalen mot en börfrekvensheltalsmultipel som är inte lägre än den undre och inte högre än den övre gränsfrekvensen.
Uppfinningens kännetecken framgar av patentkravet.
FIGURBESKRIVNING Uppfinningen förklaras närmare under hänvisning till bifogad ritning, vars figur 1 repektive 2 visar principiellt respektive medelst tiddiagram hur man astad- kommer och för frekvensjustering använder fördröjningar som ändrar sig linjärt med tiden. Ritningens figur 3 visar en tekniskt praktisk lösning för att åstadkomma dylika fördröjningar, vilken används hos en fasavstämningsanord- ning enligt figur 4 som omfattar en beräkningsenhet, varav figur 5 och 6 visar var sin utföringsform. +47 1D 15 20 25 30 449 544 FÖREDRAGEN UTFÖRINGSFORM Figur l är en symbolisk framställning av en krets för att åstadkomma fördröjningarA som ändrar sig linjärt med tiden t,A = C x t. En cirkelformad men öppen fördröjningsledning l matas vid sin ena ändkontakt 2 med en grund- frekvenssignal. Mellan ledningens bada ändkontakter 2 och 3 uppstår en signalfördröjning som är lika med en period hos grundfrekvensen fo, A 2_3 = l/fo. Kretsens utgang 4 är ansluten till ledningen via en slipkontakt 5 som roterar med variabel vinkelhastighet. Slipkontaktens rotation styrs med hjälp av styrsignaler, vilka mottages pa kretsens styringangar 6 Ä' BJRotaÉÉ-ns- riktningen är medsols respektive motsols pa grund av en aktivering av styrin- gang 6 respektive 7. Den via styringang B mottagna signalen fastlägger vinkelhastigheten d A/dt: C, till exâmpel uttrycks medelst en signalkod för vinkelhastighet “l:lÛUO", dvs C = 10' att fördröjníngen ändrar sig en grund- frekvensperiod under tusen grundfrekvensperioder.
Figur 2a visar en grundfrekvenstaktsignal med 0,5 Iu, s periodlängder, dvs 2 MHz grundfrekvens som är e_n standardiserad PCM (Pulse Code Modulation) bit- taktfrekvens. Figur Zb visar ett fördröjningstiddiagram för en medsols-vinkel- hastighet "lzlü" och det antages, att nämnda slipkontkat 5 glider vid tidpunkt to över ändkontakterna 2 och 3. Figur Zc visar den vid medsols-vinkelhastighet "l:lÛ" alstrade och fran kretsutgang 4 utsända utgangsignalen. Pa grund av den enligt figur 2b linjärt ökande fördröjningen sändes 9 utgangsignalperioder under 5,!! s, dvs den utgaende taktfrekvensen är 1,8 MHi. Figur 2d och 2e visar ett fördröjningstiddiagram för en motsols-vinkelhastighet "l:20" och den tillhörande utgangsignalen. Pa grund av den enligt figur 2d linjärt minskande fördröjningen sändes 10,5 utgangsignalperioder under S/L, s, dvs den utgående taktfrekvensen är 2,1 MHz. Med hjälp av streekade linjer förklaras pa figur 2 hur utgangsignal- amplituder bildas i nagra tidpunkter pa grund av de da föreliggande för- dröjningstiderna.
Figur 3 visar en praktiskt användbar fördröjningskretskonstruktion, vars för- dröjningsledning utgörs av ett stort antal seriekopplade logiska fördröjnings- element 9. Elementkedjans ingang 10 mottager en grundfrekvenstaktsignal. Om varje element pa grund av sin reaktionstid förorsakar till exempel Datl ns fördröjning, behövs ca 500 element för att åstadkomma en enligt ovan till 10 15 20 25 30 449 544 4 fofzá 2 MHz grundfrekvens anpassad fördröjningsledning. Da det i praktiken är svart att realisera en fördröjning som är godtagbart lika med en period hos en inte heller helt stabil grundfrekvens, omfattar den i figur 3 visade fördröj- ningskedjan sa manga element att kedjans fördröjning utgör minst 2 grundfre- kvensperioder.
Ovannämnda slipkontakt S realiseras med hjälp av en väljare ll, vars utgang 12 utgör fördröjningskretsens utgang och vars ingångar är anslutna till var sin kedjeända 10,13 eller kedjelänk 14,15. Väljaren styrs medelst en räknare 16, till exempel Motorola's Modulo-N counter MC 54416, som är färsedd .m-ëd: en ställingang 17, en räkneriktingsingang 18 och en stegingang 19.
Vid aktivering av ställingangen 17 ställs räknaren pa ett nummer, medelst vilket väljaren ställs pa en av kedjalänkarna, vilken i det följande kallas sättlänk 15.
Sättlänken väljas inom fördröjningskedjan sa, att fran kedjans ändar 10 och 13 erhålles signalfördröjníngar som skiljer sig om minst en grundfrekvensperiod fran den fran sättlänken erhållna fördröjningen. Räknarens ställingang 17 är ansluten till utgången hos en ställfasdetektor 20, vars jämförelseingangar är anslutna till sättlänk 1:5 och väljarutgang 12. Den konventionella ställfas- detektorn, till exempel Motorola's Phase Frequency Detector MC 12040, sänder en aktiveringssignal da utgangsignalen har kommit i fas med den fran sâttlänken mottagna signalen. Medelst anordning av en minst-tva-perioder-fördröjnings- kedja 9, en väljare ll, en räknare 16 och en ställfasdetektor 20 enligt figur 3 realiseras den med hjälp av figur 1 beskrivna cirkelformade fördröjnings- ledningen, utan att harda krav maste ställas pa stabilitet av grundfrekvensen fo och reaktionstid D hos fördröjningselementen.
Medelst successiva räknenummerinställningar ställs väljaren pa successiva väljaringangar. Pa grund av det logiska tillståndet hos räkneriktningsingang 18 räkhar räknaren uppat respektive nedat, vilket motsvarar ovannämnda medsols respektive motsols rotationsriktning. Man astadkommer fördröjningar som änd- rar-sig i medeltal linjärt med tiden.
Räknarens stegingang 19 är ansluten till en stegtaktgenerator 21, vilken är försedd med en styringang 22. Pa grund av varje stegtaktpuls ändras räknar-ens nummerinställning en nummerenhet. Produkten av reaktionstiden D och steg- 10 15 20 25 30 449 544 5 frekvensen fs motsvarar den ovan beskrivna vinkelhastigheten C. Man erhåller, att den inkommande signalen oberoende av dess frekvens fo justeras vid användning av reaktionstid är 1 ns, med fördröjningselement, vars l ppm = 1 x llfó var gång stegfrekvensen fs ändras 1 kHz.
Figur 4 visar en fasavstämningsanordning, hos vilken används en fördröjnings- krets 23 enligt figurn3, vars râkneriktningsingang 18 och stegtaktstyringång 22 är anslutna till en digital beräkningsenhet 24. Fördröjningskretsen mottager på sin ingång 10 en grundfrekvenssignal som alstras av en enkel oreglerbar X0- standardoscillator 25. Fördröjningskretsens utgang 12 utgör anordningegæut- gång. Beräkningsenheten, varav figur 5 och 6 visar var sin utföringsform, jämför etappvis en via anordningens ingång 26 mottagen börfrekvenssignal med den från anordningens utgång 12 utsända utgångsignalen och alstrar på grund av ett aktuellt information. jämförelseresultat en räkneriktningssignal och stegtaktsstyr- Den i figur 5 visade beräkningsenheten omfattar en första frekvensräknare 27, vilken mottager utgångsignalen från fasavstämningsanordningens utgång 12, och omfattar en frekvensmültiplikator 28, vilken mottager börfrekvenssignalen från anordningens ingång 26. Multiplikatorn behövsom oscillatorfrekvensen skall justeras till heltal N gånger börfrekvensen. Hos ett PCM-standardsystem alstras till exempel 211 kHz bittaktsignalen medelst en 23 kHz synkroniseringsbör- signal, dvs att multiplikatorn 28 genomför en frekvensmultiplikation med en uanaiani famn- N=28=zs6. vid fana: N=1 uigar muiiipiikardrn, adfn i fan dan behövs har sin utgang ansluten till en andra frekvensräknare 29.
Nämnda frekvensräknare 27 och 29 har sina styringångar för nollställning och start anslutna till ett fördröjningsorgan 30, vars ingång aktiveras var gång den andra räknaren 29 sänder en cykelslutsignal. Vid en i relation till börsignalen för hög respektive låg frekvens hos utgångsignalen har den första räknaren redan börjat en ny cykel respektive inte hunnit avsluta sin cykel då den andra räknaren sänder en cykelslutsignal med vars hjälp räknarna stoppas. Vid användning av iiu axainpai kanvaniianaiia digitala zm-räknafa (zmæ 106) erhåller man från den första räknaren 27 information om hur manga ppm utgångsignalen måste justeras. Nämnda fördröjningsorgan 30 anordnas för att starta räknarna 27 och 29 i lämpliga tidsetapper. Den första räknarens minst 10 15 20 25 30 449 544 6 signifikanta bitpositioner, vilka innehåller frekvensjusteringsinformation, är anslutna till en minnesanordning med tabellfunktion 31, vilken aktiveras me- delst cykelslutsignalen. Minnesanordningen lagrar information om stegfrakvens- ändringar, vilka hos fördröjningskretsen 23 åstadkommer erforderliga steg- frekvensjusteringar och räkneriktningsändringar.
Den till en aktuell justeringsinformation hörande stegfrekvensändringen sänds från minnesanordningen 31 till första ingången hos en aritmetikenhet 32, vars utgångar respektive andra ingangar är anslutna till ingångar respektive utgångar hos ett stegfrekvensregister 33 för att lagra information om den 'rnomegtana räkneriktningen och om den momentana stegfrekvensen vars storhet överförs som stegtaktstyxsignal till styringang 22 hos stegtaktgeneratorn 21.
Vid en i relation till börsignalen för hög respektive låg frekvens hos ut- gångsignalen skall den i stegfrekvensregistret registrerade momentana steg- frekvensen ökas respektive minskas om den från minnesanordningen erhållna aktuella stegfrekvensändringen. Om ändringen resulterar i en utsignalfrekvens som är lägre respektive högre än oscillatorfrekvensen, erhålles ett positivt respektive negativt stegfrekvensvärde. På grund av ett medelst aritmetik- enheten 32 fastställt positivt respektive negativt förtecken intar hos steg- frekvensregistret en förteckenbitposition 34 vilken är ansluten till fördröjnings- kretsens räkneriktningsingång 18, ett logiskt "l" respektive "O" tillstånd.
En fasavstämningsanordning som omfattar en beräkningsenhet enligt figur 5 åstadkommer en exakt frekvensjustering, varvid utgångsignalgränsfrekvenserna endast beror pa den praktiskt genomförbara maximala stegningen av fördröj- ningskretsens räknare 16 och väljare ll.
Den i figur 6 visade beräkningsenheten omfattar en börfasdetektor 35, vars ena jämförelseingång mottager börfrekvenssignalen från anordningens ingång 26 och vars andra jämförelsaingång är ansluten till fasavatämningsanordningens utgång 12 _via en frekvensdelare 36 för att dela utgångsignalfrekvensen med ett konstant heltal N om oscillatorfrekvensen skall justeras till N gånger börfre- kvensen. Vid fallet N=l utgår frekvensdelaren. På grund av med tiden va- rierande fasskillnader hos de tidsetappvis mottagna signalerna , dvs på grund av en utgångsignal vars fas måste korrigeras, sänder den konventionella digitala 10 15 449 544 7 börfasdetektorn 35, till exempel Motorolas Phase Frequency Detector MC 12040, aktuella logiska tillstànd som räkneriktningssignaler till fördröjnings- kretsens räkneriktningsingang 18 och som stegtaktstyrsignaler till stegtakt- generatorns styringang 22.
Stegtaktgeneratorn 21 vilar, dvs utgàngsignalfrekvensen ställs på oscillator frekvensen, eller sänder en stegtaktsignal vars konstanta frekvens fastlägger anordningens frekvensjusteringsomfang. Vid användning av fördröjningselement 9 vars reaktionstid är D = l ns erhålles enligt ovan med hjälp av fs = l MHz konstant stegtaktfrekvens ett justeringsomfáng som är l/oo -afosoilšgt-or- frekvensen. Börfasdetektorn 35 bestämmer vilken av de tre möjliga frekven- serna, dvs oscillatorfrekvensen och de tvâ justeringsgränsfrekvenserna, skall utsändas hur länge för att erhålla en utgangsignal vars genomsnittliga frekvens medför en godtagbar fasanpassning till börfrekvenssignalen.
Hos en fasavstämningsanordning, som omfattar en beräkningsenhet enligt figur 6, beror justeringsomfanget pa den praktiskt genomförbara maximala fördröj- ningsändringsgraden samt pà den godtagbara momentana fasdifferensen mellan börfrekvenssignalen och utgàngsignalen. l gengäld är konstruktionen enligt figur 6 mycket enklare än den enligt figur 5.
Claims (1)
1. 0 15 449 544 PATENTKRAV Fasavstämningsanordning för att vid alstring av en utgangsignal, vars frekvens är justerbar i förhållande till en grundfrekvens som tillhör en fran en oscillator (25) sänd oscillatorsignal, komma i fas med en börfrekvenssignal, vilken anordning omfattar en beräkningsenhet (24) för att jämföra börfrekvenssignalen med utgàngsignalen och för att etappvis beräkna styrsignaler med vars hjälp justeras utgangsignalfrekvensen, k ä n n e t e c k n a d av en till nämnda oscil- lator ansluten fördröjningskrets (23) för att åstadkomma fiördröjniragar _som ändrar sig i medeltal linjärt med tiden, vars utgang (12) utgör anordningens utgang, och vilken fördröjningskrets är försedd med en styrterminal (l8,22) för mottagning av digitala styrsignaler som fastlägger kretsens fördröjnings- ändringsgrad, varvid en positiv respektive negativ ändringsgrad resulterar i en utgàngsignalfrekvens som är lägre respektive högre än grundfrekvensen, och varvid nämnda beräkningsenhet (24) pa digitalt sätt alstrar och överför till nämnda styrterminal (l8,22) de aktuella styrsignaler, vilka föranleder att utgangsignalen kommer i fas med börfrekvenssignalen. (Figur 4) n! U
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8504152A SE449544B (sv) | 1985-09-06 | 1985-09-06 | Fasavstemningsanordning |
US07/045,856 US4780681A (en) | 1985-09-06 | 1986-08-12 | Digital phase locked loop using fixed frequency oscillator and simulated time-shifting |
EP86905451A EP0236419B1 (en) | 1985-09-06 | 1986-08-12 | Phase changer |
DE8686905451T DE3677498D1 (de) | 1985-09-06 | 1986-08-12 | Phasenumformer. |
PCT/SE1986/000361 WO1987001534A1 (en) | 1985-09-06 | 1986-08-12 | Phase changer |
JP61504827A JPS63500768A (ja) | 1985-09-06 | 1986-08-12 | 位相変化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8504152A SE449544B (sv) | 1985-09-06 | 1985-09-06 | Fasavstemningsanordning |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8504152D0 SE8504152D0 (sv) | 1985-09-06 |
SE8504152L SE8504152L (sv) | 1987-03-07 |
SE449544B true SE449544B (sv) | 1987-05-04 |
Family
ID=20361314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8504152A SE449544B (sv) | 1985-09-06 | 1985-09-06 | Fasavstemningsanordning |
Country Status (5)
Country | Link |
---|---|
US (1) | US4780681A (sv) |
EP (1) | EP0236419B1 (sv) |
JP (1) | JPS63500768A (sv) |
SE (1) | SE449544B (sv) |
WO (1) | WO1987001534A1 (sv) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8924203D0 (en) * | 1989-10-27 | 1989-12-13 | Ncr Co | Delay measuring circuit |
GB2241620B (en) * | 1990-02-13 | 1994-11-30 | Matsushita Electric Ind Co Ltd | A pulse signal delay device |
US5070303A (en) * | 1990-08-21 | 1991-12-03 | Telefonaktiebolaget L M Ericsson | Logarithmic amplifier/detector delay compensation |
FR2710800B1 (fr) * | 1993-09-27 | 1995-12-15 | Sgs Thomson Microelectronics | Ligne à retard numérique. |
US5815017A (en) * | 1997-03-03 | 1998-09-29 | Motorola, Inc. | Forced oscillator circuit and method |
US6885228B2 (en) | 2002-10-02 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Non-iterative signal synchronization |
US6980041B2 (en) | 2002-10-04 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Non-iterative introduction of phase delay into signal without feedback |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3763317A (en) * | 1970-04-01 | 1973-10-02 | Ampex | System for correcting time-base errors in a repetitive signal |
US4119796A (en) * | 1976-11-01 | 1978-10-10 | Versitron, Inc. | Automatic data synchronizer |
US4325032A (en) * | 1980-03-11 | 1982-04-13 | United Technologies Corporation | PRF Stabilized surface acoustic wave oscillator |
US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
JPS59175220A (ja) * | 1983-03-24 | 1984-10-04 | Matsushita Electric Ind Co Ltd | デイジタル周波数制御回路 |
US4543600A (en) * | 1983-09-19 | 1985-09-24 | Rca Corporation | Digital signal phase measuring apparatus as for a phase-locked loop |
DE3481472D1 (de) * | 1984-12-21 | 1990-04-05 | Ibm | Digitale phasenregelschleife. |
-
1985
- 1985-09-06 SE SE8504152A patent/SE449544B/sv not_active IP Right Cessation
-
1986
- 1986-08-12 JP JP61504827A patent/JPS63500768A/ja active Pending
- 1986-08-12 EP EP86905451A patent/EP0236419B1/en not_active Expired - Lifetime
- 1986-08-12 WO PCT/SE1986/000361 patent/WO1987001534A1/en active IP Right Grant
- 1986-08-12 US US07/045,856 patent/US4780681A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0236419A1 (en) | 1987-09-16 |
SE8504152L (sv) | 1987-03-07 |
US4780681A (en) | 1988-10-25 |
JPS63500768A (ja) | 1988-03-17 |
EP0236419B1 (en) | 1991-02-06 |
WO1987001534A1 (en) | 1987-03-12 |
SE8504152D0 (sv) | 1985-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4339722A (en) | Digital frequency multiplier | |
US4242639A (en) | Digital phase lock circuit | |
US5256980A (en) | Frequency synthesizer incorporating vernier phase adjuster | |
US4166247A (en) | Control systems for pulse width control type inverter | |
US3137818A (en) | Signal generator with external start pulse phase control | |
SE449544B (sv) | Fasavstemningsanordning | |
US3967205A (en) | Frequency dividing network with odd integral step-down ratio | |
US3370252A (en) | Digital automatic frequency control system | |
EP0367548B1 (en) | Sync detection circuit for phase-locked loop having frequency divider | |
SE502901C2 (sv) | Digital faskomparator | |
US5121417A (en) | Count-locked loop timing generator | |
US4633183A (en) | Constant resolution frequency synthesizer | |
US6459753B2 (en) | Fractional N-divider, and frequency synthesizer provided with a fractional N-divider | |
US4870366A (en) | Signal generator with programmable variable frequency | |
GB1582400A (en) | Control systems for pulse with control type inverter | |
US3390340A (en) | Digital counter employing logic gating network independent of counter stage (s) control to effect reset operation | |
US4417352A (en) | Microphase stepper employing improved digital timing incrementer employing a rate multiplier | |
EP0966103B1 (en) | Frequency synthesiser | |
US4001726A (en) | High accuracy sweep oscillator system | |
SU1674330A1 (ru) | Генератор опорного кода вентильного преобразовател | |
SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
JPS5818814B2 (ja) | パルス幅可変回路 | |
SU923003A1 (ru) | Двухканальный генератор гармонических колебаний | |
SU866748A1 (ru) | Делитель частоты следовани импульсов | |
SU1403216A1 (ru) | Устройство дл управлени трехфазным преобразователем напр жени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8504152-3 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8504152-3 Format of ref document f/p: F |