DE4034668C2 - Temperaturstabilisierter Substratspannungsgenerator - Google Patents

Description

Die Erfindung betrifft einen temperatur-stabilisierten Substratspannungsgenerator für ein Halbleiterbauelement.

Aus der Druckschrift DD-PS 114 197 ist es bereits bekannt, bei einer integrierten Halbleiteranordnung mit Feldeffekttransistoren zur Einstellung und Regelung von deren Schwellenspannung eine geregelte Spannung an das Halbleitersubstrat anzulegen. Dabei kommt ein Ringoszillator zur Anwendung, der eine ungerade Anzahl von Invertern aufweist.

In neuerer Zeit wird mit zunehmender Integrationsdichte der Halbleiterbauelemente die Größe des Transistors immer kleiner, wodurch sich die Zuverlässigkeit der Bauelemente verschlechtert und der Leistungsverbrauch steigt. Daher besitzen die meisten Halbleiterbauelemente einen Substratspannungsgenerator, um die Schwellenspannung der MOS (Metalloxidtransistoren) zu stabilisieren, die Kapazitäten der Übergangszonen zu verringern und parasitäre Transistoren sowie falsche Operationen zu vermeiden, die auf dem Unterschwingen äußerer TTL-Gates (Transistor-Transistor-Logik) beruhen. Es gibt zwei Methoden zur Erzeugung und Steuerung von Substratspannungen: eine besteht in der Steuerung der Ladungs­ pumpe in Abhängigkeit von der Substratspannung, während die andere in der Steuerung der Ladungspumpe in Abhängigkeit des Pegels der -Signale (Zeilenadress-Strobe) bei Speichereinrichtungen besteht.

Leider verschlechtert sich die Arbeitsweise des konventionellen Substratspannungsgenerators bei hoher Temperatur, was zur Instabilität der Substratspannung führt. Insbesondere neigt im Falle der CMOS-Schaltungen (komplementärer MOS) die Latch-up-Sicherheit dazu, geschwächt zu werden. Diese Verschlechterung wird hauptsächlich durch einen im Substratspannungsgenerator befindlichen Oszillator verursacht. Das heißt, daß mit zunehmender Temperatur die Schwingungsfrequenz des Oszillators abnimmt, wodurch die Substratspannung verändert wird. Auch wird bei kleiner werdendem Halbleiterbauelement die Treiberkapazität des Substratspannungsgenerators verringert, so daß leicht Fehloperationen auftreten und die Zuverlässigkeit leidet.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Substratspannungsgenerator für ein Halbleiterbauelement zu schaffen, der bei verhältnismäßig geringem Schaltungsaufwand hinsichtlich der Treiberkapazität gegen Temperaturschwankungen stabilisiert ist.

Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des Patentanspruchs 1 gelöst.

Weiterbildungen der Erfindungen ergeben sich aus den Unteransprüchen.

Bevorzugte Ausführungsbeispiele sind im folgenden anhand der Zeichnungen näher beschrieben.

Darin zeigen

Fig. 1 ein Blockschaltbild einer beispielhaften Schaltungsanordnung mit einem erfindungsgemäßen Substratspannungsgenerator,

Fig. 2 das Schaltbild einer Ausführungsform des Oszillators der Schaltungsanordnung gemäß Fig. 1,

Fig. 3 eine Ausführungsform der Treiberschaltung der Schaltungsanordnung gemäß Fig. 1,

Fig. 4 eine erste Ausführungsform einer Spannungserzeugungsschaltung der Schaltungsanordnung gemäß Fig. 1,

Fig. 5 eine zweite Ausführungsform einer Spannungserzeugungsschaltung der Schaltungsanordnung gemäß Fig. 1,

Fig. 6 eine Ausführungsform der Oszillatortreiberschaltung der Schaltungsanordnung gemäß Fig. 1 und

Fig. 7 Diagramme von Wellenformen von Signalen, die bei der Schaltungsanordnung gemäß Fig. 1 auftreten.

Fig. 1 zeigt das Blockschaltbild eines Substratspannungsgenerators gemäß der vorliegenden Erfindung. Der Substratspannungsgenerator weist einen Ring­ oszillator 10, eine Treiberschaltung 20, eine im folgenden als Spannungspumpe gezeichnete Spannungserzeugungsschaltung 30, einen Pegeldetektor 40 und eine Oszillatortreiberschaltung 50 auf. Der Oszillator 10 liefert ein vorbestimmtes oszillierendes Signal ΦOSC, dessen Schwingungsperiode nicht durch die Temperatur veränderbar ist, da der Widerstandswert der Elemente des Oszillators entsprechend der Temperaturschwankung kompensiert wird. Die Treiberschaltung 20 erzeugt zwei Taktsignale CK und als Antwort auf das empfangene Schwingungssignal ΦOSC. Die Spannungspumpe 30 erzeugt als Antwort auf die empfangenen beiden Taktsignale CK und eine negative Substratspannung V_BB. Weiter erfaßt der Pegeldetektor 40 den Wert der Substratspannung V_BB, während die Oszillatortreiberschaltung 50 Vorspannungen V_OP und V_ON liefert, wenn der erfaßte Wert der Substratspannung V_BB von einem erwünschten Wert ab­ weicht.

Fig. 2 veranschaulicht ein Schaltbild des Oszillators 10 von Fig. 1. Gemäß Fig. 2 weist der Oszillator 10 eine Anzahl von n (ungerade Zahl) Invertern I1-In auf, die untereinander in Reihe geschaltet sind und einen Ringoszillator bilden. Weiter sind PMOS-Transistoren MP1-MPn und RP1-RPn jeweils zwischen den Spannungsklemmen Vcc und die Inverter I1-In geschaltet, während NMOS-Transistoren MN1-MNn und RN1-RNn jeweils zwischen den Erdungsklemmen (V_SS) und die Inverter I1-In geschaltet sind. Die Ausgangsspannung V_TP des Oszillators 10 hält die Gatespannung nV_TP entsprechend der Summe der Schwellenspannungen V_TP der PMOS-Transistoren MP1-MPn fest.

Der Absolutwert der Schwellenspannung V_TP wird jedoch bei Temperaturanstieg verringert, so daß die PMOS-Transistoren MP1-MPn aufgrund des Anstiegs der Gatespannung abgeschaltet werden. Um eine Änderung der Schwingungsperiode zu vermeiden, soll der Widerstandswert der Anordnung entsprechend dem Temperaturanstieg in der Weise kompensiert werden, daß die PMOS-Transistoren MP1-MPn jeweils parallel zu den PMOS-Transistoren RP1-RPn liegen, die stets eingeschaltet sind, wobei deren Gates geerdet sind.

Wenn andererseits die NMOS-Transistoren MN1-MNn zwischen die Inverter I1-In und die Erdungsklemmen angeschlossen sind und die Gatespannungen auf Vcc-nT gehalten werden, können die NMOS-Transistoren MN1-MNn als Antwort auf das Ansteigen des Absolutwertes der Schwellenspannung V wegen des Temperaturanstiegs abgeschaltet werden. Um dieses Problem zu lösen, liegen entsprechend die NMOS-Transistoren RN1-RNn, die mit ihren Gates an der Versorgungsspannung Vcc liegen, zu den MOS-Transistoren MN1-MNn parallel.

Fig. 3 zeigt das detaillierte Schaltbild der Treiberschaltung 20 von Fig. 1. Die Treiberschaltung 20 weist folgende Komponenten auf: zwei Pufferinverter In+1 und In+2 zum Puffern des vom Oszillator 10 gelieferten Eingangspuffersignals ΦOSC; Verzögerungsmittel 25 zum Verzögern des von den Invertern In+1 und In+2 während einer vorbestimmten Periode gelieferten Ausgangssignals; und ODER- und NAND-Gates, die die Taktsignale CK und liefern. Wenn vom Oszillator 10 während einer vorbestimmten Periode ein hochpegeliger Impuls angelegt wird, wird er über die Pufferinverter In+1 und In+2 an die Verzögerungsmittel 25 und einen Eingang der ODER- und NAND-Gates angelegt. Weiter wird das von den Verzögerungsmitteln 25 gelieferte verzögerte Signal jeweils an den anderen Eingang des ODER- und des NAND-Gates angelegt.

Dann liefert das ODER-Gate ein hochpegeliges Taktsignal CK, das mit der ansteigenden Flanke des von den Invertern In+1 und In+2 gepufferten Signals ansteigt und mit der abfallenden Flanke des Ausgangssignals der Verzögerungsmittel 25 abfällt. Weiter liefert das NAND-Gate ein niederpegeliges Taktsignal , das mit der ansteigenden Flanke des Ausgangssignals der Verzögerungsschaltung 25 abfällt und mit der abfallenden Flanke des durch die Inverter In+1 und In+2 gepufferten Signals ansteigt. Somit liefert das ODER-Gate ein Taktsignal CK, dessen hochliegendes Intervall durch die Verzögerungszeit der Verzögerungsmittel 25 gedehnt wird, und es liefert auch das Taktsignal mit einer Phasenverschiebung von 180° gegen das Taktsignal CK. Wenn weiter der Oszillator 10 ein niederpegeliges oszillierendes Signal ΦOSC liefert, gibt jedes ODER- und NAND-Gate die Taktsignale CK und in umgekehrter Weise ab.

Fig. 4 zeigt das detaillierte Schaltbild der Spannungserzeugungsschaltung bzw. Spannungspumpe 30 gemäß Fig. 1. Die Spannungspumpe 30 umfaßt PMOS-Transistoren PM1-PM10. Die PMOS-Transistoren PM1-PM4 dienen durch Anlegen der Taktsignale CK und als Pumpkondensatoren. Die PMOS-Transistoren PM5 und PM10 arbeiten als Dioden, deren Sourceanschlüsse mit einem Substratspannungsknoten 39 verbunden sind, und deren Gate- und Drainanschlüsse jeweils gemeinsam mit Knoten 31 bzw. 37 verbunden sind, die durch einen negativen Spannungswert "gepumpt" werden. Bei den Transistoren PM6 und PM9 sind die Sourceanschlüsse an die Knoten 31 bzw. 32 angeschlossen, die Drainanschlüsse geerdet, und die Gateanschlüsse mit den Gateanschlüssen der PMOS-Transistoren PM2 und PM3 verbunden, so daß der Substratstrom vom Substratspannungsknoten 39 an die Erdungsklemmen fließt. Bei den PMOS-Transistoren PM7 und PM8 sind die Gateanschlüsse und Sourceanschlüsse gemeinsam an Erde gelegt, während die Drainanschlüsse an die Gateanschlüsse der PMOS-Transistoren PM6 und PM9 angeschlossen sind, so daß die Gatespannung daran gehindert wird, höher als die Schwellenspannung anzusteigen. Die PMOS-Transistoren PM1-PM4 bilden einen Kondensator in der Weise, daß ihre miteinander verbundenen Sourceanschlüsse und Drainanschlüsse jeweils mit den Taktsignalen CK und beaufschlagt werden.

Wenn der Oszillator10 ein hochpegeliges oszillierendes Signal ΦOSC liefert, liefert die Treiberschaltung 20 ein hochpegeliges Taktsignal CK sowie ein niederpegeliges Taktsignal , das für die Dauer einer vorbestimmten Periode verzögert ist, an die Spannungspumpe 30. Diese Taktsignale CK und werden an die PMOS-Transistoren PM1-PM4 angelegt, die als Pumpkapazitäten dienen. Somit nimmt das Potential an den Knoten 33 und 37 jeweils durch die Pumpkapazität der PMOS-Transistoren PM2 und PM4 den negativen Wert -Vcc an. Weiter geht das Potential des Knotens 31 durch die PMOS-Transistoren PM1 und PM6 auf Erde; während das Potential am Knoten 35 durch die PMOS-Transistoren PM3 und PM8 der Schwellenspannung V_TP entspricht.

Dann wird der PMOS-Transistor PM10 eingeschaltet, so daß der vom Substratspannungsknoten abfließende Substratstrom am Knoten 37 auftritt. Gleichzeitig wird der im Knoten 31 gespeicherte Substratstrom durch den PMOS-Transistor PM6 während der vorhergehenden Periode nach Erde abgeleitet, während das vom Oszillator 10 gelieferte niederpegelige Signal ΦOSC durch den PMOS-Transistor PM6 an Erde liegt.

Wenn weiter das oszillierende Signal ΦOSC auf niedrigem Pegel liegt, liefert die Treiberschaltung 20 das niederpegelige Taktsignal CK und das hochpegelige Taktsignal .

Daraufhin wird der Substratstrom im Knoten 31 gespeichert, während der Substratstrom im Knoten 37 durch den PMOS-Transistor PM9 an Erde abgeleitet wird, wobei die Taktsignale CK und nicht auf einen niedrigen Pegel gebracht werden, selbst wenn der Status des oszillierenden Signals ΦOSC geändert wird. Auf diese Weise wird verhindert, daß die Substratspannung V_BB aufgrund der direkten Verbindung des Substratspannungsknotens 39 mit der Erdungsklemme einen positiven Spannungswert annimmt.

Wie erwähnt, wird die Spannungspumpschaltung durch die Taktsignale CK und derart angesteuert, daß der Pumpwirkungsgrad erhöht und die Substratspannung stabil gehalten wird. Weiter wird die unerwünschte Sperrwirkung (Latch-up) verhindert, wenn die die PMOS-Transistoren PM1-PM10 umfassende Spannungspumpe 30 durch CMOS-Technik mit N-Mulde realisiert wird.

Fig. 5 zeigt eine weitere Ausführungsform der Spannungspumpe 30 nach Fig. 1. Gemäß Fig. 5 werden die Taktsignale CK und an die Substratknoten der PMOS-Transistoren PM5-PM10 angelegt, mit Ausnahme der PMOS-Transistoren PM1-PM4, die jeweils als Pumpkondensatoren dienen.

Im einzelnen wird das Taktsignal CK an die Substratanschlüsse der PMOS-Transistoren PM5, PM6 und PM8 angelegt, während das Taktsignal an die Substratanschlüsse der PMOS-Transistoren PM7, PM9 und PM10 angelegt wird. Somit wird die EIN/AUS-Charakteristik der PMOS-Transistoren in der Weise verbessert, daß die Schwellenspanung im eingeschalteten Zustand verringert und im ausgeschalteten Zustand erhöht wird. Auf diese Weise wird der Pumpwirkungsgrad noch weiter verbessert.

Fig. 6 zeigt ein detailliertes Schaltbild der Oszillatortreiber­ schaltung 50 von Fig. 1. Die Oszillatortreiber­ schaltung 50 ist an den Pegeldetektor 40 angeschlossen, so daß die Aktivierungssignale Φen und , welche vom Pegeldetektor 40, nach Erfassen des Wertes der Substratspannung V_BB, an die Gateanschlüsse der PMOS- und PMOS-Transistoren (PM11, NM1) und (PM16, PN6) angelegt werden, die zusammen einen Inverter bilden. Die NMOS-Transistoren NM2 und NM3 sind zwischen den PMOS-Transistoren PM11 und eine Ausgangsklemme angeschlossen und wirken als Dioden, während ein Vorspannwiderstand R1 zwischen den NMOS-Transistor NM1 und Erde geschaltet ist.

Weiter sind die als Dioden arbeitenden NMOS-Transistoren NM1 und NM5 zwischen die Leistungsversorgung Vcc und die Ausgangsklemme geschaltet, während ein Kondensator Cn zwischen die Ausgangsklemme und Erde geschaltet ist. Ein Widerstand R2 ist zwischen die Leistungsversorgung Vcc und den PMOS-Transistor PM16 geschaltet, während die PMOS-Transistoren PM12 und PM13 zwischen die Ausgangsklemme und den NMOS-Transistor NM6 geschaltet sind. Ferner sind die PMOS-Transistoren PM14 und PM15 in Reihe zwischen die Ausgangsklemme und Erde parallel zu einem Kondensator Cn+1 geschaltet.

Wenn der Knoten 39 der Spannungspumpe 30 nicht auf seinem gewünschten Pegel gehalten wird, nehmen die von Pegeldetektor 40 gelieferten Taktsignale Φen und jeweils einen hohen und einen niedrigen Pegel an. Deshalb bewirkten die Taktsignale Φen und das Einschalten des PMOS-Transistors PM11 und des NMOS-Transistors NM6 zum Anlegen der Vorspannungen Vo und Vop an den Oszillator 10 zu dessen Betätigung, wobei die Vorspannungen Vo und Vop folgende Werte besitzen: Vo = Vcc-2V_T und Vop = 2V_TP. Die Vorspannung Vo entspricht der Schwellenspannung der NMOS-Transistoren NM2 und NM3, während die Vorspannung Vop der Schwellenspannung der PMOS-Transistoren PM12 und PM13 entspricht.

Wenn andererseits der Knoten 39 der Spannungspumpe 30 den gewünschten Pegel aufweist, geht jedes Taktsignal Φen und des Pegeldetektors 40 jeweils auf niedrigen und hohen Pegel. Darum bewirken die Taktsignale Φen und das Einschalten des NMOS-Transistors NM1 und des PMOS-Transistors PM10 zum Steuern der Vorspannungen V_T und V_T, derart, daß der Oszillator 10 nicht arbeitet und der Knoten den gewünschten Pegel dauernd beibehält.

Die Fig. 7(A) bis 7(D) zeigen die Ausgangswellenformen an verschiedenen Punkten der Schaltung. Fig. 7(A) zeigt das Schwingungssignal ΦOSC, das vom Oszillator 10 geliefert wird. Fig. 7(B) zeigt ein Verzögerungssignal in der Treiberschaltung 20.

Fig. 7(C) und Fig. 7(D) zeigen die von der Treiberschaltung 20 gelieferten Taktsignale CK und entsprechend der Kombination der in Fig. 7(C) und Fig. 7(D) gezeigten Signale. Bei den Taktsignalen CK und ist das hochliegende Intervall um die Verzögerungszeit des Verzögerungsmittels 25 länger als das Schwingungssignal ΦOSC, während das tiefliegende Intervall kürzer als das Schwingungssignal ΦOSC ist. Somit werden die Taktsignale CK und nicht zur gleichen Zeit auf niedrigen Pegel geändert. Weiter zeigen die Fig. 7(E) bis 7(H) die Wellenformen an den Knoten 31, 33, 35 und 37, wobei die Spannungen an den Knoten 31 und 37 nicht gleichzeitig niederpegelig werden, so daß die Substratspannung stabil gehalten wird.

Claims (10)

1. Temperaturstabilisierter Substratspannungsgenerator für ein Halbleiterbauelement, umfassend

• (a) einen Ringoszillator (10) mit einer ungeraden Anzahl von Invertern (I₁ bis I_n) zur Erzeugung eines oszillierenden Signals (ΦOSC), wobei den Invertern (I₁ bis I_n) jeweils ein zwischen einer Versorgungsspannung (V_CC) und dem jeweiligen Inverter geschalteter PMOS-Transistor (MP₁ bis MP_n) und ein zwischen dem jeweiligen Inverter und Massepotential (V_SS) geschalteter NMOS-Transistor (MN₁ bis MN_n) zugeordnet sind und zur Temperaturkompenstation jedem Transistor (MP₁ bis MP_n, MN₁ bis MN_n) ein weiterer Transistor (RP₁ bis RP_n, RN₁ bis RN_n) parallelgeschaltet ist, dessen Gate-Elektrode auf einem Bezugspotential (V_cc, V_ss) liegt,
• (b) eine Treiberschaltung (20) zur Abgabe von zwei Taktsignalen (CK, ) in Abhängigkeit vom Empfang des oszillierenden Signals (ΦOSC) vom Oszillator (10), wobei die beiden Taktsignale eine gegenseitige Phasendifferenz von 180° aufweisen,
• (c) eine Spannungserzeugungsschaltung (30) zur Erzeugung einer Substratspannung in Abhängigkeit von den Taktsignalen (CK, ),
• (d) einen Pegeldetektor (40) zur Abgabe eines Signals bei Abweichung der Substratspannung (V_BB) von einem vorbestimmten Wert und
• (e) eine Oszillatortreiberschaltung (50) zur Abgabe einer Steuerspannung (V_OP, V_ON) an den Oszillator (10) in Abhängigkeit vom Signal des Pegeldetektors (40).

2. Substratspannungsgenerator nach Anspruch 1, worin die Treiberschaltung (20) umfaßt:

• (a) eine Puffereinrichtung (In+1, In+2) zum Puffern des vom Oszillator (10) empfangenen oszillierenden Signals (ΦOSC),
• (b) eine Verzögerungseinrichtung (25) zum Verzögern des gepufferten Signals um eine bestimme Zeitspanne und
• (c) und einen Logikschaltkreis (OR, NAND) zum Bilden der beiden Tatksignale (CK, ) unter Verwendung des gepufferten und verzögerten Signals.

3. Substratspannungsgenerator nach Anspruch 2, worin die Treiberschaltung (20) die Taktsignale (CK, ) in der Weise bildet, daß sie während einer vorbestimmten Zeitdauer einen hohen Pegel aufweisen.

4. Substratspannungsgenerator nach Anspruch 2 oder 3, worin die Treiberschaltung (20) die Taktsignale (CK, ) in der Weise bildet, daß deren Hoch-Intervall jeweils länger ist als deren Niedrig-Intervall.

5. Substratspannungsgenerator nach Anspruch 4, worin die Treiberschaltung (20) die Taktsignale (CK, in der Weise bildet, daß deren Hoch-Intervall jeweils um die Verzögerungszeit der Verzögerungseinrichtung (25) länger ist als das oszillierende Signal (ΦOSC).

6. Substratspannungsgenerator nach einem der vorangehenden Ansprüche, worin die Spannungserzeugungsschaltung (30) umfaßt:

• (a) erste bis vierte MOS-Transistoren (PM₁ bis PM₄), die Pumpkondensatoren bilden und Source- und Drain-Bereiche aufweisen, die miteinander verbunden sind zum Empfang der Taktsignale (CK, ) von der Treiberschaltung (20), und
• (b) fünfte bis zehnte MOS-Transistoren (PM₅ bis PM₁₀), welche Dioden bilden, wobei
  • - die fünften und zehnten MOS-Transistoren (PM₅, PM₁₀) mit Drain-Bereichen und Gate-Elektroden jeweils zusammen an die Gate-Elektroden der ersten bzw. vierten MOS-Transistoren (PM₁, PM₄) angeschlossen und mit Source-Bereichen zur Bildung eines Knotens (39) für die Substratsspannung zusammengeschaltet sind,
  • - die sechsten und neunten MOS-Transistoren (PM₆, PM₉) mit Drain-Bereichen ebenfalls an die Gate-Elektroden der ersten bzw. vierten MOS-Transistoren (PM₁, PM₄) angeschlossen sind und mit Source-Bereichen an Masse liegen und
  • - die siebten und achten MOS-Transistoren (PM₇, PM₈) mit Drain-Bereichen an den Gate-Elektroden der zweiten und dritten MOS-Transistoren (PM₂, PM₃) sowie an die Gate-Elektroden der sechsten und neunten MOS-Transistoren (PM₆, PM₉) angeschlossen sind und mit Source-Bereichen und Gate-Elektroden an Masse liegen.

7. Substratspannungsgenerator nach Anspruch 6, worin die Pumpkondensatoren bildenden ersten bis vierten MOS-Transistoren (PM₁ bis PM₄) jeweils mit den Taktsignalen (CK, ) der Treiberschaltung (20) beaufschlagt werden.

8. Substratspannungsgenerator nach Anspruch 7, worin die Substraktknoten von ersten bis vierten MOS-Transistoren (PM₁ bis PM₄) jeweils mit den Taktsignalen (CK, ) der Treiberschaltung (20) beaufschlagt werden.

9. Substratspannungsgenerator nach einem der vorangehenden Ansprüche, worin alle MOS-Transistoren eines ersten Leitfähigkeitstyps auf einem Bereich eines zweiten Leitfähigkeitstyps gebildet sind.

10. Substratspannungsgenerator nach Anspruch 9, worin der erste Leitfähigkeitstyp vom p-Typ und der zweite Leitfähigkeitstyp vom n-Typ ist.