DE4034668C2 - Temperaturstabilisierter Substratspannungsgenerator - Google Patents
Temperaturstabilisierter SubstratspannungsgeneratorInfo
- Publication number
- DE4034668C2 DE4034668C2 DE4034668A DE4034668A DE4034668C2 DE 4034668 C2 DE4034668 C2 DE 4034668C2 DE 4034668 A DE4034668 A DE 4034668A DE 4034668 A DE4034668 A DE 4034668A DE 4034668 C2 DE4034668 C2 DE 4034668C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate voltage
- mos transistors
- voltage generator
- clock signals
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft einen temperatur-stabilisierten
Substratspannungsgenerator für ein Halbleiterbauelement.
Aus der Druckschrift DD-PS 114 197 ist es bereits bekannt,
bei einer integrierten Halbleiteranordnung mit
Feldeffekttransistoren zur Einstellung und Regelung von
deren Schwellenspannung eine geregelte Spannung an das
Halbleitersubstrat anzulegen. Dabei kommt ein
Ringoszillator zur Anwendung, der eine ungerade Anzahl von
Invertern aufweist.
In neuerer Zeit wird mit zunehmender Integrationsdichte
der Halbleiterbauelemente die Größe des Transistors immer
kleiner, wodurch sich die Zuverlässigkeit der Bauelemente
verschlechtert und der
Leistungsverbrauch steigt. Daher besitzen die meisten
Halbleiterbauelemente einen Substratspannungsgenerator,
um die Schwellenspannung der MOS (Metalloxidtransistoren)
zu stabilisieren, die Kapazitäten der Übergangszonen zu
verringern und parasitäre Transistoren sowie falsche
Operationen zu vermeiden, die auf dem Unterschwingen
äußerer TTL-Gates (Transistor-Transistor-Logik) beruhen.
Es gibt zwei Methoden zur Erzeugung und Steuerung von
Substratspannungen: eine besteht in der Steuerung der Ladungs
pumpe in Abhängigkeit von der Substratspannung,
während die
andere in der Steuerung der Ladungspumpe in Abhängigkeit
des Pegels der -Signale (Zeilenadress-Strobe)
bei Speichereinrichtungen besteht.
Leider verschlechtert sich die Arbeitsweise des konventionellen
Substratspannungsgenerators bei hoher Temperatur, was zur
Instabilität der Substratspannung führt. Insbesondere
neigt im Falle der CMOS-Schaltungen (komplementärer MOS)
die Latch-up-Sicherheit dazu, geschwächt zu werden.
Diese Verschlechterung wird hauptsächlich durch einen im
Substratspannungsgenerator befindlichen Oszillator
verursacht. Das heißt, daß mit zunehmender Temperatur die
Schwingungsfrequenz des Oszillators abnimmt, wodurch die
Substratspannung verändert wird. Auch wird bei kleiner
werdendem Halbleiterbauelement die Treiberkapazität des
Substratspannungsgenerators verringert, so daß leicht
Fehloperationen auftreten und die Zuverlässigkeit leidet.
Der Erfindung liegt daher die Aufgabe zugrunde, einen
Substratspannungsgenerator für ein Halbleiterbauelement zu
schaffen, der bei verhältnismäßig geringem
Schaltungsaufwand hinsichtlich der Treiberkapazität gegen
Temperaturschwankungen stabilisiert ist.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des
Patentanspruchs 1 gelöst.
Weiterbildungen der Erfindungen ergeben sich aus den
Unteransprüchen.
Bevorzugte Ausführungsbeispiele sind im
folgenden anhand der Zeichnungen näher beschrieben.
Darin zeigen
Fig. 1 ein Blockschaltbild einer beispielhaften Schaltungsanordnung mit
einem erfindungsgemäßen Substratspannungsgenerator,
Fig. 2 das Schaltbild einer Ausführungsform des
Oszillators der Schaltungsanordnung gemäß Fig. 1,
Fig. 3 eine Ausführungsform der Treiberschaltung der
Schaltungsanordnung gemäß Fig. 1,
Fig. 4 eine erste Ausführungsform einer
Spannungserzeugungsschaltung der
Schaltungsanordnung gemäß Fig. 1,
Fig. 5 eine zweite Ausführungsform einer
Spannungserzeugungsschaltung der
Schaltungsanordnung gemäß Fig. 1,
Fig. 6 eine Ausführungsform der
Oszillatortreiberschaltung der
Schaltungsanordnung gemäß Fig. 1 und
Fig. 7 Diagramme von Wellenformen von Signalen, die bei
der Schaltungsanordnung gemäß Fig. 1 auftreten.
Fig. 1 zeigt das Blockschaltbild eines
Substratspannungsgenerators gemäß der vorliegenden
Erfindung. Der Substratspannungsgenerator weist einen Ring
oszillator 10, eine Treiberschaltung 20, eine im folgenden
als Spannungspumpe gezeichnete Spannungserzeugungsschaltung 30,
einen Pegeldetektor 40 und eine
Oszillatortreiberschaltung 50 auf. Der Oszillator 10 liefert
ein vorbestimmtes oszillierendes Signal ΦOSC, dessen
Schwingungsperiode nicht durch die Temperatur veränderbar
ist, da der Widerstandswert der Elemente des Oszillators entsprechend der
Temperaturschwankung kompensiert wird. Die
Treiberschaltung 20 erzeugt zwei Taktsignale CK und
als Antwort auf das empfangene Schwingungssignal ΦOSC.
Die Spannungspumpe 30 erzeugt als Antwort auf die
empfangenen beiden Taktsignale CK und eine negative
Substratspannung VBB. Weiter erfaßt der Pegeldetektor
40 den Wert der Substratspannung VBB, während die
Oszillatortreiberschaltung 50 Vorspannungen VOP und VON
liefert, wenn der erfaßte Wert der Substratspannung
VBB von einem erwünschten Wert ab
weicht.
Fig. 2 veranschaulicht ein Schaltbild des
Oszillators 10 von Fig. 1. Gemäß Fig. 2 weist der
Oszillator 10 eine Anzahl von n (ungerade Zahl) Invertern
I1-In auf, die untereinander in Reihe geschaltet sind
und einen Ringoszillator bilden. Weiter sind
PMOS-Transistoren MP1-MPn und RP1-RPn jeweils
zwischen den Spannungsklemmen Vcc und die Inverter I1-In
geschaltet, während NMOS-Transistoren MN1-MNn und
RN1-RNn jeweils zwischen den Erdungsklemmen (VSS) und die
Inverter I1-In geschaltet sind. Die Ausgangsspannung VTP
des Oszillators 10 hält die Gatespannung nVTP
entsprechend der Summe der Schwellenspannungen VTP der
PMOS-Transistoren MP1-MPn fest.
Der Absolutwert der Schwellenspannung VTP wird jedoch bei
Temperaturanstieg verringert, so daß die
PMOS-Transistoren MP1-MPn aufgrund des
Anstiegs der Gatespannung abgeschaltet werden. Um
eine Änderung der Schwingungsperiode zu vermeiden,
soll der Widerstandswert der Anordnung entsprechend dem
Temperaturanstieg in der Weise kompensiert werden, daß
die PMOS-Transistoren MP1-MPn jeweils parallel zu den PMOS-Transistoren
RP1-RPn liegen, die stets eingeschaltet sind, wobei
deren Gates geerdet sind.
Wenn andererseits die NMOS-Transistoren MN1-MNn
zwischen die Inverter I1-In und die Erdungsklemmen
angeschlossen sind und die Gatespannungen auf Vcc-nT
gehalten werden, können die NMOS-Transistoren MN1-MNn
als Antwort auf das Ansteigen des Absolutwertes der
Schwellenspannung V wegen des Temperaturanstiegs
abgeschaltet werden. Um dieses Problem zu lösen,
liegen entsprechend die NMOS-Transistoren RN1-RNn, die mit
ihren Gates an der Versorgungsspannung Vcc
liegen, zu den MOS-Transistoren MN1-MNn parallel.
Fig. 3 zeigt das detaillierte Schaltbild der
Treiberschaltung 20 von Fig. 1. Die Treiberschaltung
20 weist folgende Komponenten auf:
zwei Pufferinverter In+1 und In+2 zum Puffern des vom
Oszillator 10 gelieferten Eingangspuffersignals ΦOSC;
Verzögerungsmittel 25 zum Verzögern des von den Invertern
In+1 und In+2 während einer vorbestimmten Periode
gelieferten Ausgangssignals; und ODER- und NAND-Gates,
die die Taktsignale CK und liefern. Wenn vom
Oszillator 10 während einer vorbestimmten Periode ein
hochpegeliger Impuls angelegt wird, wird er über die
Pufferinverter In+1 und In+2 an die Verzögerungsmittel 25
und einen Eingang der ODER- und NAND-Gates
angelegt. Weiter wird das von den Verzögerungsmitteln 25
gelieferte verzögerte Signal jeweils an den anderen
Eingang des ODER- und des NAND-Gates angelegt.
Dann liefert das ODER-Gate ein hochpegeliges Taktsignal
CK, das mit der ansteigenden Flanke des von den Invertern
In+1 und In+2 gepufferten Signals ansteigt und mit der
abfallenden Flanke des Ausgangssignals der
Verzögerungsmittel 25 abfällt. Weiter liefert das
NAND-Gate ein niederpegeliges Taktsignal , das mit der
ansteigenden Flanke des Ausgangssignals der
Verzögerungsschaltung 25 abfällt und mit der abfallenden
Flanke des durch die Inverter In+1 und In+2 gepufferten
Signals ansteigt. Somit liefert das ODER-Gate ein
Taktsignal CK, dessen hochliegendes Intervall durch die
Verzögerungszeit der Verzögerungsmittel 25 gedehnt wird,
und es liefert auch das Taktsignal mit einer
Phasenverschiebung von 180° gegen das Taktsignal CK. Wenn
weiter der Oszillator 10 ein niederpegeliges
oszillierendes Signal ΦOSC liefert, gibt jedes ODER- und
NAND-Gate die Taktsignale CK und in umgekehrter Weise
ab.
Fig. 4 zeigt das detaillierte Schaltbild der Spannungserzeugungsschaltung
bzw. Spannungspumpe 30 gemäß Fig. 1. Die Spannungspumpe 30
umfaßt PMOS-Transistoren PM1-PM10. Die
PMOS-Transistoren PM1-PM4 dienen durch Anlegen der
Taktsignale CK und als Pumpkondensatoren. Die
PMOS-Transistoren PM5 und PM10 arbeiten als Dioden, deren
Sourceanschlüsse mit einem Substratspannungsknoten 39 verbunden
sind, und deren Gate- und Drainanschlüsse jeweils gemeinsam mit
Knoten 31 bzw. 37 verbunden sind, die durch einen
negativen Spannungswert "gepumpt" werden. Bei den
Transistoren PM6 und PM9 sind die Sourceanschlüsse an die Knoten
31 bzw. 32 angeschlossen, die Drainanschlüsse geerdet, und die
Gateanschlüsse mit den Gateanschlüssen der PMOS-Transistoren PM2 und PM3
verbunden, so daß der Substratstrom vom
Substratspannungsknoten 39 an die Erdungsklemmen fließt.
Bei den PMOS-Transistoren PM7 und PM8 sind die Gateanschlüsse und
Sourceanschlüsse gemeinsam an Erde gelegt, während die Drainanschlüsse an
die Gateanschlüsse der PMOS-Transistoren PM6 und PM9 angeschlossen
sind, so daß die Gatespannung daran gehindert wird, höher als
die Schwellenspannung anzusteigen. Die PMOS-Transistoren
PM1-PM4 bilden einen Kondensator in der Weise, daß ihre
miteinander verbundenen Sourceanschlüsse und Drainanschlüsse jeweils mit
den Taktsignalen CK und beaufschlagt werden.
Wenn der Oszillator10 ein hochpegeliges oszillierendes
Signal ΦOSC liefert, liefert die Treiberschaltung 20
ein hochpegeliges Taktsignal CK sowie ein niederpegeliges
Taktsignal , das für die Dauer einer vorbestimmten
Periode verzögert ist, an die Spannungspumpe 30. Diese
Taktsignale CK und werden an die PMOS-Transistoren
PM1-PM4 angelegt, die als Pumpkapazitäten dienen. Somit
nimmt das Potential an den Knoten 33 und 37 jeweils durch
die Pumpkapazität der PMOS-Transistoren PM2 und PM4 den
negativen Wert -Vcc an. Weiter geht das Potential des
Knotens 31 durch die PMOS-Transistoren PM1 und PM6 auf
Erde; während das Potential am Knoten 35 durch die
PMOS-Transistoren PM3 und PM8 der Schwellenspannung VTP
entspricht.
Dann wird der PMOS-Transistor PM10 eingeschaltet, so daß
der vom Substratspannungsknoten abfließende Substratstrom
am Knoten 37 auftritt. Gleichzeitig wird der im
Knoten 31 gespeicherte Substratstrom durch den
PMOS-Transistor PM6 während der vorhergehenden Periode nach
Erde abgeleitet, während das vom Oszillator 10
gelieferte niederpegelige Signal ΦOSC durch den
PMOS-Transistor PM6 an Erde liegt.
Wenn weiter das oszillierende Signal ΦOSC auf niedrigem
Pegel liegt, liefert die Treiberschaltung 20
das niederpegelige Taktsignal CK und das hochpegelige
Taktsignal .
Daraufhin wird der Substratstrom im Knoten 31
gespeichert, während der Substratstrom im Knoten 37 durch
den PMOS-Transistor PM9 an Erde abgeleitet wird, wobei
die Taktsignale CK und nicht auf einen niedrigen Pegel
gebracht werden, selbst wenn der Status des
oszillierenden Signals ΦOSC geändert wird. Auf diese
Weise wird verhindert, daß die Substratspannung VBB
aufgrund der direkten Verbindung des
Substratspannungsknotens 39 mit der Erdungsklemme
einen positiven Spannungswert annimmt.
Wie erwähnt, wird die Spannungspumpschaltung durch die
Taktsignale CK und derart angesteuert, daß der
Pumpwirkungsgrad erhöht und die Substratspannung stabil
gehalten wird. Weiter wird die unerwünschte Sperrwirkung
(Latch-up) verhindert, wenn die die PMOS-Transistoren
PM1-PM10 umfassende Spannungspumpe 30 durch
CMOS-Technik mit N-Mulde realisiert wird.
Fig. 5 zeigt eine weitere Ausführungsform der
Spannungspumpe 30 nach Fig. 1. Gemäß Fig. 5 werden die
Taktsignale CK und an die Substratknoten der
PMOS-Transistoren PM5-PM10 angelegt, mit Ausnahme der
PMOS-Transistoren PM1-PM4, die jeweils als
Pumpkondensatoren dienen.
Im einzelnen wird das Taktsignal CK an die Substratanschlüsse der
PMOS-Transistoren PM5, PM6 und PM8 angelegt, während das
Taktsignal an die Substratanschlüsse der PMOS-Transistoren PM7,
PM9 und PM10 angelegt wird. Somit wird die
EIN/AUS-Charakteristik der PMOS-Transistoren in der Weise
verbessert, daß die Schwellenspanung im eingeschalteten
Zustand verringert und im ausgeschalteten Zustand erhöht
wird. Auf diese Weise wird der Pumpwirkungsgrad noch
weiter verbessert.
Fig. 6 zeigt ein detailliertes Schaltbild der Oszillatortreiber
schaltung 50 von Fig. 1. Die Oszillatortreiber
schaltung 50 ist an den Pegeldetektor 40 angeschlossen, so
daß die Aktivierungssignale Φen und , welche vom
Pegeldetektor 40, nach Erfassen des Wertes der
Substratspannung VBB, an die Gateanschlüsse der PMOS- und
PMOS-Transistoren (PM11, NM1) und (PM16, PN6) angelegt
werden, die zusammen einen Inverter bilden. Die
NMOS-Transistoren NM2 und NM3 sind zwischen den
PMOS-Transistoren PM11 und eine Ausgangsklemme
angeschlossen und wirken als Dioden, während ein
Vorspannwiderstand R1 zwischen den NMOS-Transistor NM1
und Erde geschaltet ist.
Weiter sind die als Dioden arbeitenden NMOS-Transistoren
NM1 und NM5 zwischen die Leistungsversorgung Vcc und die
Ausgangsklemme geschaltet, während ein Kondensator Cn
zwischen die Ausgangsklemme und Erde geschaltet ist. Ein
Widerstand R2 ist zwischen die Leistungsversorgung Vcc und
den PMOS-Transistor PM16 geschaltet, während die
PMOS-Transistoren PM12 und PM13 zwischen die
Ausgangsklemme und den NMOS-Transistor NM6 geschaltet
sind. Ferner sind die PMOS-Transistoren PM14 und PM15 in
Reihe zwischen die Ausgangsklemme und Erde parallel zu einem
Kondensator Cn+1 geschaltet.
Wenn der Knoten 39 der Spannungspumpe 30 nicht auf
seinem gewünschten Pegel gehalten wird, nehmen die von
Pegeldetektor 40 gelieferten Taktsignale Φen und
jeweils einen hohen und einen niedrigen Pegel an. Deshalb
bewirkten die Taktsignale Φen und das Einschalten des
PMOS-Transistors PM11 und des NMOS-Transistors NM6 zum
Anlegen der Vorspannungen Vo und Vop an den Oszillator 10
zu dessen Betätigung, wobei die Vorspannungen Vo und Vop
folgende Werte besitzen: Vo = Vcc-2VT und Vop = 2VTP.
Die Vorspannung Vo entspricht der Schwellenspannung der
NMOS-Transistoren NM2 und NM3, während die Vorspannung
Vop der Schwellenspannung der PMOS-Transistoren PM12 und
PM13 entspricht.
Wenn andererseits der Knoten 39 der Spannungspumpe
30 den gewünschten Pegel aufweist, geht jedes Taktsignal
Φen und des Pegeldetektors 40 jeweils auf niedrigen
und hohen Pegel. Darum bewirken die Taktsignale Φen und
das Einschalten des NMOS-Transistors NM1 und des
PMOS-Transistors PM10 zum Steuern der Vorspannungen VT
und VT, derart, daß der Oszillator 10 nicht arbeitet
und der Knoten den gewünschten Pegel dauernd
beibehält.
Die Fig. 7(A) bis 7(D) zeigen die Ausgangswellenformen an
verschiedenen Punkten der Schaltung.
Fig. 7(A) zeigt das Schwingungssignal ΦOSC, das vom
Oszillator 10 geliefert wird. Fig. 7(B) zeigt ein
Verzögerungssignal in der Treiberschaltung 20.
Fig. 7(C) und Fig. 7(D) zeigen die von der Treiberschaltung
20 gelieferten Taktsignale CK und
entsprechend der Kombination der in Fig. 7(C) und
Fig. 7(D) gezeigten Signale. Bei den Taktsignalen CK und
ist das hochliegende Intervall um die Verzögerungszeit
des Verzögerungsmittels 25 länger als das
Schwingungssignal ΦOSC, während das tiefliegende
Intervall kürzer als das Schwingungssignal ΦOSC ist.
Somit werden die Taktsignale CK und nicht zur gleichen
Zeit auf niedrigen Pegel geändert. Weiter zeigen die
Fig. 7(E) bis 7(H) die Wellenformen an den Knoten 31, 33,
35 und 37, wobei die Spannungen an den Knoten 31 und 37
nicht gleichzeitig niederpegelig werden, so daß die
Substratspannung stabil gehalten wird.
Claims (10)
1. Temperaturstabilisierter Substratspannungsgenerator
für ein Halbleiterbauelement, umfassend
- (a) einen Ringoszillator (10) mit einer ungeraden Anzahl von Invertern (I₁ bis In) zur Erzeugung eines oszillierenden Signals (ΦOSC), wobei den Invertern (I₁ bis In) jeweils ein zwischen einer Versorgungsspannung (VCC) und dem jeweiligen Inverter geschalteter PMOS-Transistor (MP₁ bis MPn) und ein zwischen dem jeweiligen Inverter und Massepotential (VSS) geschalteter NMOS-Transistor (MN₁ bis MNn) zugeordnet sind und zur Temperaturkompenstation jedem Transistor (MP₁ bis MPn, MN₁ bis MNn) ein weiterer Transistor (RP₁ bis RPn, RN₁ bis RNn) parallelgeschaltet ist, dessen Gate-Elektrode auf einem Bezugspotential (Vcc, Vss) liegt,
- (b) eine Treiberschaltung (20) zur Abgabe von zwei Taktsignalen (CK, ) in Abhängigkeit vom Empfang des oszillierenden Signals (ΦOSC) vom Oszillator (10), wobei die beiden Taktsignale eine gegenseitige Phasendifferenz von 180° aufweisen,
- (c) eine Spannungserzeugungsschaltung (30) zur Erzeugung einer Substratspannung in Abhängigkeit von den Taktsignalen (CK, ),
- (d) einen Pegeldetektor (40) zur Abgabe eines Signals bei Abweichung der Substratspannung (VBB) von einem vorbestimmten Wert und
- (e) eine Oszillatortreiberschaltung (50) zur Abgabe einer Steuerspannung (VOP, VON) an den Oszillator (10) in Abhängigkeit vom Signal des Pegeldetektors (40).
2. Substratspannungsgenerator nach Anspruch 1, worin die
Treiberschaltung (20) umfaßt:
- (a) eine Puffereinrichtung (In+1, In+2) zum Puffern des vom Oszillator (10) empfangenen oszillierenden Signals (ΦOSC),
- (b) eine Verzögerungseinrichtung (25) zum Verzögern des gepufferten Signals um eine bestimme Zeitspanne und
- (c) und einen Logikschaltkreis (OR, NAND) zum Bilden der beiden Tatksignale (CK, ) unter Verwendung des gepufferten und verzögerten Signals.
3. Substratspannungsgenerator nach Anspruch 2, worin die
Treiberschaltung (20) die Taktsignale (CK, ) in der
Weise bildet, daß sie während einer vorbestimmten
Zeitdauer einen hohen Pegel aufweisen.
4. Substratspannungsgenerator nach Anspruch 2 oder 3,
worin die Treiberschaltung (20) die Taktsignale (CK,
) in der Weise bildet, daß deren Hoch-Intervall
jeweils länger ist als deren Niedrig-Intervall.
5. Substratspannungsgenerator nach Anspruch 4, worin die
Treiberschaltung (20) die Taktsignale (CK, in der
Weise bildet, daß deren Hoch-Intervall jeweils um die
Verzögerungszeit der Verzögerungseinrichtung (25)
länger ist als das oszillierende Signal (ΦOSC).
6. Substratspannungsgenerator nach einem der
vorangehenden Ansprüche, worin die
Spannungserzeugungsschaltung (30) umfaßt:
- (a) erste bis vierte MOS-Transistoren (PM₁ bis PM₄), die Pumpkondensatoren bilden und Source- und Drain-Bereiche aufweisen, die miteinander verbunden sind zum Empfang der Taktsignale (CK, ) von der Treiberschaltung (20), und
- (b) fünfte bis zehnte MOS-Transistoren (PM₅ bis
PM₁₀), welche Dioden bilden, wobei
- - die fünften und zehnten MOS-Transistoren (PM₅, PM₁₀) mit Drain-Bereichen und Gate-Elektroden jeweils zusammen an die Gate-Elektroden der ersten bzw. vierten MOS-Transistoren (PM₁, PM₄) angeschlossen und mit Source-Bereichen zur Bildung eines Knotens (39) für die Substratsspannung zusammengeschaltet sind,
- - die sechsten und neunten MOS-Transistoren (PM₆, PM₉) mit Drain-Bereichen ebenfalls an die Gate-Elektroden der ersten bzw. vierten MOS-Transistoren (PM₁, PM₄) angeschlossen sind und mit Source-Bereichen an Masse liegen und
- - die siebten und achten MOS-Transistoren (PM₇, PM₈) mit Drain-Bereichen an den Gate-Elektroden der zweiten und dritten MOS-Transistoren (PM₂, PM₃) sowie an die Gate-Elektroden der sechsten und neunten MOS-Transistoren (PM₆, PM₉) angeschlossen sind und mit Source-Bereichen und Gate-Elektroden an Masse liegen.
7. Substratspannungsgenerator nach Anspruch 6, worin die
Pumpkondensatoren bildenden ersten bis vierten
MOS-Transistoren (PM₁ bis PM₄) jeweils mit den
Taktsignalen (CK, ) der Treiberschaltung (20)
beaufschlagt werden.
8. Substratspannungsgenerator nach Anspruch 7, worin die
Substraktknoten von ersten bis vierten MOS-Transistoren
(PM₁ bis PM₄) jeweils mit den Taktsignalen (CK,
) der Treiberschaltung (20) beaufschlagt werden.
9. Substratspannungsgenerator nach einem der
vorangehenden Ansprüche, worin alle MOS-Transistoren
eines ersten Leitfähigkeitstyps auf einem Bereich
eines zweiten Leitfähigkeitstyps gebildet sind.
10. Substratspannungsgenerator nach Anspruch 9, worin der
erste Leitfähigkeitstyp vom p-Typ und der zweite
Leitfähigkeitstyp vom n-Typ ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9013472A FR2668668B1 (fr) | 1990-10-30 | 1990-10-30 | Generateur de tension de substrat pour un dispositif a semiconducteurs. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4034668A1 DE4034668A1 (de) | 1992-05-07 |
DE4034668C2 true DE4034668C2 (de) | 1995-04-06 |
Family
ID=9401718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4034668A Expired - Fee Related DE4034668C2 (de) | 1990-10-30 | 1990-10-31 | Temperaturstabilisierter Substratspannungsgenerator |
Country Status (4)
Country | Link |
---|---|
US (1) | US5157278A (de) |
DE (1) | DE4034668C2 (de) |
FR (1) | FR2668668B1 (de) |
GB (1) | GB2249412B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4445750A1 (de) * | 1994-04-13 | 1995-10-26 | Gold Star Electronics | Rückwärts-Vorspannungs-Spannungsgenerator |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04255989A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | 半導体記憶装置および内部電圧発生方法 |
KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
JP2736483B2 (ja) * | 1992-03-03 | 1998-04-02 | 三菱電機株式会社 | 電圧発生装置 |
KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
JP3265045B2 (ja) * | 1993-04-21 | 2002-03-11 | 株式会社東芝 | 電圧制御発振器 |
EP0637134B1 (de) * | 1993-07-30 | 1998-09-23 | STMicroelectronics, Inc. | Inverter mit Verzögerungselement mit variabler Impedanz |
US5442586A (en) * | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
US5553030A (en) * | 1993-09-10 | 1996-09-03 | Intel Corporation | Method and apparatus for controlling the output voltage provided by a charge pump circuit |
US5430402A (en) * | 1993-09-10 | 1995-07-04 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
US5422586A (en) * | 1993-09-10 | 1995-06-06 | Intel Corporation | Apparatus for a two phase bootstrap charge pump |
US6882215B1 (en) | 1994-01-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Substrate bias generator in semiconductor memory device |
US5692164A (en) * | 1994-03-23 | 1997-11-25 | Intel Corporation | Method and apparatus for generating four phase non-over lapping clock pulses for a charge pump |
US5671179A (en) * | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
WO1996013037A1 (en) * | 1994-10-19 | 1996-05-02 | Intel Corporation | Voltage supplies for flash memory |
US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
US5773999A (en) * | 1995-09-28 | 1998-06-30 | Lg Semicon Co., Ltd. | Output buffer for memory circuit |
KR100273210B1 (ko) * | 1997-04-22 | 2000-12-15 | 김영환 | 데이터 입출력 감지형 기판전압 발생회로 |
KR100269324B1 (ko) | 1998-04-24 | 2000-10-16 | 윤종용 | 반도체 메모리 장치의 주파수 대응 백 바이어스 전압 발생 회로및 방법 |
DE10219371B4 (de) * | 2002-04-30 | 2006-01-12 | Infineon Technologies Ag | Signalerzeugungsvorrichtung für eine Ladungspumpe sowie damit versehener integrierter Schaltkreis |
KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
KR100804627B1 (ko) * | 2005-08-26 | 2008-02-20 | 삼성전자주식회사 | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1462935A (en) * | 1973-06-29 | 1977-01-26 | Ibm | Circuit arrangement |
US4015219A (en) * | 1974-01-16 | 1977-03-29 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
US4322675A (en) * | 1980-11-03 | 1982-03-30 | Fairchild Camera & Instrument Corp. | Regulated MOS substrate bias voltage generator for a static random access memory |
US4739191A (en) * | 1981-04-27 | 1988-04-19 | Signetics Corporation | Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage |
US4585954A (en) * | 1983-07-08 | 1986-04-29 | Texas Instruments Incorporated | Substrate bias generator for dynamic RAM having variable pump current level |
US4547682A (en) * | 1983-10-27 | 1985-10-15 | International Business Machines Corporation | Precision regulation, frequency modulated substrate voltage generator |
JPS60158717A (ja) * | 1984-01-27 | 1985-08-20 | Seiko Instr & Electronics Ltd | 温度補償付発振回路 |
JPS6153759A (ja) * | 1984-08-23 | 1986-03-17 | Fujitsu Ltd | 発振回路 |
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
US4656369A (en) * | 1984-09-17 | 1987-04-07 | Texas Instruments Incorporated | Ring oscillator substrate bias generator with precharge voltage feedback control |
DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena | Geregelter CMOS-Substratspannungsgenerator |
US4825142A (en) * | 1987-06-01 | 1989-04-25 | Texas Instruments Incorporated | CMOS substrate charge pump voltage regulator |
US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
US5003197A (en) * | 1989-01-19 | 1991-03-26 | Xicor, Inc. | Substrate bias voltage generating and regulating apparatus |
-
1990
- 1990-10-30 US US07/606,031 patent/US5157278A/en not_active Expired - Lifetime
- 1990-10-30 FR FR9013472A patent/FR2668668B1/fr not_active Expired - Fee Related
- 1990-10-31 GB GB9023725A patent/GB2249412B/en not_active Expired - Lifetime
- 1990-10-31 DE DE4034668A patent/DE4034668C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4445750A1 (de) * | 1994-04-13 | 1995-10-26 | Gold Star Electronics | Rückwärts-Vorspannungs-Spannungsgenerator |
Also Published As
Publication number | Publication date |
---|---|
US5157278A (en) | 1992-10-20 |
GB2249412B (en) | 1994-05-11 |
FR2668668B1 (fr) | 1994-02-04 |
FR2668668A1 (fr) | 1992-04-30 |
DE4034668A1 (de) | 1992-05-07 |
JPH04179157A (ja) | 1992-06-25 |
GB2249412A (en) | 1992-05-06 |
GB9023725D0 (en) | 1990-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4034668C2 (de) | Temperaturstabilisierter Substratspannungsgenerator | |
DE4006306C2 (de) | Spannungswandler mit geringem Leistungsverbrauch | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE3782367T2 (de) | Mos-halbleiterschaltung. | |
DE69528542T2 (de) | Ausgangsschaltung zur Verwendung in einer integrierten Halbleiterschaltung | |
DE4326135B4 (de) | MOS-Oszillatorschaltung | |
EP0591750B1 (de) | Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE69420326T2 (de) | Einschaltrücksetzschaltung | |
DE102008006301B4 (de) | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung | |
DE4321315C1 (de) | Takterzeugungsschaltung für taktgesteuerte Logikschaltungen | |
DE3814667A1 (de) | Rueckspannungsgenerator | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE8714849U1 (de) | Geregelter CMOS-Substratspannungsgenerator | |
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
DE68907451T2 (de) | Ausgangstreiberschaltung für Halbleiter-IC. | |
DE102004027183B4 (de) | Pegelumwandlungsschaltung, die effizient eine Amplitude eines Signals kleiner Amplitude erhöht | |
DE69633652T2 (de) | Pegelschieber für kleine Speisespannungen mit geringem Verbrauch | |
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE102008027392B4 (de) | Schaltung und Verfahren zum Betrieb einer Schaltung | |
DE19813707C2 (de) | Spannungspegelumformschaltung | |
DE102004033452B4 (de) | Oszillatorschaltung und Oszillatorsignalerzeugungsverfahren | |
DE69931121T2 (de) | Spannungsvergleicher | |
DE10317279B4 (de) | Verzögerungsschaltung | |
DE10017481A1 (de) | Transistor-Schutzschaltung mit einer Verstärkungsschaltung für eine H-Brückenschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |