DE19749602A1 - Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung - Google Patents
Eingangs/Ausgangsspannungdetektor für eine SubstratspannungsgeneratorschaltungInfo
- Publication number
- DE19749602A1 DE19749602A1 DE19749602A DE19749602A DE19749602A1 DE 19749602 A1 DE19749602 A1 DE 19749602A1 DE 19749602 A DE19749602 A DE 19749602A DE 19749602 A DE19749602 A DE 19749602A DE 19749602 A1 DE19749602 A1 DE 19749602A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- voltage
- substrate
- cmos inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft einen Eingangs/Ausgangs
spannunqsdetektor für eine Substratspannungs-Generatorschal
tung und insbesondere einen verbesserten Eingangs/Ausgangs
spannunqsdetektor für eine Substratspannungs-Generatorschal
tung, der in der Lage ist, eine Steigerung des elektrischen
Substratpotentials in wirksamer Weise zu verhindern, indem
eine steuernde Fähigkeit der Substratspannungs-Generator
schaltung gemäß eines erkannten elektrischen Eingangspoten
tials an einem Daten-Ein/Ausgangsanschluß variiert wird.
Fig. 1 zeigt ein Blockschaltbild einer herkömmlichen Sub
stratspannungs-Generatorschaltung. Wie daraus ersichtlich
ist, enthält die herkömmliche Substratspannungs-Generator
schaltung einen Substrat-Spannungssensor 10 zum Erkennen
einer Spannung eines Substrats 40, einen Oszillator 20, der
vom Substrat-Spannungssensor 10 und einem externen Zeilen
adreß-Strobesignal (RAS) gesteuert wird, und eine Ladepumpe
30 zum Pumpen einer elektrischen Ladung entsprechend einem
Ausgang des Oszillators 20 und zum Liefern der elektrischen
Ladung an das Substrat 40.
Fig. 2 zeigt ein Schaltschema der herkömmlichen Substrat
spannungs-Generatorschaltung. Wie daraus ersichtlich ist,
enthält der Substrat-Spannungssensor 10 einen PMOS-Transistor
11 und NMOS-Transistoren 12 und 13, die zwischen der Versor
gungsspannung Vcc und der Substratspannung VBB in Reihe ge
schaltet sind, und einen Inverter 14 zum Invertieren des Aus
gangs vom gemeinsamen Verbindungsknoten "a" zwischen dem
Drain des PMOS-Transistors 11 und dem NMOS-Transistor 12. Die
Source- und Substratzonen des PMOS-Transistors 11 sind ebenso
wie Gate und Drain des NMOS-Transistors 13 gemeinsam verbun
den.
Die Gates des PMOS-Transistors 11 und des NMOS-Transistors 12
sind gemeinsam mit der Massespannung Vss verbunden.
Der Oszillator 20 enthält ein NAND-Gatter 21 zum Durchführen
einer NAND-Operation mit dem extern angelegten Signal RASB
und dem Ausgang des Inverters 14 des Substrat-Spannungssen
sors 10, miteinander kaskadiert geschaltete NAND-Gatter 22,
23 und 24, von denen ein jedes den Ausgang des NAND-Gatters
21 erhält, und in Reihe geschaltete Inverter 25 und 26 zum
sequentiellen Invertieren des Ausgangs des NAND-Gatters 24,
der außerdem an den anderen Eingang des NAND-Gatters 22 rück
gekoppelt wird.
Die Ladepumpe 30 enthält einen als PMOS-Transistor ausgebil
deten Pumpkondensator 31, dessen Substrat mit Vcc und dessen
Source und Drain gemeinsam mit dem Ausgang des Inverters 26
im Oszillator 20 am Knoten "b" verbunden sind, um gemäß einem
Taktsignal vom Inverter 26 im Oszillator 20 auf Vcc oder -Vcc
zu pumpen, einen als Diode konfigurierten NMOS-Transistor 32
zum Entladen des Ausgangs vom Gate des als PMOS-Transistor
ausgebildeten Pumpkondensators 31 an einen Vss-Knoten und
einen NMOS-Transistor 33 zum Übertragen der gepumpten elek
trischen Ladung an einen Substratspannungsknoten VBB.
Die Funktion der Substratspannungs-Generatorschaltung wird
nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen er
läutert.
Zunächst wird das elektrische Potential am Ausgangsknoten "a"
des Substrat-Spannungssensors 10 entsprechend der Änderung
der Spannung VBB des Substrats wie folgt bestimmt.
Wenn Vss < VBB + 2Vtn (wobei VBB die Substratspannung und Vtn
die Schwellenspannung eines NMOS-Transistors ist), werden die
NMOS-Transistoren 12 und 13 eingeschaltet, wodurch sie einen
Strom I1 durchlassen, so daß das elektrische Potential am
Ausgangsknoten "a" auf den logischen Schwellenpunkt des In
verters 14 abfällt und der Ausgang des Inverters 14 zu einem
High-Pegel wird.
Wenn Vss < VBB + 2Vtn, wird das elektrische Potential am Aus
gangsknoten "a" auf Vcc heraufgezogen, und der Ausgang des
Inverters 14 wird zu einem Low-Pegel.
Wie in Fig. 3C dargestellt, wird bei einer Substratspannung
VBB von 9 V das elektrische Potential am Ausgangsknoten "a"
auf Vcc heraufgezogen, wie in Fig. 3B dargestellt, und der
Ausgang des Inverters 14 wird zu einem Low-Pegel.
Der Oszillator 20 wird aktiviert, wenn ein Signal RASB mit
Low-Pegel extern angelegt wird oder die Substratspannung VBB
ansteigt, d. h. wenn ein Signal mit Low-Pegel vom Substrat-
Spannungssensors 10 ausgegeben wird. Der Oszillator 20 gibt
deshalb ein Impulssignal "b" mit einer vorgegebenen Periode
aus, wie in Fig. 3A dargestellt.
Die Ladepumpe 30 pumpt eine elektrische Ladung entsprechend
dem Taktsignal vom Knoten "b" im Oszillator 20 und gibt die
so gepumpte elektrische Ladung an den Substratspannungsknoten
VBB, wodurch die erhöhte Substratspannung VBB abfällt.
Wird ein Taktsignal mit Vcc-Pegel vom Knoten "b" eingegeben,
pumpt der Pumpkondensator 31 der Ladepumpe 30 das elektrische
Potential am Knoten "c" bis auf den Pegel von Vcc. Da Drain
und Gate des NMOS-Transistors 32 miteinander verbunden sind,
wird der NMOS-Transistor 32 entsprechend der gepumpten Span
nung Vcc eingeschaltet.
Das elektrische Potential am Knoten "c", das auf Vcc gepumpt
worden ist, wird deshalb an den Knoten Vss entladen, bis des
sen elektrisches Potential die Schwellenspannung Vt1 des
NMOS-Transistors 32 erreicht.
Liegt das Taktsignal vom Knoten "b" im Oszillator 20 auf Low-
Pegel, pumpt der Pumpkondensator 31 das elektrische Potential
am Knoten "c" auf -Vcc. Zunächst fällt das elektrische Poten
tial am NMOS-Transistor 32 um die Schwellenspannung Vt1 auf
-Vcc + Vt1 ab und steigt bis zur Schwellenspannung Vt2 am
NMOS-Transistors 33 an, wodurch es zu -Vt2 wird. Zu diesem
Zeitpunkt beträgt die Spannung VBB am Substrat 0 V.
Die Ladepumpe 30 führt die Pumpoperation entsprechend dem
Taktsignal vom Oszillator 20 wiederholt durch. Wird das
elektrische Potential am Knoten "c" -Vcc + Vt1 + Vt2, gilt
Vss < VBB + Vt1 + Vt2, und die NMOS-Transistoren 12 und 13
werden eingeschaltet. Der Oszillator 20 wird von einem Signal
mit High-Pegel vom Substrat-Spannungssensor 10 nicht akti
viert, und die Pumpoperation wird beendet. Fig. 4 zeigt einen
herkömmlichen Daten-Eingangs/Ausgangsanschluß.
Wie daraus ersichtlich ist, enthält der herkömmliche Daten-
Eingangs/Ausgangsansch1uß NAND-Gatter 34 und 35, von denen
jeweils ein Eingang ein Freigabesignal EN erhält und deren
andere Eingänge Ausgangsdaten DO bzw. DOB erhalten, Inverter
36 und 37 zum Invertieren der Ausgänge von den NAND-Gattern
34 bzw. 35 und NMOS-Transistoren 38 und 39, die zwischen der
Versorgungsspannung Vcc und der Massespannung Vss in Reihe
geschaltet sind und deren Gates die Ausgänge der Inverter 36
bzw. 37 erhalten.
Die Substratzonen der NMOS-Transistoren 38 und 39 sind mit
der Substratspannung VBB verbunden.
Wird während des Betriebs des Daten-Eingangs/Ausgangsan
schlusses im Datenschreibmodus eine in den Daten-Eingangs/
Ausgangsanschluß eingegebene auf Low-Pegel liegende Spannung
bedingt durch Störungen etc. unter -Vtn verringert, wird der
NMOS-Transistor 38 eingeschaltet, und ein Strom Ids fließt
von Vcc an den Daten-Eingangs/Ausgangsanschluß I/O.
Aus diesem Grund wird ein Substratstrom Isub erzeugt und be
dingt durch den Strom Ids an das Substrat über den Sperr
schichtabschnitt der Substratzone geliefert, wodurch die Sub
stratspannung erhöht wird.
Bei der herkömmlichen Substratspannungs-Generatorschaltung
verhält sich diese jedoch entsprechend dem Substrat-Span
nungssensorsignal oder dem extern angelegten Signal RAS,
worauf eine elektrische Ladung an das Substrat geliefert
wird. Wird die steuernde Fähigkeit der Substratspannungs-
Generatorschaltung auf Basis des Stroms Isub am Daten-
Eingangs/Ausgangsanschluß erhöht, kann diese im normalen
Betriebsbereich übermäßig erhöht werden, und der Stromver
brauch nimmt eventuell zu.
Darüber hinaus ist die Substratspannungs-Generatorschaltung
hinsichtlich einer Schwankung der Substratspannung auf Basis
der Stromschwankung am Daten-Eingangs/Ausgangsanschluß nicht
stabil.
Es ist demnach die Aufgabe der vorliegenden Erfindung, einen
verbesserten Eingangs/Ausgangsspannungsdetektor für eine Sub
stratspannungs-Generatorschaltung bereitzustellen, der die
obigen dem Stand der Technik anhaftenden Probleme dadurch
überwindet, daß er in der Lage ist, eine Steigerung des elek
trischen Potentials des Substrats in wirksamer Weise zu ver
hindern, indem die steuernde Fähigkeit der Substratspannungs-
Generatorschaltung gemäß eines erkannten elektrischen Ein
gangspotentials an einem Daten-Ein/Ausgangsanschluß variiert
wird.
Zur Lösung der obigen Aufgabe wird gemäß einem ersten Ausfüh
rungsbeispiel der vorliegenden Erfindung ein Eingangs/Aus
gangsspannungsdetektor für eine Substratspannungs-Generator
schaltung bereitgestellt, der einen Oszillator des Typs mit
variabler Periode zum Erhalten erster, zweiter und dritter
Signale als Eingänge und zum Variieren ihrer Perioden sowie
eine Ladepumpe zum Pumpen einer elektrischen Ladung zu einem
Substrat gemäß einem Steuersignal, das ein Ausgangssignal des
Oszillators des Typs mit variabler Periode ist, enthält.
Die obige Aufgabe wird gleichermaßen von einem Eingangs/Aus
gangsspannungsdetektor für eine Substratspannungs-Generator
schaltung gemäß einem zweiten Ausführungsbeispiel der vor
liegenden Erfindung gelöst, das einen Substrat-Spannungssen
sor zum Erkennen einer Substratspannung, eine Daten-Ein
gangs/Ausgangsspannungs-Detektoreinheit zum Erkennen einer
Spannung an einem Daten-Eingangs/Ausgangsanschluß, einen
gemäß einem Signal RASB oder einem Ausgangssignal vom Sub
strat-Spannungssensor gesteuerten Oszillator des Typs mit
variabler Periode zum Variieren der Periode eines Steuer
signals gemäß einem Ausgangssignal der Daten-Eingangs/
Ausgangsspannungs-Detektoreinheit und eine Ladepumpe zum
Pumpen einer elektrischen Ladung zu einem Substrat gemäß
einer Periode des geregelten Steuersignals enthält.
Weitere Vorteile und Merkmale der vorliegenden Erfindung
ergeben sich aus der nachfolgenden detaillierten Beschreibung
in Zusammenhang mit den beiliegenden Zeichnungen; es zeigen:
Fig. 1 ein Blockschaltbild einer herkömmlichen Substratspan
nungs-Generatorschaltung;
Fig. 2 ein detailliertes Schaltschema der Substratspannungs-
Generatorschaltung;
Fig. 3A bis 3C Wellenformen- bzw. Impulsdiagramme der Span
nungen in der Schaltung von Fig. 2;
Fig. 4 ein Schaltschema eines herkömmlichen Daten-Eingangs/
Ausgangsanschlusses;
Fig. 5 ein Blockschaltbild eines Eingangs/Ausgangsspannungs
detektors für eine Substratspannungs-Generatorschaltung gemäß
der vorliegenden Erfindung;
Fig. 6 ein detailliertes Schaltschema der Daten-Eingangs/Aus
gangsspannungs-Detektoreinheit in der Schaltung von Fig. 5;
und
Fig. 7 ein detailliertes Schaltschema des Oszillators des
Typs mit variabler Periode in der Schaltung von Fig. 5.
Fig. 5 stellt einen Eingangs/Ausgangsspannungsdetektor für
eine Substratspannungs-Generatorschaltung gemäß der vorlie
genden Erfindung dar.
Bei der vorliegenden Erfindung sind zusätzlich zum Substrat-
Spannungssensor 10 und der Ladepumpe 30 der herkömmlichen
Schaltung gemäß Fig. 1 eine Daten-Eingangs/Ausgangs-Detektor
einheit 100 zum Erkennen einer Spannung eines Daten-Eingangs/
Ausgangsanschlusses und ein Oszillator 200 mit variabler
Periode zum Erhalt des extern angelegten Signals RASB und der
Ausgänge der Daten-Eingangs/Ausgangs-Detektoreinheit 100 so
wie des Substrat-Spannungssensors 10 und zum Variieren der
Periode des Taktsignals vorgesehen.
Die in Fig. 6 dargestellte Daten-Eingangs/Ausgangs-Detektor
einheit 100 enthält einen PMOS-Transistor 49, dessen Source
mit der Massespannung Vss, dessen Gate mit einem Daten-E/A-
Anschluß und dessen Drain mit seiner Substratzone verbunden
ist, einen ersten CMOS-Inverter, der aus einem PMOS-Transi
stor 51 und einem NMOS-Transistor 52 aufgebaut ist, zum Er
halt der Drainspannung vom PMOS-Transistor 49 über einen
Knoten "d", einen zweiten CMOS-Inverter, der aus einem PMOS-
Transistor 54 und einem NMOS-Transistor 55 aufgebaut ist, zum
Erhalt des Ausgangs des ersten aus 51, 52 aufgebauten CMOS-
Inverters und einen dritten CMOS-Inverter 56 und 57 zum Er
halt der Ausgänge des zweiten CMOS-Inverters 54, 55 und zum
Ausgeben eines Detektorsignals SE.
Wie aus Fig. 7 ersichtlich ist, enthält der Oszillator 200
mit variabler Periode ein erstes und zweites Übertragungsgat
ter 61 und 62, die entsprechend dem Detektorsignal SE von der
Daten-E/A-Spannungsdetektoreinheit 100 und dem invertierten
Detektorsignal vom Inverter 69 aktivierbar sind, ein NAND-
Gatter 63 zum Durchführen einer NAND-Operation mit dem Aus
gangssignal des Substrat-Spannungssensors 10 und dem extern
eingegebenen Signal RASB, einen vierten CMOS-Inverter 64 zum
Invertieren des Signalpegels eines Steuersignals DRV, das
über das erste Übertragungsgatter 61 eingegeben wird, einen
fünften und sechsten CMOS-Inverter 65 und 66, die von dem
Ausgangssignal des NAND-Gatters 63 angesteuert werden, um das
Ausgangssignal vom CMOS-Inverter 64 sequentiell zu invertie
ren und ein neues Steuersignal auszugeben, einen siebten
CMOS-Inverter 67 zum Invertieren des Signalpegels des Steu
ersignals DRV und einen achten CMOS-Inverter 68 zum Invertie
ren des Ausgangssignals des siebten CMOS-Inverters 67 und zum
Übertragen des invertierten Ausgangssignals über das zweite
Übertragungsgatter 62 an den vierten CMOS-Inverter 64 als ein
Eingangssignal.
Der vierte, siebte und achte CMOS-Inverter 64, 67 und 68 sind
jeweils aus einem PMOS-Transistor und einem NMOS-Transistor
aufgebaut, die zwischen der Versorgungsspannung Vcc und der
Nassespannung Vss in Reihe geschaltet sind, und deren Gates
gemeinsam verbunden sind. Der fünfte und sechste CMOS-Inver
ter 65 und 66 enthalten jeweils zwei PMOS-Transistoren, deren
jeweilige Gates zum Erhalt des Ausgangssignals des NAND-Gat
ters 63 bzw. des Ausgangssignals des CMOS-Inverters der vori
gen Stufe geschaltet sind, und deren Drains gemeinsam verbun
den sind, sowie zwei NMOS-Transistoren, die zwischen den
Drains der PMOS-Transistoren und der Massespannung Vss in
Reihe geschaltet sind, und deren Gates jeweils so geschaltet
sind, daß sie das Ausgangssignal des NAND-Gatters 63 bzw. das
Ausgangssignal des CMOS-Inverters der vorigen Stufe erhalten.
Nunmehr wird die Funktion des Daten-Eingangs/Ausgangsspan
nungsdetektor für eine Substratspannungs-Generatorschaltung
gemäß der vorliegenden Erfindung erläutert.
Zunächst gibt die Daten-E/A-Spannungsdetektoreinheit 100 ein
Detektorsignal SE mit High-Pegel aus, wenn das elektrische
Potential des Daten-E/A-Anschlusses unter einen vorgegebenen
Pegel abfällt, und ein Detektorsignal SE mit Low-Pegel, wenn
das elektrische Potential des Daten-E/A-Anschlusses einen
vorgegebenen Pegel überschreitet und der Substrat-Spannungs
sensor 10 die Substratspannung VBB erkennt.
Der Oszillator 200 mit variabler Periode wird deshalb vom
Ausgangssignal des Substrat-Spannungssensors 10 angesteuert
und verlängert oder verkürzt die Periode des Steuersignals
DRV an die Ladepumpe 30 entsprechend dem Ausgangspegel der
Daten-E/A-Spannungsdetektoreinheit 100, um auf diese Weise
das Pumpen der Ladepumpe 30 zu steuern, so daß es möglich
ist, eine Erhöhung der Substratspannung innerhalb kurzer Zeit
zu verhindern.
Fällt nämlich das elektrische Potential am Daten-E/A-Anschluß
(Fig. 6) auf -Vtp (Vtp ist die Schwellenspannung des PMOS-
Transistors 49), wird der PMOS-Transistor 49 eingeschaltet,
wodurch der Strom 12 fließt. Zu diesem Zeitpunkt bleiben die
NMOS-Transistoren 42, 43 und 48 sowie die PMOS-Transistoren
41, 44, 45, 46 und 47 eingeschaltet.
Fällt das elektrische Potential am Knoten d ab und wird der
PMOS-Transistor 51 eingeschaltet, werden der NMOS-Transistor 55
und der PMOS-Transistor 56 nacheinander eingeschaltet, und
ein Detektorsignal SE auf High-Pegel mit dem hohen Pegel der
Versorgungsspannung Vcc wird über den Ausgangsanschluß ausge
geben.
Außerdem wird ein Detektorsignal SE auf Low-Pegel über den
Ausgangsanschluß ausgegeben, wenn das elektrische Potential
am Daten-E/A-Anschluß -Vtp überschreitet.
Fällt das elektrische Potential am Daten-E/E-Anschluß auf
-Vtp ab und wird ein Detektorsignal SE auf High-Pegel von der
Daten-E/A-Spannungsdetektoreinheit 100 ausgegeben, so wird,
wie in Fig. 7 dargestellt, das erste Übertragungsgatter 61
eingeschaltet, und ein Periodenbestimmungspfad des Steuer
signals DRV vom Oszillator 200 mit variabler Periode wird mit
einer dreistufigen Struktur, nämlich durch den vierten, fünf
ten und sechsten CMOS-Inverter 64, 65 und 66, ausgebildet, so
daß die steuernde Fähigkeit der Substratspannungs-Generator
schaltung erhöht wird.
Wird des weiteren ein Signal RASB mit Low-Pegel eingegeben
oder die Substratspannung VBB erhöht, d. h. wird ein Signal
auf Low-Pegel vom Substrat-Spannungssensor 10 ausgegeben,
gibt das NAND-Gatter 63 ein Signal mit High-Pegel aus, wo
durch der fünfte und sechste CMOS-Inverter 65 und 66 ange
steuert werden.
Das Steuersignal DRV, das einen High- oder Low-Pegel beibe
hält, wird deshalb sequentiell vom vierten, fünften und
sechsten CMOS-Inverter 64, 65 und 66 über das erste Übertra
gungsgatter 61 invertiert und dann ausgegeben, so daß die
Periode des Steuersignals DRV verkürzt wird.
Überschreitet dagegen des elektrische Potential am Daten-E/A-
Anschluß -Vtp und wird von der Daten-E/A-Spannungsdetektor
einheit 100 ein Detektorsignal SE auf Low-Pegel ausgegeben,
wird das zweite Übertragungsgatter 62 eingeschaltet, und der
Periodenbestimmungspfad des Steuersignals DRV vom Oszillator
200 mit variabler Periode wird mit einer fünfstufigen Struk
tur, d. h. durch den vierten, fünften, sechsten, siebten und
achten CMOS-Inverter 64, 65, 66, 67 und 68, ausgebildet.
Das Steuersignal DRV, das einen High- oder Low-Pegel beibe
hält, wird deshalb sequentiell vom vierten, fünften, sech
sten, siebten und achten CMOS-Inverter 64, 65, 66, 67 und 68
über das zweite Übertragungsgatter 62 invertiert und dann
ausgegeben, so daß die Periode des Steuersignals DRV verlän
gert wird.
Danach erhöht die Ladepumpe 30 die Anzahl der Ladepumpopera
tionen, wenn die Periode des Steuersignals DRV entsprechend
des Steuersignals DRV vom Oszillator 200 mit variabler Perio
de kürzer ist, und verringert die Anzahl der Pumpoperationen,
wenn die Periode länger ist.
Schließlich wird die Periode des Steuersignals DRV vom Oszil
lator 200 mit variabler Periode verkürzt, wenn die Substrat
spannung beginnt, anzusteigen, wodurch die Anzahl der Lade
pumpoperationen innerhalb einer Zeiteinheit zunimmt, wodurch
ein Anstieg der Substratspannung verhindert werden kann.
Wie oben beschrieben, wird die Schaltung bei der vorliegenden
Erfindung gemäß dem extern angelegten Signal RASB oder dem
Detektorsignal der Substratspannung VBB gesteuert, und die
steuernde Fähigkeit der Spannungsgeneratorschaltung wird nur
dann erhöht, wenn das elektrische Potential am Daten-E/A-An
schluß abfällt, wodurch die Schaltung wirksamer zur Verrin
gerung des Stromverbrauchs beiträgt.
Außerdem ist es aufgrund der elektrischen Schwankung am
Daten-E/A-Anschluß möglich, Schwankungen der Substratspannung
rascher auszugleichen und die erhöhte Substratspannung zu
stabilisieren, indem das elektrische Potential am Daten-E/A-
Ahschluß direkt erkannt und die Anzahl der Ladepumpoperatio
nen gemäß dem variierten Steuersignal geregelt wird.
Claims (11)
1. Daten-Eingangs/Ausgangsspannungsdetektor für eine Sub
stratspannungs-Generatorschaltung,
der einen Oszillator (200) des Typs mit variabler Periode zum Erhalten erster, zweiter und dritter Signale als Eingänge und zum Variieren ihrer Perioden und
eine Ladepumpe (30) zum Pumpen einer elektrischen Ladung zu einem Substrat gemäß einem Steuersignal (DRV), das vom Oszillator (200) des Typs mit variabler Periode ausgegeben wird, aufweist.
der einen Oszillator (200) des Typs mit variabler Periode zum Erhalten erster, zweiter und dritter Signale als Eingänge und zum Variieren ihrer Perioden und
eine Ladepumpe (30) zum Pumpen einer elektrischen Ladung zu einem Substrat gemäß einem Steuersignal (DRV), das vom Oszillator (200) des Typs mit variabler Periode ausgegeben wird, aufweist.
2. Schaltung nach Anspruch 1, bei der das erste, zweite und
dritte Signal ein Signal RASB, ein Substratspannungs-Detek
torsignal (VBB) und ein Daten-E/A-Spannungsdetektorsignal
(SE) ist.
3. Schaltung nach Anspruch 1, bei der der Oszillator (200)
mit variabler Periode angesteuert wird, wenn das erste und
zweite Signal auf dem Low-Pegel liegen.
4. Schaltung nach Anspruch 1, bei der der Oszillator (200)
mit variabler Periode die Periode des Steuersignals (DRV)
entsprechend dem dritten Signal variiert.
5. Schaltung nach Anspruch 4, bei der die Periode des
Steuersignals (DRV) verkürzt wird, wenn das dritte Signal auf
High-Pegel und nicht auf Low-Pegel liegt.
6. Schaltung nach Anspruch 5, bei der das Steuersignal
(DRV) über einen Periodenbestimmungspfad mit einer fünfstu
figen Struktur, in der fünf CMOS-Inverter (64, 65, 66, 67,
68) in Reihe geschaltet sind, ausgegeben wird, wenn das
dritte Signal auf Low-Pegel liegt, und über einen Perioden
bestimmungspfad mit einer dreistufigen Struktur, in der drei
CMOS-Inverter (64, 65, 66) in Reihe geschaltet sind, ausgege
ben wird, wenn das dritte Signal auf High-Pegel liegt.
7. Schaltung nach Anspruch 2, bei der das dritte Signal
(SE) ein Detektorsignal auf High-Pegel ist, wenn eine Daten-
E/A-Spannung erkannt wird, die niedriger ist als die negative
Schwellenspannung (-Vtp) eines PMOS-Transistors (49), und ein
Detektorsignal auf High-Pegel ist, wenn erkannt wird, daß die
Daten-E/A-Spannung höher ist als die negative Schwellenspan
nung (-Vtp) des PMOS-Transistors (49)
8. Schaltung nach Anspruch 2, bei der das dritte Signal
(SE) von einer Gruppe ausgegeben wird, die einen PMOS-Tran
sistor (49), dessen Source mit der Massespannung (Vss), des
sen Gate mit einer Daten-E/A-Spannung und dessen Drain mit
einem Substrat verbunden ist, einen ersten CMOS-Inverter (51,
52) zum Erhalt des elektrischen Potentials des Drains des
PMOS-Transistors (49), einen zweiten CMOS-Inverter (54, 55)
zum Erhalt des Ausgangs des ersten CMOS-Inverters (51, 52)
und einen dritten CMOS-Inverter (56, 57) zum Erhalt des Aus
gangs des zweiten CMOS-Inverters (54, 55) aufweist.
9. Schaltung nach Anspruch 2, bei der der Oszillator (200)
mit variabler Periode folgendes aufweist:
ein NAND-Gatter (63) zum Erhalt des ersten und zweiten Signals;
ein erstes und zweites Übertragungsgatter (61, 62), die entsprechend dem dritten Signal (SE) und den invertierten dritten Signal von einem Inverter (69) aktivierbar sind;
einen vierten CMOS-Inverter (64) zum zum Erhalt der Ausgänge des ersten und zweiten Übertragungsgatters (61, 62);
einen fünften CMOS-Inverter (65) zum Invertieren eines Aus gangs des vierten CMOS-Inverters (64);
einen sechsten CMOS-Inverter (66) zum Invertieren eines Aus gangs des fünften CMOS-Inverters (65) entsprechend einem Steuersignal des NAND-Gatters (63);
einen siebten CMOS-Inverter (67) zum Erhalt eines Ausgangs vom sechsten CMOS-Inverter (66);
und einen achten CMOS-Inverter (68) zum Erhalt eines Ausgangs des siebten CMOS-Inverters (67), wobei das erste und zweite Übertragungsgatter (61, 62) Ausgänge vom sechsten und achten CMOS-Inverter (66, 68) erhalten und der Ausgang des sechsten CMOS-Inverter (66) das Steuersignal wird.
ein NAND-Gatter (63) zum Erhalt des ersten und zweiten Signals;
ein erstes und zweites Übertragungsgatter (61, 62), die entsprechend dem dritten Signal (SE) und den invertierten dritten Signal von einem Inverter (69) aktivierbar sind;
einen vierten CMOS-Inverter (64) zum zum Erhalt der Ausgänge des ersten und zweiten Übertragungsgatters (61, 62);
einen fünften CMOS-Inverter (65) zum Invertieren eines Aus gangs des vierten CMOS-Inverters (64);
einen sechsten CMOS-Inverter (66) zum Invertieren eines Aus gangs des fünften CMOS-Inverters (65) entsprechend einem Steuersignal des NAND-Gatters (63);
einen siebten CMOS-Inverter (67) zum Erhalt eines Ausgangs vom sechsten CMOS-Inverter (66);
und einen achten CMOS-Inverter (68) zum Erhalt eines Ausgangs des siebten CMOS-Inverters (67), wobei das erste und zweite Übertragungsgatter (61, 62) Ausgänge vom sechsten und achten CMOS-Inverter (66, 68) erhalten und der Ausgang des sechsten CMOS-Inverter (66) das Steuersignal wird.
10. Daten-Eingangs/Ausgangsspannungsdetektor für eine Sub
stratspannungs-Generatorschaltung, die folgendes aufweist:
einen Substrat-Spannungssensor (10) zum Erkennen einer Sub stratspannung;
eine Daten-E/A-Spannungsdetektoreinheit (100) zum Erkennen einer Spannung an einem Daten-E/A-Anschluß;
einen Oszillator (200) mit variabler Periode, der entspre chend einem oder mehreren Zeilenadreß-Strobe-Signalen (RASB) und einem Ausgangssignal vom Substrat-Spannungssensor (10) zum Varieren der Periode des Steuersignals (DRV) entsprechend einem Ausgangssignal der Daten-E/A-Spannungsdetektoreinheit (100) angesteuert wird; und
eine Ladepumpe (30) zum Pumpen einer elektrischen Ladung an ein Substrat entsprechend der Periode des auf diese Weise ge regelten Steuersignals (DRV).
einen Substrat-Spannungssensor (10) zum Erkennen einer Sub stratspannung;
eine Daten-E/A-Spannungsdetektoreinheit (100) zum Erkennen einer Spannung an einem Daten-E/A-Anschluß;
einen Oszillator (200) mit variabler Periode, der entspre chend einem oder mehreren Zeilenadreß-Strobe-Signalen (RASB) und einem Ausgangssignal vom Substrat-Spannungssensor (10) zum Varieren der Periode des Steuersignals (DRV) entsprechend einem Ausgangssignal der Daten-E/A-Spannungsdetektoreinheit (100) angesteuert wird; und
eine Ladepumpe (30) zum Pumpen einer elektrischen Ladung an ein Substrat entsprechend der Periode des auf diese Weise ge regelten Steuersignals (DRV).
11. Schaltung nach Anspruch 10, bei der die Periode des Steu
ersignals (DRV) im Oszillator (200) mit variabler Periode
verkürzt wird, wenn das Detektorsignal von der Daten-E/A-
Spannungsdetektoreinheit (100) auf Fligh-Pegel liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014968A KR100273210B1 (ko) | 1997-04-22 | 1997-04-22 | 데이터 입출력 감지형 기판전압 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19749602A1 true DE19749602A1 (de) | 1998-10-29 |
DE19749602C2 DE19749602C2 (de) | 2003-02-27 |
Family
ID=19503558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19749602A Expired - Fee Related DE19749602C2 (de) | 1997-04-22 | 1997-11-10 | Substratspannungs-Generatorschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5952872A (de) |
JP (1) | JP2932433B2 (de) |
KR (1) | KR100273210B1 (de) |
CN (1) | CN1100388C (de) |
DE (1) | DE19749602C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690226B2 (en) | 2000-05-24 | 2004-02-10 | Nec Corporation | Substrate electric potential sense circuit and substrate electric potential generator circuit |
CN112331248A (zh) * | 2019-08-05 | 2021-02-05 | 上海复旦微电子集团股份有限公司 | 用于建立nor存储器读电压的电荷泵电路和nor存储器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194954B1 (en) * | 1997-12-31 | 2001-02-27 | Hyundai Electronics Industries Co., Ltd. | Voltage controlled generator for semiconductor devices |
KR100300034B1 (ko) * | 1998-02-07 | 2001-09-06 | 김영환 | 반도체소자의기판전압인가회로 |
KR100309459B1 (ko) * | 1998-04-13 | 2001-12-17 | 김영환 | 반도체장치의기판전압발생기 |
US6380571B1 (en) | 1998-10-14 | 2002-04-30 | National Semiconductor Corporation | CMOS compatible pixel cell that utilizes a gated diode to reset the cell |
US6078211A (en) * | 1998-10-14 | 2000-06-20 | National Semiconductor Corporation | Substrate biasing circuit that utilizes a gated diode to set the bias on the substrate |
KR100307525B1 (ko) * | 1998-11-26 | 2001-11-15 | 김영환 | 기판전압감지제어회로 |
KR100300077B1 (ko) * | 1999-07-28 | 2001-11-01 | 김영환 | 가변 오실레이션 주기를 갖는 차지펌프회로 |
JP4087544B2 (ja) * | 2000-02-28 | 2008-05-21 | 三菱電機株式会社 | バッファ回路およびホールド回路 |
KR100567533B1 (ko) * | 2004-03-03 | 2006-04-03 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
KR100576922B1 (ko) * | 2004-04-19 | 2006-05-03 | 주식회사 하이닉스반도체 | 고전압 발생 회로 |
KR100604657B1 (ko) * | 2004-05-06 | 2006-07-25 | 주식회사 하이닉스반도체 | 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치 |
KR100780619B1 (ko) * | 2006-08-31 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 장치 |
KR100900785B1 (ko) * | 2007-05-14 | 2009-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 발생기 및 발생방법 |
KR100897300B1 (ko) * | 2008-03-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
KR20100026728A (ko) * | 2008-09-01 | 2010-03-10 | 주식회사 하이닉스반도체 | 내부전압 생성회로 |
FR2942396B1 (fr) | 2009-02-25 | 2012-06-22 | Hill Rom Ind Sa | Dispositif support de tete ou d'avant-bras gonflable |
CN101976940A (zh) * | 2010-10-12 | 2011-02-16 | 上海交通大学 | 开关电源转换器开关管驱动自举电路 |
KR101950322B1 (ko) * | 2012-12-11 | 2019-02-20 | 에스케이하이닉스 주식회사 | 전압 생성회로 |
CN103944553B (zh) * | 2014-04-18 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种输出缓冲器、栅极驱动电路及其控制方法 |
CN104317343B (zh) * | 2014-09-30 | 2016-04-27 | 山东华芯半导体有限公司 | 一种保持mos管阈值电压恒定的电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157278A (en) * | 1990-10-30 | 1992-10-20 | Samsung Electronics Co., Ltd. | Substrate voltage generator for semiconductor device |
JP3315130B2 (ja) * | 1991-05-20 | 2002-08-19 | 三菱電機株式会社 | 半導体集積回路 |
JP3510335B2 (ja) * | 1994-07-18 | 2004-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
KR0142403B1 (ko) * | 1994-12-20 | 1998-07-15 | 김광호 | 반도체 메모리장치의 전원승압회로 |
KR0179845B1 (ko) * | 1995-10-12 | 1999-04-15 | 문정환 | 메모리의 기판전압 공급제어회로 |
KR100223770B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 반도체 장치의 문턱전압 제어회로 |
-
1997
- 1997-04-22 KR KR1019970014968A patent/KR100273210B1/ko not_active IP Right Cessation
- 1997-10-17 CN CN97119055A patent/CN1100388C/zh not_active Expired - Fee Related
- 1997-11-10 DE DE19749602A patent/DE19749602C2/de not_active Expired - Fee Related
-
1998
- 1998-03-23 US US09/045,942 patent/US5952872A/en not_active Expired - Lifetime
- 1998-04-21 JP JP10110569A patent/JP2932433B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690226B2 (en) | 2000-05-24 | 2004-02-10 | Nec Corporation | Substrate electric potential sense circuit and substrate electric potential generator circuit |
CN112331248A (zh) * | 2019-08-05 | 2021-02-05 | 上海复旦微电子集团股份有限公司 | 用于建立nor存储器读电压的电荷泵电路和nor存储器 |
CN112331248B (zh) * | 2019-08-05 | 2024-05-14 | 上海复旦微电子集团股份有限公司 | 用于建立nor存储器读电压的电荷泵电路和nor存储器 |
Also Published As
Publication number | Publication date |
---|---|
JPH10303369A (ja) | 1998-11-13 |
US5952872A (en) | 1999-09-14 |
CN1100388C (zh) | 2003-01-29 |
DE19749602C2 (de) | 2003-02-27 |
KR19980077728A (ko) | 1998-11-16 |
JP2932433B2 (ja) | 1999-08-09 |
CN1197332A (zh) | 1998-10-28 |
KR100273210B1 (ko) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
DE69027252T2 (de) | Festwertspeichersystem mit Mehrfachwert-Speicherung | |
DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
EP0389846B1 (de) | Spannungsvervielfacherschaltung | |
DE69113399T2 (de) | Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. | |
DE19505502C2 (de) | Spannungsgenerator für ein Halbleiterbauelement | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE69425930T2 (de) | Integrierte Halbleiterschaltung | |
DE4242804C2 (de) | Ladungspumpkreis | |
DE19812096A1 (de) | Ladepumpenschaltung für ein Halbleiterspeichergerät | |
DE4437757A1 (de) | Referenzspannungserzeugungsschaltung | |
DE4221575C2 (de) | Integrierter CMOS-Halbleiterschaltkreis und Datenverarbeitungssystem mit integriertem CMOS-Halbleiterschaltkreis | |
DE4203137C2 (de) | Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren | |
DE10164027A1 (de) | Schaltung zum Klammern einer Wortleitungsspannung | |
DE4336907A1 (de) | Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung | |
DE68907451T2 (de) | Ausgangstreiberschaltung für Halbleiter-IC. | |
DE10297335T5 (de) | Spannungserfassungsschaltung und dieselbe benutzende Erzeugungsschaltung für interne Spannung | |
DE69330571T2 (de) | Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit der übrigen Schaltung | |
DE69514788T2 (de) | Negative Wortleitung-Spannungsregelungschaltung für elektrisch löschbare Halbleiterspeicheranordnungen | |
DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
DE4239318A1 (en) | System for identifying application of supply voltage esp. for electronic circuit - has identifying unit connected to supply voltage lead for identifying application and interruption of supply voltage across supply voltage lead also signal prodn. unit | |
DE69600264T2 (de) | Ladungspumpe-Generator-Schaltkreis für negative Spannung | |
DE69024929T2 (de) | Spannungsregler mit Leistungszusatzsystem | |
DE3826745C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140603 |