DE8714849U1 - Geregelter CMOS-Substratspannungsgenerator - Google Patents

Geregelter CMOS-Substratspannungsgenerator

Info

Publication number
DE8714849U1
DE8714849U1 DE8714849U DE8714849U DE8714849U1 DE 8714849 U1 DE8714849 U1 DE 8714849U1 DE 8714849 U DE8714849 U DE 8714849U DE 8714849 U DE8714849 U DE 8714849U DE 8714849 U1 DE8714849 U1 DE 8714849U1
Authority
DE
Germany
Prior art keywords
substrate
pmos
regulated
substrate voltage
voltage generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE8714849U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jenoptik AG
Original Assignee
Jenoptik Jena GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DD29830186A external-priority patent/DD256001B5/de
Priority claimed from DD30128087A external-priority patent/DD259486A1/de
Priority claimed from DD30128187A external-priority patent/DD259487A1/de
Application filed by Jenoptik Jena GmbH filed Critical Jenoptik Jena GmbH
Publication of DE8714849U1 publication Critical patent/DE8714849U1/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Jeüopi/ik t> > > ···.
Jena ömbH, DDS 69öO Jena '
7 < · «
Geregelter CMOS-Substratspannungsgenerator
Die Erfindung wird zur Beaufschlagung des Substrates eines Halbleiternhips mit einer negativen Substratspannung während des Betriebes verwendet. Anwendungsfälle sind insbesondere dynamische Speicher.
Die bekannten Substratspannungsgeneratoren arbeiten nach dem Prinzip, daß aiii Eingösäiliatör eifie periodische Schwingung erzeugt und diese Schwingung über einen PUfflpkondensätor und Entkoppeldioden derart mit Masse und Substrat verbunden wird, daß sich das Substrat auf eine negative Spannung auflädt. Eine derartige Schaltung ist beispielsweise in der EP 24 9ÖJ5 beschrieben, bei der ein zusätzlicher Spannungsbegrenzer aus zwei in Reihe geschalteten n-Kanal-FET-Dioden die Spannung U3 des Substrates auf das Doppelte der Schwellspannung U^ begrenzt. Nachteilig ist bei den Pumpschaltungen mit Entkoppeldioden die Verringerung des Pumphubes auf eine um 2 &ugr;&trade; verminderte Spannung, was einem langsameren Erreichen der Betriebsbereitschaft als bei vollem Pumphub entspricht. Zur Erreichung des vollen Pumphubes ist es aus der EP 173 980 bekannt, das Bezugspotential für den Pumpkondensator über eine Bootstrapschaltung abzusenken.
Nachteilig ist aber weiterhin die Möglichkeit, daß über die n-Kanal-FET-Dioden eine Injektion von Ladungsträgern ins Substrat erfolgt, wenn sich der Knoten am Pump kondensator auf positive V/erte nahe der Schwellspannung der parasitären pn-Übergänge (n -Substrat) auflädt.
Nachteilig ist weiterhin, daß bei den unterschiedlichen Betriebszuständen die Substratspannung kapazitiv beeinflußt wird.
i
i § *
Zur Konstanthaltung der Substratspannung sind verschiedene Lösungen bekannt.
Es ist beispielsweise möglich, weitere Pumpschaltung&thgr;&eegr; bei Anlegen der Zeilen- bzw. SpaltenaUsWahlsignale RAS bzw. CAS' zuzuschalten. Derartige Schaltungen sind modifiziert In DE 32 44 327} DE 35 30 092 sowie EP 173 980 beschrieben. Charakteristisch ist hierbei, daß die Substratspannung einem - von Zeitkonstanten abgesehen - im
wer sent lichen konstantsn Wsrt gehalten wird* Nachteilig ist hierbei, daß bei der RAS-Planke nach "low" durch das Kippen der Bitleitungen die Substratspannung um einen bestimmten Wert nach negativeren Werten verschoben wird und demnach die Sübstratspannung durch teckströrae auf den durch den Meßfühler fest vorgegebenen Wert der Substratspannung driftet. Der Wert der Drift ist 'dabei von der Länge der RAS-Phase abhängig·
!Daa Ziel der Erfindung besteht darin, einen CMOS-Substratspannungsgenerator zu schaffen, der die 'Bubstratspannung extrem schnell auf den Endwert auflädt, Bubstratspannungsschwankungen schnell ausgleicht und bei dem keine Gefahr der Injektion von Ladungsträgern über n1* - Gebiete von nMOS-Transistoren besteht. Weiterhin ist durch geeignete Maßnahmen die Substratspannung auf den Viert zu halten, den die Substratspannung nach der ÜSis-ELanke durch das Kippen der Bit leitungen angenommen § hat.
Bie Erfindung löst die Aufgabe, zur Erzielung extrem kurzevr Zeiten zur Aufladung des Substrates auf den geforderten &idigr;/ert einen Substratspannungsgenerator zu
schaffen, bei dem die Aufladung des Substrates über gesteuerte Entkoppelglieder - vorzugsweise gesteuerte MOS-Transistoren erfolgt. Zur Erhöhung der Pumpleistung
«&Oacgr;
bei Substratspannungen nahe Null V ist die Auflädung durch andere, pärsllelgesciiältete Entköppelglieder zu sichern, die gleichzeitig eine Injektion von Ladungsträgern ins Substrat verhindern. Die Schaltung ist dabei als Gegentaktschaltung zu konzipieren.
Weiterhin ist die Subs tr at spannung während der ItAS-Phase tauf einen niedrigeren Wert zu halten.
Der geregelte CMOS-Substratspannungsgenerator enthält einen Komparator, welcher beim Erreichen des Endwertes der Substratspannung Ug in Bezug auf das Massepotential Uss den Ringoszillator beeinflußt.
Der Ringoszillator ist über einen Verstärker mit einer Pumpschaltung aus einem Pumpkondensator und einem ersten pMOS Entkoppelglied zwischen Masse und Pumpkondensator und einem zweiten MOS Entkoppelglied zwischen Pumpkondensator und dem Substrat verbunden.
Dabei besteht der Komparator aus einem Meßfühler mit einem Verstärker. Der Meßfühler besteht dabei aus einer Reihenschaltung, einer Stromquelle und einer Widerstandskombination zwischen der Veraorgungsspannung und dem Substrat. Die Widerstandskombination besteht dabei aus MOS-Transistoren.
Die Spannung über der Widerstandskombination gegen Masse bildet dabei eine im wesentlichen konstante Ausgangsspannung, die sich nur durch die Regelabweichungen geringfügig ändert und die für die nachgeordneten Teile des geregelten Substrat spannungsgenerator die Eingangsspannung darstellt.
Erfindungsgemäß ist der Ausgang des Verstärkers über ein erstes Verzögerungsglied mit der ersten Pumpschaltung und über ein zweites invertierendes Verzögerungsglied mit einer im Gegentakt arbeitenden zweiten Pump schalt; &ngr; &igr; ' verbunden. Die beiden Verzögerungsglieder haben dabei die gleiche Verzögerung ( IT1), so daß die beiden
Pumpschaltungen im Gegentaktbetrieb arbeiten. Weiterhin sind zwei Steuerschaltungen vorgesehen, die jeweils aus einem Verzögerungsglied und einem Kondensator bestehen. Die erste Steuerschaltung ist dabei mit den Gates der beiden Entkoppelglieder der ersten Pumpschaltung und die zweite Steuerschaltung ist dabei mit den Gates der beiden Entkoppelglieder der zweiten Pumpschaltung verbunden. Das Verzögerungsglied der ersten Steuerschaltung invertiert dabei das Signal des Verstärkers bei gleicher Verzögerung ( T p) gegenüber der zv^eiten Steuerschaltung aber geringerer Verzögerung ( T » v. T1) als die Verzögerung (T.) der Pumpschaltungen. Weiterhin sind die Gates der Entkoppelglieder der Pumpschaltungen jeweils mit in Flußrichtung gepolten pMOS-Dioden mit Masse verbunden.
In Ausgestaltung der Erfindung sind den nMOS Entkoppelgliedern zwischen dem Pumpkondensator und Substrat pMÖS-Entkoppelglieder parallelgeschaltet, deren Gates jeweils mit der im Gegentakt arbeitenden Steuerschaltung verbunden sind. Weiterhin sind pMOS-Entladetransistoren zwischen den Gates der pMOS-Entkoppelglieder und Masse angeordnet, die von den im Gleichtakt arbeitenden Steuerschaltungen gesteuert werden.
In Ausgestaltung der Erfindung entfällt bei einem festgelegten Einschwingverhalten des Ringoszillators eine der beiden pMOS-Dioden. Dabei ist durch Dimension!erungsmaßnahmen das Einschwingverhalten so zu bestimmen, daß an der Steuerschaltung, an der zuerst eine high/low-Flanke auftritt, die pMOS-Diode entfällt. Die Funktion des geregelten Substratspannungsgenerators ist nachstehend beschrieben} Der Komparator mißt ständig die Substratspannung U&ldquor;. Bei Unterschreiten der Substrat spannung JB-Uj<2 U^ (negative Werte) blockiert der Komparator je nach Einstellung des Lasttransistors
&bull;&bull;&bull;&bull;&bull;&bull;«&bull;&bull;ft J
■ &bull;■&bull;■&bull;ft· S
I · · ■ I · ft ft
■ ■ · a a * ■ t ■ · ft ·
das Steuertor des Ringoszillators, welches bei positiveren Substratspannungen - UB > 2 U^ öffnet. Die erhaltene Schwingung wird über den Verstärker ausgekoppelt. Die Pumpschaltungen erhalten ein genau £ - phasenverschobenes Signal, so daß sie im Gegentakt arbeiten. Die zugehörige Steuerschaltung arbeitet voreilend und invers zu der Pump s ehalt ung.
Bei der low-Flanke entsteht ein Spannungssprung von -Uqq am Pumpkondensator. Da vorher das mit Masse verbundene pMOS-Entkoppelglied leitend und voll aufgesteuert war, war die Spannung am Pumpkondensator nahe OV. Jetzt wird sowohl das nMOS-Entkoppelglied als auch das von der im Gegentakt arbeitenden steuerschaltung angesteuerte pMOS-Entkoppelglied leitend. Bei Substratspannungen nahe OV ist das pMOS Entkoppelglied voll leitfähig und verhindert die Injektion von Ladungsträgern vom nMOS-Entkoppelglied direkt ins Substrat. Bei Substratspannungen nahe - 2 U^ übernimmt das nMOS-Entkoppelglied in stärkerem Maße die Substratvorladung.
Bei der high-Planke wird die Spannung am Pumpkondensator erneut nahe OV und die Entkoppelglieder ändern ihre
Leitfähigkeit. Gleichzeitig wird das Gate des pMOS- J
Entkoppelgliedes über den pMOS-Entladetransistor entladen. | Die Vorteile des geregelten CMOS-Substratspannungsgenerators liegen darin,daß erstens der volle Spannungshub zur Substratvorladung ohne Verringerung durch Schwellapannungen bei Dioden-Entkoppelelementen zvr Verfügung steht, daß zweitens eine hohe Leistung durch die Parallelschaltung von pMOS- und nM0S-3ntkoppelelement en bei jeder Substratspannung gegeben iet, wobei keine Injektionsgefahr von Ladungsträgern ins Substrat durch das nMOS-Entkoppelglied besteht.
Vorteilhaft ist drittens, daß die gesamte Schaltung auf dem Gegentaktprihzip aufgebaut ist, wodurch sich eine sehr leistungsfähige Subatratvorladung ergibt*
In Ausgestaltung der Erfindung ist im Meßfühler im nichtangewah.lten Zustand des Speicherschaltkreises in der Widerstandskombination aus MOS-Transistoren einem der MOS-Transistoren ain zusätzlicher MOS-Transistor parallelgeschaltet.
In Ausgestaltung der Erfindung ist dabei das Zeilenauswahlsignal RAS übe*· einen Schwellwertschalter mit dem Gate des parallelgeschalteten Transistors verbunden. Im ausgewählten Zustand (RAS=low) ist somit der» parallelgeschaltete MOS-Transistor nicht-leitend und eatzt den Widerstandswert der Widerstandskombination herauf» Bei konstant eingespeistem Strom fällt damit eine größere Spannung über dieser ab. Durch das gleichzeitige Kippen der Bitleitungen wird das Potential des Substrats nach unten verschoben. Durch Dimension!erung läßt sich erreichen, daß die Spannungsverschiebungen gleich sind.
Der Meßfühler hält somit bei weiterhin nahezu konstanter Ausgangsspannung die Sübstratspannung auf diesen niedrigen Wert.
In Ausgestaltung der Erfindung ist im Meßfühler in der Widerstandskombination aus MOS-Transistoren daa Gate des ersten MOS-Transistors über einen weiteren MOS-Transistor mit Masse verbunden. Dabei ist das Zeilenauswahlsignal RAS' über einen Schwellwertschalter mit dem Gate des zusätzlichen MOS-Tranpistors verbunden. Schließlich ist zwischen dem Gate des ersten MOS*-Transistors und dem Substrat ein Kondensator angeordnet.
Wird nun durch das RAS-Signal das Kippen der Bitleitungen eingeleitet, so sinkt das Potential des Substrates. Gleichzeitig wird d as Gate des ersten MOS-Transistors In der Widerst;andskombinatioa durch den nun sperrenden zusätzlichen MOS-Transistor von Masse abgetrennt und
floated. Das Absinken des Substratpotentials wird nun auf das Gate übertragen und erhöht den Widerstandswert, so daß bei konstantem Strom eine größere Spannung über der Widerstandskombination abfällt. Durch Dimensionierung läßt sich erreichen, daß das Absinken des Substratpotentials gleich der Vergrößerung der über der Widerstandskombination abfallenden Spannung ist. Der Meßfühler führt somit bei weiterhin nahezu konstanter Ausgangsspannung die Bezugsspannung entsprechend der Änderung des Substratpotentials nach.
Die Erfindung ist anhand eines Ausführungsbeispieles und anhand dreier Zeichnungen näher erläutert.
Dabei zeigen:
Pig. 1 den Substratspannungsgenerator als Blocksehaltbild Fig. 2 die Pumpschaltung mit nMOS-Dioden zur Verdeutlichung des Mechanismus der
Ladungsträgerinjektion
Pig. 3 den erfindungsgemäßen geregelten Substratspannungsgenerator mit einem bekannten Meßfühler
Pig. 4 den Meßfühler in einer ersten verbesserten Form Fig. 5 den Meßfühler in einer zweiten verbesserten Form
In Flg. 1 ist der Substratspannungsgenerator als Blockschaltbild dargestellt. Er enthält einen Meßfühler (1), d?m ein Verstärker (2) nachgeschaltet ist. Der Meßfühler (1) und der Verstärker (2) bilden dabei einen Komparator. Der Ausgang des Vprstärkers (2) nimmt dabei nur noch zwei Zustände an. Dem Verstärker (2) ist ein gesteuerter Ringoszillator (3) nachgeschaltet. Über einen weiteren Verstärker (4) ist der Ringoszillator (3) mit zwei im Gegentakt arbeitenden Punpschaltungen (5a> 5b)
I * f
&bull; t ·
verbunden* Das von den Pumpschaltungen (5a> 5b) |
öeeinflußte Substrat (6) schließt seinerseits den |
Regelkreis zum Meßfühler (1)# f
Die in Pig, 2 dargestellte Pumpschaltung (5) eines i
Substratspannungsgenerators enthält das p-leitende
Substrat (6), auf dem sich in nMOS-Technik ein t
Pumpkondensator (7) und zwei nMOS-Transistoren (&dgr;) |
und (9) befinden. )
Dem Pumpkondensator (7) ist ein aktives Gebiet (10), \ dem Transistor (8) die aktiven Gebiete (11) und (12) \ und dem Transistor (9) die aktiven Gebiete (11) und
(13) zugeordnet.
Am Gate (14) des Pumpkondensators (7) liegt dabei die periodische Schwingung an. Das aktive Gebiet (10) ist mit dem aktiven Gebiet (11) und dom Gate (15) des Transistors (8) verbunden« Das aktive Gebiet (12) ist mit dem Massepotential Ügg und das aktive Gebiet (13)
ist mit dem Gate (16) des Transistors (9) und dem '
Substrat (6) verbunden. Wenn der Knoten zwischen dem f aktiven Gebiet (10) und dem aktiven Gebiet (11) während [ der Einschaltphase um die Schwellspannung U^ des parasitären pn-Überganges zwischen den aktiven Gebieten (10; 11) und dem Substrat(6)negativex* wird, werden die pn-Übergänge leitend und es fließen Ladungsträger ins Substrat (6).
In Fig. 3 ist der erfindungsgemäße geregelte CMOS-Substratspannungsgenerator dargestellt. Er enthält den Meßfühler (1) zum Vergleich der Substrat spannung -U-g und das Massepotentials Ugs. Der Meßfühler (1) enthält zwischen der Versorgungss^anniing U^y1 und dem Substrat (6) eine Reihenschaltung aus einem Lasttransistor (20), einen massegesteuerten nMOS-Transistor (21) und einen als Diode geschalteten nMOS-Transistor (22).
Dem Ausgang des Meßfühlers (1) ist der Verstärker (2) nachgeschaltet, der aus zwei hintereinandergeschalteten Invertern (23;24) besteht.
Der Ausgang des Inverters (29) steuert einen pMOS-Transistor (25), der zwischen der Versorgungsspannung U00 und dem Eingang des Inverters
(24) angeordnet ist. Bei einer geringen negativen Subs tratspannung Ug sind die nMOS-Transistoren (21 j 22) gesperrt und damit der Inverter (23) aufgesteuert sowie der Inverter (24) gesperrt. Der Ausgang des Inverters (24) | führt damit high-Pötential. Bei einer Substratspannung Ug > 2" UT öffnen die nMOS-Transistoren (21\ 23) wodurch der Inverter (24) letztlich low-Potential am Ausgang führt.
Der Verstärker (2) ist mit dem Ringoszillator (3) verbunden, der ein NAND (26) mit zwei Eingängen sowie in Reihe . | nachgeschaltete vier Inverter (27J 28; 29i 30) enthält.
Der Ausgang des Ringoszillators (3) ist erstens auf den zweiten Eingang des NAND (26) rückgekoppelt und zweitens mit dem Verstärker (4) verbunden. Bei low-Potential am Eingang blockiert der NAND (26) und der Ringoszillator
(3) schwingt nicht, bei high-Potential dagegen beginnt der Ringoszillator (3) zu schwingen. Am Ausgang des Verstärkers (4) liegt somit eine periodische Schwingung zwischen der Versorgungsspannung U00 und Masse Ugg an.
Der Ausgang des Verstärkers (4) ist über ein erstes Verzögerungsglied (31a) mit der ersten Pumpschaltung (5a) sowie über ein zweites invertierendes Verzögerungsglied (31b) mit der zweiten Pumpschaltung (5b) verbunden* die zur ?UBipschaltung (5a) im Gegentakt arbeitst· Die beiden Verzögerungsglieder (31 aj 31b) weisen daher die gleiche Verzögerung &eacgr;&Ggr;-j auf.
Weiterhin ist der Verstärker (4) mit einer ersten Steuerschaltung (32a), die ein drittes invertierendes
I &igr; I <
Verzögerungsglied (33a) und einen Kondensator (34a) enthält, sowie mit einer zweiten Steuerschaltung (32b)* die ein viertes Verzögerungsglied (33b) und einen Kondensator (34b) enthalt, verbunden. Die Yerzögerungsglieder (33aj 33b) besitzen dabei eine gleich große Verzögerung <Z 2> die kleiner als die Verzögerung f.. 1st* Jede Pumpschaltung (5aj 5b) enthält dabei einen Pumpkondensator (35a; 35b) sowie ein pMOS-Entkoppelglied (36ai 36b) zwischen Masse "J33 und dem Pumpköndensatör (35a; 35b), ein nMOS-Entkoppelglied (37aJ 37b) zwischen dem Pumpkondensator (35aJ 35b) und dem Substrat (6) sowie «in pMOS-Entkoppelglied (38aJ 38b) ebenfalls zwischen dem Pumpkondensator (35aj 35b) und dem Substrat (6). Die Gates der Entkoppelglieder (36a; 37a) sind mit der Steuerschaltung (32a) und die Gates der Entkoppelglieder (36b; 37b) sind mit der Steuerschaltung (32b) verbunden. Die Gates der pMOS-Entkoppelglieder (38aJ 38b) sind jeweils mit der im Gegentakt arbeitenden Steuerschaltung (32b; 32a) Terbunden. Ein pMOS-Entladetransistor (39a; 39b), der von der Steuerschaltung (32aj 32b) gesteuert ist, ist zwischen dem Gate des pMOS-EntkoppeIgliedes (38a; 38b) und Masse Ug3 angeordnet. Weiterhin ist jeweils eine pMOS-Diode (4Oaj 40b) in Flußrichtung zwischen Masse U33 und den Gates der Entkoppelglieder (36aj 37a) bzw. der Intkoppelglieder (36-b; 37b) angeordnet. In Mg. 4 ist eine verbesserte Form des Meßfühlers (1) Aargestellt. Der Meßfühler (1) enthält zwischen der Tex'sorgungsspannung \J&ldquor;&ldquor; und dam Substrat (6) eine Reihenschaltung aus einem pMOS-Transistor (51), einer Parallelschaltung eines als Diode geschalteten nMOS-Transistors (52) mit einem nliTOS-Transistor (53) sowie einem, ebenfalls als Diode geschalteten nMOS-Transistor (54). Der pMOS-Transistor (51) arbeitet dabei als Konstant stromquelle. Die Spannung, über den in
I · * · ti
&bull; * «I
V < ti
Durchlaßrichtung £6polten hMOS-Transistoren (52; 54) ist die Bezugsspannung gegen Substrat (6) und die Spannung über den nMÖS-Dioden (52J 54) gegen Masse U00
bildet die Ausgängsspähnung U^, welche bis auf die Regelabweichungen im wesentlichen konstant ist. Weiterhin ist das ZeilenaUsWahlsignal RAS mit einem Schwellwertschalter (35) verbünden. j Während der inaktiven Phase des Speicherschaltkreises
biläen di« nMQS-Transisteren (52\ 54) (F- \ S-.) lind der nMOS-Transistor (53) (R2) eine Widerstandskombination, über der der konstante Strom I folgenden Spannungsabfall erzeugt
UB + UA = I (R1 // R2 + R3) mit Ug -. Subs trat spannung
UA = ausgangsspannung
In der aktiven Phase sperrt der nMOS-Transistor (53) und es ergibt sich
UB + UA + &Dgr; UB a I (R1 + R3)
mit /\ Ug, - zusätzliche Verschiebung der Substrat spannung in negative Richtung. Durch geeignete Dimensionierung läßt sich die SubstratSpannungsverschiebung beim Kippen der Bitleitungen gleich der Verschiebung der Bezugsspann&rig des Meßfühlers (1) auslegen. Während der aktiven Phase driftet somit die Substrat spannung Ux. + /\ U1, nicht und es ergeben sich stabile Betriebswerte. In Pig· 5 ist eine weitere verbergerte Form des Meßfühlers dargestellt.
Der Meßfühler ("I) enthält zwischen der Versorgungsspannung Uqq und dem Substrat (6) eine Reihenschaltung aus einem pMOS-Transistor (61), einem nMOS-Transistor (62) sowie einem nMOS-Transistür (63), der als Diode in Durchlaßrichtung geschaltet ist.
Der &rgr;MOS-Transistor (61) arbeitet dabei r.ls Konstantstromquelle. Die Spannung über dem nMOS-Transistor
(62) und dem in Durchlaßrichtung gepolten nMOS-Traneistor
(63) ist die Bezugsspannung gegen Substrat (6) und die Spannung über dem nMOS-Transistor (62) sowie dem nMOS-Transistor (63) gegen Masse U33 bildet die Ausgangsspannung ü., welche bis auf die Regelabweichungen im wesentlichen konstant ist.
Ein nMOS-Transistor (64) ist zwischen dem Gate des nMOS-Transistors (62) und Masse U33 und ein Kondensator (65) ist zwischen dem Gate des nMOS-Transistors (62) und dem Substrat(6)angeordnet. Das RAS-Signal ist über einen Schwellwertschalter (66) mit dem Gate des nM0S-Transistors(64)verbunden.
Die Bezugsspannung des Meßfühlers (1) ergibt sich bei einem konstanten Strom I durch den pMOS-Transistor (61) und den Y/iderständen r^ für den nMOS-Transistor (11) sowie r? für den nMOS-Tranaistor (63) in der inaktiven Phase zu
UB + UA = &tgr; (*&Lgr; (UG = &Ogr;&ngr;) + *Z>
In der aktiven Phase wird das Substratpotential um den Wert
^ Ug abgesenkt.
Bs gilt damit
UB + UA + &Dgr; UB = &tgr; ^ <UG - '* UBf ) + ^2 >
Ug _ Substratspannung
^ Ug = Substratspannuagsverschiöbung ^Ug1 s kapazitiv geteilte Verschiebung U^ = Ausgangsspannung
Bei entsprechender Dimensionierung ergibt sich eine der erzwungenen Verschiebung des Substratpotentials entsprechende Veränderung des V/iderötandswertos des nMOS-'J)raHsist ors (11).

Claims (5)

  1. Geregelter CMOS-Substratspannungsgenerator mit einem Komparator von Substratspannung und Massepotential sowie einem von diesem beeinflußten Ringoszillator, einem Verstärker und einer Pumpschaltung mit einem ersten pMOS-Entkoppelglied zwischen Masse und dem Pumpkondensator und einem zweiten nMOS-Entkoppelglied »wischen dem Pumpkondensator und dem Substrat, wobei der Komparator aus einem Meßfühler mit einem Verstärker besteht und wobei der Meßfühler aus einer Reihenschaltung einer Stromquelle und einer Widerstandskombination zwischen der Versorgungsspannung und dem Substrat besteht und wobei die Widerstandskombination aus MOS-Transistoren besteht und wobei weiterhin die Spannung über der Widerstandskombination gegen Masse eine im wesentlichen konstante Ausgangsspannung bildet, gekennzeichnet, daß der Ausgang des Verstärkers (4) über ein erstes Verzögerungsglied (31a) mit der ersten Pumpschaltung (5a) sowie über ein zweites, invertierendes Verzögerungsglied (3-Ib) mit einer im Gegentakt arbeitenden zweiten Pumpschaltung (5b) verbunden ist, wobei die Verzögerungsglieder (31aj 31b) die gleiche Verzögerung (T1) aufweisen, daß eine erste Steuerschaltung (32a), bestehend aus einem dritten, invertierenden Verzögerungsglied (33a) und einem ersten Kondensator (34a) mit den Gates der Entkoppelglieder (36aJ 37a) der ersten Pumpschaltung (5a) verbunden ist, daß eine zweite Steuerschaltung (32to), bestehend aus1 einem vierten Verzögerungsglied (33b) und einem zweiten Kondensator (34b) mit den
    Gates der Entkoppelglieder (36b; 37b) der zweiten Pumpschaltung (5b) verbunden ist, wobei die Verzögerungsglieder (33aj 33b) die gleiche Verzögerung ( Z 2), die kleiner ist als die Verzögerung (T1) ist, aufweisen, und daß die Gates der Entkoppelglioder (36aJ 37a) sowie die Gates der Entkoppelglieder (36b; 37b) mit in Flußrichtung gepolten pMOS-Dioden (40a; 40b) mit Massepotential (U33) verbunden sind.
  2. 2. Geregelter CMOS-Substratspannungsgenerator n^ch Anspruch 1, gekennzeichnet, daß den nMOS-Entkoppelgliedern (37a; 37b) pMOS-Entkoppelglieder (38a; 38b) parallel geschaltet sind, deren Gate jeweils mit der im Gegentakt arbeitenden Steuerschaltung (32b; 32a) verbunden sind, und daß von den Steuerschaltungen (32a; 32b) gesteuerte pMOS-Entladetransistoren (39aj 39b) zwischen den Gates der pMOS-Entkoppelglieder (38a; 38b) und Masse (U33) angeordnet sind.
  3. 3. Geregelter CMOS-Substratspannungsgenerator nach Anspruch i, gekennzeichnet, daß bei einem festgelegten Einschwingverhalten des Rlngoezillators (3) eine der beiden pMOS-Dioden (40a; 40b) entfällt.
  4. 4. Geregelter CMOS-Substratspannungsgenerator nach Anspruch 1, gekennzeichnet, daß im Meßfühler (1) im nichtangewählten Zustand des Speicherschaltkreises in dir Widerstandskombination aus den MOS-Transistoreo (52; 54) dem MOS-Transistor (52) ein weiterer MOS-Transistor (53) parallelgescheltet ist.
    1 a #1 « ·
    ****** * i it «nt
    4 4 * · « 4 * J · ti *
  5. 5. Geregelter OMOS-SUbsträtapannUngsgenerätör nach Anspruch 4, gekennzeichnet, daß das Zeilenäuswahlsignal (RAS) über einem Schwellwertschalter (55) mit dem Gate des MOS-Transistors (53) verbunden ist*
    6» Geregelter CMOS-Substratspannüngsgenerator nach Anspruch 1, gekennzeichnet, daß im Meßfühler ("Q in der Widerstands-Kombination aus den MOS-Transistoren (62; 63) das Gate des MOS-Transistors (62) Über einen weiteren MOS-Transistor (64) mit Masse (Ugs) verbunden ist, daß das Zeilenauswahlsignal (EAS) über einen Schwellwertschalter (66) mit dem Gate des MOS-Transistors (64) verbunden ist und daß zwischen dem Gate des MOS-Transistors (&2) und dem Substrat (6) ein Kondensator (65) angeordnet ist.
DE8714849U 1986-12-23 1987-11-07 Geregelter CMOS-Substratspannungsgenerator Expired DE8714849U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DD29830186A DD256001B5 (de) 1986-12-23 1986-12-23 Geregelter cmos-substratspannungsgenerator
DD30128087A DD259486A1 (de) 1987-03-31 1987-03-31 Messfuehler fuer geregelte substratspannungsgeneratoren
DD30128187A DD259487A1 (de) 1987-03-31 1987-03-31 Messfuehler fuer geregelte substratspannungsgeneratoren

Publications (1)

Publication Number Publication Date
DE8714849U1 true DE8714849U1 (de) 1987-12-23

Family

ID=27179896

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8714849U Expired DE8714849U1 (de) 1986-12-23 1987-11-07 Geregelter CMOS-Substratspannungsgenerator

Country Status (3)

Country Link
US (1) US4843256A (de)
DE (1) DE8714849U1 (de)
NL (1) NL8703021A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3842761A1 (de) * 1987-12-18 1989-06-29 Oki Electric Ind Co Ltd Feldeffekttransistor-verbraucherkreis
DE4039524A1 (de) * 1990-04-06 1991-10-10 Mitsubishi Electric Corp Substratspannungserzeuger und verfahren fuer diesen in einer halbleitereinrichtung mit intern abgestufter versorgungsspannung
DE4217571A1 (de) * 1991-05-28 1992-12-03 Toshiba Kawasaki Kk Integrierte halbleiterschaltungsanordnung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JP2635789B2 (ja) * 1989-01-17 1997-07-30 株式会社東芝 信号遅延回路及び該回路を用いたクロック信号発生回路
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
US5039877A (en) * 1990-08-30 1991-08-13 Micron Technology, Inc. Low current substrate bias generator
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5179297A (en) * 1990-10-22 1993-01-12 Gould Inc. CMOS self-adjusting bias generator for high voltage drivers
US5157278A (en) * 1990-10-30 1992-10-20 Samsung Electronics Co., Ltd. Substrate voltage generator for semiconductor device
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5268871A (en) * 1991-10-03 1993-12-07 International Business Machines Corporation Power supply tracking regulator for a memory array
JP2937591B2 (ja) * 1991-12-09 1999-08-23 沖電気工業株式会社 基板バイアス発生回路
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
US5493249A (en) * 1993-12-06 1996-02-20 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
JP3292417B2 (ja) * 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
KR102401602B1 (ko) * 2017-05-08 2022-05-25 삼성전자주식회사 셀들의 전원 전압 변화 및 셀들간 영향을 고려하는 집적 회로의 설계 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794862A (en) * 1972-04-05 1974-02-26 Rockwell International Corp Substrate bias circuit
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
US4670669A (en) * 1984-08-13 1987-06-02 International Business Machines Corporation Charge pumping structure for a substrate bias generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4663183A (en) * 1984-09-10 1987-05-05 Energy Conversion Devices, Inc. Glow discharge method of applying a carbon coating onto a substrate
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3842761A1 (de) * 1987-12-18 1989-06-29 Oki Electric Ind Co Ltd Feldeffekttransistor-verbraucherkreis
DE4039524A1 (de) * 1990-04-06 1991-10-10 Mitsubishi Electric Corp Substratspannungserzeuger und verfahren fuer diesen in einer halbleitereinrichtung mit intern abgestufter versorgungsspannung
US5304859A (en) * 1990-04-06 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Substrate voltage generator and method therefor in a semiconductor device having internal stepped-down power supply voltage
US5315166A (en) * 1990-04-06 1994-05-24 Mitsubishi Denki Kabushiki Kaisha Substrate voltage generator and method therefor in a semiconductor device having selectively activated internal stepped-down power supply voltages
DE4217571A1 (de) * 1991-05-28 1992-12-03 Toshiba Kawasaki Kk Integrierte halbleiterschaltungsanordnung
US5293055A (en) * 1991-05-28 1994-03-08 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device

Also Published As

Publication number Publication date
NL8703021A (nl) 1988-07-18
US4843256A (en) 1989-06-27

Similar Documents

Publication Publication Date Title
DE8714849U1 (de) Geregelter CMOS-Substratspannungsgenerator
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE3782367T2 (de) Mos-halbleiterschaltung.
DE69020295T2 (de) Zeitverzögerungsschaltungen mit Temperaturkompensation.
DE102009037486B3 (de) Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung
DE60003998T2 (de) Bus-Treiberschaltung und Verfahren zu deren Betrieb
DE2553517B2 (de) Verzögerungsschaltung mit Feldeffekttransistoren
DE69216663T2 (de) Schaltkreis
DE69100528T2 (de) Schaltung mit einstellbarer Zeitkonstante und ihre Anwendung für einstellbare Verzögerungsleitung.
DE68907451T2 (de) Ausgangstreiberschaltung für Halbleiter-IC.
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
EP0217065A1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2835692C3 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
EP0022931B1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE102005042789B4 (de) Schwingkreis und Oszillator mit Schwingkreis
DE68925616T2 (de) Adressenübergangsabfühlschaltung
DE10317279B4 (de) Verzögerungsschaltung
DE4117882A1 (de) Boosterschaltung fuer einen halbleiterspeicher
DE2825443C2 (de) Logische Schaltung mit Feldeffekt- Transistoren
DE69306686T2 (de) CMOS Ausgangstreiberschaltung
DE69721724T2 (de) Spannungspegelumsetzungsverfahren, insbesondere für nichtflüchtigen Speicher
EP0957420A2 (de) Klemmschaltung
DE4011937C2 (de)
DE2000666A1 (de) Taktgenerator