DE4445750A1

DE4445750A1 - Rückwärts-Vorspannungs-Spannungsgenerator

Info

Publication number: DE4445750A1
Application number: DE4445750A
Authority: DE
Inventors: Tae-Hoon Kim; Young-Hyun Jun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-04-13
Filing date: 1994-12-21
Publication date: 1995-10-26
Anticipated expiration: 2014-12-22
Also published as: US5602506A; KR0127318B1; DE4445750C2; KR950030146A; JP2854533B2; JPH07283371A

Description

Die vorliegende Erfindung betrifft Rückwärts-Vorspannungs- Spannungsgeneratoren im allgemeinen und insbesondere einen Rückwärts-Vorspannungs-Spannungsgenerator zum Erzeugen einer von einer Schwankung einer externen Spannung unabhängigen Span nung und zum Regeln einer Rückwärts-Vorspannungs-Spannung (back bias voltage) in Abhängigkeit von der erzeugten Spannung, so daß die Rückwärts-Vorspannungs-Spannung unabhängig von der Schwankung der externen Spannung einen konstanten Pegel haben kann.

In Fig. 7 ist ein Blockschaltbild eines herkömmlichen Rück wärts-Vorspannungs-Spannungsgenerators gezeigt. Wie in diesem Diagramm zu sehen ist, weist der herkömmliche Rückwärts- Vorspannungs-Spannungsgenerator einen Leistung-Ein-Signal generator 1 zum Erzeugen eines Leistung-Ein-Signal PWRON (Power-On) zu einem Zeitpunkt, an dem eine äußere Spannung Vcc stabilisiert ist, einen Rückwärts-Vorspannungs-Spannungssensor 2 zum Erzeugen eines Schwingungsfreigabesignals OSCEN in Abhän gigkeit von dem Leistung-Ein-Signal PWRON von dem Leistung-Ein- Signalgenerator 1, einen Oszillator 3 zum Erzeugen eines Schwingungssignales mit einer gewünschten Periodendauer in Ab hängigkeit von dem Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungssensor 2, sowie eine Rückwärts- Vorspannungs-Spannungspumpe 4 zum Ausführen eines Spannungs pumpvorgangs in Abhängigkeit von dem Schwingungssignal von dem Oszillator 3, um einen gewünschten Pegel der Rückwärts- Vorspannungs-Spannung VBB zu erzeugen und zum Ausgeben der er zeugten Rückwärts-Vorspannungs-Spannung VBB an einen externen Schaltkreis und an den Rückwärts-Vorspannungs-Spannungssensor 2 auf.

In Fig. 8 ist ein detaillierter Schaltplan des Leistung-Ein- Signalgenerators 1 von Fig. 8 gezeigt. Wie in dieser Zeichnung zu sehen ist, weist der Leistung-Ein-Signalgenerator 1 einen PMOS Transistor PM1 auf, der einen Sourceanschluß aufweist um die externe Spannung Vcc einzuspeisen, einen mit einem Massean schluß durch einen NMOS Transistor NM1 mit einem Masseanschluß Vss verbundenen Drainanschluß und einen direkt mit dem Massean schluß Vss verbundenen Gate-Anschluß. Der NMOS Transistor NM1 wirkt als ein Kondensator.

Der Leistung-Ein-Signalgenerator 1 weist auch einen PMOS Tran sistor PM2 auf, der ein mit einem Knoten zwischen dem PMOS Transistor PM1 und dem NMOS Transistor NM1 verbundenen Drainan schluß aufweist, und einen Gate- und einen Sourceanschluß, die gemeinsam mit dem Masseanschluß Vss durch einen NMOS Transistor NM2 verbunden ist. Der NMOS Transistor NM2 wirkt als ein Kon densator.

Des weiteren weist der Leistung-Ein-Signalgenerator 1 einen In verter I1 auf, der einen mit einem Knoten zwischen dem PMOS Transistor PM2 und dem NMOS Transistor NM2 verbundenen Ein gangsanschluß aufweist, sowie einen Inverter I2, der einen mit einem Ausgangsanschluß des Inverters I1 verbundenen Eingangsan schluß aufweist, und zum Einspeisen der externen Spannung Vcc durch einen PMOS Transistor PM3 sowie einen Ausgangsanschluß zum Ausgeben des Leistung-Ein-Signals PWRON an den Rückwärts- Vorspannungs-Spannungssensor 2. Der PMOS Transistor PM3 wirkt als ein Kondensator.

In Fig. 9 ist eine detaillierter Schaltplan des Rückwärts- Vorspannungs-Spannungssensors 2 von Fig. 1 gezeigt. Wie in die ser Zeichnung zu sehen ist, weist der Rückwärts-Vorspannungs- Spannungssensor 2 die PMOS Transistoren PM11 und PM12 auf, de ren Sourceanschlüsse zum Einspeisen der externen Spannung Vcc verbunden sind und deren Drainanschlüsse miteinander verbunden sind, sowie einen NMOS Transistor NM11, der einen mit dem Drainanschluß des PMOS Transistors PM11 verbundenen Drainan schluß aufweist, und NMOS Transistoren NM12 und NM13, die in Reihe mit einem Sourceanschluß des NMOS Transistors NM11 ge schaltet sind. Die PMOS und NMOS Transistoren PM11 und NM11 ha ben mit dem Masseanschluß Vss jeweils gemeinsam verbundene Ga te-Anschlüsse. Der NMOS Transistor NM12 hat einen Gate-Anschluß und einen Drainanschluß, die gemeinsam mit dem Sourceanschluß des NMOS Transistors NM11 verbunden sind. Der NMOS Transistor NM13 hat einen Gate-Anschluß und einen Drainanschluß, die ge meinsam mit einem Sourceanschluß des NMOS Transistors NM12 ver bunden sind.

Der Rückwärts-Vorspannungs-Spannungssensor 2 hat des weiteren einen Inverter I11 mit einem Eingangsanschluß, der mit den Drainanschlüssen der PMOS Transistoren PM11 und PM12 verbunden ist, sowie einen Ausgangsanschluß, der mit einem Gate-Anschluß des PMOS Transistors PM12 verbunden ist, sowie einen Inverter I12, dessen Eingangsanschluß mit dem Gate-Anschluß des PMOS Transistors PM12 und dem Ausgangsanschluß des Inverters I11 verbunden ist, sowie einen NMOS Transistor NM14, dessen Source anschluß zum Einspeisen einer externen Spannung Vcc durch einen PMOS Transistor PM11, und einen NMOS Transistor NM15, der einen Sourceanschluß hat, der mit dem Masseanschluß Vss verbunden ist, sowie einen Gate-Anschluß zum Einspeisen der externen Spannung Vcc durch den PMOS Transistor PM13 und einen mit einem Drainanschluß des NMOS Transistors NM14 und einem Sourcean schluß des NMOS Transistors NM13 verbundenen Drainanschluß, und zum Einspeisen der Rückwärts-Vorspannungs-Spannung VBB von der Rückwärts-Vorspannungs-Spannungspumpe 4. Der PMOS Transistor PM13 wirkt als ein Kondensator.

Des weiteren weist der Rückwärts-Vorspannungs-Spannungssensor 2 ein NAND-Gatter ND11 auf, dessen einer Eingangsanschluß mit ei nem Ausgangsanschluß des Inverters I12 verbunden ist und dessen anderer Eingangsanschluß mit einem Gate-Anschluß des NMOS Tran sistors NM14 verbunden ist und dazu dient, das Leistung-Ein- Signal PWRON von dem Leistung-Ein-Signalgenerator 1 einzuspei sen, sowie einen Inverter I13, der einen Eingangsanschluß auf weist, der mit einem Ausgangsanschluß des NAND-Gatters ND11 verbunden ist und einen Ausgangsanschluß aufweist zum Ausgeben des Schwingungsfreigabesignals OSCEN an den Oszillator 3.

Der Betrieb des herkömmlichen Rückwärts-Vorspannungs-Spannungs generators mit dem vorstehend beschriebenen Aufbau wird nach stehend unter Bezugnahme auf die Fig. 10A bis 13 erläutert. Die Fig. 10A bis 10D sind Zeitablaufdiagramme, die den Betrieb des herkömmlichen Rückwärts-Vorspannungs-Spannungsgenerators in Fig. 7 erläutern, Fig. 11 ist ein Graph, der eine Beziehung zwischen der externen Spannung Vcc und der Rückwärts- Vorspannungs-Spannung VBB in Fig. 7 zeigt, Fig. 12 ist eine Schnittansicht, die einen Aufbau eines allgemeinen Transistors zeigt und Fig. 13 ist ein Graph, der eine Beziehung zwischen der externen Spannung Vcc und einer Spannung Vpp zeigt, die in Fig. 6 verwendet wird.

Zuerst wird in dem Leistung-Ein-Signalgenerator 1 die externe Spannung Vcc an dem Sourceanschluß des PMOS Transistors PM1 eingespeist und dann nach Ablauf eines vorbestimmten Zeitab laufs, wie in Fig. 10A gezeigt, auf einen konstanten Pegel ge setzt. Der vorbestimmte Zeitablauf ist abhängig von einer RC- Zeitkonstante, die durch den PMOS Transistor MP1, der als ein Widerstand wirkt, und durch den NMOS Transistor NM1, der als der Kondensator wirkt, festgelegt ist.

Sobald die externe Spannung Vcc auf den konstanten Pegel ge setzt ist, wechselt das Leistung-Ein-Signal PWRON, das von dem Leistung-Ein-Signalgenerator 1 an den Rückwärts-Vorspannungs- Spannungssensor 2 angelegt wird, auf einen hohen Logikpegel wie dies in Fig. 10B gezeigt ist. Wenn das Leistung-Ein-Signal PWRON von dem Leistung-Ein-Signalgenerator 1 einen niedrigen Pegel hat, wird der Rückwärts-Vorspannungs-Spannungssensor 2 auf folgende Weise betrieben. Das Leistung-Ein-Signal PWRON von dem Leistung-Ein-Signalgenerator 1 mit niedrigem logischen Pe gel wird dem NAND-Gatter ND1 und dem Gate-Anschluß des NMOS Transistors NM14 zugeführt. Als Ergebnis hiervon gibt das NAND- Gatter ND11 ein Signal mit hohem logischen Pegel an den Inver ter I13 unabhängig von dem Zustand der externen Spannung Vcc, so daß das Schwingungsfreigabesignal OSCEN, von dem Inverter I13 an den Oszillator 3 ausgegeben wird, auf einen niedrigen Logikpegel wechselt. Des weiteren wird der NMOS Transistor NM14 abgeschaltet. Als Ergebnis hiervon wird die externe Spannung Vcc durch den PMOS Transistor PM13 nicht auf den NMOS Transi stor NM14 weitergeleitet sondern auf den Gate-Anschluß des NMOS Transistors NM15, wodurch der NMOS Transistor NM15 eingeschal tet wird. Als Ergebnis hiervon hat die Rückwärts-Vorspannungs- Spannung VBB Massepotential Vss.

Demzufolge gibt der Oszillator 3 kein Schwingungssignal an die Rückwärts-Vorspannungs-Spannungspumpe 4 in Abhängigkeit von dem Schwingungsfreigabesignal OSCEN mit niedrigem Pegel von dem Rückwärts-Vorspannungs-Spannungssensor 2 ab. Dies hat zur Fol ge, daß die Rückwärts-Vorspannungs-Spannungspumpe 4 in ihrem Haltzustand verbleibt.

Wenn das Leistung-Ein-Signal PWRON von dem Leistung-Ein- Signalgenerator 1 auf einen hohen logischen Pegel unter der Be dingung wechselt, daß das Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungssensor 2 auf einem niedri gen logischen Pegel liegt, wird der NMOS Transistor NM14 in dem Rückwärts-Vorspannungs-Spannungssensor 2 eingeschaltet.

Dann nimmt in dem Rückwärts-Vorspannungs-Spannungssensor 2 eine Spannung an einem Knoten A den Zustand der Rückwärts-Vor spannungs-Spannung VBB oder des Massepegels Vss aufgrund des Einschaltens des NMOS Transistors NM14 an. Nachdem die Rück wärts-Vorspannungs-Spannung VBB von dem Massepegel Vss freige geben ist, wird diese dem Gate-Anschluß des NMOS Transistors NM15 durch den NMOS Transistor NM14 zugeführt.

Zu diesem Zeitpunkt wechselt der Eingangsanschluß des Inverters I11 auf einen hohen Logikpegel, da die NMOS Transistor NM11-M13 in ihren Auszuständen verbleiben, und das Ausgangssignal von dem Inverter I12 wechselt auf einen hohen Logikpegel.

Wegen des Ausgangssignals von dem Inverter I12 mit einem hohen Logikpegel und dem Leistung-Ein-Signal PWRON von dem Leistung- Ein-Signalgenerator 1 mit hohem Logikpegel, gibt das NAND- Gatter ND11 ein Signal mit niedrigem Logikpegel an den Inverter I13 ab. Als Ergebnis hiervon wechselt das Schwingungsfreigabe signal OSCEN von dem Inverter I13 auf einen hohen Logikpegel, wie dies in Fig. 10C gezeigt ist. Das Schwingungsfreigabesignal OSCEN mit hohem Logikpegel von dem Inverter I13 wird dem Oszil lator 3 zugeführt. Der Oszillator 3 erzeugt das Schwingungs signal mit der gewünschten Periodendauer in Abhängigkeit von dem Schwingungsfreigabesignal OSCEN mit hohem Logikpegel von dem Rückwärts-Vorspannungs-Spannungssensor 2 und gibt das er zeugte Schwingungssignal an die Rückwärts-Vorspannungs- Spannungspumpe 4 ab. Die Rückwärts-Vorspannungs-Spannungspumpe 4 führt beim Empfangen des Schwingungssignals von dem Oszilla tor 3 eine negative (-) Pumpoperation für die Rückwärts- Vorspannungs-Spannung VBB aus, wodurch die Rückwärts-Vor spannungs-Spannung VBB allmählich in ihrem Pegel verringert wird, wie dies in Fig. 10D gezeigt ist. Dann gibt die Rück wärts-Vorspannungs-Spannungspumpe 4 die erhaltene Rückwärts- Vorspannungs-Spannung VBB an den externen Schaltkreis und den Rückwärts-Vorspannungs-Spannungssensor 2 ab.

Sobald die Rückwärts-Vorspannungs-Spannung VBB auf -3V_T abge senkt ist, werden die NMOS Transistoren NM11-NM13 eingeschal tet, wodurch der Eingangsanschluß des Inverters I11 auf einen niedrigen Logikpegel wechselt und das Ausgangssignal von dem Inverter 12 auf einen niedrigen Logikpegel geht.

Das NAND-Gatter ND11 gibt ein Signal mit hohem Logikpegel an den Inverter I13 ab, da es das Ausgangssignal mit niedrigem Lo gikpegel von dem Inverter I12 und das Leistung-Ein-Signal PWRON mit hohem Logikpegel von dem Leistung-Ein-Signalgenerator 1 empfängt. Als Ergebnis hiervon wechselt das Schwingungsfreiga besignal OSCEN von dem Inverter I13 auf einen niedrigen Logik pegel, wie dies in Fig. 10C gezeigt ist. Das Schwingungsfreiga besignal OSCEN mit niedrigem Logikpegel von dem Inverter I13 wird dem Oszillator 3 zugeführt.

In Abhängigkeit von dem Schwingungsfreigabesignal OSCEN mit niedrigem Logikpegel von dem Rückwärts-Vorspannungs-Spannungs sensor 2 beendet der Oszillator 3 die Erzeugung des Schwin gungssignals. Da die Rückwärts-Vorspannungs-Spannungspumpe 4 kein Schwingungssignal von dem Oszillator 3 empfängt, beendet diese die negative (-) Pumpoperation für die Rückwärts- Vorspannungs-Spannung VBB, so daß die Rückwärts-Vorspannungs- Spannung VBB auf konstantem Pegel verbleibt. Dann gibt die Rückwärts-Vorspannungs-Spannungspumpe 4 die erhaltene Rück wärts-Vorspannungs-Spannung VBB an den externen Schaltkreis und den Rückwärts-Vorspannungs-Spannungssensor 2 aus.

Im übrigen wird bei dem herkömmlichen Rückwärts-Vorspannungs- Spannungsgenerator die externe Spannung Vcc dem Rückwärts- Vorspannungs-Spannungssensor 2 zugeführt. Aus diesem Grund schwankt ein Teil des Stroms, der durch jeden der PMOS Transi storen PM11 und PM12 fließt, mit einer Schwankung der externen Spannung Vcc, was in einer Schwankung der Umschaltspannungen I11 und I12 sowie dem NAND-Gatter ND11 resultiert.

Als Ergebnis hiervon wird die Rückwärts-Vorspannungs-Spannung VBB allmählich in ihrem Pegel verringert, wenn die externe Spannung Vcc in ihrem Pegel erhöht wird, wie dies in Fig. 11 gezeigt ist.

Andererseits weist ein Speicherbaustein üblicherweise Schalt kreise, z. B. einen Wortleitungsdriver, einen Ausgangsverstärker und dergl. auf, die die Spannung Vpp verwenden, die höher ist als die externe Spannung Vcc. Die Schaltkreise des Speicherbau steins umfassen im allgemeinen den Transistor, wie er in Fig. 12 gezeigt ist. Wie in Fig. 12 zu sehen, hat der Transistor ein P-Typ-Substrat, an das die Rückwärts-Vorspannungs-Spannung VBB angelegt wird, und einen N⁺-Diffusionsbereich mit einem Drain anschluß zum Einspeisen der Spannung Vpp, einen Gate-Anschluß zum Einspeisen eines Steuersignals und einen Sourceanschluß, der mit dem Masseanschluß verbunden ist.

Unter der Bedingung, daß die externe Spannung Vcc einen hohen Pegel hat, wie dies in Fig. 7 gezeigt ist, wird jedoch ein ho hes elektrisches Feld an einen Übergang des Transistors in Fig. 6 angelegt, weil die Rückwärts-Vorspannungs-Spannung VBB in ih rem Pegel abgesenkt ist, während der Pegel der Spannung Vpp an steigt, was eine Verringerung der Zuverlässigkeit des Transi stors bewirkt.

Wie vorstehend erwähnt wird bei dem herkömmlichen Rückwärts- Vorspannungs-Spannungsgenerator die Rückwärts-Vorspannungs- Spannung VBB allmählich in ihrem Pegel verringert, während der Pegel der Spannung Vpp größer wird, wenn der Pegel der externen Spannung Vcc ansteigt. Als Ergebnis hiervon wird an den Über gang des Transistors ein hohes elektrisches Feld angelegt, was eine Verringerung der Zuverlässigkeit des Transistors bewirkt.

Die vorliegende Erfindung geht von dem vorstehenden Problem aus und es ist eine Aufgabe der Erfindung einen Rückwärts-Vor spannungs-Spannungsgenerator zum Erzeugen einer Rückwärts- Vorspannungs-Spannung bereitzustellen, die unabhängig von Schwankungen in einer externen Spannung einen konstanten Pegel hat.

Gemäß der vorliegenden Erfindung können diese und andere Aufga ben durch Bereitstellen eines Rückwärts-Vorspannungs-Spannungs generators gelöst werden, mit einem Leistung-Ein-Signal generator zum Erzeugen eines Leistung-Ein-Signals wenn eine ex terne Spannung Vcc auf einem konstanten Pegel bleibt; einem Re ferenzspannungsgenerator zum Erzeugen einer Referenzspannung VREF in Abhängigkeit von dem Leistung-Ein-Signal von dem Lei stung-Ein-Signalgenerator; einem internen Spannungserzeugungs generator zum Erzeugen einer internen Spannung und eines inter nen/externen Spannungswahlsignals in Abhängigkeit von der Refe renzspannung von dem Referenzspannungsgenerator, wobei die in terne Spannung einen konstanten Pegel aufweist; einem Rück wärts-Vorspannungs-Spannungssensor (24) zum erzeugen eines Schwingungsfreigabesignals in Abhängigkeit von der externen Spannung Vcc oder der internen Spannung von dem internen Span nungsgenerator unter Steuerung von dem internen/externen Span nungswahlsignal von dem internen Spannungsgenerator; einem Os zillator (25) zum Erzeugen eines Schwingungsfreigabesignals mit einer vorbestimmten Periodendauer und einem Freigabesignal in Abhängigkeit von dem Schwingungsfreigabesignal von dem Rück wärts-Vorspannungs-Spannungssensor (24) und zum Ausgeben des erzeugten Freigabesignals an den internen Spannungsgenerator; und einer Rückwärts-Vorspannungs-Spannungspumpe (26) zum Aus führen eines Spannungspumpvorganges in Abhängigkeit von dem Schwingungsfreigabesignal von der Schwingeinrichtung, um einen gewünschten Pegel der Rückwärts-Vorspannungs-Spannung (VBB) zu erzeugen und zum Ausgeben der erzeugten Rückwärts-Vorspannungs- Spannung (VBB) an einen externen Schaltkreis und an den Rück wärts-Vorspannungs-Spannungssensor (24).

Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachstehenden detail lierten Beschreibung im Zusammenhang mit den beigefügten Zeich nungen, in denen:

Fig. 1 ein Blockschaltbild eines Rückwärts-Vorspannungs- Spannungsgenerators gemäß der vorliegenden Erfindung zeigt;

Fig. 2 ein detaillierter Schaltplan eines internen Span nungsgenerators von Fig. 1 zeigt;

Fig. 3 einen detaillierten Schaltplan eines Rückwärts- Vorspannungs-Spannungssensors von Fig. 1 zeigt;

Fig. 4A bis 4H Zeitablaufdiagramme zeigen, die den Betrieb des Rückwärts-Vorspannungs-Spannungsgenerators von Fig. 1 erläutern;

Fig. 5 einen Graphen zeigt, der die Beziehung zwischen einer externen Spannung und einer internen Spannung in Fig. 1 erläutert;

Fig. 6 einen Graphen zeigt, der die Beziehung zwischen der externen Spannung und der Rückwärts-Vorspannungs- Spannung in Fig. 1 zeigt;

Fig. 7 ein Blockschaltbild eines herkömmlichen Rückwärts- Vorspannungs-Spannungsgenerators zeigt;

Fig. 8 einen detaillierten Schaltplan eines Leistung-Ein- Signalgenerators in Fig. 7 zeigt;

Fig. 9 ein detaillierter Schaltplan eines Rückwärts- Vorspannungs-Spannungssensors in Fig. 1 zeigt;

Fig. 10A bis 10D Zeitablaufdiagramme zeigen, die einen Betrieb des herkömmlichen Rückwärts-Vorspannungs-Spannungs generators gemäß Fig. 7 erläutern;

Fig. 11 einen Graphen zeigt, der eine Beziehung zwischen einer externen Spannung und einer Rückwärts- Vorspannungs-Spannung in Fig. 7 erläutert;

Fig. 12 eine Schnittansicht zeigt, die einen Aufbau eines allgemeinen Transistors darstellt; und

Fig. 13 einen Graphen zeigt, der eine Beziehung zwischen der externen Spannung und der in Fig. 12 verwendeten Spannung erläutert.

In Fig. 1 ist ein Blockschaltbild eines Rückwärts-Vorspannungs- Spannungsgenerators gemäß der vorliegenden Erfindung gezeigt. Wie in dieser Zeichnung zu sehen ist, weist der Rückwärts- Vorspannungs-Spannungsgenerator einen Leistung-Ein-Signal generator 21 zum Erzeugen eines Leistung-Ein-Signals PWRON zu einem Zeitpunkt auf, an dem eine externe Spannung Vcc auf einem konstanten Pegel verbleibt, einen Referenzspannungsgenerator 22 zum Erzeugen einer Referenzspannung VREF zu einem Zeitpunkt, an dem das Leistung-Ein-Signal PWRON vor dem Leistung-Ein-Signal generator 21 eingespeist wird, und einen internen Spannungsgenerator 23 auf, um die externe Spannung Vcc als Treiberspannung einzuspeisen und eine interne Spannung VREG und ein inter nes/externes Spannungswahlsignal VREGOK. Der interne Spannungs generator 23 ist dazu eingerichtet, die Referenzspannung VREF von dem Referenzspannungsgenerator 22 mit einer Spannung zu vergleichen, die durch Abfall der internen Spannung VREG unter Verwendung eines Widerstandes R erhalten wird, und um die in terne Spannung VREG sowie das interne/externe Spannungswahlsi gnal VREGOK entsprechend dem Vergleichsergebnis zu erzeugen.

Der Rückwärts-Vorspannungs-Spannungsgenerator weist auch einen Rückwärts-Vorspannungs-Spannungssensor 24 auf um ein Schwin gungsfreigabesignal OSCEN in Abhängigkeit von dem inter nen/externen Spannungswahlsignal VREGOK von dem internen Span nungsgenerator 23 zu erzeugen. Gesteuert von dem inter nen/externen Spannungswahlsignal VREGOK von dem internen Span nungsgenerator 23 ist der Rückwärts-Vorspannungs-Spannungs sensor 24 dazu eingerichtet, daß Schwingungsfreigabesignal OSCEN in Abhängigkeit von der externen Spannung Vcc zu einem Ursprungszustand zu erzeugen, bei dem die externe Spannung Vcc zugeführt wird. Dann ist unter der Steuerung durch das inter ne/externe Spannungswahlsignal VREGOK von dem internen Span nungsgenerator 34 der Rückwärts-Vorspannungs-Spannungssensor 24 dazu eingerichtet, das Schwingungsfreigabesignal OSCEN in Abhängigkeit von der internen Spannung VREG von dem internen Spannungsgenerator 23 zu erzeugen, wenn die interne Spannung VREG auf einem konstanten Pegel stabilisiert ist.

Des weiteren weist der Rückwärts-Vorspannungs-Spannungsgenera tor einen Oszillator 25 zum Erzeugen eines Oszillationssignals mit einer gewünschten Periodendauer in Abhängigkeit von dem Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs- Spannungssensor 24 auf, sowie eine Rückwärts-Vorspannungs- Spannungspumpe 26 zum Ausführen eines Spannungspumpvorganges in Abhängigkeit von dem Oszillationssignal von dem Oszillator 25 um einen gewünschten Pegel der Rückwärts-Vorspannungs-Spannung VBB zu erzeugen und zum Ausgeben der erzeugten Rückwärts- Vorspannungs-Spannung VBB an einen externen Schaltkreis sowie an den Rückwärts-Vorspannungs-Spannungssensor 24. Der Oszilla tor 25 ist auch dazu eingerichtet, ein Freigabesignal VBBOKB an den internen Spannungsgenerator 23 auszugeben, wenn die Rück wärts-Vorspannungs-Spannung VBB von der Rückwärts-Vorspannungs- Spannungspumpe 26 auf einen konstanten Pegel stabilisiert ist.

In Fig. 2 ist ein detaillierter Schaltplan des internen Span nungsgenerators 23 von Fig. 1 gezeigt. Wie in dieser Zeichnung zu sehen ist, umfaßt der interne Spannungsgenerator 23 einen Operationsverstärker OP zum Vergleich der Referenzspannung VREF von dem Referenzspannungsgenerator 22 mit der internen Spannung VREG in Abhängigkeit von dem Freigabesignal VBBOKB von dem Os zillator 25. Der Operationsverstärker OP hat einen nicht inver tierenden Eingangsanschluß (+) zum Einspeisen der Referenzspan nung VREF von dem Referenzspannungsgenerator 22.

Der interne Spannungsgenerator 23 weist des weiteren einen PMOS Transistor 21 zum Ausgeben der internen Spannung VREG auf. Der PMOS Transistor PM21 hat einen Gate-Anschluß, der mit einem Ausgangsanschluß des Operationsverstärkers OP verbunden ist, einen Sourceanschluß zum Einspeisen der externen Spannung Vcc und einen Drainanschluß, der an einen Masseanschluß Vss über die Widerstände R21 und R22 angeschlossen ist. Ein Knoten zwi schen den Widerständen R21 und R22 ist mit einem invertierenden Eingangsanschluß (-) des Operationsverstärkers OP verbunden.

Des weiteren umfaßt der interne Spannungsgenerator 23 einen in ternen/externen Spannungswahlsignalgenerator 231 zum Einspeisen der Referenzspannung VREF von dem Referenzspannungsgenerator 22 und der internen Spannung VREG von dem Drainanschluß des PMOS Transistors PM21 und zum Ausgeben des internen/externen Span nungswahlsignals VREGOK. Der interne/externe Spannungswahlsi gnalgenerator 231 wechselt das interne/externe Spannungswahlsi gnal VREGOK von seinem niedrigen Logikpegel zu seinem hohen Lo gikpegel in Abhängigkeit von der Reihenfolge der Erzeugung der Referenzspannung VREF und der internen Spannung VREG und spei chert dann dieses Signal.

In Fig. 10 ist ein detaillierter Schaltkreis des Rückwärts- Vorspannungs-Spannungssensors 24 von Fig. 1 gezeigt. Wie in dieser Zeichnung zu sehen ist, umfaßt der Rückwärts- Vorspannungs-Spannungssensor 24 zwei PMOS Transistoren PM31 und PM32, deren Sourceanschlüsse zum Einspeisen der internen Span nung VREG von dem internen Spannungsgenerator 23 verbunden sind, und deren Drainanschlüsse jeweils verbunden sind, sowie einen NMOS Transistor NM31, der einen mit dem Drainanschluß des PMOS Transistors PM31 verbundenen Drainanschluß aufweist, und zwei NMOS Transistoren NM32 und NM33, die in Reihe mit einem Source des NMOS Transistors NM31 geschaltet sind. Die PMOS und NMOS Transistoren PM31 und NM31 haben mit dem Masseanschluß Vss gemeinsam verbundene Gate-Anschlüsse. Der NMOS Transistor NM32 hat einen Gate-Anschluß und einen Drainanschluß, die beide an den Sourceanschluß des NMOS Transistors NM31 angeschlossen sind. Der NMOS Transistor 33 hat einen Gate-Anschluß und einen Drainanschluß, die beide an einem Sourceanschluß des NMOS Tran sistors 32 angeschlossen sind.

Der Rückwärts-Vorspannungs-Spannungssensor 24 weist auch einen Inverter I31 auf, der einen mit den Drainanschlüssen der PMOS Transistoren PM31 und PM32 gemeinsam verbundenen Eingangsan schluß aufweist, sowie einen Ausgangsanschluß, der mit einem Gate-Anschluß des PMOS Transistors PM32 verbunden ist, sowie einen Inverter 32, der einen Eingangsanschluß aufweist, der mit dem Gate-Anschluß des PMOS Transistors PM32 und mit dem Aus gangsanschluß des Inverters I31 verbunden ist, sowie einen Pe gelwandler 241, der einen mit einem Ausgangsanschluß des Inver ters I32 verbundenen Eingangsanschluß aufweist, einen Inverter I35 zum Invertieren des internen/externen Spannungswahlsignals VREGOK von dem internen Spannungsgenerator 23 sowie ein Über tragungsgatter TR31, das einen Eingangsanschluß aufweist, der mit einem Ausgangsanschluß des Pegelwandlers 241 verbunden ist. Das Übertragungsgatter TR31 ist durch das interne/externe Span nungswahlsignal VREGOK von dem internen Spannungsgenerator 23 sowie dem internen/externen Spannungswahlsignal VREGOK gesteu ert, das durch den Inverter I35 invertiert ist.

Des weiteren weist der Rückwärts-Vorspannungs-Spannungssensor 24 einen PMOS Transistor MP36 auf, der einen Gate-Anschluß zum Einspeisen des internen/externen Spannungswahlsignals VREGOK von dem internen Spannungsgenerator 23 aufweist, sowie einen Sourceanschluß zum Einspeisen der externen Spannung Vcc und PMOS Transistoren PM37 und PM38, die mit einem Drainanschluß des PMOS Transistors PM36 verbundene Sourceanschlüsse sowie miteinander verbundene Drainanschlüsse haben, einen NMOS Tran sistor NM37, der einen mit dem Drainanschluß des PMOS Transi stors PM37 verbundenen Drainanschluß aufweist, sowie NMOS Tran sistoren NM38 und NM39, die in Reihe mit einem Sourceanschluß des NMOS Transistors NM37 geschaltet sind. Die PMOS und NMOS Transistoren PM37 und NM37 haben mit dem Masseanschluß Vss je weils gemeinsam verbundene Gate-Anschlüsse. Der NMOS Transistor NM38 hat einen Gate-Anschluß und einen Drainanschluß, die ge meinsam mit dem Sourceanschluß des NMOS Transistors NM37 ver bunden sind. Der NMOS Transistor NM39 hat einen Gate-Anschluß und einen Drainanschluß, die gemeinsam mit einem Sourceanschluß des NMOS Transistors NM38 verbunden sind.

Des weiteren weist der Rückwärts-Vorspannungs-Spannungssensor 24 einen Inverter I33 auf, der einen Eingangsanschluß hat, der mit den Drainanschlüssen der PMOS Transistoren PM37 und PM38 verbunden ist, sowie einen Ausgangsanschluß, der mit einem Ga te-Anschluß des PMOS Transistors PM38 verbunden ist, einen In verter I34 mit einem Eingangsanschluß, der mit dem Gate- Anschluß des PMOS Transistors PM38 und dem Ausgangsanschluß des Inverters I33 verbunden ist, sowie ein Übertragungsgatter TR32 mit einem Eingangsanschluß, der mit einem Ausgangsanschluß des Inverters I34 verbunden ist. Das Übertragungsgatter TR32 ist durch das interne/externe Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 und dem internen/externen Span nungswahlsignal VREGOK gesteuert, das durch den Inverter I35 invertiert ist.

Des weiteren weist der Rückwärts-Vorspannungs-Spannungssensor 24 eine NMOS Transistor NM40 auf, der einen Sourceanschluß auf weist zum Einspeisen der externen Spannung Vcc durch eine PMOS Transistor PM42, sowie einen NMOS Transistor NM41, der einen Sourceanschluß aufweist, der mit dem Masseanschluß Vss verbun den ist, einen Gate-Anschluß zum Einspeisen der externen Span nung Vcc durch den PMOS Transistor PM42 und einen Drainan schluß, der mit einem Drainanschluß des NMOS Transistors NM40 und einem Sourceanschluß des NMOS Transistors NM39 verbunden ist und zum Einspeisen der Rückwärts-Vorspannungs-Spannung VBB von der Rückwärts-Vorspannungs-Spannungspumpe 26 dient. Der PMOS Transistor PM42 wirkt als ein Kondensator.

Des weiteren umfaßt der Rückwärts-Vorspannungs-Spannungssensor 24 ein NAND-Gatter ND31 mit einem Eingangsanschluß, der mit den Ausgangsanschlüssen der Übertragungsgatter TR31 und TR32 ver bunden ist, und einen zweiten Eingangsanschluß, der mit einem Gate-Anschluß des MMOS Transistors NM40 verbunden ist zum Ein speisen des Leistung-Ein-Signals PWRON von dem Leistung-Ein- Signalgenerator 21, sowie einen Inverter I36 mit einem Ein gangsanschluß, der mit einem Ausgangsanschluß des NAND-Gatters ND31 verbunden ist und mit einem Ausgangsanschluß zum Ausgeben des Schwingungsfreigabesignals OSCEN an den Oszillator 25.

Außerdem wird die Rückwärts-Vorspannungs-Spannung VBB von der Rückwärts-Vorspannungs-Spannungspumpe 26 an einen Sourcean schluß des NMOS Transistors NM33 angelegt.

Der Inverter I31 umfaßt PMOS und NMOS Transistoren PM33 und NM34, die in Reihe zwischen dem Sourceanschluß des PMOS Transi stors PM32 und dem Masseanschluß Vss geschaltet sind. Die PMOS Transistoren PM33 und NM34 haben mit dem Drainanschluß des PMOS Transistors PM32 gemeinsam verbundene Gate-Anschlüsse.

Der Inverter I32 umfaßt PMOS und NMOS Transistoren PM34 und NM35, die in Reihe zwischen dem Sourceanschluß des PMOS Transi stors PM32 und dem Masseanschluß Vss geschaltet sind. Die PMOS und NMOS Transistoren PM34 und NM35 haben mit dem Ausgangsan schluß des Inverters I31 gemeinsam verbundene Gate-Anschlüsse.

Der Inverter I33 umfaßt PMOS und NMOS Transistoren PM39 und NM42, die in Reihe zwischen dem Sourceanschluß des PMOS Transi stors PM38 und dem Masseanschluß Vss geschaltet sind. Die PMOS und NMOS Transistoren PM39 und NM42 haben mit dem Drainanschluß des PMOS Transistors PM38 gemeinsam verbundene Gate-Anschlüsse.

Der Inverter I34 umfaßt PMOS und NMOS Transistoren PM40 und NM43, die in Reihe zwischen dem Sourceanschluß des PMOS Transi stors PM38 und dem Masseanschluß Vss geschaltet sind. Die PMOS und NMOS Transistoren PM40 und NM43 haben mit dem Ausgangsan schluß des Inverters I33 gemeinsam verbundene Gate-Anschlüsse.

Das Übertragungsgatter TR31 umfaßt einen NMOS Transistor NM36, der einen Gate-Anschluß zum Einspeisen des internen/externen Spannungswahlsignals VREGOK von dem internen Spannungsgenerator 23 aufweist, sowie einen PMOS Transistor PM35 mit einem Gate- Anschluß zum Einspeisen des internen/externen Spannungswahlsi gnals VREGOK, das durch den Inverter I35 invertiert ist.

Das Übertragungsgatter TR32 umfaßt einen PMOS Transistor PM41 mit einem Gate-Anschluß zum Einspeisen des internen/externen Spannungswahlsignals VREGOK von dem internen Spannungsgenerator 23, sowie einen NMOS Transistor NM34 mit einem Gate-Anschluß zum Einspeisen des internen/externen Spannungswahlsignal VREGOK, das durch den Inverter I35 invertiert ist.

Der Betrieb des Rückwärts-Vorspannungs-Spannungsgenerators mit dem vorstehend beschriebenen Aufbau gemäß der vorliegenden Er findung wird nachstehend im Detail oder unter Bezugnahme auf die Fig. 4A bis 6 erläutert. Die Fig. 4A bis 4H sind Zeitab laufdiagramme, die den Betrieb des Rückwärts-Vorspannungs- Spannungsgenerators von Fig. 1 erläutern, Fig. 5 ist ein Graph, der eine Beziehung zwischen der externen Spannung Vcc und der internen Spannung VREG in Fig. 1 erläutert, und Fig. 6 ist ein Graph, der eine Beziehung zwischen der externen Spannung Vcc und der Rückwärts-Vorspannungs-Spannung VBB in Fig. 1 erläu tert.

Zuerst, wenn die externe Spannung Vcc auf den in Fig. 4A ge zeigten konstanten Pegel gebracht wird, wechselt das Leistung- Ein-Signal PWRON von dem Leistung-Ein-Signalgenerator 21 auf einen hohen Logikpegel, wie dies in Fig. 4B gezeigt ist. Das Leistung-Ein-Signal PWRON auf hohem logischen Pegel von dem Leistung-Ein-Signalgenerator 21 wird an den Referenzspannungs generator 22 und an den Rückwärts-Vorspannungs-Spannungssensor 24 angelegt. Andererseits ist in dem Fall, in dem das Leistung- Ein-Signal PWRON von dem Leistung-Ein-Signalgenerator 21 auf einen niedrigen logischen Pegel ist, die Referenzspannung VREF von dem Referenzspannungsgenerator 22 auf niedrigem logischen Pegel, wie in Fig. 4F gezeigt und das Freigabesignal VBBOKB von dem Oszillator 25 ist auf hohem logischen Pegel, wie in Fig. 4E gezeigt. Die auf niedrigem logischen Pegel befindliche Refe renzspannung VREF von dem Referenzspannungsgenerator 22 und das auf hohem logischen Pegel befindliche Freigabesignal FBBOK von dem Oszillator 25 werden an den internen Spannungsgenerator 23 angelegt. Als Ergebnis hiervon gehen die interne Spannung VREG und das interne/externe Spannungswahlsignal VREGOK von dem in ternen Spannungsgenerator auf niedrigem Pegel, wie in den Fig. 4G und 4H jeweils gezeigt. Dann werden die niedrige interne Spannung VREG und das niedrige interne/externe Spannungswahlsi gnal VREGOK von dem internen Spannungswahlgenerator 23 an den Rückwärts-Vorspannungs-Spannungssensor 24 angelegt.

In dem Rückwärts-Vorspannungs-Spannungssensor 24 wird das nied rige Leistung-Ein-Signal PWRON von dem Leistung-Ein-Signal generator 21 an das NAND-Gatter ND31 und an den Gate-Anschluß des NMOS Transistors NM40 angelegt. Als Ergebnis hiervon gibt das NAND-Gatter ND31 ein Signal mit hohem logischen Pegel an dem Inverter I36 unabhängig von dem Zustand der externen Span nung Vcc aus, wodurch das Schwingungsfreigabesignal OSCEN, das von dem Inverter I36 an den Oszillator 35 ausgegeben wird, auf niedrigen logischen Pegel geht, wie dies in Fig. 4C gezeigt ist. Außerdem wird der NMOS Transistor NM40 abgeschaltet. Als Ergebnis hiervon wird die externe Spannung Vcc durch den PMOS Transistor 42 nicht zu dem NMOS Transistor NM40 übertragen, sondern an den Gate-Anschluß des NMOS Transistor NM41, wodurch der NMOS Transistor NM41 eingeschaltet wird. Als Ergebnis hier von nimmt die Rückwärts-Vorspannungs-Spannung VBB den Massepe gel Vss an, wie in Fig. 4D gezeigt ist. Daraufhin gibt der Os zillator 25 kein Schwingungssignal an die Rückwärts-Vor spannungs-Spannungspumpe 26 in Abhängigkeit von dem niedrigen Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs- Spannungssensor 24 unabhängig von den Zuständen der internen Spannung VREG und dem internen/externen Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 ab. Als Ergebnis hiervon verbleibt die Rückwärts-Vorspannungs-Spannungspumpe 26 in ihrem Haltzustand.

Wenn das Leistung-Ein-Signal PWRON von dem Leistung-Ein-Signal generator 21 auf hohen logischen Pegel unter der Bedingung geht unter der Bedingung, daß das Freigabesignal OSCEN von dem Rück wärts-Vorspannungs-Spannungssensor 24 vorhanden ist, sind die Referenzspannung VREF von dem Referenzspannungsgenerator 22 und die interne Spannung VREG und das interne/externe Spannungs wahlsignal VREGOK von dem internen Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 alle auf niedrigem logi schen Pegel, dann wechselt die Referenzspannung VREF von dem Referenzspannungsgenerator 22 auf hohen logischen Pegel, wie dies in Fig. 4F gezeigt ist. Die hochpegelige Referenzspannung VREF von dem Referenzspannungsgenerator 22 wird dem internen Spannungsgenerator 23 zugeführt.

Da zu diesem Zeitpunkt das Freigabesignal VBBOK von dem Oszial lator 25 noch auf seinem hohen logischen Pegel ist, wie dies in Fig. 4E gezeigt ist, verbleiben die interne Spannung VREG und das interne/externe Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 auf ihren niedrigen logischen Pegeln, wie dies in den Fig. 4G und 4H jeweils gezeigt ist. Das hochpegeli ge Leistung-Ein-Signal PWRON von dem Leistung-Ein-Signal generator 21 und die niedrigpegelige interne Spannung VREG und das niedrige interne/externe Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 werden dem Rückwärts-Vorspan nungs-Spannungssensor 24 zugeführt.

Dann wird in dem Rückwärts-Vorspannungs-Spannungssensor 24 das hochpegelige Leistung-Ein-Signal PWRON von dem Leistung-Ein- Signalgenerator 21 an das NAND-Gatter ND31 und an den Gate- Anschluß des NMOS Transistors NM40 angelegt, die niedrige in terne Spannung VREG von dem internen Spannungsgenerator 23 wird an die Sourceanschlüsse der PMOS Transistoren PM31 und PM32, einen Sourceanschluß des PMOS Transistors PM33 in dem Inverter I31 und an einen Sourceanschluß des PMOS Transistors PM34 in dem Inverter I32 angelegt, und das niedrigpegelige inter ne/externe Spannungswahlsignal VREGOK von dem internen Span nungsgenerator 23 wird an die Übertragungsgatter TR31 und TR32 direkt und durch den Inverter I35 an die Übertragungsgater TR31 und TR32 angelegt.

Als Ergebnis hiervon wird der MMOS Transistor NM40 eingeschal tet, wodurch in dem Knoten B in Fig. 3 eine Spannung hervorge rufen wird, die den Zustand der Rückwärts-Vorspannungs-Spannung VBB oder den Massepegel Vss annimmt, wodurch der NMOS Transi stor NM41 abgeschaltet wird. Sobald die Rückwärts-Vorspannungs- Spannung VBB von dem Massepegel Vss freigegeben ist, wird diese an den Gate-Anschluß des NMOS Transistors NM41 durch den NMOS Transistor 40 weitergeleitet.

Da die NMOS Transistoren NM37-NM39 in ihren ausgeschalteten Zu ständen verbleiben, geht zu diesem Zeitpunkt der Eingangsan schluß des Inverters I33 auf einen hohen logischen Pegel und das Ausgangssignal von dem Inverter 134 geht auf einen hohen logischen Pegel. Da das niedrigpegelige interne/externe Span nungswahlsignal VREGOK von dem internen Spannungsgenerator 23 an den Gate-Anschluß des PMOS Transistors PM36 angelegt wird, wird der PMOS Transistor PM36 eingeschaltet. Wenn der PMOS Transistor PM36 eingeschaltet ist, überträgt dieser die externe Spannung Vcc zu dem Sourceanschluß des PMOS Transistors PM37, dessen Gate-Anschluß mit dem Masseanschluß Vss verbunden ist. Als Ergebnis hiervon speist der PMOS Transistor PM37 ein Signal mit hohem logischen Pegel in den Eingangsanschluß des Inverters I33 ein.

In dem Übertragungsgatter TR32 wird der PMOS Transistor PM41 in Abhängigkeit von dem niedrigpegeligen internen/externen Span nungswahlsignal VREGOK von dem internen Spannungsgenerator 23 eingeschaltet und der NMOS Transistor NM44 wird in Abhängigkeit von dem hochpegeligen internen/externen Spannungswahlsignal VREGOK, das durch den Inverter I35 invertiert ist, eingeschal tet. Im Gegensatz dazu wird in dem Übertragungsgatter TR31 der NMOS Transistor NM36 in Abhängigkeit von dem niedrigpegeligen internen/externen Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 abgeschaltet und der PMOS Transistor PM35 wird in Abhängigkeit von dem hochpegeligen internen/externen Spannungswahlsignal VREGOK, das durch den Inverter I35 inver tiert ist, abgeschaltet. Das hochpegelige Ausgangssignal von dem Inverter I34 wird an das NAND-Gatter ND31 übertragen, da das Übertragungsgatter TR32 eingeschaltet ist, während das Übertragungsgatter TR31 ausgeschaltet ist.

Bei Empfangen des hochpegeligen Ausgangssignals von dem Inver ter I34, das durch das Übertragungsgatter TR32 übertragen wor den ist und des hochpegeligen Leistung-Ein-Signals PWRON von dem Leistung-Ein-Signalgenerator 21, gibt das NAND-Gatter ND31 ein niedrigpegeliges Logiksignal an den Inverter I36 aus. Als Ergebnis hiervon wechselt das Schwingungsfreigabesignal OSCEN von dem Inverter I36 auf einen hohen logischen Pegel, wie dies in Fig. 4C gezeigt ist. Das hochpegelige Schwingungsfreigabesi gnal OSCEN von dem Inverter I36 wird dem Oszillator 25 zuge führt.

Dann erzeugt der Osziallator 25 das Schwingungssignal in der gewünschten Periodendauer in Abhängigkeit von dem hochpegeligen Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs- Spannungssensor 24 und gibt das erzeugte Schwingungssignal an die Rückwärts-Vorspannungs-Spannungspumpe aus. Beim Empfangen des Schwingungssignals von dem Oszillator 25 führt die Rück wärts-Vorspannungs-Spannungspumpe 26 eine negative (-) Pumpope ration für die Rückwärts-Vorspannungs-Spannung VBB aus, und be wirkt so, daß die Rückwärts-Vorspannungs-Spannung VBB in ihrem Pegel abgesenkt wird, wie dies in Fig. 4D gezeigt ist. Dann gibt die Rückwärts-Vorspannungs-Spannungspumpe 26 die erhaltene Rückwärts-Vorspannungs-Spannung VBB an den externen Schaltkreis und den Rückwärts-Vorspannungs-Spannungssensor 24 aus.

In dem Anfangszustand, in dem die externe Spannung Vcc zuge führt ist, ist im Ergebnis die Rückwärts-Vorspannungs-Spannung VBB nur abhängig von der externen Spannung Vcc, da die interne Spannung VREG von dem internen Spannungsgenerator 23 nicht durch das abgeschaltete Übertragungsgatter TR31 hindurchgelei tet wird.

Danach, in dem Moment, in dem die Rückwärts-Vorspannungs- Spannung VBB auf -3V_T abgesenkt ist, werden die NMOS Transisto ren NM37-NM39 eingeschaltet, wodurch der Eingangsanschluß des Inverters I33 auf einen niedrigen Logikpegel wechselt und das Ausgangssignal von dem Inverter I34 auf einen niedrigen Logik pegel geht. Außerdem werden die NMOS Transistoren NM31-NM33 eingeschaltet. Als Ergebnis hiervon wechselt der Eingangsan schluß des Inverters I31 auf einen niedrigen Logikpegel und das Ausgangssignal von dem Inverter I32 geht auf einen niedrigen Logikpegel.

Das niedrigpegelige Ausgangssignal des Inverters I34 wird zu dem NAND-Gatter ND31 übertragen, da das Übertragungsgatter TR32 in seinem eingeschalteten Zustand verbleibt, während das Über tragungsgatter TR31 in seinem abgeschalteten Zustand verbleibt.

Das NAND-Gatter ND31 gibt ein Signal mit einem hohen logischen Pegel an den Inverter I36 ab, da es mit dem niedrigpegeligen Ausgangssignal von dem Inverter I34 gespeist wird, das von dem Übertragungsgatter TR32 und dem hochpegeligen Leistung-Ein- Signal PWRON von dem Leistung-Ein-Signalgenerator 21 übertragen wird. Als ein Ergebnis hiervon wechselt das Schwingungsfreiga besignal OSCEN von dem Inverter 136 von einem hohen logischen Pegel auf einen niedrigen logischen Pegel, wie dies in Fig. 4C gezeigt ist. Das niedrigpegelige Schwingungsfreigabesignal OSCEN von dem Inverter I36 wird dem Oszillator 25 zugeführt.

Dann beendet der Oszillator 25 die Erzeugung des Schwingungs signals in Abhängigkeit von dem niedrigpegeligen Schwingungs freigabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungs sensor 24. Aufgrund des fehlenden Schwingungssignals von dem Oszillator 25 beendet die Rückwärts-Vorspannungs-Spannungspumpe 26 den negativen (-) Pumpvorgang für die Rückwärts-Vorspan nungs-Spannung VBB, was zur Folge hat, daß die Rückwärts- Vorspannungs-Spannung VBB im Pegel konstant ist, wie dies in Fig. 4D gezeigt ist. Dann gibt die Rückwärts-Vorspannungs- Spannungspumpe 26 die resultierende Rückwärts-Vorspannungs- Spannung VBB an den externen Schaltkreis und an den Rückwärts- Vorspannungs-Spannungssensor 24 ab.

Außerdem wechselt das Freigabesignal VBBOKB von dem Oszillator 25 von einem hohen auf einen niedrigen Logikpegel, wie dies in Fig. 4E gezeigt ist, in dem Moment, in dem das Schwingungsfrei gabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungssensor 24 von einem hohen auf einen niedrigen Logikpegel wechselt. Das niedrigpegelige Freigabesignal VBBOKB von dem Oszillator 25 wird dem internen Spannungsgenerator 23 zugeführt.

In dem internen Spannungsgenerator 23 wird der Operationsver stärker OP in Abhängigkeit von dem niedrigpegeligen Freigabesi gnal VBBOKB von dem Osziallator 25 betrieben. Die Referenzspan nung VREF von dem Referenzspannungsgenerator 22 wird dem nicht invertierenden Eingangsanschluß (+) des Operationsverstärkers OP zugeführt und die interne Spannung VREG wird durch die Wi derstände R21 und R22 geteilt und dann in den invertierenden Eingangsanschluß (-) des Operationsverstärkers OP zurückge speist. Während des Betriebes vergleicht der Operationsverstär ker OP die eingespeisten Spannungen miteinander und gibt ein niedrigpegeliges Logiksignal an den Gate-Anschluß des PMOS Transistors PM21 in Abhängigkeit von dem Vergleichsergebnis aus, was zur Folge hat, daß der PMOS Transistor PM21 einge schaltet wird. Als Ergebnis hiervon wechselt die interne Span nung VREG von dem PMOS Transistor PM21 auf einen hohen Logikpe gel und verbleibt konstant in diesem hochpegeligen Zustand, wie dies in Fig. 4G gezeigt ist. Darüber hinaus wechselt das inter ne/externe Spannungswahlsignal VREGOK von dem internen/externen Spannungswahlsignalgenerator 231 auf einen hohen Logikpegel, wie dies in Fig. 4H gezeigt ist. Die hochpegelige interne Span nung VREG und das hochpegelige interne/externe Spannungswahlsi gnal VREGOK von dem internen Spannungsgenerator 23 werden dem Rückwärts-Vorspannungs-Spannungssensor 24 zugeführt.

Demzufolge wird in dem Rückwärts-Vorspannungs-Spannungssensor 24 das Übertragungsgatter TR32 abgeschaltet, während das Über tragungsgatter TR31 in Abhängigkeit von dem hochpegeligen in ternen/externen Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 eingeschaltet wird. Als Ergebnis hiervon wird die externe Spannung Vcc durch das abgeschaltete Übertra gungsgatter TR31 blockiert, während die gewünschte konstante interne Spannung VREG von dem internen Spannungsgenerator 23 dem NAND-Gatter ND31 durch die PMOS Transistoren PM31 und PM32, den Invertern I31 und I32, dem Pegelwandler 241 und dem Über tragungsgatter TR31 zugeführt wird.

Das NAND-Gatter ND31 gibt ein Signal mit einem hohen Logikpegel an Inverter I36, da es mit dem hochpegeligen Leistung-Ein- Signal PWRON von dem Leistung-Ein-Signalgenerator 21 und dem niedrigpegeligen Ausgangssignal von dem Übertragungsgatter TR31 gespeist wird. Als Ergebnis hiervon verbleibt das Schwingungs freigabesignal OSCEN von dem Inverter I36 in seinem niedrigpe geligen Zustand, wie dies in Fig. 4C gezeigt ist. Das niedrig pegelige Schwingungsfreigabesignal OSCEN von dem Inverter I36 wird fortlaufend dem Oszillator 25 zugeführt. Dann setzt der Oszillator 25 fort, kein Schwingungssignal zu erzeugen in Ab hängigkeit von dem niedrigpegeligen Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungssensor 24. Da die Rückwärts-Vorspannungs-Spannungspumpe 26 kein Schwingungssignal von dem Oszillator 25 empfängt, fährt diese fort, den negativen (-) Pumpvorgang für die Rückwärts-Vorspannungs-Spannung VBB an zuhalten, was zur Folge hat, daß die Rückwärts-Vorspannungs- Spannung VBB in ihrem Pegel konstant bleibt, wie dies in Fig. 4D gezeigt ist. Dann gibt die Rückwärts-Vorspannungs-Spannungs pumpe 26 die erhaltene Rückwärts-Vorspannungs-Spannung VBB an den externen Schaltkreis und den Rückwärts-Vorspannungs- Spannungssensor 24 aus.

Es ist zu bemerken, daß das Freigabesignal VBBOKB von dem Os zillator 25 keinen hohen Logikpegel annehmen kann, wenn es ein mal auf einen niedrigen Logikpegel gewechselt hat. In gleicher Weise kann das interne/externe Spannungswahlsignal VREGOK von dem internen Spannungsgenerator 23 keinen niedrigen Logikpegel annehmen, sobald es einmal auf einem hohen Logikpegel ist. In anderen Worten, wird kein weiteres hochpegeliges Freigabesignal VBBOKB von dem Oszillator 25 an den internen Spannungsgenerator 23 geleitet, und kein weiteres niedrigpegeliges internes/ externes Spannungswahlsignal VREGOK von dem internen Spannungs generator 23 wird dem Rückwärts-Vorspannungs-Spannungssensor 24 zugeführt.

Als Ergebnis hiervon ist unter der Bedingung, daß die interne Spannung VREG von dem internen Spannungsgenerator auf dem kon stanten Pegel verbleibt, die Rückwärts-Vorspannungs-Spannung VBB lediglich von der internen Spannung VREG abhängig, da die externe Spannung Vcc nicht durch das abgeschaltete Übertra gungsgatter TR32 weitergeleitet wird.

Mit anderen Worten erhöht sich die interne Spannung VREG von dem internen Spannungsgenerator 23 in ihrem Pegel solange, bis sie den gewünschten konstanten Pegel im Anfangszustand er reicht, indem die externe Spannung Vcc zugeführt wird, wie dies in Fig. 5 gezeigt ist. In diesem Fall wird das Schwingungsfrei gabesignal OSCEN von dem Rückwärts-Vorspannungs-Spannungssensor 24 in Abhängigkeit von der externen Spannung Vcc erzeugt. So bald die interne Spannung VREG von dem internen Spannungsgene rator 23 den gewünschten konstanten Pegel erreicht hat, wird das Schwingungsfreigabesignal OSCEN von dem Rückwärts-Vorspan nungs-Spannungssensor 24 in Abhängigkeit von der internen Span nung VREG erzeugt, da der Übertragungspfad der externen Span nung Vcc blockiert ist. Daher verbleibt die Rückwärts- Vorspannungs-Spannung VBB unabhängig von Schwankungen der ex ternen Spannung Vcc auf dem konstanten Pegel, wie dies in Fig. 6 gezeigt ist.

Wie aus der vorstehenden Beschreibung deutlich wird, wird gemäß der vorliegenden Erfindung der Übertragungspfad der externen Spannung blockiert, wenn die interne Spannung den gewünschten konstanten Pegel erreicht, und das Schwingungsfreigabesignal wird in Abhängigkeit von der internen Spannung erzeugt, so daß die Rückwärts-Vorspannungs-Spannung VBB auf einem konstanten Pegel unabhängig von der Schwankung der externen Spannung ver bleiben kann. Daher hat der Rückwärts-Vorspannungs-Spannungs generator der vorliegenden Erfindung die Wirkung, daß inte grierte Schaltungsbaugruppen davor bewahrt werden, aufgrund ei ner instabilen Rückwärts-Vorspannungs-Spannung beschädigt zu werden. Obwohl die bevorzugten Ausführungsformen der vorliegen den Erfindung zu erläuternden Zwecken offenbart worden sind, können Fachleute dieses Gebietes erkennen, daß unterschiedliche Abwandlungen, Zusätze oder Austauschmöglichkeiten bestehen, oh ne den Schutzbereich der Erfindung zu verlassen, wie er in den beigefügten Ansprüchen offenbart ist.

Claims

1. Ein Rückwärts-Vorspannungs-Spannungsgenerator mit:
einem Leistung-Ein-Signalgenerator (21) zum Erzeugen eines Lei stung-Ein-Signals (PWRON) wenn eine externe Spannung (Vcc) auf einem konstanten Pegel bleibt;
einem Referenzspannungsgenerator (22) zum Erzeugen einer Refe renzspannung (VREF) in Abhängigkeit von dem Leistung-Ein-Signal (PWRON) von dem Leistung-Ein-Signalgenerator (21);
einem internen Spannungsgenerator (23) zum Erzeugen einer in ternen Spannung (VREG) und eines internen/externen Spannungs wahlsignals (VREG) in Abhängigkeit von der Referenzspannung (VREF) von dem Referenzspannungsgenerator (22), wobei die in terne Spannung (VREG) einen konstanten Pegel aufweist;
einem Rückwärts-Vorspannungs-Spannungssensor (24) zum Erzeugen eines Schwingungsfreigabesignals in Abhängigkeit von der exter nen Spannung (Vcc) oder der internen Spannung von dem internen Spannungsgenerator (23) unter Steuerung von dem internen/ externen Spannungswahlsignal von dem internen Spannungsgenera tor (23);
einem Oszillator (25) zum Erzeugen eines Schwingungsfreigabesi gnals mit einer vorbestimmten Periodendauer und einem Freigabe signal in Abhängigkeit von dem Schwingungsfreigabesignal von dem Rückwärts-Vorspannungs-Spannungssensor (24) und zum Ausge ben des erzeugten Freigabesignals an den internen Spannungsge nerator (23); und
einer Rückwärts-Vorspannungs-Spannungspumpe (26) zum Ausführen eines Spannungspumpvorganges in Abhängigkeit von dem Schwin gungsfreigabesignal von dem Oszillator (25), um einen gewünsch ten Pegel der Rückwärts-Vorspannungs-Spannung (VBB) zu erzeugen und zum Ausgeben der erzeugten Rückwärts-Vorspannungs-Spannung (VBB) an einen externen Schaltkreis und an den Rückwärts- Vorspannungs-Spannungssensor (24).

2. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem der interne Spannungsgenerator (23) folgendes aufweist:
ein Operationsverstärker (OP1), der in Abhängigkeit von dem Freigabesignal von dem Oszillator (25) arbeitet, um die interne Spannung (VREG) mit der Referenzspannung (VREF) von dem Refe renzspannungsgenerator zu vergleichen;
einen Transistor (PM21), der in Abhängigkeit von einem Aus gangssignal von dem Operationsverstärker (OP1) arbeitet, um ei ne interne Spannung (VREG) an den Rückwärts-Vorspannungs- Spannungssensor (24) auszugeben und um diesen an den Operati onsverstärker (OP1) zurückzuspeisen; und
einen internen/externen Spannungswahlsignalgenerator (231) zum Ausgeben des internen/externen Spannungswahlsignals (VREGOK) an den Rückwärts-Vorspannungs-Spannungssensor (24) in Abhängigkeit von der internen Spannung (VREG) von dem Transistor und der Re ferenzspannung (VREF) von dem Referenzspannungsgenerator (22).

3. Einen Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem der Rückwärts-Vorspannungs-Spannungssensor (24) dazu eingerichtet ist, das Schwingungsfreigabesignal (OSCEN) in Abhängigkeit von der externen Spannung (Vcc) während eines Anfangszustandes zu erzeugen, in dem die externe Spannung (Vcc) zugeführt wird.

4. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem der Rückwärts-Vorspannungs-Spannungssensor (24) dazu eingerichtet ist, das Schwingungsfreigabesignal (OSCEN) in Abhängigkeit von der internen Spannung (VREG) von dem internen Spannungsgenerator (23) zu erzeugen, sobald die interne Spannung (VREG) einen gewünschten konstanten Pegel er reicht hat.

5. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 4, bei dem die interne Spannung (VREG) von dem internen Spannungsgenerator in ihrem Pegel versetzt wird.

6. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem der Rückwärts-Vorspannungs-Spannungssensor (24) dazu eingerichtet ist, das Schwingungsfreigabesignal (OSCEN) auf seinem hohen Logikpegel zu halten, bis die Rück wärts-Vorspannungs-Spannung (VBB) von der Rückwärts- Vorspannungs-Spannungspumpe (26) auf einen gewünschten konstan ten Pegel abgesenkt ist.

7. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem das Freigabesignal nicht auf einen hohen Lo gikpegel wechseln kann, sobald das Freigabesignal einmal auf einem niedrigen Logikpegel ist.

8. Ein Rückwärts-Vorspannungs-Spannungsgenerator nach An spruch 1, bei dem das interne/externe Spannungswahlsignal (VREGOK) nicht auf einen niedrigen Logikpegel wechseln kann, sobald das interne/externe Spannungswahlsignal (VREGOK) einmal auf einem hohen Logikpegel ist.