JP2902804B2 - 基板バイアス電圧発生回路 - Google Patents

基板バイアス電圧発生回路

Info

Publication number
JP2902804B2
JP2902804B2 JP3075156A JP7515691A JP2902804B2 JP 2902804 B2 JP2902804 B2 JP 2902804B2 JP 3075156 A JP3075156 A JP 3075156A JP 7515691 A JP7515691 A JP 7515691A JP 2902804 B2 JP2902804 B2 JP 2902804B2
Authority
JP
Japan
Prior art keywords
bias voltage
substrate bias
substrate
channel transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3075156A
Other languages
English (en)
Other versions
JPH04309258A (ja
Inventor
山 圭 司 丸
脇 直 和 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3075156A priority Critical patent/JP2902804B2/ja
Priority to US07/865,258 priority patent/US5243228A/en
Priority to KR1019920005797A priority patent/KR960011810B1/ko
Publication of JPH04309258A publication Critical patent/JPH04309258A/ja
Application granted granted Critical
Publication of JP2902804B2 publication Critical patent/JP2902804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は基板バイアス電圧発生回
路に係わり、特に基板バイアス電圧を検知する回路を有
するものに関する。
【０００２】
【従来の技術】半導体記憶装置では、外部から入力され
た信号のアンダーシュートによって、寄生ｐｎ接合部が
順方向バイアスになるのを防止するため、またｐｎ接合
部の空乏層を拡げて寄生容量を小さくして動作を高速化
するために、半導体基板に基板バイアス電圧を印加する
ことが行われている。
【０００３】一方では、パーソナル・コンピュータ等の
ＯＡ機器の急速な普及に伴い、大容量で低価格な半導体
記憶装置が要求されるに至っている。容量が大きく価格
が安い半導体記憶装置としては、ＤＲＡＭ（Dynamic Ra
ndom Access Memory）が挙げられる。しかし、ＤＲＡＭ
はデータを保持するためにバックアップが必要である。
そして、電池によるバックアップを可能にするには、ス
タンバイ時における消費電流を低減させる必要がある。
ＤＲＡＭにおいて、スタンバイ時に電流を消費する回路
は幾つか存在するが、なかでも基板バイアス電圧発生回
路の占める割合が大きい。そこで、基板バイアス電圧発
生回路の消費電流を低減させる必要がある。
【０００４】従来の基板バイアス電圧発生回路は、図４
に示されるように、基板バイアス電圧検知回路１１と基
板バイアス駆動回路２と電荷ポンプ回路３とを備えてい
た。基板バイアス電圧検知回路１１はＰチャネルトラン
ジスタＰ１とＮチャネルトランジスタＮ１、インバータ
ＩＮＶ１〜ＩＮＶ４を有し、基板バイアス駆動回路２は
ＮＡＮＤ回路ＮＡ１とインバータＩＮＶ５〜７とを有し
ている。電荷ポンプ回路３は、容量ＣとＮチャネルトラ
ンジスタＮ２及びＮ３とを有している。
【０００５】基板バイアス電圧検知回路１１において、
ＰチャネルトランジスタＰ１は電源電圧ＶDD端子にソー
スが接続され、ノードＮＤ１にドレインが接続され、ゲ
ートが接地電圧Ｖss端子に接続されている。このＰチャ
ネルトランジスタＰ１と直列接続されたＮチャネルトラ
ンジスタＮ１は、ドレインがノードＮＤ１に接続され、
ソースが基板バイアス電圧ＶBB端子に接続され、電源電
圧ＶDD端子にゲートが接続されている。このＰチャネル
トランジスタＰ１及びＮチャネルトランジスタＮ１は、
共にノーマリオン状態にある。
【０００６】このノードＮＤ１にはインバータ列ＩＮＶ
１〜ＩＮＶ４の入力端が接続され、出力端はノードＮＤ
２に接続されている。
【０００７】ノードＮＤ２には、基板バイアス駆動回路
２のＮＡＮＤ回路ＮＡ１の一方の入力端が接続されてお
り、その出力端はインバータ列ＩＮＶ５〜ＩＮＶ６の入
力端に接続されている。インバータ列ＩＮＶ５〜ＩＮＶ
６の出力端は、インバータＩＮＶ７の入力端とＮＡＮＤ
回路ＮＡ１の他方の入力端とに接続されている。インバ
ータＩＮＶ７の出力端はノードＮＤ３に接続されてい
る。
【０００８】このノードＮＤ３には、電荷ポンプ回路３
の容量Ｃの一端が接続され、他端はノードＮＤ４に接続
されている。このノードＮＤ４には、Ｎチャネルトラン
ジスタＮ２のドレイン及びゲートが接続され、ソースは
接地電位Ｖss端子に接続されている。またＮチャネルト
ランジスタＮ３は、ドレインとゲートが基板バイアス電
圧ＶBB端子に接続され、ソースはノードＮＤ４に接続さ
れている。さらに、ＮチャネルトランジスタＮ２及びＮ
３の基板端子は、共に基板バイアス電圧ＶBB端子に接続
されている。
【０００９】先ず基板バイアス電圧検知回路１１におい
て、ＰチャネルトランジスタＰ１とＮチャネルトランジ
スタＮ１とのコンダクタンス比で電源電圧ＶDDと基板バ
イアス電圧ＶBBとの相対的な電位差が分割され、基板バ
イアス電圧ＶBBに応じた信号Φ0 がノードＮＤ１より出
力される。この信号Φ0 がインバータ列ＩＮＶ１〜ＩＮ
Ｖ４に入力される。インバータ列ＩＮＶ１〜ＩＮＶ４
は、信号Φ0 を遅延時間ｔｄだけ遅延させた後、基板バ
イアス駆動回路２の動作を制御する制御信号Φ1 をノー
ドＮＤ２に出力する。ここで信号Φ0 を遅延させるの
は、例えば電源変動等により基板バイアス電圧ＶBBが変
化した場合にも誤動作しないようにノイズフィルタとし
て機能させるためであり、基板バイアス電圧検知回路１
１の動作を安定させることができる。
【００１０】基板バイアス電圧検知回路１１の静特性を
示すものとして、基板バイアス電圧ＶBBに対する信号Φ
0 及びΦ1 のレベルの変化を図５に示す。ここで点線で
示された信号Φ0 は、それぞれ電源電圧ＶDDが１Ｖおき
に３Ｖから６Ｖまで変化したときを示している。基板バ
イアス電圧ＶBBが深くなる方、即ち負の方へ向かうにつ
れて、ＮチャネルトランジスタＮ１はゲート電圧（ＶDD
−｜ＶBB｜）が大きくなってコンダクタンスも大きくな
り、信号Φ0 の電圧は徐々に低下していく。この電圧
が、インバータＩＮＶ１の動作閾値Ｖth以上の間はイン
バータ列ＩＮＶ１〜ＩＮＶ４からハイレベルの信号Φ1
が出力され、動作閾値Ｖthよりも低くなるとロウレベル
の信号Φ1 が出力される。この図５において、電源電圧
ＶDDが３Ｖの場合を例にとると、基板バイアス電圧検知
回路１１としての動作閾値電圧に相当するＶTM3 よりも
基板バイアス電圧ＶBBが浅い場合にはハイレベルの信号
Φ1 が出力され、ＶTM3 よりもＶBBが深くなるとロウレ
ベルの信号Φ1 が出力される。電源電圧ＶDDが３Ｖより
も高いと、より低い動作閾値ＶTM4 〜ＶTM6 まで基板バ
イアス電圧ＶBBが深くならないと信号Φ1 はロウレベル
にならない。
【００１１】基板バイアス電圧検知回路１１から出力さ
れる信号Φ1 が、ハイレベルの場合に基板バイアス駆動
回路２は動作しロウレベルの場合には動作が停止する。
【００１２】基板バイアス駆動回路２にハイレベルの信
号Φ1 が入力されると、ＮＡＮＤ回路ＮＡ１及びインバ
ータ列ＩＮＶ５〜ＩＮＶ７による遅延時間を周期とする
パルス信号Φ4 がノードＮＤ３より出力される。信号Φ
1 がロウレベルの場合には、パルス信号Φ4 は出力され
ずロウレベルに保持される。
【００１３】電荷ポンプ回路３に、図６（ａ）に示され
るようなパルス信号Φ4 が入力され、基板を接地電位
（ＶSS）に固定し、十分に時間がたって安定状態になっ
たときの動作は次のようである。Φ4 がロウレベル（接
地電位ＶSS）からハイレベル（電源電位ＶDD）に立ち上
がると、容量Ｃを介してノードＮＤ４から出力される信
号Φ5 の電位は、初期値（ＶSS−ＶTN3 ）から同期して
上昇していく。ここで、ＶTN3 はＮチャネルトランジス
タＮ３の閾値に相当する。この信号Φ5 は、（ＶSS−Ｖ
TN3 ）からＫ・ＶDDだけ上昇する。ここで、Ｋは容量Ｃ
とノードＮＤ４に寄生する容量Ｃ1 とのカップリング比
であり、Ｋ＝Ｃ／（Ｃ＋Ｃ1 ）として表される。
【００１４】電荷ポンプ回路３の基板から電荷を汲み出
す能力を高めるためには、Ｋが大きくなるように１に近
付ける必要がある。そこで、容量Ｃの容量値を容量Ｃ1
に対して十分に大きくしておく。
【００１５】そして、信号Φ5 が（ＶSS−ＶTN3 ）＋Ｋ
ＶDDまで上昇すると、ＮチャネルトランジスタＮ２のゲ
ート電圧が上昇してオンする。これにより、容量Ｃに蓄
積された電荷が放電されていき、信号Φ5 の電位はＮチ
ャネルトランジスタＮ２の閾値に相当する（ＶTN2 −Ｖ
SS）まで下降する。信号Φ4 がロウレベルに立ち下がる
と、信号Φ5 の電位は（ＶTN2 −ＶSS）を初期値として
ＫＶDD分だけ同期して降下していく。Ｎチャネルトラン
ジスタＮ３がオンし、信号Φ5 の電位がこのトランジス
タＮ３の閾値に相当する（ＶSS−ＶTN3 ）まで降下する
間、基板の電荷が容量Ｃに蓄積される。このように、Ｎ
チャネルトランジスタＮ２がオンしＮチャネルトランジ
スタＮ３がオフする間、容量Ｃに蓄積された電荷が接地
電位端子に放電され（図６（ｃ））、Ｎチャネルトラン
ジスタＮ２がオフしＮチャネルトランジスタＮ３がオン
する間、容量Ｃに基板の電荷が蓄えられるという動作が
繰り返されて、基板バイアス電圧ＶBBが徐々に降下して
いく。
【００１６】最終的に得られる基板バイアス電圧Ｖ
BBは、次の（１）式のように表される。
【００１７】 ＶBB＝−Ｋ・ＶDD＋（ＶTN2 ＋ＶTN3 ） …（１） このような動作により、基板バイアス電圧発生回路の静
特性は図７のようである。基板バイアス駆動回路２から
パルス信号Φ4 が出力され、電荷ポンプ回路３は連続的
に動作する状態になる。基板バイアス電圧ＶBBは、電源
が投入されて電源電圧ＶDDがＶTN2 ＋ＶTN3になった時
点から、この電位を初期値とし−Ｋ・ＶDDの傾きで線ｌ
21のように降下していく。この連続動作状態では、スタ
ンバイ時における消費電流Ｉccは線ｌ11のように電源電
圧ＶDDの増加と共に急峻に増加していく。
【００１８】基板バイアス電圧ＶBBが基板バイアス電圧
検知回路１１の動作閾値ＶTM3 まで低下すると、信号Φ
1 がロウレベルになり基板バイアス駆動回路２はパルス
信号Φ4 を出力しなくなる。これにより、電荷ポンプ回
路３は断続的に動作状態と停止状態とを繰り返す断続動
作状態になる。
【００１９】この断続動作状態について、図８を用いて
説明する。時点ｔ11より基板バイアス電圧ＶBBが降下し
ていくにつれて、基板バイアス電圧検知回路１１の信号
Φ0 も徐々に低下していく。この信号Φ0 の電位がイン
バータＩＮＶ１の回路閾値ＶTNよりも低下すると、イン
バータ列ＩＮＶ１〜ＩＮＶ４がもたらす遅延時間ｔｄを
経過した時点ｔ12において、信号Φ1 はロウレベルにな
る。基板バイアス駆動回路２からはパルス信号Φ4 は出
力されなくなり、電荷ポンプ回路３は動作を停止する。
【００２０】電荷ポンプ回路３の動作が時点ｔ12より停
止すると、トランジスタの基板に流れる電流や基板バイ
アス電圧検知回路１１に発生する貫通電流等により、基
板に電荷が充電されて基板バイアス電圧ＶBBは上昇して
いく。ここで、スタンバイ時におけるリーク電流は、基
板バイアス電圧検知回路１１内の基板への貫通電流によ
るものが最も大きい。
【００２１】基板バイアス電圧ＶBBが上昇し、基板バイ
アス電圧検知回路１１の信号Φ0 がインバータＩＮＶ１
の閾値ＶTNを超えると、遅延時間ｔｄを経て時点ｔ13に
おいて信号Φ1 はハイレベルになる。基板バイアス駆動
回路２から再びパルス信号Φ4 が出力され、電荷ポンプ
回路３は動作状態になって、基板バイアス電圧ＶBBは降
下していく。
【００２２】このように、基板バイアス電圧検知回路の
動作閾値を実使用電源範囲以下に設定しておくことによ
り、基板バイアス電圧ＶBBを基板バイアス電圧検知回路
１１が検知し、基板バイアス駆動回路２及び電荷ポンプ
回路３が動作状態と停止状態とを間欠的に繰り返すこと
になる。この結果、消費電流は分散され、平均した消費
電流Ｉccは図７の線ｌ12に示されたように低減される。
【００２３】
【発明が解決しようとする課題】ここで、スタンバイ時
における消費電流を低減させるためには、断続動作状態
において基板バイアス駆動回路２及び電荷ポンプ回路３
が動作を停止している期間、即ち図８における時点ｔ12
からｔ13までを長くする必要がある。ところが、スタン
バイ時における停止期間の長さは、基板バイアス電圧検
知回路１１における基板への貫通電流Ｉleakでほぼ決定
される。即ち、基板電圧発生回路が自ら無駄な貫通電流
を生じさせており、消費電流の低減化に支障をきたして
いた。因みに、貫通電流Ｉleakは図９に示されるよう
に、電源電圧ＶDDの増加と共に増加する関係にある。
【００２４】また、断続動作状態における消費電流Ｉcc
は、基板から汲み出される電荷量と基板へリークする電
荷量との比に依存する。従って、基板バイアス電圧検知
回路１１における貫通電流は、直接的に消費電流の増加
をもたらすだけでなく、間接的に基板バイアス電圧発生
回路の平均消費電流の増加をもたらしていた。
【００２５】本発明は上記事情に鑑みてなされてもので
あり、消費電流を低減化し得る基板バイアス電圧発生回
路を提供することを目的とする。
【００２６】
【課題を解決するための手段】本発明の基板バイアス電
圧発生回路は、半導体基板に印加された基板バイアス電
圧を検知し、基板バイアス電圧検知信号を出力する基板
バイアス電圧検知回路と、基板バイアス電圧検知回路か
ら出力された基板バイアス電圧検知信号を与えられ、基
板バイアス電圧の絶対値が所定値以下の場合には駆動信
号を出力し、基板バイアス電圧の絶対値が所定値よりも
高い場合には駆動信号の出力を停止する基板バイアス駆
動回路と、基板バイアス駆動回路から駆動信号を与えら
れると、基板バイアス電圧を発生する電荷ポンプ回路と
を備え、基板バイアス電圧検知回路は、一端が電源電圧
端子に接続された負荷素子と、負荷素子の他端にソース
が接続され、接地電圧端子にドレインが接続され、ゲー
トに基板バイアス電圧が供給されるＰチャネルトランジ
スタと、負荷素子の他端とＰチャネルトランジスタのソ
ースとを接続するノードに入力端子が接続され、出力端
子から基板バイアス電圧検知信号を出力する少なくとも
１つのインバータとを有し、Ｐチャネルトランジスタの
ゲートと、インバータを構成するＮチャネルトランジス
タのバックバイアス電圧を印加される基板端子が半導体
基板と接続されていることを特徴としている。
【００２７】ここで、負荷素子がＮチャネルトランジス
タで構成されている場合は、このＮチャネルトランジス
タのバックバイアス電圧を印加される基板端子が半導体
基板と接続されている。
【００２８】
【作用】基板バイアス電圧発生回路のスタンバイ時にお
ける消費電流は、基板バイアス電圧検知回路の半導体基
板にリークする貫通電流により支配されるが、本発明の
基板バイアス電圧検知回路を構成する半導体素子は、Ｐ
チャネルトランジスタのゲートとＮチャネルトランジス
タのバックバイアス電圧を印加される基板端子が半導体
基板と接続されているため、貫通電流は接地電位端子に
流れて基板バイアス電位端子を介して半導体基板へはほ
とんど流れず、消費電流が大幅に低減される。
【００２９】このことは、基板バイアス電圧検知回路に
おける負荷素子がＮチャネル形ＭＯＳトランジスタで構
成され、このトランジスタのバックバイアス電圧を印加
される基板端子が半導体基板と接続されている場合も同
様である。
【００３０】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１に本実施例による基板バイアス電圧
発生回路の構成を示す。図４に示された従来の回路と比
較し、基板バイアス電圧検知回路１１におけるＮチャネ
ルトランジスタＮ１が、ＰチャネルトランジスタＰ２に
置き換わった点が異なっている。このＰチャネルトラン
ジスタＰ２は、ソースはノードＮＤ１にドレインは接地
端子Ｖssに接続され、ゲートは基板バイアス電圧ＶBB端
子に接続されている。このように、本実施例の基板バイ
アス電圧検知回路１は、構成している半導体素子のう
ち、ＰチャネルトランジスタＰ２のゲートと、Ｎチャネ
ルトランジスタのバックバイアス電圧を印加される基板
端子のみが半導体基板と接続されている点に特徴があ
る。Ｎチャネルトランジスタは、図１には直接表されて
はいないが、インバータ列ＩＮＶ１〜ＩＮＶ４をＣＭＯ
Ｓで構成した場合のＮチャネルトランジスタや、Ｐチャ
ネルトランジスタＰ１をＮチャネルトランジスタに置き
換えた場合には存在する。
【００３１】基板バイアス電圧検知回路１において、基
板バイアス電圧ＶBBが低下していくと、従来の回路１１
におけるＮチャネルトランジスタＮ１と同様にＰチャネ
ルトランジスタＰ２のコンダクタンスが増加していく。
これにより、このＰチャネルトランジスタＰ２は基板バ
イアス電圧ＶBBに応じて可変抵抗のように動作する。こ
こでＰチャネルトランジスタＰ２は、従来の基板バイア
ス電圧検知回路１１と同様に動作するように、そのサイ
ズが調整されている必要がある。
【００３２】この結果、ＰチャネルトランジスタＰ１と
Ｐ２とのコンダクタンス比で決定される電圧を有する信
号Φ0 がノードＮＤ１から出力され、インバータ列ＩＮ
Ｖ１〜ＩＮＶ４に与えられる。インバータ列ＩＮＶ１〜
ＩＮＶ４からは信号Φ1 が出力され、基板バイアス駆動
回路２に与えられる。以降の基板バイアス駆動回路２及
び電荷ポンプ回路３の回路動作は、従来の場合と同様で
ある。
【００３３】基板バイアス電圧検知回路１においてスタ
ンバイ時に消費される電流は、従来の基板バイアス電圧
検知回路１１よりも大幅に減少する。上述したように、
スタンバイ時の消費電流は基板への貫通電流により支配
される。ところが、この貫通電流は電源電圧ＶDD端子よ
りＰチャネルトランジスタＰ１及びＰ２を通過し、接地
電位Ｖss端子に流れる。このため、従来の基板バイアス
電圧検知回路１１のように基板バイアス電圧ＶBB端子を
経て半導体基板へは貫通電流が流れ込まない。
【００３４】この結果、図２に示されるように電荷ポン
プ回路３が断続動作状態のときにおける、時点ｔ２から
時点ｔ３までの停止期間の周期が長くなる。これによ
り、基板バイアス電圧発生回路の消費電流は分散され
て、平均した消費電流は低減されることになる。
【００３５】上述した実施例は一例であり、本発明を限
定するものではなく種々の変形が可能である。例えば、
基板バイアス電圧検知回路は図３に示されるような構成
を供えた回路に置き換えることができる。図１の基板バ
イアス電圧検知回路１と比較し、Ｐチャネルトランジス
タＰ１を抵抗Ｒに置き換えた点が相違する。この抵抗Ｒ
は電源電圧ＶDD端子とノードＮＤ１との間に接続されて
おり、ＰチャネルトランジスタＰ１と同様に機能する。
即ち、電源電圧ＶDD端子とノードＮＤ１との間は負荷素
子であればよい。ここで、抵抗Ｒの抵抗値とＰチャネル
トランジスタＰ２のサイズは、コンダクタンス比が所望
の値となるように調整しておく必要がある。そして、負
荷素子のコンダクタンスが小さいほど、電源電圧ＶDD端
子から接地電圧ＶSS端子へ流れる貫通電流を小さく抑制
することができ、よりスタンバイ時における消費電流を
低減させることができる。
【００３６】また、基板バイアス電圧検知回路におい
て、上述の実施例はいずれもドライバ回路に相当する部
分はＰチャネルトランジスタＰ２のみから成っている
が、このＰチャネルトランジスタ以外の素子を含んでい
てもよい。例えば、ＰチャネルトランジスタＰ２のドレ
インと接地電位Ｖss端子との間に、Ｎチャネルトランジ
スタを接続してもよい。この場合には、Ｎチャネルトラ
ンジスタのドレインがＰチャネルトランジスタＰ２のド
レインに、ソースが接地電位Ｖss端子に接続され、ゲー
トには電源電位ＶDDが供給されてノーマリオン状態とな
る。
【００３７】
【発明の効果】以上説明したように本発明の基板バイア
ス電圧発生回路は、基板バイアス電圧検知回路を構成す
る半導体素子がＰチャネルトランジスタのゲートとＮチ
ャネルトランジスタのバックバイアス電圧を印加される
基板端子が半導体基板と接続されており、貫通電流がほ
とんど半導体基板に流れないため、スタンバイ時におけ
る消費電流を低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例による基板バイアス電圧発生
回路の構成を示した回路図。
【図２】同基板バイアス電圧発生回路が断続動作状態に
あるときの動作波形を示すタイミングチャート。
【図３】本発明の他の実施例による基板バイアス電圧発
生回路における基板バイアス電圧検知回路の構成を示し
た回路図。
【図４】従来の基板バイアス電圧発生回路の構成を示し
た回路図。
【図５】同基板バイアス電圧発生回路における基板バイ
アス電圧検知回路の基板バイアス電圧に対する静特性を
示した説明図。
【図６】同基板バイアス電圧発生回路における電荷ポン
プ回路の動作波形を示したタイミングチャート。
【図７】同基板バイアス電圧発生回路における電源電圧
に対する消費電流及び基板バイアス電圧の変化を示した
動特性図。
【図８】同基板バイアス電圧発生回路が断続動作状態に
あるときの動作波形を示すタイミングチャート。
【図９】同基板バイアス電圧発生回路における基板バイ
アス電圧検知回路の基板バイアス電圧と基板への貫通電
流との関係を示した動特性図。
【符号の説明】
１ 基板バイアス電圧検知回路 ２ 基板バイアス駆動回路 ３ 電荷ポンプ回路 Ｐ１，Ｐ２ Ｐチャネルトランジスタ ＩＮＶ１〜ＩＮＶ７ インバータ ＮＡ１ ＮＡＮＤ回路 Ｃ 容量 Ｎ１〜Ｎ３ Ｎチャネルトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−23659（ＪＰ，Ａ) 特開 平２−121188（ＪＰ，Ａ) 特開 平２−237144（ＪＰ，Ａ) 特開 平２−156499（ＪＰ，Ａ) 特開 昭57−199335（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板に印加された基板バイアス電圧
    を検知し、基板バイアス電圧検知信号を出力する基板バ
    イアス電圧検知回路と、 前記基板バイアス電圧検知回路から出力された前記基板
    バイアス電圧検知信号を与えられ、前記基板バイアス電
    圧の絶対値が所定値以下の場合には駆動信号を出力し、
    前記基板バイアス電圧の絶対値が所定値よりも高い場合
    には前記駆動信号の出力を停止する基板バイアス駆動回
    路と、 前記基板バイアス駆動回路から前記駆動信号を与えられ
    ると、前記基板バイアス電圧を発生する電荷ポンプ回路
    とを備え、 前記基板バイアス電圧検知回路は、 一端が電源電圧端子に接続された負荷素子と、 前記負荷素子の他端にソースが接続され、接地電圧端子
    にドレインが接続され、ゲートに基板バイアス電圧が供
    給されるＰチャネルトランジスタと、 前記負荷素子の前記他端と前記Ｐチャネルトランジスタ
    のソースとを接続するノードに入力端子が接続され、出
    力端子から前記基板バイアス電圧検知信号を出力する少
    なくとも１つのインバータとを有し、 前記Ｐチャネルトランジスタのゲートと、前記インバー
    タを構成するＮチャネルトランジスタのバックバイアス
    電圧を印加される基板端子が半導体基板と接続されてい
    ることを特徴とする基板バイアス電圧発生回路。
  2. 【請求項２】前記負荷素子がＮチャネルトランジスタで
    構成されている場合は、このＮチャネルトランジスタの
    バックバイアス電圧を印加される基板端子が半導体基板
    と接続されていることを特徴とする基板バイアス電圧発
    生回路。
JP3075156A 1991-04-08 1991-04-08 基板バイアス電圧発生回路 Expired - Fee Related JP2902804B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3075156A JP2902804B2 (ja) 1991-04-08 1991-04-08 基板バイアス電圧発生回路
US07/865,258 US5243228A (en) 1991-04-08 1992-04-08 Substrate bias voltage generator circuit
KR1019920005797A KR960011810B1 (ko) 1991-04-08 1992-04-08 기판 바이어스 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3075156A JP2902804B2 (ja) 1991-04-08 1991-04-08 基板バイアス電圧発生回路

Publications (2)

Publication Number Publication Date
JPH04309258A JPH04309258A (ja) 1992-10-30
JP2902804B2 true JP2902804B2 (ja) 1999-06-07

Family

ID=13568064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3075156A Expired - Fee Related JP2902804B2 (ja) 1991-04-08 1991-04-08 基板バイアス電圧発生回路

Country Status (3)

Country Link
US (1) US5243228A (ja)
JP (1) JP2902804B2 (ja)
KR (1) KR960011810B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008659B2 (en) 2004-11-01 2011-08-30 Nec Corporation Semiconductor integrated circuit device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
JP3379050B2 (ja) * 1993-11-15 2003-02-17 富士通株式会社 半導体装置
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
JP2982591B2 (ja) * 1993-12-17 1999-11-22 日本電気株式会社 基板電位検知回路
JP3085073B2 (ja) * 1994-01-24 2000-09-04 富士通株式会社 スタティックｒａｍ
JP2812230B2 (ja) * 1995-02-15 1998-10-22 日本電気株式会社 バイアス電圧発生回路
US5694072A (en) * 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
JP3614546B2 (ja) * 1995-12-27 2005-01-26 富士通株式会社 半導体集積回路
US5917365A (en) * 1996-04-19 1999-06-29 Texas Instruments Incorporated Optimizing the operating characteristics of a CMOS integrated circuit
JPH09293789A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp 半導体集積回路
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
US5907255A (en) * 1997-03-25 1999-05-25 Cypress Semiconductor Dynamic voltage reference which compensates for process variations
KR100271633B1 (ko) * 1997-11-01 2000-11-15 김영환 지연회로
KR100733407B1 (ko) 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7573306B2 (en) * 2006-01-31 2009-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device, power supply detector and semiconductor device
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9264040B2 (en) * 2013-12-19 2016-02-16 Freescale Semiconductor, Inc. Low leakage CMOS cell with low voltage swing
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
CN112019042B (zh) * 2020-09-10 2024-05-24 深圳市爱协生科技股份有限公司 一种多电源域电荷泵的开关管衬底的动态偏置电路及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193056A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 基板バイアス電圧発生回路
JPS6216556A (ja) * 1985-07-15 1987-01-24 Toshiba Corp 基板バイアス発生回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
US5122680A (en) * 1990-10-29 1992-06-16 International Business Machines Corporation Precision hysteresis circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008659B2 (en) 2004-11-01 2011-08-30 Nec Corporation Semiconductor integrated circuit device

Also Published As

Publication number Publication date
KR920020717A (ko) 1992-11-21
KR960011810B1 (ko) 1996-08-30
US5243228A (en) 1993-09-07
JPH04309258A (ja) 1992-10-30

Similar Documents

Publication Publication Date Title
JP2902804B2 (ja) 基板バイアス電圧発生回路
US5870345A (en) Temperature independent oscillator
US5982162A (en) Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage
US7301830B2 (en) Semiconductor memory device and semiconductor device and semiconductor memory device control method
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
US5561385A (en) Internal voltage generator for semiconductor device
JP2557271B2 (ja) 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
EP0609497A2 (en) A device and method for maintaining a high voltage for low power applications
US20020030538A1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US7312649B2 (en) Voltage booster power supply circuit
US4585954A (en) Substrate bias generator for dynamic RAM having variable pump current level
JPH08279289A (ja) ワード線電圧昇圧回路
US5532640A (en) Voltage generator circuit generating stable negative potential
US6316985B1 (en) Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same
JPH09231769A (ja) 半導体装置
JP3315130B2 (ja) 半導体集積回路
JPH041992A (ja) 半導体記憶装置
KR100493599B1 (ko) 워드선활성화전압의안정화회로를가지는반도체기억장치
JP2632112B2 (ja) 電圧発生回路
JP3110257B2 (ja) 半導体集積回路
JP3186034B2 (ja) 基準電圧発生回路
JPH05120882A (ja) 半導体記憶装置
JPH1126697A (ja) 半導体装置のバックバイアス発生器及びその発生方法
JP3197735B2 (ja) パワーオンリセット回路及び電源電圧検出回路
JP4306821B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees