KR960013760B1 - Cmos 집적 회로 - Google Patents

Cmos 집적 회로 Download PDF

Info

Publication number
KR960013760B1
KR960013760B1 KR1019880006148A KR880006148A KR960013760B1 KR 960013760 B1 KR960013760 B1 KR 960013760B1 KR 1019880006148 A KR1019880006148 A KR 1019880006148A KR 880006148 A KR880006148 A KR 880006148A KR 960013760 B1 KR960013760 B1 KR 960013760B1
Authority
KR
South Korea
Prior art keywords
transistor
bias voltage
integrated circuit
substrate
circuit
Prior art date
Application number
KR1019880006148A
Other languages
English (en)
Other versions
KR880014438A (ko
Inventor
요세피우스 마리아 벤드릭 헨드리쿠스
게라르두수 레오나르두수 마리아 반 데르산덴 코르네리스
스로브 아리에
Original Assignee
앤. 브이. 필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤. 브이. 필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 앤. 브이. 필립스 글로아이람펜파브리켄
Publication of KR880014438A publication Critical patent/KR880014438A/ko
Application granted granted Critical
Publication of KR960013760B1 publication Critical patent/KR960013760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

CMOS 집적 회로
제1도는 기판(substrate)바이러스 전압 발생기의 도시도.
* 도면의 주요부분에 대한 부호의 설명
O : 발진기 S : 스위칭 수단
CO : 비교회로 12 : 구동단
C : 커패시턴스 PU : 전하펌프
본 발명은 클럭 발생기에 의해 구동되며, 또한 집적 회로내의 다른 회로를 제어하는 기판 바이어스 전압 발생기를 구비한 CMOS 집적 회로에 관한 것이다.
기판 바이어스 전압 발생기가 포함되는 CMOS 집적 회로는 1987년 1월 28일에 공고된 유럽 특허 제0029681호로부터 공지되어 있다. 기판 바이어스 전압 발생기는 소위 래치 - 엎(latch- up)상태로 되는 것을 방지하기 위해 CMOS 회로내에서 사용되었다. 기판 바이어스 전압 발생기가 사용되지 않는 경우에는 상술한 래치 - 엎 상태에 도달하기가 매우 쉽다. 자주 사용되는 n-월(well)에 따른 CMOS 프로세스에서 n 및 p 형 트랜지스터가 만들어지며, 그 결과 기생 다이리스터가 또한 형성된다. 하나 이상의 상기 다이리스터가 회로내의 접합점과, 기판의 다른 영역에서 발화될 경우, 상기 회로의 접합점은 상기 다리이스터에 의해 고정된 전압값을 유지한다. 이것은 회고가 더 이상 정확하게 동작하지 않으며, 래치 상태로 되게 한다.
기판 바이어스 전압이 발생될 시에, 다이리스터는 발화하기가 매우 어렵게 된다. 일반적으로, 기판 바이어스 전압 발생기는 링 발진기에 의해 제어된 용량성 펌프로 구성된다. 링 발진기는 또한 집적 회로내의 다른 회로를 제어하도록 사용되는 클럭 주파수를 발생시키기 위해 사용된다. 그러나, 래치 -엎 감도는 클럭 주파수에 의존하는데, 이 이유는 높은 클럭 주파수가 사용될 경우, 기판 바이어스 전압 발생기의 펌프는 클럭 주파수에 의해 증가된 저 전류를 보상할 수 있도록 더 빠르게 동작하기도 해야하기 때문이다.
그러나 많은 CMOS 직접 회로는 회로의 사용자가 원하는 주파수를 가진 클럭 신호를 공급하는 입력 단자를 가지는데, 이것은 회로가 사용자에 의해 디자인된 시스템 내에서 적합(fit)해야 하기 때문이다. 즉, 서로 다른 클럭 주파수가 요구되는 다른 모드로 동작할 수 있기 때문이다. 일례로서, 텔레비젼의 응용에서 텔레 텍스트 정보를 기억하는 메모리 회로를 들 수 있다. 상기 메모리의 클럭 주파수는 텔레비젼의 응용에 사용되는 625 또는 525 영상 라인 시스템에 의해 결정되어진다. 기판 바이어스 전압 발생기의 전하 펌프를 제어하기 위한 발진기는 이러한 직접 회로에 집적되지 않는다. 상기 전하 펌프는 외부적으로 상기 회로에 인가된 클럭 펄스에 의해 제어된다. 그러나, 직접 회로가 사용자에 의해 테스트될시에, 클럭 주파수가 항상 공급되는 것은 아니다. 테스트가 수행되는 경우에, 기판 바이어스 전압이 발생되지 않는다면, 그 결과 증가된 래치-엎 감도가 얻어진다. 더우기, 회로가 개발될 때 하나 또는 수개의 회로부품이 CMOS 회로를 갖는 제일먼저 제조된 실리콘 웨이퍼에 대한 측정 절차 동안에 예기치 않게 래치-엎 상태로 될 수 있다. 이 결과로 기판 전류가 흐르고 있는 바이어스 전압의 감소를 야기한다. 이것은 더욱 큰 집적 회로의 부품이 래치-엎 상태 등으로 되게한다. 궁극적으로, 직접 회로상의 측정이 더 이상 수행될 수 없다.
본 발명의 목적은, 회로가 사용자에 의해 테스트될 때 또는 제품의 개발중 회로상에서 측정이 이루어질 때, 클럭 주파수가 부재중일 때 조차 이 회로로 인해 회로내의 측정이 이루어지는, 래치-엎 상태가 아직 발생할 수 없는, CMOS 직접 회로를 제공하는 것이다.
그러므로, 본 발명에 따른 CMOS 집적 회로는, 기판 바이어스 전압과 기준 전압을 비교하기 위한 비교회로의 출력에 의해 구동되는 스위칭 수단에 의해 스위칭-온 될 수 있는 집적된 발진기에 의해 구동되는, 추가의 기판 바이어스 전압 펌프를 포함하는 것을 특징으로 한다.
이 같은 발진기와 기판 바이어스 전압 펌프를 구비한 CMOS 직집 회로는 기판 바이어스 전압이 조절될 전압, 예컨대 -2.2V보다 더 음으로 되지 않을 경우, 상기 바이어스 전압 발생기는 자동적으로 스위칭 온 되는 장점을 갖는다. 결과적으로, 부가적인 기판 전류는 정상 동작중에 보상될 수 있다. 그러나 사용자에 의한 테스트 도중 또는 회로 개발중 클럭 펄스가 공급되지 않는 직접 회로의 측정 도중이라면, 상기 기판 바이어스 전압 발생기 역시 100%로 동작할 수 있다.
본 발명에 따른 직접 회로는 기판 바이어스 전압 발생기를 도시한 도면에서 도시된 예를 참조하여 설명된다.
본 발명에 따른 CMOS 집적 회로에서, 스위칭 수단(S)에 의해 스위치 온 및 스위지 오프되는 발진기(O)가 사용되며, 발생된 기판 바이어스 전압(VBB) 및 기준 전압을 비교하는 비교 회로(CO)와, 기판 바이어스 전압(VBB)을 발생시키는 전하 펌프(PU)가 예비되고, 상기 펌프(PU)는 발진기(O)의 출력에 의해 제어된다.
발진기(O)는 다수의 직렬 접속된 증폭 회로(1 내지 6) 및 (8 내지 11)를 구비하여, 상기 스위칭 수단(S)에 의해 스위치 온 및 오프될 수 있는 증폭기는 중폭회로(6) 및 (8)사이에 접속되어 있다. 여기에서 사용된 증폭 회로를 갖는 스위칭 수단(S)는, 직렬 접속된 구개의 PMOS 트랜지스터와 병렬 접속된 두개의 NMOS트랜지스터를 구비하는 하나의 NOR 게이트로 이루어진다. 상기 NOR 케이트의 P-트랜지스터 (Pl5)와 N-트랜지스터(N15)는 인버터(1 내지 11)를 구비한 링 발진기(O)의 일부분을 형성하는 증폭 회로가 된다.
NOR 게이트의 트랜지스터(Pl6 및 Nl4)는 스위칭 수단(S)을 구성하고, 이에 의해 링 발진기(O)는 스위칭 온 또는 오프된다. 인버터(11)의 출력은 기판 바이어스 전압 펌프(PU)를 제어하는 구동단(12)의 입력에 접속된다. 기판 바이어스 전압 펌프 PU는 공지되어 있어 더 설명될 필요가 없다. 비교 회로(CO)는 공급전압(VDD)와 기판 전압(VBB) 사이에 접속된 분압기를 구비한다. 상기 분압기는 직렬로 접속된 세개의 트랜지스터를 구비하는데, VDD로부터 개시하여, 접지된 게이트 전극을 가지는 PMOS 트랜지스터, 또한 접지된 게이트 전극을 가지는 NMOS 트랜지스터 및 기판 바이어스 전압(VBB)에 접속된 게이트 전극을 가지는 제 2 PMOS 트랜지스터를 구비하고, 이들은 순차적으로 직렬 접속되어 있다. PMOS 트랜지스터(Pl3)과 NMOS 트랜지스터(Nl2)의 드레인 사이의 접합점(15)은 인버터(13)의 입력에 접속되고, 이들의 출력은 스위칭 수단 (S) 또는 트랜지스터(Pl5 및 Nl4)를 제어한다. 비교 회로의 동작은 다음과 같다.
트랜지스터(Pl3 및 P2O)는 항상 도통상태이고, 트랜지스터(N12)가 도통 상태에 있는 경우 NMOS 트랜지스터(Nl2)와 함께 분압기를 형성한다. 인버터(13)의 입력 전압이 매우 낮은 기판 전압에 대해 항상 충분히 낮은 값을 갖어, 높은 출력을 유도하도록 트랜지스터(Pl3, Nl2 및 P2O)의 크기가 선택된다. 이것은 트랜지스터(Pl5)가 컷오프되고 스위칭 수단(S)의 트랜지스터(N14)가 도통되도록 한다. 그러므로, 발진기(O)는 스위치 오프된다. 기판 바이어스 전압(VBB)가 더 이상 충분한 음의 값이 아닌 경우, 즉, 보다 양으로 되는 경우 NMOS 트랜지스터의 게이트 전극이 접지되어 있으므로, NMOS 트랜지스트(N12)는 컷오프된다. 그러면 NMOS 트랜지스터(N12)와 PMOS 트랜지스터(P2O)사이의 접합점(14)에서의 게이트 전극 및 주 전극간의 전압은 더 이상 NMOS 트랜지스터(Nl2)의 임계 전압보다 더 높지 않게 된다. 이같은, NMOS 트랜지스터(N12)는 컷오프되며 접합점(15)는 도통되는 PMOS 트랜지스터(Pl3)를 통하여 충전될 것이다. 따라서, 접합점(15)에서의 전압이 인버터(13)의 임계 전압을 초과하는 경우에, 인버터(13)의 출력은 높은 값에서 낮은 값으로 변화할 것이다. 그러므로, 스위치(S)의 PMOS 트랜지스터(Pl5)는 도통되고, 스위치(S)의 NMOS 트랜지스터(N14)는 컷오프된다. 따라서, 발진기(O)는 스위치 온된다. 그러므로, 구동기(12)와 전하 펌프(PU)를 통해 전하는 기판으로 투입(Pump)되어 기판 임계 전압(VBB)은 더욱 음이 되도록 한다. 발진기(O)는 충분하게 음인 기판 바이어스 전압(VBB)이 발생될때까지 동작을 계속한다. 기판 바이어스 전압의 감소도중에 트랜지스터(N12 및 P20)사이의 접합점(14)에서의 전압이 더 감소하게 되어, 트랜지스터(N12)의 게이트-소스 전압은 증가하게 된다. 충분히 음인 기판 바이어스 전압(VBB)이 얻어지면, 트랜지스터(N12)는 다시 도통상태가 되어, 접합점(15)은 방전하게 된다. 인버터(13)의 입력부는 고 전위에서 저 전위로 방전되어, 인버터(13)의 출력은 고 출력 레벨을 얻게되고, 결과적으로 트랜지스터(P15 및 N14)를 구비한 스위칭 수단(S)를 통해 발진기(O)를 스위치 오프시킨다.
공지된 전하 펌프(PU)는 인버터(12)와 접합점(C1)사이에 접속된 커패시턴스(C)와, 접합점(C1)과 접지 및 기판 사이에 각각 접속된 두개의 NMOS 트랜지스터(N10 및 N11)를 구비한다. 두개의 트랜지스터(N10 및 N11)는 다이오드로서 공지된 방식으로 사용된다. 예로서, 10 pF의전하 커패시턴스(C)는 NM.S 트랜지스터 (N10)를 통하여 충전되고 (인버터(12)의 출력 상태는 높은상태), 트랜지스터(N1)를 통하여 기판에 방전한다. 그러나 방전되는 동안 트랜지스터(N11)는 바이폴라 트렌지스터처럼 동작하는데 그 이유는 트랜지스터 N11의 소스가 베이스로 작용하는 (VBB에서의) 기판보다 더 음으로 되기 때문이다. 그러나 트랜지스터(N10)는 같은 양식으로 동작하여, 트랜지스터(N10)가 MOS 전계 효과 트랜지스터로서는 스위치 오프되지만, 바이플라 소자로서 도통된다. 트랜지스터(N10 및 N11)가 같은 크기인 경우, 커패시턴스(C)에 저장된 전하의 반은 트랜지스터(N10)에 의해 배출될 것이다. 전하 펌프(PU)는 단지 50퍼센트의 효율을 가진다. 트랜지스터(N11)가 트랜지스터(N10)보다 크게 될 경우 (예로서 N11의 폭/길이가 N10의 폭/길이의 5배인 경우)효율은 개선될 수 있다(예를들어 80%까지).

Claims (4)

  1. 외부의 클럭 발생기에 의해 구동될 수 있고, 또한 집적 회로내의 다른 회로를 제어하는 기판 바이어스 전압 발생기를 구비하는 CMOS 집적 회로에 있어서, 기판 바이어스 전압과 기준 전압의 비교를 위한 비교 회로의 출력에 의해 구동되는 스위칭 수단에 의히 스위치 온되는 집적 발전기에 의해 구동되는 추가의 기판 바이어스 전압 펌프를 포함하는 것을 특징으로 하는 CMOS 집적 회로.
  2. 제1항에 있어서, 집적 발전기는 스위칭 수단과 함께 NOR 게이트로 구성되는 다수의 직렬 접속된 인버터단의 링 발전기인 것을 특징으로 하는 CMOS 집적 회로.
  3. 제1 또는 2항에 있어서, 비교회로는 PMOS 트랜지스터, NMOS 트랜지스터 및 양의 공급 전압 및 기판 전압 사이에 포함된 다이오드로서 접속된 제 2 PMOS 트랜지스터의 직렬 조합과 인버터로 구성되고, 제 1 PMOS 트랜지스터 및 NMOS 트랜지스터는 게이트 전극에 의해 접지에 접속되고, 드레인의 접합점은 인버터의 입력에 접속되고, 상기 다이오드는 NMOS 트랜지스터와 기판 사이에 접속되는 것을 특징으로 하는 CMOS 집적 회로.
  4. 제1접합점과 발진기의 출력 사이의 커래시턴스, 제1접합점과 접지 사이에 다이오드로서 접속된 제 1 NMOS 트랜지스터 및 상기 제1접합점과 기판 사이에 다이오드로서 접속된 제2 NMOS 트랜지스터를 포함한 기판 바이어스 전압 발생기를 구비한 CMOS 집적 회로에 있어서, 제2트랜지스터의 폭/길이비가 제1트랜지스터의 폭/길이비보다 5배만큼 큰 것을 특징으로 하는 CMOS 집적 회로.
KR1019880006148A 1987-05-29 1988-05-26 Cmos 집적 회로 KR960013760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701278A NL8701278A (nl) 1987-05-29 1987-05-29 Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
NL8701278 1987-05-29

Publications (2)

Publication Number Publication Date
KR880014438A KR880014438A (ko) 1988-12-23
KR960013760B1 true KR960013760B1 (ko) 1996-10-10

Family

ID=19850082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006148A KR960013760B1 (ko) 1987-05-29 1988-05-26 Cmos 집적 회로

Country Status (6)

Country Link
US (1) US4820936A (ko)
EP (1) EP0293045B1 (ko)
JP (1) JPS63307771A (ko)
KR (1) KR960013760B1 (ko)
DE (1) DE3880735T2 (ko)
NL (1) NL8701278A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140177A (en) * 1988-12-02 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Complementary circuit device returnable to normal operation from latch-up phenomenon
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US5117125A (en) * 1990-11-19 1992-05-26 National Semiconductor Corp. Logic level control for impact ionization sensitive processes
US5162668A (en) * 1990-12-14 1992-11-10 International Business Machines Corporation Small dropout on-chip voltage regulators with boosted power supply
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
US5146110A (en) * 1991-05-22 1992-09-08 Samsung Electronics Co., Ltd. Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation
JPH07501679A (ja) * 1991-10-30 1995-02-16 ザイリンクス，インコーポレイテッド ポンプ電圧発生器用レギュレータ
JP2937591B2 (ja) * 1991-12-09 1999-08-23 沖電気工業株式会社 基板バイアス発生回路
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
US5347172A (en) * 1992-10-22 1994-09-13 United Memories, Inc. Oscillatorless substrate bias generator
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
JPH07322606A (ja) * 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
US5731736A (en) * 1995-06-30 1998-03-24 Dallas Semiconductor Charge pump for digital potentiometers
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
DE69805011T2 (de) * 1997-01-09 2002-12-12 Asulab Sa Mit photovoltaischer Zelle funktionierendes elektronisches Gerät, insbesondere Zeitmesswerk
CH691010A5 (fr) * 1997-01-09 2001-03-30 Asulab Sa Appareil électrique fonctionnant à l'aide d'une source photovoltaïque, notamment pièce d'horlogerie.
US6014053A (en) * 1997-05-12 2000-01-11 Philips Electronics North America Corporation Amplifier MOS biasing circuit for a avoiding latch-up
KR100505597B1 (ko) * 1998-03-17 2005-10-12 삼성전자주식회사 래치업을억제하는벌크바이어스전압발생회로및그발생방법
US6141200A (en) * 1998-04-20 2000-10-31 International Business Machines Corporation Stacked PFET off-chip driver with a latch bias generator for overvoltage protection
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6825878B1 (en) 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
US7709777B2 (en) * 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
US7061296B2 (en) 2003-12-19 2006-06-13 Infineon Technologies Ag Circuit arrangement for generating a digital clock signal
FR2896057A1 (fr) * 2006-01-12 2007-07-13 St Microelectronics Sa Procede et dispositif de generation d'un nombre aleatoire dans un peripherique usb
US8638135B2 (en) * 2011-10-13 2014-01-28 Freescale Semiconductor, Inc. Integrated circuit having latch-up recovery circuit
US10516385B2 (en) 2017-03-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ring oscillator, controlling circuit and methods for realignment
US10461723B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Full range realignment ring oscillator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
JPS5559756A (en) * 1978-10-30 1980-05-06 Fujitsu Ltd Semiconductor device
JPS55107255A (en) * 1979-02-12 1980-08-16 Mitsubishi Electric Corp Substrate potential generating circuit device
EP0015342B1 (en) * 1979-03-05 1984-01-25 Motorola, Inc. Substrate bias regulator
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
JPS6033314B2 (ja) * 1979-11-22 1985-08-02 富士通株式会社 基板バイアス電圧発生回路
JPS5785253A (en) * 1980-11-17 1982-05-27 Toshiba Corp Semiconductor device
JPS57186351A (en) * 1981-05-12 1982-11-16 Fujitsu Ltd Semiconductor device
JPS57193054A (en) * 1981-05-22 1982-11-27 Fujitsu Ltd Substrate bias generating circuit
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
JPS5965467A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 基板電位発生回路
JPS59193056A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 基板バイアス電圧発生回路

Also Published As

Publication number Publication date
EP0293045A1 (en) 1988-11-30
JPS63307771A (ja) 1988-12-15
KR880014438A (ko) 1988-12-23
DE3880735D1 (de) 1993-06-09
US4820936A (en) 1989-04-11
NL8701278A (nl) 1988-12-16
EP0293045B1 (en) 1993-05-05
DE3880735T2 (de) 1993-11-11

Similar Documents

Publication Publication Date Title
KR960013760B1 (ko) Cmos 집적 회로
US4714901A (en) Temperature compensated complementary metal-insulator-semiconductor oscillator
US5128560A (en) Boosted supply output driver circuit for driving an all N-channel output stage
EP0039946B1 (en) Semiconductor integrated circuit device
US4115710A (en) Substrate bias for MOS integrated circuit
US4670668A (en) Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US7339417B2 (en) Current source circuit
EP0145004A2 (en) Bipolar Transistor-Field Effect Transistor Composite Circuit
JPH0951266A (ja) 基板電圧を所望の値に維持するための回路及び方法
US6201435B1 (en) Low-power start-up circuit for a reference voltage generator
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
US7183837B2 (en) Charge pump circuit with latch-up prevention
US5047706A (en) Constant current-constant voltage circuit
US4710647A (en) Substrate bias generator including multivibrator having frequency independent of supply voltage
US5113087A (en) Output circuit
KR980012291A (ko) 반도체 장치
US20050140406A1 (en) Power-on reset device
US4804929A (en) Control pulse generator
US5742465A (en) Protection circuit for a CMOS integrated circuit
US6753707B2 (en) Delay circuit and semiconductor device using the same
US6573752B1 (en) High voltage push-pull driver on standard CMOS
US4806797A (en) bi-CMOS buffer cascaded to CMOS driver having PMOS pull-up transistor with threshold voltage greater than VBE of bi-CMOS bipolar pull-up transistor
EP0068611B1 (en) Substrate-bias voltage generator
US5923212A (en) Bias generator for a low current divider
US4321561A (en) Switch operated capacitive oscillator apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee