DE3685623T2 - Duennfilmtransistor und verfahren zu seiner herstellung. - Google Patents
Duennfilmtransistor und verfahren zu seiner herstellung.Info
- Publication number
- DE3685623T2 DE3685623T2 DE8686113674T DE3685623T DE3685623T2 DE 3685623 T2 DE3685623 T2 DE 3685623T2 DE 8686113674 T DE8686113674 T DE 8686113674T DE 3685623 T DE3685623 T DE 3685623T DE 3685623 T2 DE3685623 T2 DE 3685623T2
- Authority
- DE
- Germany
- Prior art keywords
- source
- semiconductor layer
- drain electrodes
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims abstract description 38
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 29
- 229910052698 phosphorus Inorganic materials 0.000 claims description 26
- 239000011574 phosphorus Substances 0.000 claims description 26
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 137
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 e.g. Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02C—SPECTACLES; SUNGLASSES OR GOGGLES INSOFAR AS THEY HAVE THE SAME FEATURES AS SPECTACLES; CONTACT LENSES
- G02C7/00—Optical parts
- G02C7/02—Lenses; Lens systems ; Methods of designing lenses
- G02C7/04—Contact lenses for the eyes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ophthalmology & Optometry (AREA)
- General Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
- Diese Erfindung bezieht sich auf einen Dünnfilm-Transistor, der für eine aktive Anzeigevorrichtung, die beispielsweise einen Flüssigkristall benutzt, benutzt wird.
- Jetzt wird eine aktive Flüssigkristall-Anzeigevorrichtung nach dem Stand der Technik, die Dünnfilm-Transistoren benutzt, mit Bezug auf Fig. 1 beschrieben werden.
- Die Vorrichtung umfaßt gegenüberliegende transparente Substrate 11 und 12 aus Glas oder dergleichen, die auseinandergehalten werden durch ein Abstandsstück 13, welches entlang ihrer Ränder vorgesehen ist, und stellen eine Flüssigkristallzelle 10 mit einem zwischen ihnen eingekapselten Flüssigkristall 14 dar. Eine Vielzahl von Anzeigeelektroden 15 sind auf der inneren Oberfläche des Substrats 11 ausgebildet. Auch sind Dünnfilmtransistoren 16 jeweils ausgebildet als Schaltelement neben jeder Anzeigeelektrode 15, mit der der Drainanschlufß verbunden ist. Eine transparente gewöhnliche Elektrode 17 wird auf der inneren Oberfläche des anderen Substrats 12 gebildet, so daß sie den Anzeigeelektroden 15 gegenübersteht.
- Jede der Anzeigeelektroden 15 stellt ein Bildelement, das heißt z.B. einen Pixel, dar. Wie in Fig. 2 gezeigt, sind die Anzeigeelektroden 15 von quadratischer Gestalt und in einer Matrix auf dem transparenten Substrat 11 angeordnet. Gate-Bus-Leitungen 18 sind jeweils in der Nähe der und entlang jeder Reihe von Anzeigeelektroden 15 in der Matrix ausgebildet. Source-Bus-Leitungen sind jeweils in der Nähe von und entlang jeder Spalte von Anzeigeelektroden 15 in der Matrix ausgebildet. Dünnfilmtransistoren 16 sind an den Schnittpunkten der Gate- und Source-Bus-Leitungen 18 und 19 ausgebildet. Jeder Dünnfilmtransistor 16 hat sein Gate verbunden mit der zugeordneten Gate-Bus-Leitung 18, seine Source verbunden mit der zugeordneten Source-Bus-Leitung 19 und seinen Drain verbunden mit der entsprechenden Anzeigeelektrode 15.
- Wenn eine Spannung zwischen einer ausgewählten Gate-Bus-Leitung 18 und einer ausgewählten Source-Bus-Leitung 19 angelegt wird, wird der entsprechende Dünnfilmtransistor 16 angeschaltet, wodurch die entsprechende Anzeigeelektrode 15 durch den Dünnfilmtransistor 16 geladen wird. Daraus resultierend wird eine Spannung über nur einen Abschnitt des Flüssigkristalls 14 angelegt, welcher zwischen der entsprechenden oben erwähnten Anzeigeelektrode 15 und der gemeinsamen Elektrode 17 zu finden ist, wodurch nur eine Fläche dieser Anzeigeelektrode 15 transparent oder lichtblockierend gemacht wird. Auf diese Art und Weise wird eine selektive Anzeige von Anzeigeelektroden 15 erhalten. Die Anzeige kann durch Veranlassung von Entladen der Anzeigeelektrode 15 ausgelöscht werden.
- Nach dem Stand der Technik ist der Dünnfilmtransistor 16 so wie in den Fig. 3 und 4 gezeigt, konstruiert. Wie gezeigt, sind Anzeigeelektroden 15 und Source-Bus-Leitungen 19 aus einem transparenten leitenden Film aus ITO oder dergleichen auf dem transparenten Substrat 11 ausgebildet. Eine Halbleiterschicht 21 aus amorphem Silizium (a-Silizium) oder ähnlichem ist so ausgebildet, daß sie die Lücke zwischen gegenüberliegenden Rändern der Anzeigeelektrode 15 und einer zugeordneten Source-Bus-Leitung 19 überbrückt. Ein gateisolierender Film 22 aus Siliziumnitrid oder dergleichen ist auf der Halbleiterschicht 21 ausgebildet. Eine Gate-Elektrode 23 ist auf dem gateisolierenden Film 22 oberhalb der Halbleiterschicht 21 so ausgebildet, daß die Gate-Elektrode 23 teilweise die Anzeigeelektrode 15 und die Source-Bus-Leitung 19 überdeckt. Die Gate-Elektrode 23 hat ein Ende verbunden mit der Gate-Bus-Leitung 18. Abschnitte der Anzeigeelektrode 15 und Source-Bus-Leitung 19 gegenüber der Gate-Elektrode 23 stellen jeweils Drain- und Source-Elektroden 15a und 19a dar. Der Dünnfilmtransistor 16 besteht aus den Drain- und Source-Elektroden 15a und 19a, der Halbleiterschicht 21, dem gateisolierenden Film 22 und der Gate-Elektrode 23. Die Gate-Elektroden 23 und Gate-Bus-Leitungen 18 werden gleichzeitig beispielsweise aus Aluminium gebildet.
- Die Halbleiterschicht 21 hat einen fotoleitenden Effekt, das heißt sie wird leitend, wenn sie Licht ausgesetzt ist. Deshalb nimmt, wenn äußeres Licht auf die Halbleiterschicht 21 auftrifft, während der Dünnfilmtransistor 16 "aus" ist, der AUS-Widerstand davon ab und deshalb wird das EIN zu AUS Stromverhältnis davon reduziert. Dementsprechend wird eine lichtblockierende Schicht 25 auf dem Substrat 11 so ausgebildet, daß sie der Halbleiterschicht 21 gegenübersteht, wie in Fig. 4 gezeigt. Eine Schutzschicht 26 aus einem isolierenden Material, z.B. Siliziumdioxid, wird auf der Schutzschicht 26 ausgebildet. Drain- und Source-Elektroden 15a und 19a werden auf der Schutzschicht 26 gebildet. Weitere ohm'sche Kontaktschichten 27 und 28 aus n+-Typ amorphem Silizium oder dergleichen werden ausgebildet, um für einen zufriedenstellenden ohm'schen Kontakt der Drain- und Source-Elektroden 15a und 19a bezüglich der Halbleiterschicht 21 zu sorgen. Die Halbleiterschicht 21 wird auf dieser Struktur gebildet. Weiterhin wird eine Schutzschicht 29 aus Siliziumnitrid oder dergleichen ausgebildet, um den Dünnfilmtransistor 16, die Source-Busse 19 und Gate-Busse 18 zu bedecken, um den Flüssigkristall zu schützen.
- Bei dem in Fig. 4 gezeigten Dünnfilmtransistor nach dem Stand der Technik wird ein transparenter leitender Film, der eventuell die Drain- und Source-Elektroden 15a und 19a bildet, auf dem transparenten Substrat 11 ausgebildet, eine n+-Typ amorphe Siliziumschicht, die eventuell die ohm'schen Kontaktschichten 27 und 28 bildet, auf dem transparenten leitenden Film ausgebildet, und dann die n+-Typ amorphe Siliziumschicht und der transparente leitende Film zu vorbestimmten Mustern geätzt, wodurch die Anzeigeelektroden 15 und die Source-Bus-Leitungen 19 und die ohm'schen Kontaktschichten 27 und 28 über den Drain- und Source-Elektroden 15a und 19a, wie in Fig. 4 gezeigt, ausgebildet werden. Aus diesem Grund wird, wenn die Breiten w1 und w2 der Kontaktbereiche der Elektroden 15a und 19a in Kontakt mit der Halbleiterschicht 21 reduziert werden, der ohm'sche Kontakt dieser Elektroden 15a und 19a bezüglich der Halbleiterschicht 21 unzureichend und der Reihenwiderstand Rs zwischen den Elektroden 15a und 19a wird erhöht. Weiterhin wird, da die ohm'schen Kontaktschichten 27 und 28 zu dem Zweck ausgebildet sind, der Widerstand Rs zwischen Source und Drain erhöht auf ein Ausmaß entsprechend der Dicke der ohm'schen Kontaktschichten.
- Weiterhin bestehen nach dem Stand der Technik die transparenten Drain- und Source-Elektroden 15a und 19a aus Zinnoxid oder ITO (ITO = Indium-Oxid und Zinn-Oxid) und die ohm'schen Kontaktschichten 27 und 28 und die Halbleiterschicht 21 werden durch einen Plasma CVD Prozeß (CVD = chemical vapor deposition, chemische Gasphasenabscheidung) ausgebildet, zum Beispiel auf den transparenten Elektroden. Das Element, das die transparenten Elektroden 15a und 19a darstellt, zum Beispiel Indium oder Zinn, wird als Verunreinigung in die Halbleiterschicht 21 und ohm'sche Kontaktschichten 27 und 28 eindiffundiert, so daß die Halbleiterschicht 21 p-Typ-artig werden kann. Ebenfalls kann der Sauerstoff in den transparenten Elektroden 15a und 19a in die Halbleiterschicht 21 und die ohm'schen Schichten 27 und 28 eindringen, um Siliziumoxid zu bilden. Weiterhin bedeutet es, wenn Indium oder Zinn in die ohm'schen Kontaktschichten 27 und 28 eindringt, daß eine p-Typ Verunreinigung in die n+-Typ-Schicht eingeführt wird. In solchen Fällen wird der Effekt des ohm'schen Kontakts verschlechtert, was in einem Anstieg des Widerstands Rs, wie oben erwähnt, resultiert. Aus obigen Gründen konnten Dünnfilmtransistoren mit zufriedenstellenden Eigenschaften bis zum heutigen Zeitpunkt noch nicht geschaffen werden.
- Wenn die Flüssigkristallanzeigevorrichtung von dem oben beschriebenen Typ eine große Anzeigefläche und eine hohe Anzeigeauflösung hat, sollte eine große Anzahl von Anzeigeelektroden 15 mit einer hohen Dichte ausgebildet werden. Ebenfalls sollten die Source-Bus-Leitungen 19 eine beträchtliche Länge aufweisen. Das heißt, daß wegen eines Spannungsabfalls das Potential an einem Punkt jeder Source-Bus-Leitung 19 niedriger wird, wenn der Punkt von einem Ende der Source-Bus-Leitung, der mit der Spannungsversorgung verbunden ist, abweicht. Mit anderen Worten, wird ein Helligkeitsgradient auf der Anzeige produziert, so daß die Helligkeit eines Pixels niedriger wird, wenn der Pixel weiter weg von dem mit dem Spannungsversorgungsanschluß verbundenen Ende weg gelegen ist. Aus diesen Gründen ist es wünschenswert, daß die Source-Bus-Leitung 19 eine ausreichende Dicke hat. Insbesondere ist es wünschenswert, eine ausreichende Dicke der Source-Bus-Leitung 19 zu schaffen, um deren Widerstand zu reduzieren, so daß dieselbe Helligkeit über die gesamte Anzeigeoberfläche erhalten werden kann.
- Weiterhin ist, um den Einfluß äußeren Lichts auf den Dünnfilmtransistor aufgrund des fotoleitenden Effekts der Halbleiterschicht 21 zu vermeiden, die Halbleiterschicht 21 wünschenswerterweise so dünn wie möglich. Nach dem Stand der Technik wird ein transparenter leitender Film, der eventuell die Elektroden 15a und 19a darstellt, gebildet, eine n+-Typ-Schicht, die eventuell die ohm'schen Kontaktschichten 27 und 28 darstellt, gebildet und dann diese Schichten zu einem vorbestimmten Muster geätzt, um die Anzeigeelektroden 15 und Source-Busse 19 zu bilden. Um gleichzeitig ein Muster hoher Dichte zu erhalten, werden die Schichten durch einen anisotropen Ätzprozeß geätzt, bei dem Ätzen hauptsächlich nur in der Richtung senkrecht zu dem transparenten Substrat 11 fortschreitet. Das heißt, daß die geätzten Seitenoberflächen der Source-Busse 19 fast senkrecht zu dem Substrat 11 sind. Deshalb ist, falls der Source-Bus 19 so gebildet ist, daß er hinreichend dick ist, die Abscheidung der Halbleiterschicht 21 auf den Seitenoberflächen des Busses 19 möglicherweise unzureichend. Aus diesem Grund hat die Dicke der Halbleiterschicht 21 oberhalb eines bestimmten Wertes zu liegen; hierzu sollte sie etwa 100 Nanometer (1000 Å) beispielsweise sein. Wegen der vergleichsmäßig großen Dicke der Halbleiterschicht 21, wie oben erwähnt, ist der Dünnfilmtransistor in starkem Umfang durch den fotoleitenden Effekt der Halbleiterschicht 21 beeinflußt. Das heißt, daß die lichtblockierende Schicht 25, wie vorher erwähnt in Verbindung mit Fig. 4, nötig ist. Der Herstellungsprozeß wird somit so stark kompliziert. Weiterhin wird mit erhöhter Musterdichte die Breite der ohm'schen Kontaktschichten 27 und 28 reduziert. Das führt zu unzufriedenstellendem ohm'schen Kontakt zwischen den Elektroden 15a und der Halbleiterschicht 21. Insbesondere führt das zu einem Offset in der Drain-Strom gegen Drain-Spannungscharakteristik des Dünnfilmtransistors 16, das heißt, der Drain-Strom wird nicht verursacht, wenn nicht die Drain-Spannung einen gewissen Wert überschreitet. Deshalb wird der Gradationssteuerbereich der Flüssigkristallanzeigevorrichtung zur Gradationsanzeige reduziert.
- US-A-433 075 beschreibt einen Dünnfilmtransistor, welcher umfaßt: ein Susbtrat, eine Source-Elektrode und eine Drain-Elektrode, gebildet aus ITO in einer Abstandsbeziehung zueinander auf dem Substrat, wobei die Source- und Drain-Elektroden Ränder haben, welche parallel zueinander entgegengesetzt sind; eine Halbleiterschicht, die auf dem Substrat gebildet ist, um sich zwischen der Source- und der Drain-Elektrode zu erstrecken, wobei die Halbleiterschicht Endbereiche hat, welche über oberen Oberflächenbereichen der Source- und Drain-Elektroden liegen; einen gateisolierenden Film, der auf der Halbleiterschicht gebildet ist; und eine Gate-Elektrode, die auf dem gateisolierenden Film gebildet ist. Ein Verfahren zum Herstellen solch eines Dünnfilmtransistors mit zumindest sieben Schritten ist ebenfalls beschrieben, umfassend: einen ersten Schritt zum Bilden einer ersten Elektrodenschicht gleichmäßig über ein isolierendes Substrat; einen zweiten Schritt zum Bilden von Elektroden, wie zum Beispiel Drain- und Source-Elektroden und Bus-Balken mit einem erwünschten Muster durch Fotoätzen der ersten Elektrode; einen dritten Schritt zum Bilden einer gleichmäßigen Halbleiterschicht auf der Oberfläche des Substrats mit den strukturierten Elektroden; einen vierten Schritt zum folgenden Bilden einer gleichmäßigen isolierenden Schicht über der gleichmäßig abgeschiedenen Halbleiterschicht unter Halten der Anordnung in einem Vakuum; einen fünften Schritt zum Fotoätzen der gleichmäßig abgeschiedenen isolierenden Schicht in ein gewünschtes Muster; einen sechsten Schritt zum Fotoätzen der gleichmäßigen Halbleiterschicht in dasselbe Muster wie die strukturierte isolierende Schicht; einen siebten Schritt zum Bilden einer zweiten Elektrode gleichmäßig über der Oberfläche mit den strukturierten Elektroden und der halbleitenden Schicht; und einen achten Schritt zum Fotoätzen der gleichmäßig abgeschiedenen zweiten Elektrode in ein erwünschtes Muster.
- ELECTRONIC DESIGN, Vol. 31, Nr. 9, Seiten 63-64;
- 5th Internationales Colloquium über Plasmas und Sputtern CIP 85, Seiten 263-269;
- IEEE Electron Device Letters, Vol. EDL-3, Nr. 12, Seiten 357-359; und
- JP-A-6 052 058
- beschreiben jeweils Halbleitervorrichtungen, bei denen dotierte Halbleiterschichten in Kontakt mit Metall-Source/Drain-Elektroden sind, um ein kombiniertes Elektrodensystem für Dünnfilmtransistoren zu schaffen.
- Aufgabe der vorliegenden Erfindung ist es, einen Dünnfilmtransistor zu schaffen, der einen zufriedenstellenden ohm'schen Kontakt zwischen Source- und Drain-Elektroden und einer Halbleiterschicht hat.
- Eine weitere Aufgabe der Erfindung ist es, einen Dünnfilmtransistor zu schaffen, der ein hinreichend großes EIN- zu AUS-Verhältnis hat, obwohl er frei von jeglicher lichtblockierender Schicht ist.
- Erfindungsgemäß werden die obigen Aufgaben gelöst durch einen Dünnfilmtransistor, welcher umfaßt:
- ein Substrat;
- eine Source-Elektrode und eine Drain-Elektrode, welche aus ITO in einer gegenseitigen Abstandsbeziehung auf dem Substrat ausgebildet sind, wobei die Source- und Drain-Elektroden Ränder haben, welche parallel zueinander gegenüberliegen;
- eine auf dem Substrat ausgebildete Halbleiterschicht, die sich zwischen den Source- und Drain-Elektroden erstreckt, wobei die Halbleiterschicht Endbereiche hat, welche über obenliegenden Oberflächen der Source- und Drain-Elektroden liegen;
- einen gateisolierenden Film, der auf der Halbleiterschicht ausgebildet ist; und
- eine Gate-Elektrode, die auf dem gateisolierenden Film ausgebildet ist,
- dadurch gekennzeichnet, daß
- die Source- und Drain-Elektroden in zumindest ihren gesamten Oberflächenbereichen entweder eine n-Typ- oder p-Typ-Fremdatomart enthalten;
- erste und zweite ohm'sche Kontaktschichten, die zwischen der Halbleiterschicht und den Source- und Drain-Elektroden ausgebildet sind; und
- erste und zweite ohm'sche Kontaktschichten, einheitlich mit der Halbleiterschicht, durch Diffusion der Fremdatome von den Source- und Drain-Elektroden in die Halbleiterschicht in den ganzen Oberflächenbereichen davon ausgebildet werden, wobei die Halbleiterschicht in Kontakt mit jeweils den Source- und Drain-Elektroden ist, und jede der ersten und zweiten ohm'schen Kontaktschichten in den Oberflächenbereichen der Halbleiterschicht sich kontinuierlich entlang der Seitenoberflächen, die definiert werden durch die Ränder und die oberen Oberflächen von entsprechenden der Source- und Drain-Elektroden, sich erstrecken.
- Die Aufgaben der Erfindung werden ebenfalls gelöst durch ein Verfahren zum Herstellen eines Dünnfilmtransistors, umfassend: einen ersten Schritt zum Bilden eines transparenten leitenden Films aus IPO auf einem Substrat, einem zweiten Schritt zum Strukturieren des transparenten leitenden Films durch Ätzen, um eine Source-Elektrode und eine Drain-Elektrode, die voneinander abgerückt sind, zu bilden, einen vierten Schritt zum Bilden einer Halbleiterschicht zwischen und über Bereichen der Sourceund Drain-Elektroden, einen fünften Schritt zum Bilden eines gateisolierenden Films auf der Halbleiterschicht und einen sechsten Schritt zum Bilden einer Gate-Elektrode auf dem gateisolierenden Film, dadurch gekennzeichnet, daß ein dritter Schritt ausgeführt wird zwischen dem zweiten und vierten Schritt zum Bilden einer Fremdatome enthaltenden Schicht, welche ein Element der fünften Gruppe, wie z.B. Phosphor, Arsen, Antimon oder Wismuth oder ein Element der dritten Gruppe, wie z.B. Bor, Aluminium oder Gallium, enthält, in der Oberfläche der Source- und Drain-Elektroden; und bei dem vierten Schritt erste und zweite ohm'sche Kontaktschichten in Oberflächenbereichen der Halbleiterschicht über die gesamten Kontaktflächen davon und in Kontakt mit den Source- und Drain-Elektroden ausgebildet werden.
- Ohm'sche Kontaktschichten werden über die gesamten Kontaktflächen der Halbleiterschicht in Kontakt mit den Source- und Drain-Elektroden ausgebildet. Somit wird ein zufriedenstellender ohm'scher Kontakt zwischen der Halbleiterschicht und den Elektroden erhalten, um den Widerstand Rs zu reduzieren. Insbesondere enthalten die Source- und Drain-Elektroden vorzugsweise diffundierten Phosphor oder Bor. Solche Elektroden können erhalten werden entweder durch Bilden eines transparenten leitenden Films, der von Anfang an Phosphor oder Bor enthält, oder durch Bilden von zunächst dem konventionellen transparenten leitenden Film und anschließendem Diffundieren von Phosphor oder Bor in denselben. Der transparente leitende Film, der so gebildet wird, wird zu dem Muster der Source- und Drain-Elektroden geätzt. Dann werden die Halbleiterschicht, der gateisolierende Film und die Gate-Elektrode in der erwähnten Reihenfolge ausgebildet. In diesem Fall gibt es keine Notwendigkeit, irgendeinen Bildungsschritt für eine ohm'sche Kontaktschicht vorzusehen. Das ist deshalb so, da zur Zeit der Bildung der Halbleiterschicht der Phosphor oder das Bor, welche in die Source- und Drain-Elektroden diffundiert worden sind, in die Kontaktoberfläche der Halbleiterschicht während der Bildung der letzten transportiert wird, wobei sie automatisch die ohm'schen Schichten bilden. Nebenbei werden Indium oder Zinn in den Source- und Drain-Elektroden abgehalten vom Eindringen in die Halbleiterschicht aufgrund ihrer Bindung mit Phosphor oder Bor. Das in den Source- und Drain-Elektroden enthaltene Dotierelement ist nicht begrenzt auf Phosphor und Bor, sondern kann ein Element der fünften Gruppe, wie z.B. Arsen, Bismuth und Antimon oder ein Element der dritten Gruppe, wie z.B. Aluminium und Gallium, genausogut sein.
- Weiterhin werden bei dem Dünnfilmtransistor nach der Erfindung die gegenüberliegenden Seiten von den Source- und Drain-Elektroden verjüngt, und ohm'sche Kontaktschichten werden über die Gesamtheit der verjüngten Oberfläche gebildet und die Halbleiterschicht wird so gebildet, daß sie sich über diese ohm'schen Kontaktschichten erstreckt. Da die gegenüberliegenden Seiten der Source- und Drain-Elektroden durch verjüngte Oberflächen gebildet werden, ist es möglich, die Dicke der Halbleiterschicht, die auf diesen Elektroden gebildet wird, auf weniger als 50 Nanometer (500 Å), typischerweise 10 bis 20 Nanometer (100 bis 200 Å), was etwa einem Zehntel dem bei dem Dünnfilmtransistor nach dem Stand der Technik entspricht, zu reduzieren. Somit ist es möglich, den Widerstand der Halbleiterschicht genügend zu erhöhen. Daraus resultierend kann ein genügend hoher AUS-Widerstand des Transistors erhalten werden, sogar unter Lichtbestrahlung, wodurch es ermöglicht wird, auf die Benutzung einer lichtblockierenden Schicht zu verzichten.
- Die Figuren zeigen im einzelnen:
- Fig. 1 eine fragmentarische Querschnittsansicht, die eine Flüssigkristall-Anzeigevorrichtung nach dem Stand der Technik zeigt;
- Fig. 2 ein elektrisches Äquivalentschaltkreisdiagramm, das die Flüssigkristall-Anzeigevorrichtung nach dem Stand der Technik zeigt;
- Fig. 3 eine ebene Ansicht, die ein Substrat mit darauf gebildeten Anzeigeelektroden der Flüssigkristall-Anzeigevorrichtung nach dem Stand der Technik zeigt;
- Fig. 4 eine Querschnittsansicht entlang der Linie II in Fig. 3;
- Fig. 5A bis 5D Querschnittsansichten, die Prozesse zum Herstellen eines Dünnfilmtransistors nach einer Ausführungsform der Erfindung zeigen;
- Fig. 6 eine Querschnittsansicht, die eine andere Ausführungsform des Dünnfilmtransistors nach der Erfindung zeigt;
- Fig. 7 eine Darstellung, die eine Drain-Strom- gegen Drain-Spannung-Charakteristik darstellt;
- Fig. 8 eine Darstellung, die eine Drain-Strom- gegen Halbleiterschichtdicke-Charakteristik zeigt; und
- Fig. 9 eine Darstellung, die eine Drain-Strom- gegen Gatespannung-Charakteristik zeigt.
- Jetzt wird eine erste Ausführungsform der Erfindung beschrieben werden, in Verbindung mit dem Verfahren ihrer Herstellung. Wie in Fig. 5A gezeigt, wird ein transparenter leitender Film 31 aus ITO oder dergleichen auf einem transparenten Substrat 11 aus Glas oder dergleichen gebildet. Der transparente leitende Film 31 wird dann zu einem vorbestimmten Muster geätzt, wobei Drain- und Source-Elelktroden 15a und 19a, wie gezeigt in Fig. 5B, gebildet werden. Im Fall der Flüssigkristall-Anzeigevorrichtung werden Anzeigeelektroden 15 und Source-Busse 19, welche vorher in Verbindung mit Fig. 3 und 4 beschrieben wurden, gleichzeitig gebildet. Bei dieser Ausführungsform wird Phosphor in transparente Elektroden 15a und 19a diffundiert. Das heißt, eine Phosphor enthaltende Schicht 32 wird auf der gesamten Oberfläche der Elektroden 15, 15a und 19a gebildet. Phosphor kann zum Beispiel durch einen plasmaunterstützten CVD-Prozeß eingebracht werden. Im vorliegenden Fall wird Phosphor von der Oberfläche der Elektroden 15a und 19a durch einen plasmaunterstützten CVD-Prozeß eingebracht, der einige Minuten lang durchgeführt wird, wobei das Substrat 11 bei 200 bis 300ºC und in einer Atmosphäre unter einem Druck von 13,3 kPa (10²Torr) gehalten wird, während Argongas mit 5000 ppm OH&sub3;-Gas in die Atmosphäre mit einer Rate von 10 cm³/min zugeführt wird, unter einer Glimmentladung mit RF-Leistung von 20 Watt.
- Nachdem die Phosphor enthaltende Schicht 32 so gebildet worden ist, wird eine Halbleiterschicht 21 aus beispielsweise amorphem Silizium in derselben Art wie bei dem Stand der Technik, wie gezeigt in Fig. 5C, gebildet. Dann wird ein gateisolierender Film 22 aus Siliziumnitrid auf der Halbleiterschicht 21 gebildet. Dann wird eine Gate-Elektrode 23 zusammen mit dem Gate-Bus 18 auf dem gateisolierenden Film 22 gebildet. Darauf wird eine Schutzschicht 29 aus beispielsweise Siliziumnitrid gebildet, wie gezeigt in Fig. 5D.
- Die Halbleiterschicht 21 wir auch gebildet durch einen RF-plasmaunterstützten CVD-Prozeß, wobei das Substrat bei 200 bis 300ºC gehalten wird. Zu dieser Zeit wird der Phosphor in der Phosphor enthaltenden Schicht 32 in die ansammelnde Halbleiterschicht 21 diffundiert, wodurch ohm'sche Kontaktschichten 33 und 34, die Phosphor enthalten, über der gesamten Kontaktoberfläche der Halbleiterschicht 21 in Kontakt mit den Elektroden 15a und 19a, wie gezeigt in Fig. 5C, gebildet werden. Die ohm'schen Kontaktschichten werden sehr dünn ausgebildet, aber zuverlässig und über die gesamte Kontaktfläche der Halbleiterschicht 21 in Kontakt mit den Elektroden 15a und 19a, i.e. nicht nur der oberen Oberfläche der Elektroden 15a und 19a (auf der Seite des gateisolierenden Films 22), sondern auch auf den Seitenoberflächen davon. Somit wird ein zufriedenstellender ohm'scher Kontakt zwischen den Elektroden 15a und 19a und der Halbleiterschicht 21 erhalten. Es ist somit möglich, einen Dünnfilmtransistor zu schaffen, bei dem der oben erwähnte Widerstand Rs niedrig ist und die Drain-Strom- gegen Drain-Spannungs-Charakteristik frei von einem Offset ist. Weiterhin kann, da die ohm'schen Kontaktschichten 33 und 34 sehr dünn sind, die Dicke der Halbleiterschicht 21 reduziert werden, was eine Reduzierung des Widerstandes Rs gestattet. Es ist auch möglich, den Einfluß äußeren Lichts auf die Halbleiterschicht 21 aufgrund des fotoleitenden Effekts zu reduzieren und den AUS-Widerstand zu erhöhen.
- Während dem Diffundieren von Phosphor in die transparenten Source- und Drain-Elektroden durch den plasmaunterstützten CVD-Prozeß, wird Phosphor auch in die ausgesetzte Oberfläche des Glassubstrats 11 diffundiert, obwohl der Umfang der Diffusion signifikant klein im Vergleich zu dem der Diffusion in die Source- und Drain-Elektroden aus ITO ist. Der in den Oberflächenbereich des Glassubstrats 11 diffundierte Phosphor bleibt dort und dient als sogenannter "Getter" der Natrium oder dergleichen in der Nähe davon in dem Glassubstrat 11 fixiert. Insbesondere werden Natrium oder dergleichen in Glassubstrat 11 in einem Oberflächenbereich neben einem Kanal der Halbleiterschicht 21 zwischen den Elektroden 15a und 19a effektiv gehindert am Diffundieren in den Kanal, so daß ein stabiler Betrieb des Dünnfilmtransistors gewährleistet ist.
- Weiterhin wird während der Bildung der Halbleiterschicht 21 Indium oder Zinn in den transparenten Elektroden 15a und 19a an Phosphor gebunden, wodurch das Indium oder Zinn davon abgehalten werden, in die Halbleiterschicht 21 diffundiert zu werden. Falls notwendig, kann die Phosphor enthaltende Schicht 32 auf Gebieten, die verschieden sind von den transparenten Elektroden 15a und 19a, entfernt werden unter Ätzen der Halbleiterschicht 21 auf eine vorherbestimmte Gestalt. Weiterhin kann Phosphor in die transparenten Elektroden nicht nur durch den plasmaunterstützten CVD-Prozeß, sondern auch durch thermische Diffusion diffundiert werden. Weiterhin ist es möglich, Phosphor gleichzeitig mit der Bildung des transparenten leitenden Filme einzubringen. Weiterhin können andere Elemente als Phosphor, z.B. Bor, in die transparenten Elektroden eingebracht werden.
- Die ohm'schen Kontaktschichten können auch über den gesamten Kontaktflächen der Halbleiterschicht 21 in Kontakt mit den Drain- und Source-Elektroden 15a und 19a wie folgt ausgebildet werden. Wie in Fig. 6 gezeigt, bei der gleiche Teile wie in Fig. 4 durch gleiche Bezugszeichen bezeichnet sind, sind erfindungsgemäß die gegenüberliegenden Seiten der Drain- und Source-Elektroden 15a und 19a gebildet aus verjüngten Oberflächen 36, die sich einander nähern gegen die Oberfläche des Glassubstrats 11 hin. Die verjüngten Oberflächen 36 und 37 werden durch isotropes Ätzen gebildet, wenn die Anzeigeelektroden 15 und Source-Busse 19 gebildet werden durch Ätzen des transparenten leitenden Films nach dessen Bildung. Das isotrope Ätzen schreitet mit derselben Rate in senkrechten und parallelen Richtungen bezüglich des Substrats 11 fort. Die verjüngten Oberflächen 36 und 37 haben einen Neigungwinkel von 45º bezüglich des Substrats 11.
- Ohm'sche Kontaktschichten 38 und 39 aus n+-Typ werden zumindest über der den gesamten verjüngten Oberflächen 36 und 37 gebildet. Die Halbleiterschicht 21 aus amorphem Silizium wird über den verjüngten Oberflächen 36 und 37 gebildet. Darauf werden ein gateisolierender Film 22, eine Gate-Elektrode 23 und dann eine isolierende Schicht 29 gebildet.
- In dem obigen Fall wird zur Bildung der ohm'schen Kontaktschichten 38 und 37 nach der Bildung der Anzeigeelektroden 15 und Source-Busse 19 Phosphor über die gesamte Oberfläche diffundiert und dann zu einem vorbestimmten Muster geätzt vor Bildung der Halbleiterschicht 21. Jedoch ist dies keineswegs beschränkend. Zum Beispiel kann, wie beschrieben worden ist in Verbindung mit Fig. 5A bis 5D, ein transparenter leitender Film, der von Anfang an Phosphor enthält, beispielsweise gebildet werden und dann zu den Anzeigeelektroden 15 und Source-Bussen 19 geätzt werden. Die Halbleiterschicht 21 wird direkt durch den plasmaunterstütztenden CVD-Prozeß auf den Elektroden 15a und 19a gebildet. Zu dieser Zeit wird der Phosphor in den Elektroden 15a und 19a bewegt, um in die Halbleiterschicht 21 diffundiert zu werden. Auf diese Art und Weise werden n+-Typ-ohm'sche Kontaktschichten 33 und 34 automatisch auf den Kontaktbereichen der Halbleiterschicht 21 in Kontakt mit den Elektroden 15a und 19a gebildet.
- Nach einem anderen Aspekt der Erfindung werden die gegenüberliegenden Seiten der Drain- und Source-Elektroden 15a und 19a durch die verjüngten Oberflächen 36 und 37 gebildet. Deshalb kann ein zufriedenstellender Kontakt der Halbleiterschicht 21 über die gesamten Kontaktflächen der Elektroden 15a und 19a erhalten werden, sogar wo die Halbleiterschicht 21 hinreichend dünn ist, z.B. 10 bis 20 Nanometer (100 bis 200 Å). Durch Reduzieren der Dicke der Halbleiterschicht 21 kann deren Widerstand erhöht werden, so daß der AUS-Widerstand des Dünnfilmtransistors erhöht werden kann, um weniger durch äußeres Licht beeinflußt zu werden. Ein hoher AUS-Widerstand kann somit erhalten werden, so daß es möglich ist, die lichtblockierende Schicht 25 wegzulassen.
- Weiterhin werden die ohm'schen Kontaktschichten 33 und 34 oder 38 und 39 über die gesamten Kontaktflächen der Halbleiterschicht 21 in Kontakt mit den Elektroden 15a und 19a gebildet. Es ist somit möglich, einen ohm'schen Kontakt zwischen der Halbleiterschicht 21 und den Elektroden 15a und 19a über eine hinreichende Fläche zu erhalten. Somit kann eine Drain-Strom- gegen Drain-Spannung-Charakterisik, wie durch durchgezogene Kurven in Fig. 7 gezeigt, erhalten werden, welche frei von einem Offset ist.
- Bei dem Fall nach dem Stand der Technik jedoch gibt es einen Offset-of, wie gezeigt durch gestrichelte Kurven und der Drain-Strom wird nicht verursacht, wenn nicht die Drain-Spannung angehoben wird, um die Offset-Spannung Vof zu überschreiten. Deshalb hat die Flüssigkristall-Anzeigevorrichtung nach dem Stand der Technik einen engen Gradationsbereich zur Gradationsanzeige. Im Gegensatz dazu kann gemäß der Erfindung eine zufriedenstellende Gradationsanzeige erhalten werden wegen der Freiheit von dem Offset. Zusätzlich ist der Drainstrom selbst höher als beim Stand der Technik, wie gezeigt in Fig. 7. Somit kann Strom zur Anzeigeelektrode mit einer hohen Geschwindigkeit zugeführt werden, so daß es möglich ist, einen Hochgeschwindigkeitsbetrieb zu erreichen. Fig. 8 zeigt die AUS-Stromcharakteristik in dem Fall, wenn die Gate-Spannung 0 Volt ist und die Drain-Spannung 5 Volt ist, wobei die Beleuchtungsintensität externen Lichts als dritter Parameter genommen wird. Der EIN-Strom bei dem Dünnfilmtransistor ist fixiert ohne Berücksichtigung der Dicke der Halbleiterschicht 21. Die EIN-Stromcharakteristik zeigt den Fall, in dem die Gatespannung 10 Volt und die Drain-Spannung 5 Volt ist. Nach der Erfindung kann die Dicke der Halbleiterschicht 21 kleiner als 0,05 um (i.e. 500 Å) gemacht werden, wohingegen beim Stand der Technik sie nicht kleiner als 0,1 um gemacht werden kann. Nach der Erfindung kann deshalb der AUS-Strom um mehr als eine Digitalstelle reduziert werden im Vergleich zum Stand der Technik.
- Fig. 9 zeigt die Drain-Spannung- gegen Gate-Spannung-Charakteristik. Wie gezeigt, ist wenn die Gate-Spannung unter 0 Volt liegt, der Drainstrom extrem klein im Zustand der Abwesenheit äußeren Lichts, wie gezeigt durch eine durchgezogene Linie 41. Ein hohes EIN-zu-AUS-Verhältnis kann somit erhalten werden. Wo die Beleuchtungsdichte von äußerem Licht 10000 Lux ist und die lichtblockierende Schicht 33 nicht vorgesehen ist, kann das notwendige EIN-zu-AUS-Verhältnis erhalten werden durch Reduzieren der Dicke der Halbleiterschicht 21 (0,03 um in diesem Beispiel), wie gezeigt durch die gestrichelte Kurve 42. Wo das äußere Licht 1.000.000 Lux beträgt, kann die EIN-zu-AUS-Charakteristik, wie gezeigt durch die gestrichelte Kurve 43, erhalten werden durch Vorsehen der lichtblockierenden Schicht 33. Im Fall von Fig. 9 ist die Drain-Spannung 10 Volt und der Kanal der Halbleiterschicht 21 hat eine Länge von 10 um und eine Breite von 100 um.
- Wie im vorigen beschrieben wurde, werden gemäß der Erfindung ohm'sche Kontaktschichten über die gesamten Kontaktflächen der Halbleiterschicht in Kontakt mit den transparenten Elektroden gebildet, so daß es möglich ist, den Widerstsand Rs, der oben erwähnt wurde, zu reduzieren. Weiterhin können durch Bilden von transparenten Elektroden, die Phosphor oder Bor enthalten, der Widerstand Rs weiter reduziert werden und ein stabiler Dünnfilmtransitor erhalten werden.
- Weiterhin kann mit dem Dünnfilmtransistor nach der Erfindung der Drain-Bus 19 eine hinreichend große Dicke aufweisen, z.B. 100 Nanometer oder darüber (1000 Å oder darüber). Somit kann der Widerstand des Drain-Busses 19 reduziert werden, um eine Anzeigevorrichtung mit einer großen Fläche zu schaffen, die frei ist von einem Helligkeitsgradienten, sondern eine im wesentlichen gleichförmige Helligkeit über die gesamte Anzeigeoberfläche bieten kann. Weiterhin kann die Halbleiterschicht, da die gegenüberliegenden Seiten der Drain- und Source-Elektroden durch verjüngte Oberflächen gebildet werden, genügend dünn gemacht werden, so daß ein hinreichendes EIN-zu-AUS-Stromverhältnis erhalten werden kann, ohne Vorsehen irgendeiner lichtblockierenden Schicht. Zusätzlich können ohm'sche Kontakte zwischen der Halbleiterschicht 21 und Elektroden 15a und 19a über eine weite Fläche erhalten werden. Eine Drain-Strom- gegen Drain-Spannungs-Charakteristik, die frei von einem Offset ist, kann somit erhalten werden, womit eine feine und weitreichende Gradationssteuerung zur Gradationsanzeige ermöglicht ist. Weiterhin ist der Drain-Strom hoch, so daß ein Hochgeschwindigkeitsbetrieb möglich ist.
- Weiterhin können, wie gezeigt worden ist, durch Benutzung von Elektroden, die Phosphor oder Bor enthalten, als Elektroden 15a und 19a, zufriedenstellende ohm'sche Kontaktschichten 33 und 34 erhalten werden, ohne einen besonderen Schritt zu ihrer Bildung. Weiterhin werden die verjüngten Oberflächen 31 und 32 gebildet, ohne Notwendigkeit des Erhöhens der Anzahl an Schritten, i.e. ohne Notwendigkeit eines besonderen Schritts, sondern durch Ausführen des Ätzens zur Elektrodenbildung als isotropes Trockenätzen oder Naßätzen. Weiterhin kann, während die verjüngten Oberflächen 31 und 32 gebildet werden, der Channelbereich genauso wie gemäß dem Stand der Technik hergestellt werden, das heißt es ist möglich, die Kanallänge zu reduzieren.
Claims (10)
1. Dünnfilmtransistor, welcher umfaßt:
ein Substrat (11);
eine Source-Elektrode (19a) und eine Drain-Elektrode
(15a), gebildet aus ITO in einer gegenseitigen
Abstandsbeziehung auf dem Substrat, wobei die Source-
und Drain-Elektroden Ränder haben, welche parallel
zueinander gegenüberliegen;
eine Halbleiterschicht (21), die auf dem Substrat
gebildet ist, um sich zwischen den Source- und
Drain-Elektroden zu erstrecken, wobei die
Halbleiterschicht Endbereiche hat, die auf oberen
Oberflächen der Source- und Drain-Elektroden liegen;
einen gateisolierenden Film (22), der auf der
Halbleiterschicht gebildet wird; und
eine Gate-Elektrode (23), die auf dem gateisolierenden
Film gebildet wird;
dadurch gekennzeichnet , daß
die Source- und Drain-Elektroden (19a, 15a) in
zumindest deren gesamten Oberflächenbereichen eine
n-Typ- oder p-Typ-Fremdatomart enthalten;
erste und zweite ohm'sche Kontaktschichten (33 und 34;
38 und 39) zwischen der Halbleiterschicht und den
Source- und Drain-Elektroden gebildet werden; und
die ersten und zweiten ohm'schen Kontaktschichten (33
und 34; 38 und 39) einheitlich gebildet werden mit der
Halbleiterschicht (21) durch Diffusion der Fremdatome
von den Source- und Drain-Elektroden in die
Halbleiterschicht in deren gesamten
Oberflächenbereichen, wobei die Halbleiterschicht in
Kontakt mit den Source- und Drain-Elektroden jeweils
ist, wobei sich jede der ersten und zweiten ohm'schen
Kontaktschichten in den Oberflächenbereichen der
Halbleiterschicht kontinuierlich entlang den
Seitenoberflächen, definiert durch die Ränder und die
oberen Oberflächen der entsprechenden der Source- und
Drain-Elektroden erstrecken.
2. Dünnfilmtransistors nach Anspruch 1, dadurch
gekennzeichnet, daß die gegenüberliegenden
Seitenoberflächen, die definiert werden durch die
Ränder der Source- und Drain-Elektroden, im
wesentlichen senkrecht zu der Ebene des Substrats
gebildet werden.
3. Dünnfilmtransistor nach Anspruch 1, dadurch
gekennzeichnet, daß die gegenüberliegenden
Seitenoberflächen, die definiert werden durch die
Ränder der Source- und Drain-Elektroden, verjüngte
Seitenoberflächen definieren, die jeweils
auseinanderlaufen, wenn sie sich den oberen
Oberflächen der Source- und Drain-Elektroden annähern.
4. Dünnfilmtransistor nach Anspruch 1, 2 oder 3, dadurch
gekennzeichnet, daß die Halbleiterschicht durch
amorphes Silizium gebildet ist.
5. Dünnfilmtransistor nach Anspruch 1, 2 oder 3, dadurch
gekennzeichnet, daß das Substrat ein transparentes
Substrat ist.
6. Verfahren zum Herstellen eines Dünnfilmtransistors
nach Anspruch 1, welches umfaßt:
einen ersten Schritt zum Bilden eines transparenten
leitenden Films aus ITO auf einem Substrat, einem
zweiten Schritt zum Strukturieren des transparenten
leitenden Films durch Ätzen, um eine Source-Elektrode
und eine Drain-Elektrode, die voneinander getrennt
sind, zu bilden, einen vierten Schritt zum Bilden
einer Halbleiterschicht zwischen und über Bereichen
der Source- und Drain-Elektroden, einen fünften
Schritt zum Bilden eines gateisolierenden Films auf
der Halbleiterschicht und einen sechsten Schritt zum
Bilden einer Gate-Elektrode auf dem gateisolierenden
Film,
dadurch gekennzeichnet , daß
ein dritter Schritt ausgeführt wird zwischen dem
zweiten und vierten Schritt zum Bilden einer
Fremdatome enthaltenden Schicht, welche ein Element
der fünften Gruppe, wie z.B. Phosphor, Arsen, Antimon
oder Bismuth oder ein Element der dritten Gruppe, wie
z.B. Bor, Aluminium oder Gallium, enthält, in der
Oberfläche der Source- und Drain-Elektroden; und
bei dem vierten Schritt erste und zweite ohm'sche
Kontaktschichten gebildet werden in
Oberflächenbereichen der Halbleiterschicht über die
gesamten Kontaktflächen davon und in Kontakt mit den
Source- und Drain-Elektroden.
7. Verfahren zum Herstellen eines Dünnfilmtransistors
nach Anspruch 6, dadurch gekennzeichnet, daß bei dem
zweiten Schritt der transparente leitende Film
strukturiert wird durch isotropes Ätzen, um verjüngte
Oberflächen auf den gegenüberliegenden Seiten der
Source- und Drain-Elektroden zu bilden.
8. Verfahren zum Herstellen eines Dünnfilmtransistors
nach einem der Ansprüche 6 und 7, dadurch
gekennzeichnet, daß in dem dritten Schritt die
Fremdatome enthaltenden Schichten gebildet werden
durch plasmaunterstützte chemische
Gasphasenabscheidung durch Zuführen eines Gases, das
das Element aus der fünften oder dritten Gruppe
enthält, zu dem Substrat, das bei einer erhöhten
Temperatur gehalten wird, und ebenfalls unter Zuführen
von RF-Leistung.
9. Verfahren zum Herstellen eines Dünnfilmtransistors
nach Anspruch 8, dadurch gekennzeichnet, daß bei dem
vierten Schritt die Halbleiterschicht als amorphe
Siliziumschicht gebildet wird durch
RF-plasmaunterstützte chemische Gasphasenabscheidung
auf dem Substrat bei einer erhöhten Temperatur.
10. Verfahren zum Herstellen eines Dünnfilmtransistors
nach Anspruch 6 und 7, dadurch gekennzeichnet, daß bei
dem dritten Schritt das Element der fünften oder
dritten Gruppe thermisch in die Source- und
Drain-Elektroden diffundiert wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221666A JPH0622244B2 (ja) | 1985-10-04 | 1985-10-04 | 薄膜トランジスタ及びその製造方法 |
| JP60221667A JPS6281065A (ja) | 1985-10-04 | 1985-10-04 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3685623D1 DE3685623D1 (de) | 1992-07-16 |
| DE3685623T2 true DE3685623T2 (de) | 1992-12-24 |
Family
ID=26524429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE8686113674T Expired - Lifetime DE3685623T2 (de) | 1985-10-04 | 1986-10-03 | Duennfilmtransistor und verfahren zu seiner herstellung. |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US4864376A (de) |
| EP (1) | EP0217406B1 (de) |
| KR (1) | KR900000066B1 (de) |
| AT (1) | ATE77177T1 (de) |
| DE (1) | DE3685623T2 (de) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3685623T2 (de) * | 1985-10-04 | 1992-12-24 | Hosiden Corp | Duennfilmtransistor und verfahren zu seiner herstellung. |
| US4990460A (en) * | 1989-01-27 | 1991-02-05 | Nec Corporation | Fabrication method for thin film field effect transistor array suitable for liquid crystal display |
| US5053347A (en) * | 1989-08-03 | 1991-10-01 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| JP2976483B2 (ja) * | 1990-04-24 | 1999-11-10 | 日本電気株式会社 | 液晶表示素子用薄膜トランジスタの製造方法 |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| KR920008834A (ko) * | 1990-10-09 | 1992-05-28 | 아이자와 스스무 | 박막 반도체 장치 |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| CA2061796C (en) * | 1991-03-28 | 2002-12-24 | Kalluri R. Sarma | High mobility integrated drivers for active matrix displays |
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| KR950003235B1 (ko) * | 1991-12-30 | 1995-04-06 | 주식회사 금성사 | 반도체 소자의 구조 |
| JP3378280B2 (ja) * | 1992-11-27 | 2003-02-17 | 株式会社東芝 | 薄膜トランジスタおよびその製造方法 |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JP3272532B2 (ja) * | 1993-12-27 | 2002-04-08 | 富士通株式会社 | 半導体装置の製造方法 |
| US5771110A (en) | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| US6790714B2 (en) * | 1995-07-03 | 2004-09-14 | Sanyo Electric Co., Ltd. | Semiconductor device, display device and method of fabricating the same |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| KR100198556B1 (ko) * | 1995-11-22 | 1999-07-01 | 구자홍 | 박막트랜지스터의 구조 및 제조방법 |
| TW309633B (de) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JP2757850B2 (ja) * | 1996-04-18 | 1998-05-25 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| US5913113A (en) * | 1997-02-24 | 1999-06-15 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
| GB9726094D0 (en) * | 1997-12-10 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
| KR100330096B1 (ko) * | 1998-11-27 | 2002-10-25 | 삼성전자 주식회사 | 액정표시장치 |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100524622B1 (ko) * | 1999-04-03 | 2005-11-01 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법 |
| US6407617B1 (en) * | 1999-11-19 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Bias circuit and method of fabricating semiconductor device |
| US6620719B1 (en) * | 2000-03-31 | 2003-09-16 | International Business Machines Corporation | Method of forming ohmic contacts using a self doping layer for thin-film transistors |
| KR101406889B1 (ko) * | 2007-12-24 | 2014-06-13 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| JP5363009B2 (ja) * | 2008-02-29 | 2013-12-11 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
| KR20090108431A (ko) * | 2008-04-11 | 2009-10-15 | 삼성전자주식회사 | 표시 기판 및 그 제조 방법 |
| CN103022150B (zh) | 2012-12-25 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1136569A (en) * | 1965-12-22 | 1968-12-11 | Mullard Ltd | Insulated gate field effect transistors |
| US3616527A (en) * | 1968-07-15 | 1971-11-02 | Ncr Co | Method of accurately doping a semiconductor material layer |
| US4040073A (en) * | 1975-08-29 | 1977-08-02 | Westinghouse Electric Corporation | Thin film transistor and display panel using the transistor |
| JPS54154289A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor array |
| DE3028718C2 (de) * | 1979-07-31 | 1982-08-19 | Sharp K.K., Osaka | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung |
| GB2107115B (en) * | 1981-07-17 | 1985-05-09 | Citizen Watch Co Ltd | Method of manufacturing insulated gate thin film effect transitors |
| US4558340A (en) * | 1983-06-29 | 1985-12-10 | Stauffer Chemical Company | Thin film field effect transistors utilizing a polypnictide semiconductor |
| US4398340A (en) * | 1982-04-26 | 1983-08-16 | The United States Of America As Represented By The Secretary Of The Army | Method for making thin film field effect transistors |
| JPS58218169A (ja) * | 1982-06-14 | 1983-12-19 | Seiko Epson Corp | 半導体集積回路装置 |
| JPH0693509B2 (ja) * | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| JPS6052058A (ja) * | 1983-09-01 | 1985-03-23 | Komatsu Ltd | 薄膜トランジスタ |
| JPS6083370A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| GB8406330D0 (en) * | 1984-03-10 | 1984-04-11 | Lucas Ind Plc | Amorphous silicon field effect transistors |
| JPH0697317B2 (ja) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | 液晶表示器 |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JPS6281057A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 透明導電膜 |
| DE3685623T2 (de) * | 1985-10-04 | 1992-12-24 | Hosiden Corp | Duennfilmtransistor und verfahren zu seiner herstellung. |
| JPS6329977A (ja) * | 1986-07-23 | 1988-02-08 | Komatsu Ltd | 薄膜トランジスタの製造方法 |
| JP2572379B2 (ja) * | 1986-07-31 | 1997-01-16 | 株式会社日立製作所 | 薄膜トランジスタの製造方法 |
| JPS63172469A (ja) * | 1987-01-12 | 1988-07-16 | Fujitsu Ltd | 薄膜トランジスタ |
| US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
| US4762398A (en) * | 1987-01-26 | 1988-08-09 | Hosiden Electronics Co., Ltd. | Pixel transistor free of parasitic capacitance fluctuations from misalignment |
| US4918504A (en) * | 1987-07-31 | 1990-04-17 | Nippon Telegraph And Telephone Corporation | Active matrix cell |
| JPS6449478A (en) * | 1987-08-20 | 1989-02-23 | Mitsubishi Electric Corp | Synchronizing signal processing circuit |
| JPS6449473A (en) * | 1987-08-20 | 1989-02-23 | Sanyo Electric Co | Facsimile equipment |
| JPH01183853A (ja) * | 1988-01-19 | 1989-07-21 | Toshiba Corp | 薄膜電界効果トランジスタとその製造方法 |
| JP3198990B2 (ja) * | 1997-06-17 | 2001-08-13 | 日新電機株式会社 | コンデンサ装置 |
-
1986
- 1986-10-03 DE DE8686113674T patent/DE3685623T2/de not_active Expired - Lifetime
- 1986-10-03 AT AT86113674T patent/ATE77177T1/de not_active IP Right Cessation
- 1986-10-03 EP EP86113674A patent/EP0217406B1/de not_active Expired - Lifetime
- 1986-10-04 KR KR1019860008313A patent/KR900000066B1/ko not_active IP Right Cessation
-
1988
- 1988-07-22 US US07/222,296 patent/US4864376A/en not_active Expired - Lifetime
-
1989
- 1989-08-28 US US07/399,141 patent/US5061648A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0217406B1 (de) | 1992-06-10 |
| US4864376A (en) | 1989-09-05 |
| EP0217406A2 (de) | 1987-04-08 |
| EP0217406A3 (en) | 1988-01-07 |
| KR900000066B1 (ko) | 1990-01-19 |
| ATE77177T1 (de) | 1992-06-15 |
| US5061648A (en) | 1991-10-29 |
| KR870004325A (ko) | 1987-05-08 |
| DE3685623D1 (de) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3685623T2 (de) | Duennfilmtransistor und verfahren zu seiner herstellung. | |
| DE3587485T2 (de) | Flüssigkristall-anzeige-element und dessen herstellung. | |
| DE19500380C2 (de) | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE19605670B4 (de) | Aktivmatrixanzeigegerät | |
| DE69434235T2 (de) | Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren | |
| DE19605669B4 (de) | Aktivmatrix-Anzeigevorrichtung | |
| DE2745857C2 (de) | ||
| DE3141967C2 (de) | ||
| DE3587536T2 (de) | Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung. | |
| DE69838468T2 (de) | Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität | |
| DE3348083C2 (de) | ||
| DE3325134C2 (de) | ||
| DE68912482T2 (de) | Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. | |
| DE68917654T2 (de) | Anzeigevorrichtung. | |
| DE68911772T2 (de) | Fotodiode und Fotodiodenmatrix aus II-VI-Halbleitermaterial und Herstellungsverfahren dafür. | |
| DE69215461T2 (de) | Flüssigkristall-Anzeigevorrichtung | |
| DE3636221C2 (de) | Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren | |
| DE69111906T2 (de) | Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen. | |
| DE3750909T2 (de) | Halbleiterherstellungsverfahren unter Verwendung eines Maskenersatzes und dotierstoffundurchlässiger Gebiete. | |
| DE2901512A1 (de) | Halbleiteranordnung | |
| DE2246115A1 (de) | Photovoltazelle mit feingitterkontakt und verfahren zur herstellung | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE19650787C2 (de) | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben | |
| DE4490398C2 (de) | Flüssigkristallanzeige, die Treibervorrichtungen umfaßt, die integral in einer monokristallinen Halbleiterschicht gebildet sind | |
| DE3788470T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HOSIDEN AND PHILIPS DISPLAY CORP., KOBE, HYOGO, JP |
|
| 8339 | Ceased/non-payment of the annual fee |