CN103022150B - 一种薄膜晶体管、其制备方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN103022150B
CN103022150B CN201210570545.7A CN201210570545A CN103022150B CN 103022150 B CN103022150 B CN 103022150B CN 201210570545 A CN201210570545 A CN 201210570545A CN 103022150 B CN103022150 B CN 103022150B
Authority
CN
China
Prior art keywords
electrode
insulating barrier
active layer
film transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210570545.7A
Other languages
English (en)
Other versions
CN103022150A (zh
Inventor
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210570545.7A priority Critical patent/CN103022150B/zh
Publication of CN103022150A publication Critical patent/CN103022150A/zh
Priority to US14/136,994 priority patent/US9450101B2/en
Application granted granted Critical
Publication of CN103022150B publication Critical patent/CN103022150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管、其制备方法、阵列基板及显示装置,将TFT器件中的源电极和漏电极之间形成的水平沟道结构变更为垂直沟道结构,并将栅极与垂直沟道结构设置在同一水平面上,这样,当栅极加载栅扫描信号时,在有源层与栅极相邻的一侧形成垂直于衬底基板的电流通道,电流通道将与有源层连接的第一电极和第二电极导通,使TFT器件处于开启状态。由于可以通过控制栅极在垂直方向的厚度的方式,实现增加垂直沟道结构的长度,以提升TFT器件的导通电流量,从而提高TFT器件的性能。并且,将TFT结构中的水平沟道结构变更为垂直沟道结构,也能减小TFT器件在基板上占用的面积,有助于提高像素单元的开口率。

Description

一种薄膜晶体管、其制备方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种薄膜晶体管、其制备方法、阵列基板及显示装置。
背景技术
目前,现有的薄膜晶体管(TFT)阵列基板中的TFT器件,如图1所示,是由依次设置在衬底基板上的栅极1、有源层3、源电极4和漏电极5组成;其中,栅极1通过栅绝缘层2与有源层3隔离,源电极4和漏电极5同层设置通过一次构图工艺形成,源电极4和漏电极5相对而置,在源电极4和漏电极5之间与栅极1正对的区域形成水平沟道结构,源电极4与数据线电性相连,漏电极5通过钝化层6中的过孔与像素电极7电性相连。在栅极1加载栅扫描信号时,在栅极1上方的有源层3会从半导体状态变为导体状态,在有源层3面向绝缘层2的表面会形成一条电流通道,该电流通道与源电极4和漏电极5之间形成的水平沟道结构相对,通过该电流通道可以将数据线加载到源电极4的电信号通过漏电极5流动到像素电极7上,使像素单元处于开启状态。
从上述现有的TFT阵列基板的结构可以看出,栅极1加载的栅扫描信号越大,在有源层层3形成的电流通道的导通电流量也就越大,数据线加载的电信号就能好的控制像素电极7,实现显示的高画面品质。但是,在实际操作时,受到显示面板功耗的制约,在栅极1施加栅扫描信号的电压往往不能过大。那么,为了提高有源层3形成的电流通道a的导通电流量,就需要采用变更TFT结构扩大整体面积的方式,即水平沟道结构的大小在一定程度上制约着在有源层3中形成的电流通道的导通电流量,设置较大的水平沟道结构可以提升电流通道的导通电流量,这样势必带来像素单元开口率下降的问题。
发明内容
本发明实施例提供了一种薄膜晶体管、其制备方法、阵列基板及显示装置,用以实现在不增大TFT器件面积的情况下,尽量增大TFT器件的导通电流量。
本发明实施例提供的一种薄膜晶体管,包括:
衬底基板;
形成于所述衬底基板上的第一电极;
形成于所述第一电极上的第一绝缘层;
形成于所述第一绝缘层上的栅极;
形成于所述栅极上的第二绝缘层;
贯穿所述第一绝缘层和第二绝缘层的有源层,所述有源层与所述栅极相互绝缘;
形成于所述有源层上的第二电极,所述第二电极通过所述有源层与位于下层的所述第一电极连接;其中,
所述第一电极为源电极,所述第二电极为漏电极;或所述第一电极为漏电极,所述第二电极为源电极。
本发明实施例提供的一种阵列基板,包括本发明实施例提供的薄膜晶体管。
本发明实施例提供的一种显示装置,包括本发明实施例提供的阵列基板。
本发明实施例提供的一种薄膜晶体管的制备方法,包括:
在衬底基板上形成第一电极;
在所述第一电极上形成第一绝缘层;
在所述第一绝缘层上形成栅极;
在所述栅极上形成第二绝缘层,并通过一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的过孔;
在所述贯穿所述第一绝缘层和第二绝缘层的过孔中形成有源层,所述有源层与所述栅极相互绝缘;
在所述有源层上形成第二电极,所述第二电极通过所述有源层与位于下层的所述第一电极连接;其中,
所述第一电极为源电极,所述第二电极为漏电极;或所述第一电极为漏电极,所述第二电极为源电极。
本发明实施例的有益效果包括:
本发明实施例提供的一种薄膜晶体管、其制备方法、阵列基板及显示装置,将TFT器件中的源电极和漏电极之间形成的水平沟道结构变更为垂直沟道结构,并将栅极与垂直沟道结构设置在同一水平面上,这样,当栅极加载栅扫描信号时,在有源层与栅极相邻的一侧形成垂直于衬底基板的电流通道,电流通道将与有源层连接的第一电极和第二电极导通,使TFT器件处于开启状态。由于可以通过控制栅极在垂直方向的厚度的方式,实现增加垂直沟道结构的长度,以提升TFT器件的导通电流量,从而提高TFT器件的性能。并且,将TFT结构中的水平沟道结构变更为垂直沟道结构,也能减小TFT器件在基板上占用的面积,有助于提高像素单元的开口率。
附图说明
图1为现有技术中TFT阵列基板中的结构示意图;
图2为本发明实施例提供的TFT的结构示意图;
图3为本发明实施例提供的TFT阵列基板的结构示意图;
图4为本发明实施例提供的TFT阵列基板的制备方法的流程图。
具体实施方式
下面结合附图,对本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映薄膜晶体管的真实比例,目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管,如图2所示,具体包括:
衬底基板01;
形成于衬底基板01上的第一电极02;
形成于第一电极02上的第一绝缘层03;
形成于第一绝缘层03上的栅极04;
形成于栅极04上的第二绝缘层05;
贯穿第一绝缘层03和第二绝缘层05的有源层06,有源层06与栅极04相互绝缘;
形成于有源层06上的第二电极07,第二电极07通过有源层06与位于下层的第一电极02连接;其中,
第一电极02为源电极,第二电极07为漏电极;或第一电极02为漏电极,第二电极07为源电极。
具体地,在本发明实施例提供的上述薄膜晶体管中的第一电极02和第二电极07等同于现有技术中的源电极或漏电极,在具体实施时,可以将第一电极02作为源电极使用,第二电极07作为漏电极使用,也可以将第二电极07作为源电极使用,第一电极02作为漏电极使用,在此不做限定。
这样,在栅极04加载栅扫描信号时,在有源层06与栅极04相邻的一侧形成垂直于衬底基板01的电流通道,电流通道将与有源层06连接的第一电极02和第二电极07导通,使TFT器件处于开启状态,数据信号线上加载的灰阶信号会通过第一电极02以及在有源层06中形成的电流通道通入与第二电极07连接的像素电极09中。
在本发明实施例提供的薄膜晶体管中,可以通过控制栅极在垂直方向的厚度的方式,实现增加垂直沟道结构的长度,以提升TFT器件的导通电流量,从而提高TFT器件的性能。并且,将TFT结构中的水平沟道结构变更为垂直沟道结构,也能减小TFT器件在基板上占用的面积,有助于提高像素单元的开口率。
具体地,在具体实施时,可以根据所需的导通电流量大小,将栅极的厚度控制在10nm-2000nm之间。
进一步地,在具体实施时,本发明实施例提供的上述TFT器件可以是氧化物(Oxide)TFT,即TFT器件中的有源层06为诸如铟镓锌氧化物(IGZO)、铟镓锡氧化物氧化IGTO、铟锌氧化物(IZO)等的氧化物半导体材料,对应地,TFT器件中的第一绝缘层03和第二绝缘层05需要使用诸如二氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy),氧化铝(Al2O3)、氧化钛(TiOx)等的无机绝缘材料制备。
在具体实施时,第一绝缘层03和第二绝缘层05为无机绝缘材料时,第一绝缘层03或第二绝缘层05的厚度一般控制在50nm-500nm之间。
进一步地,在具体实施时,本发明实施例提供的上述TFT器件还可以低温多晶硅(LTPS,Low Temperature Poly Silicon)TFT,即TFT器件中的有源层06为非晶硅、多晶硅或微晶硅材料,对应地,TFT器件中的第一绝缘层03和第二绝缘层05需要使用诸如树脂系绝缘材料或亚克力系绝缘材料的有机绝缘材料制备。
在具体实施时,第一绝缘层03和第二绝缘层05为有机绝缘材料时,第一绝缘层03或第二绝缘层05的厚度一般控制在0.5um-2.5um之间。
基于同一发明构思,本发明实施例还提供了一种阵列基板,包括本发明实施例提供的上述薄膜晶体管,该阵列基板的实施可以参见上述薄膜晶体管的实施例,重复之处不再赘述。
在具体实施时,上述阵列基板,如图3所示,还可以包括:形成于第二电极07上的像素电极09,该像素电极09与第二电极07连接。
进一步地,上述阵列基板,如图3所示,还可以包括:形成于第二电极07和像素电极09之间的钝化层08,像素电极09通过钝化层08中的过孔与第二电极07连接。
具体地,本发明实施提供的上述TFT阵列基板可以应用于液晶显示面板,也可以应用于OLED显示器件,还可以应用于其他有机电致发光器件中,在此不做限定,具体结构如图3所示。
基于同一发明构思,本发明实施例还提供了薄膜晶体管的制备方法,如图4所示,具体包括以下步骤:
S301、在衬底基板上形成第一电极;
在具体实施时,第一电极多采用磁控溅射的方式来制备,具体地,第一电极的材料可以为Mo,Mo-Al-Mo合金,Mo/Al-Nd/Mo层级,Al及其合金,Cu及其合金,Mo/Nd/Cu层级,Ti/Cu层级等金属。进一步地,第一电极的厚度通常控制在50nm-500nm之间。
S302、在第一电极上形成第一绝缘层;
在具体实施时,第一绝缘层的材料根据有源层所选用的材料确定,即若有源层选用氧化物半导体材料制备,第一绝缘层的材料主要选择如SiO2,SiNx,SiOxNy,Al2O3,TiOx等无机绝缘材料制备;这时,第一绝缘层的厚度一般控制在50nm-500nm之间。若有源层选用非晶硅或者多晶硅材料制备,第一绝缘层的材料则主要选择如树脂系绝缘材料或亚克力系绝缘材料制备;这时,第一绝缘层的厚度一般控制在0.5um-2.5um之间。
进一步地,制备第一绝缘层时,需要进行退火工艺,以降低第一绝缘层中的氢元素及其氢的复合物对有源层中半导体特性的影响。
具体地,可以采用真空退火,或者在氮气或惰性气体保护的情况下进行退火处理。一般退火处理的温度范围是在250摄氏度到500摄氏度之间,处理时间在10min-150min。
S303、在第一绝缘层上形成栅极;
具体地,栅极的材料主要选择如Mo,Mo-Al-Mo合金,Mo/Al-Nd/Mo层级,Al及其合金,Cu及其合金,Mo/Nd/Cu层级,Ti/Cu层级等金属。
S304、在栅极上形成第二绝缘层,并通过一次构图工艺形成贯穿第一绝缘层和第二绝缘层的过孔;
在具体实施时,第二绝缘层的材料根据有源层所选用的材料确定,即若有源层选用氧化物半导体材料制备,第二绝缘层的材料主要选择如SiO2,SiNx,SiOxNy,Al2O3,TiOx等无机绝缘材料制备;这时,第二绝缘层的厚度一般控制在50nm-500nm之间。若有源层选用非晶硅或者多晶硅材料制备,第二绝缘层的材料则主要选择如树脂系绝缘材料或亚克力系绝缘材料制备;这时,第二绝缘层的厚度一般控制在0.5um-2.5um之间。
具体地,当第一绝缘层和第二绝缘层采用无机薄膜材料制备,在通过一次构图工艺形成贯穿第一绝缘层和第二绝缘层的过孔时,通常采用干法刻蚀工艺来进行。当第一绝缘层和第二绝缘层采用有机薄膜材料制备,在通过一次构图工艺形成贯穿第一绝缘层和第二绝缘层的过孔时,通常采用曝光显影的方式来进行。
S305、在贯穿第一绝缘层和第二绝缘层的过孔中形成有源层,有源层与栅极相互绝缘;
在具体实施时,当采用氧化物半导体材料制备有源层时,通常采用磁控溅射的方式进行氧化物半导体材料的沉积,采用湿法刻蚀工艺形成有源层的图形。当采用非晶硅、多晶硅或微晶硅材料制备有源层时,通常采用PECVD的方式进行非晶硅、多晶硅或微晶硅材料的沉积,采用干法刻蚀工艺形成有源层的图形。具体地,有源层的厚度一般控制在10nm-2000nm之间。
S306、在有源层上形成第二电极,第二电极通过有源层与位于下层的第一电极连接;其中,
第一电极为源电极,第二电极为漏电极;或第一电极为漏电极,第二电极为源电极。
在具体实施时,第二电极多采用磁控溅射的方法来沉积,采用湿法刻蚀的方式对其进行图形化,具体地,第二电极的材料可以为Mo,Mo-Al-Mo合金,Mo/Al-Nd/Mo层级、Cu及其合金、Ti及其合金,ITO电极,Ti/Al/Ti层级,Mo/ITO层级等。进一步地,第二电极的厚度通常控制在100nm-350nm之间。
进一步地,在上述本发明实施例提供的薄膜晶体管应用于阵列基板时,该制备方法如图4所示,还可以包括以下步骤:
S307、在第二电极上形成钝化层;
具体地,钝化层的材料通常采用如SiOx、SiNx,SiOxNy、Al2O3、TiOx、Y2O3等无机绝缘材料,并通常采用干法刻蚀的方式来形成钝化层中连接将要形成的像素电极和第二电极的过孔。这时,钝化层的厚度一般控制在20nm-500nm之间。
进一步地,为了将TFT器件应用到AMOLED中,使得AMOLED器件的制备条件更加优异,钝化层的材料也可以采用诸如树脂材料或亚克力系的有机绝缘材料制备,并通常采用曝光显影的方式来形成钝化层中连接将要形成的像素电极和第二电极的过孔。这时,钝化层的厚度一般控制在0.5μm~2.5μm之间。
S308、在钝化层上形成像素电极,像素电极通过钝化层中的过孔与第二电极电连接。
具体地,像素电极的材料可以采用铟锡氧化物(ITO)、Al/ITO层级,Mg/Ag/ITO层级等材料制备。
当然,在具体实施时,可以省去步骤S307,直接在第二电极上制备与其连接的像素电极,这样可以节省工艺流程,在此不作详述。
基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述阵列基板,该显示装置的实施可以参见上述阵列基板的实施例,重复之处不再赘述。
本发明实施例提供的一种薄膜晶体管、其制备方法、阵列基板及显示装置,将TFT器件中的源电极和漏电极之间形成的水平沟道结构变更为垂直沟道结构,并将栅极与垂直沟道结构设置在同一水平面上,这样,当栅极加载栅扫描信号时,在有源层与栅极相邻的一侧形成垂直于衬底基板的电流通道,电流通道将与有源层连接的第一电极和第二电极导通,使TFT器件处于开启状态。由于可以通过控制栅极在垂直方向的厚度的方式,实现增加垂直沟道结构的长度,以提升TFT器件的导通电流量,从而提高TFT器件的性能。并且,将TFT结构中的水平沟道结构变更为垂直沟道结构,也能减小TFT器件在基板上占用的面积,有助于提高像素单元的开口率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种薄膜晶体管,其特征在于,包括:
衬底基板;
形成于所述衬底基板上的第一电极;
形成于所述第一电极上的第一绝缘层;
形成于所述第一绝缘层上的栅极;
形成于所述栅极上的第二绝缘层;
贯穿所述第一绝缘层和第二绝缘层的有源层,所述有源层与所述栅极相互绝缘;
形成于所述有源层上的第二电极,所述第二电极通过所述有源层与位于下层的所述第一电极连接;其中,
所述第一电极为源电极,所述第二电极为漏电极;或所述第一电极为漏电极,所述第二电极为源电极。
2.如权利要求1所述的薄膜晶体管,其特征在于,所述有源层为氧化物半导体材料,所述第一绝缘层和第二绝缘层为无机绝缘材料。
3.如权利要求2所述的薄膜晶体管,其特征在于,所述第一绝缘层或所述第二绝缘层的厚度为50nm-500nm。
4.如权利要求1所述的薄膜晶体管,其特征在于,所述有源层为非晶硅、多晶硅或微晶硅材料,所述第一绝缘层和第二绝缘层为有机绝缘材料。
5.如权利要求4所述的薄膜晶体管,其特征在于,所述第一绝缘层或所述第二绝缘层的厚度为0.5um-2.5um。
6.如权利要求1-5任一项所述的薄膜晶体管,其特征在于,所述栅极的厚度为10nm-2000nm。
7.一种阵列基板,其特征在于,包括如权利要求1-6任一项所述的薄膜晶体管。
8.如权利要求7所述的阵列基板,其特征在于,还包括:
形成于第二电极上的像素电极,所述像素电极与所述第二电极连接。
9.如权利要求8所述的阵列基板,其特征在于,还包括:
形成于第二电极和所述像素电极之间的钝化层,所述像素电极通过所述钝化层中的过孔与所述第二电极连接。
10.一种显示装置,其特征在于,包括如权利要求7-9任一项所述的阵列基板。
11.一种薄膜晶体管的制备方法,其特征在于,包括:
在衬底基板上形成第一电极;
在所述第一电极上形成第一绝缘层;
在所述第一绝缘层上形成栅极;
在所述栅极上形成第二绝缘层,并通过一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的过孔;
在所述贯穿所述第一绝缘层和第二绝缘层的过孔中形成有源层,所述有源层与所述栅极相互绝缘;
在所述有源层上形成第二电极,所述第二电极通过所述有源层与位于下层的所述第一电极连接;其中,
所述第一电极为源电极,所述第二电极为漏电极;或所述第一电极为漏电极,所述第二电极为源电极。
CN201210570545.7A 2012-12-25 2012-12-25 一种薄膜晶体管、其制备方法、阵列基板及显示装置 Active CN103022150B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210570545.7A CN103022150B (zh) 2012-12-25 2012-12-25 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US14/136,994 US9450101B2 (en) 2012-12-25 2013-12-20 Thin film transistor, array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210570545.7A CN103022150B (zh) 2012-12-25 2012-12-25 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103022150A CN103022150A (zh) 2013-04-03
CN103022150B true CN103022150B (zh) 2015-05-20

Family

ID=47970514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210570545.7A Active CN103022150B (zh) 2012-12-25 2012-12-25 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US9450101B2 (zh)
CN (1) CN103022150B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322092B (zh) * 2014-12-04 2018-05-04 中国计量学院 一种复合沟道的有机场效应管
CN104681629B (zh) * 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
CN107204362B (zh) * 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
CN106953011B (zh) * 2017-03-28 2019-04-30 武汉华星光电技术有限公司 垂直沟道有机薄膜晶体管及其制作方法
CN107221501B (zh) 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
CN107591480A (zh) * 2017-09-01 2018-01-16 深圳市华星光电技术有限公司 像素结构垂直沟道有机薄膜晶体管及其制作方法
US10825838B2 (en) 2018-03-29 2020-11-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and its manufacturing method and display device
CN108461507A (zh) * 2018-03-29 2018-08-28 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示器
CN109683411A (zh) 2019-01-15 2019-04-26 深圳市华星光电技术有限公司 一种像素结构及其显示面板
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN111029342B (zh) 2019-11-07 2024-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111370496B (zh) * 2020-03-18 2021-10-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN113299761A (zh) * 2021-05-12 2021-08-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113437156A (zh) * 2021-06-07 2021-09-24 惠州华星光电显示有限公司 半导体器件及其制备方法
CN114335183A (zh) * 2021-12-17 2022-04-12 Tcl华星光电技术有限公司 阵列基板及显示面板
CN115411115A (zh) * 2022-08-30 2022-11-29 武汉华星光电技术有限公司 半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217406B1 (en) * 1985-10-04 1992-06-10 Hosiden Corporation Thin-film transistor and method of fabricating the same
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
CN1081023A (zh) * 1992-06-09 1994-01-19 国际商业机器公司 薄膜晶体管和有源矩阵液晶显示器件
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN202259311U (zh) * 2011-10-27 2012-05-30 北京京东方光电科技有限公司 一种tft-lcd阵列基板及液晶显示器
CN102759832A (zh) * 2012-07-27 2012-10-31 南京中电熊猫液晶显示科技有限公司 一种液晶显示基板及其制造方法
CN203026512U (zh) * 2012-12-25 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107660A (en) * 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
TWI379113B (en) * 2004-07-07 2012-12-11 Samsung Display Co Ltd Array substrate, manufacturing method thereof and display device having the same
CN102338955B (zh) * 2011-08-08 2013-11-06 深圳市华星光电技术有限公司 薄膜晶体管像素单元
US8273654B1 (en) * 2011-09-29 2012-09-25 Eastman Kodak Company Producing a vertical transistor including reentrant profile

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217406B1 (en) * 1985-10-04 1992-06-10 Hosiden Corporation Thin-film transistor and method of fabricating the same
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
CN1081023A (zh) * 1992-06-09 1994-01-19 国际商业机器公司 薄膜晶体管和有源矩阵液晶显示器件
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN202259311U (zh) * 2011-10-27 2012-05-30 北京京东方光电科技有限公司 一种tft-lcd阵列基板及液晶显示器
CN102759832A (zh) * 2012-07-27 2012-10-31 南京中电熊猫液晶显示科技有限公司 一种液晶显示基板及其制造方法
CN203026512U (zh) * 2012-12-25 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
US9450101B2 (en) 2016-09-20
CN103022150A (zh) 2013-04-03
US20140175434A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103022150B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN102280491B (zh) 混合式薄膜晶体管及其制造方法以及显示面板
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US10672880B2 (en) Thin film transistor array panel and conducting structure
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN105702623B (zh) Tft阵列基板的制作方法
CN103872060B (zh) 阵列基板及其制造方法
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105097550A (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
CN108172595A (zh) 薄膜晶体管基底
CN103745955A (zh) 显示装置、阵列基板及其制造方法
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN107851669A (zh) 半导体装置及其制造方法
CN109817645A (zh) 阵列基板及其制作方法、显示面板、电子设备
US10504927B2 (en) Thin film transistor array panel
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104124277A (zh) 一种薄膜晶体管及其制作方法和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant