DE3134947A1 - Zeitbasiskorrekturvorrichtung - Google Patents

Description

ZEITBASISKORREKTURVORRICHTÜNG

Die Erfindung betrifft eine Zeitbasiskorrekturvorrichtung und insbesondere eine solche Zeitbasiskorrekturvorrichtung, die einfach zum Korrigieren oder Kompensieren von Zeitbasisschwankungen in einem wiedergegebenen Digitalsignal ausgebildet ist, wobei die Möglichkeit von Fehlern wesentlich und weitgehend verringert ist.

Bekanntlich kann, wenn ein Signal auf beispielsweise einem Magnetband aufgezeichnet■ist und anschließend von diesem wiedergegeben wird, die Zeitsteuerung oder Taktung des wiedergegebenen Signals sich von dem ursprünglich aufgezeichneten Signal unterscheiden. Beispielsweise können Änderungen in der Bewegung des Bandes oder Dehnung oder Schrumpfung des Magnetbandes oder Fehler in einer zum Antreiben des Bandes verwendeten Kapstan-Servosteuerung Zeitschwankungen oder -änderungen zur Folge haben, die allgemein als Zeitbasisfehler bezeichnet werden. Dieses Problem ist insbesondere wesentlich, wenn das aufgezeichnete Signal ein Digitalsignal ist, wie eine digitalisierte Wiedergabe von Video- oder Audioinformation. Bezüglich derartiger Zeitbasisfehler wurden verschiedenartige Zeitbasisfehlerk'orrektursysteme angegeben, um solche Fehler zu korrigieren oder zu kompensieren. üblicherweise wird das wiedergegebene Signal in einen Speicher mit einer Einschreibgeschwindigkeit eingeschrieben,die mit der tatsächlichen Geschwindigkeit synchronisiert ist, mit der das Signal wiedergegeben wird. Anschließend wird das gespeicherte Signal mit einer festen Bezugsgeschwindigkeit ausgelesen. Auf diese Weise werden Zeitbasisfehler beseitigt. Übliche Anwendungsfälle von Zeitbasiskorrekturvorrichtungen sind

Video-Bandaufzeichnungs/Wiedergabe-Systeme.'.y wie sie beispielsweise für industrielle Zwecke verwendet werden.

Die meisten Zeitbasiskorrekturglieder sind digitale Einrichtungen, die aufgrund digitaler Informationssignale arbeiten. Bei Verwendung zusammen mit einem Video-Aufzeichnungs/Wiedergabe-

System wird das übliche analoge Videosignal in digitale Form umgesetzt/ und wird das digitalisierte Videosignal der Zeitbasiskorrekturvorrichtung zugeführt, in der Zeitbasisfehler korrigiert werden. Danach wird das digitalisierte Videosignal wieder in analoge Form zurückumgesetzt, derart, daß es anschließend übertragen, dargestellt, Oidgl., werden kann.

Seit kurzem wird die Digitaltechnik auch beim Aufzeichnen von Audiosignalen verwendet. Beispielsweise sind sog. PCM-Geräte angegeben worden, in denen das Audiosignal in digitale Form umgesetzt wird, wie ein pülscodemoduliertes Signal (PCM-Signal), wob'ei dieses PCM-Signal dann aufgezeichnet wird. Da das PCM-Audiosignal Zeitbasisfehlern während der Wiedergabe unterliegen kann, wurden Zeitbasiskorrekturvorrichtungen für eine derartige Fehlerkorrektur oder -kompensation angeqeben (vcrl. beispielsweise US-PS 4 141 039).

Zusätzlich zu Zeitbasisfehlern können Siqnale, die aufcrezeichnet sind und von einem magnetischen Medium wiederqeqeben werden, einer Verzerrung ., einem Ausfall und anderen Fehlern unterworfan sein,

Medien

die allgemein magnetischen mnärent sind. Solche Fehler sind besonders merklich, wenn Digitalsignale aufgezeichnet und wiedergegeben werden. Dies deshalb, weil das Unkenntlichmachen oder /"" Verwischen von einem Teil des Digitalsignals einen vergrößerten störenden Effekt aufweisen kann, wenn das Digitalsignal anschließend zurück in analoge Form umgesetzt wird. Folglich wurden zum Verringern derartiger nachteiliger Wirkungen aufgrund solcher Fehler verschiedene Fehlerkorrekturcodieruncren . angegeben, die beim Aufzeichnen von Digitalsignalen verwendet werden= Eine solehe Vorgehensweise ist das sog. zeitverschachtelte Fehlerkorrekturcodieren (vgl. US-Serial No. 195,625 vom 9.10.1980). Bei dem Zeitverschachtelungs-Fehlerkorrekturcodieren werden Digitalworte, die zeitlich weit voneinander beabstandet sind, ausgewählt und in einem Datenblock kombiniert» Auf diese Weise sind solche Datenworte miteinander "zeitverschachtelt". Eine solche Zeitverschachtelung erfolgt allgemein in Stufen, wobei ein Paritäts-

wort bei jeder Stufe erzeugt wird. Solche Paritätsworte werden ebenfalls zeitverschachtelt, ,woraus, sich;rein Datenblock ergibt, der aus Daten und Paritätsworten gebildet ist, die von wesentlic zeitbeabstandeter Information abgeleitet sind- Durch diese Vorgehensweise wird, wenn.ein bestimmtes Datenwort oder ein gesamter Datenblock verwischt oder-ausgelöscht i^;st, die tatsächliche Wirkung erreicht, daß isolierte JDatenworte-'verstreut sind, die rekonstruiert werden können entweder durch herkömmliche Fehlerkorrektur (wie durch Paritätskorrektur)-öder durch .-"fi^erdeckung" " ·■ durch Ersetzen der zerstörten Worte durch ein simuliertes Wort, das darch Interpolieren·solcher "guter" oder richtiger Worte erzeugt ist, die vorhergehen-unä folgen. '-'

Wenn auch das Zeitverschachtelungs-Fehlerkorrekturcodieren ein leistungsfähiges Werkzeug zum Verringern ^ der Wirkung von Fehlern in Auf zeichnungs/Wiedergabesystemen. «ist, ist doch wesentlich, daß während deren Zeitbasiskorrektur, die richtige Sequenz der wiedergegebenen Datenblöcke aufrechterhalten-wird. Wenn beispielsweise Datenblöcke 1, 2, 3 und-4 wiedergegeben werden, können sie in Speicherplätzen.J, 2, 3 bzw. 4\des· üblichen Speichers gespeichert sein, der in einar-Zeitbasiskorrektürvörrichtung enthalten ist. Eine solche Speicherung erfolgt zeitlich' begrenzt und während des folgenden. Aus^esens „werderr dife "Speicherblätze 1,~ 2,3 und 4 sequentiell ausgelesen.:. Daher--= wird· die' g'enaii'" gleiche Sequenz von Datenblöcken,, die. yon, idem.; Aufzeichnungsmedium wiedergegeben ' und im Speicher .gespeiGhert'.'istVidäivort" ausgelesen. Es ist daher wesentlich, daß dann, _;wenn.derr^; Datenblock' 1 von dem Band wiedergegeben wird, er in dem Speicherplatz 1 gespeichert wird, statt in dem Speicherplatz 2. In ähnlicher Weise'sollen alle übrigen Datenblöcke in"deren zugeordneten bzw.^r 'richtigen Speicherplätze gespeichert werden. =- —

Es gibt jedoch verschiedene Möglichkeiten-,: aufgrund deren ein Datenblock in einem fälschen Speicherplatz gespeichert werden kann, wodurch die Sequenz geändert; wird:, in-der solche DatenblöcJce von dem Speicher der Zeitbasiskorrektürvörrichtürig ausge-

lesen werden. Wenn beispielsweise jeder Datenblock ein vorhergehendes Synchronsignal enthält, das zum Inkreraentieren eines Schreibadreßgenerators verwendet wird, können unerwünschte oder Streusignäle fehlerhaft als solch ein Synchronsignal interpretiert werden, wodurch die Schreibadresse fälschlich geändert wird. Andererseits ändert sich, wenn das Synchronsignal aufgrund von beispielsweise Ausfall nicht erfaßt wird, die Schreibadresse nicht, und wird der Datenblock in einem unrichtigen Platz gespeichert.

Eine weitere Schwierigkeit bei der Zeitbasiskorrektur von zeitverschachtelten Datenblöcken ist diejenige, '.die der .Erfassung eines Fehlers in einem wiedergegebenen Datenblock zugeordnet ist. Bei solchen Zeitbasiskorrekturgliedern wird, wenn ein wiedergegebener Datenblock fehlerhaft ist, dieser in den ihm zugewiesenen Speicherplatz in dem Speicher nicht eingeschrieben. Vielmehr .wird der vorhergehende Datenblock, der bereits in diesem Speicherplatz gespeichert ist oder andererseits der unmittelbar vorhergehende Datenblock, der von dem Aufzeichnungsmedium wiedergegeben worden ist, in einen derartigen bestimmten Platz gespeichert. Dann, wenn der Speicher anschließend ausaelesen wird, wird ein redundanter Datenblock ausgelesen, statt daß ein fehlerhafter Datenblock davon ausgelesen wird. Wenn auch diese Vorgehensweise allgemein dann zufriedenstellend ist, wenn die Datenblöcke sich langsam ändernde Information wiedergeben, bietet diese Vorgehensweise jedoch kaum zufrie_denstellende Ergebnisse, wenn die Datenblöcke aus zeitverschachtelten.Datenworten gebildet sind. Es besteht daher die Notwendigkeit zu verhindern, daß ein Datenblock, der bereits aus dem Zeitbasiskorrektur-Speicher ausgelesen worden ist, noch einmal ausgelesen wird.

Es ist daher Aufgabe der" Erfindung, eine Zeitbasiskorrekturvorrichtung anzugeben, die unter Vermeidung der erwähnten Nachteile Zeitbasisfehler in digitaler Information in einfacher Weise korrigieren kann, die in einem Zeitverschachtelungs-

Fehlerkorrekturcode codiert ist.

Gemäß der Erfindung wird eine Zeitbasiskorrekturvorrichtung angegeben, die zum Korrigieren von Zeitbasisfehlern in einem Digitalsignal ausgebildet ist, das in Form aufeinanderfolgender Datenblöcke zugeführt wird, wobei jeder Datenblock mehrere Datenworte enthält. Die Zeitbasiskorrekturvorrichtung enthält einen Speichel mit mehreren andressierbaren Speicherplätzen, deren jeder zum Speichern eines jeweiligen Datenblocks ausgebildet ist. Ein Schreibadreßgenerator erzeugt Einschreibadressen zum Adressieren von Speicherplätzen,in die die zugeführten Datenblöcke eingeschreiben werden. Fehler in* ofen zugeführten Datenblöcken werden erfaßt und ein Datenblock, der einen erfaßten Fehler enthält, wird nicht in den Speicher eingeschrieben. Ein Fehlermarkierungsspeicher speichert Fehlermarkierungen, die wiedergeben, ob die zugeführten Datenblöcke erfaßte Fehler enthalten. Wenn kein Fehler erfaßt ist, wird eine zugehörige Fehlermarkierung rückgesetzt. Wenn jedoch ein Fehler in dem Datenblock erfaßt ist, wird dessen zugeordnete Fehlermarkierung gesetzt. Ein Leseadreßgenerator erzeugt Ausleseadressen zum Adressieren solcher Speicherplätze, von denen die gespeicherten Datenblöcke ausgelesen werden. Wenn ein Datenblock aus dem Speicher ausgelesen wird, wird dessen zugeordnete Fehlermarkierung gesetzt. Damit bleibt diese Fehlermarkierung für den Fall gesetzt, daß die Inhalte des ausgelesenen Speicherplatzes nicht ersetzt werden,, wie dann, wenn der Datenblock, der zum Einschreiben in diesen Speicherplatz zugeführt wird, einen erfaßten Fehler enthält.

Die Fehlermarkierung kann zum Steuern des Gebrauchs der Daten verwendet werden, die aus dem Speicher ausgelesen werden. Wenn beispielsweise die einen bestimmten Speicherplatz zugeordnete Fehlermarkierung nicht rückgesetzt worden ist, werden die Daten in diesem Speicherplatz nicht verwendet. Dies verhindert die unerwünschte Wiederverwendung eines Datenblocks, der zuvor aus 5 dom Speicher ausgelesen worden ist und der nicht durch einen folgenden Datenblock ersetzt worden ist wegen eines erfaßten Fehlers

: in diesem folgenden Datenblock.

Die Erfindung gibt also eine Zeitbasiskorrekturvorrichtung an, bei der zugeführte Datenblöcke und anschließend daraus ausgelesene Datenblöcke in genau der gleichen Zeitsequenz vorliegen. Weiter wird.eine Zeitbasiskorrekturvorrichtung angegeben, bei der fehlerhafte Information nicht x-n dem Speicher gespeichert wird und die Wiederverwendung von Information, die zuvor aus diesem ausgelesen worden ist, verhindert wird, falls diese Information wiedergelesen wird.·

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Fig. 1 schematisch eine Darstellung eines Beispiels von Spurmusternjvon denen Daten wiedergegeben und der Zeitbasiskorrekturvorrichtung gemäß der Erfindung zugeführt werden, Fig. 2A bis 2C Zeitsteuerdiagramme, die die verschiedenen Signale wiedergeben, die in Daten- und Steuerspuren auf dem Aufzeichnungsmedium aufgezeichnet sind, das bei der Erfindung verwendet wird,

Fig. 3 eine schematische Darstellung der Anordnung von Aufzeichnungs- und Wiedergabewandlern, die zum Edieren der Information, verwendbar sind, die in den Spuren gemäß Fig„ 1 aufgezeichnet sind, · ■

Fig. 4 ein Blockschaltbild eines Ausführungsbeispiels des Aufzeichnungsabschnitts, der zum Aufzeichnen der Information in den Spuren gemäß Fig. 1 verwendbar ist,

Fig. 5 ein Blockschaltbild eines Ausführungsbeispiels des Wiederqabeabschnitts, in dem die Erfindung wesentliche Anwendunq findet,

Fiq. 6 ein Blockschaltbild eines Zeitverschachtelunqs-Fehlerkorrekturcodierers, ■ der im Aufzeichnunasabschnitt qemäß Fiq. 4 verwendbar ist, *~

Fiq. 7 einen typischen zeitverschachtelten Datenblock, der durch den Codierer qemäß Fiq. 6 aufqezeichnet ist, Fiq. 8 eine qraphische Darstellunq der Zeitverschachte-

lungswirkung/ die durch den Codierer qemäß Fiq. .6 erreicht ist,

Fig. 9 ein Blockschaltbild eines. Zeitverschachtelunas-Fehlerkorrekturdecodierers, der mit dem Codierer qemäß Fia. 6 kompatibel ist/ "" " _"...,- -■-.-

Fia. 10 ein Blockschaltbild der Zeitbasiskorrekturyorrich'-tunq cremäß der Erfindunq,

Fiq. 11A bis 11B Zeitsteuerdiagramme,, die z.um Verständnis der Arbeitsweise der Zeitbäsiskorrekturyorrichtung. gemäß Fiq. zweckmäßig sind, " ' " " ...

Fiq. 12 eine Speichertafel, die zum Verständnis der Art nützlich ist, in der Einschreibadressen in der Zeitbasiskorrekturvorrichtung gemäß Fig. TO erzeugbar sind,

Fig. 1 3A bis 13G Zeitsteuerdiagramme, die zum. Verständnis der Arbeitsweise der Zeitb'asiskor'rekturvorrichtung gemäß Fig. zweckmäßig sind. ■■-■-■■ - ·- ■

Anhand Fig. 1 wird ein!· Beispiel'der. Anordnung von Magnetbandspuren erläutert, bei der die Erfindung, verwendbar.ist. Es sei für die Beschreibung angenommen, daß die digitalisierte Information auf Magnetband aufgezeichnet ist, obwohl andere Aufzeichnungsmedien die Magnetplatten, 'Magnetscheiben, optische Scheiben u.dgl. verwendbar sind. Es ist weiter angenommen, daß sich das Magnetband gegenüber ortsfesten Aufzeichnungs- und Wieder- '■■; gabewandlerri bewegt. Vorzugsweise sind die Aufzeichnungswandler oder —köpfe in einer Ariordnuiig so angeordnet,, daß mehre^re^Spuren gleichzeitig aufgezeichnet'werden. Diese Spuren .sind 4ⁿ Fi?· 1 als auf einem Magnetband 1 mit beispielsweise .1/4'-Inch-Breite' (6,35 mm) aufgezeichnet dargestellt.. Die .dargestellten-jeweili-

gen Spuren parallel zueinander und erstrecken sich in iängsrich-

tung des Magnetbandes 1. . . _;. . ..:.„..

■ : 'Gemäß Fig. -1 weist das Band 1 Randspuren TA₁. und „TA- benachbart zu den sieh gegenüberliegenderT Rändern auf. Diese Randspuren sind so ausgebildet, daß sie darin Analogsignale aufgezeichnet enthalten. Wen" beispielsweise das Band 1 zum Aufzeichnen von digitalen Audiosignalen verv/endet wird, werden .die Analogspuren

P * Il

-13-

TA^ und TA- zum Aufzeichnen von analogen Audiosignalen verwendet. Diese analogen Audiosignale sind zweckmäßig zum Lokalisieren erwünschter Abschnitte des Magnetbandes zur Verwendung beim Edieren (editing) wie dem sog. Schnitt-Edieren oder dem eüektronischen Edieren.

Das Magnetband 1 weist beiderseits einer gedachten Mittellinie Spuren TC und TT auf. Die Spur TC ist eine Steuerspur, in der ein Steuersignal aufgezeichnet ist. Dieses Steuersignal ist ' ausführlich in Fig. 2B dargestellt. Die Spur TT weist darin einen Zeitcode aufgezeichnet auf.

Datenspuren TD₁, TD_?/ TD, und TD. sind zwischen der Analögspur TA- und der Steuerspur TC angeordnet oder zwischengeschichtet und in ähnlicher Weise sind Datenspuren TD₅, TDg, TD₇ und TD_g zwischen der Zeitcodespur TT und der Analogspur TA2 angeordnet oder zwischengeschichtet. Es zeigt sich, daß digitalisierte Information in jeder der Datenspuren TD aufgezeichnet ist. Bei dem dargestellten Beispiel eines 1/4-Inch-Bandes kann die digitalisierte Information in einer von verschiedenen Formaten aufgezeichnet sein.

Die Fig. 2A bis 2C zeigen ein typisches Beispiel von digitalisierter Information, die in einer typischen Datenspur TD aufgezeichnet ist, und ein typisches Beispiel eines Steuersignals, das in der Steuerspur TC aufgezeichnet ist.

Fig. 2B ist ein Zeitsteuer- bzw» Zeitdiagramm, das das Steuersignal wiedergibt. Fig. 2A ist ein Zeitsteuer- bzw. Zeitdiagramm, das die digitalisierte Information wiedergibt, die in Datenblöcken aufgezeichnet ist^und Fig. 2C ist ein schematisches Diagramm, das einen typischen Datenblock wiedergibt.

Das Steuersignal mit der zeitlichen Wiedergabe gemäß Fig. 2B ist in der Steuerspur TC für alle Formate aufgezeichnet. Dieses Steuersignal besteht aus einem Synchronsignal SYNC, das am

Kopfende oder Anfangsabschnitt aufgezeichnet ist/ der in Fig. 2B schraffiert dargestellt ist, an. den sich ein 16-Bit-Steuerwort aus Steuerdatenbit anschließt, an das sich eine 28-Bit-Sektoradresse aus Adreßbit anschließt, an die sich ein 16-Bit-Fehlererfassungscodewort, wie ein CRC-Wort (zyklische Blockprüfung) anschließt. Die Reihenfolge und die Bitzahl können jedoch anders sein. -

Der Begriff Sektor oder Sektorintervall bezieht' sich hier auf ein vorgegebenes Zeitintervall, das einer, vorgegebenen Aufzeichnungslänge oder einem -intervall auf dem Aufzeichnungsmedium entspricht. Das Sektorintervall ist durch das Steuersignal gemäß Fig. 2B definiert. Aufeinanderfolgende Steuersignale sind in aufeinanderfolgenden aneinanderanstoßenden Sektorintervallen aufgezeichnet. Da jedes Steuersignal in einem Sektorintervall aufgezeichnet ist, wird die Sektoradresse um Eins (d.h. um ein Bit) inkrementiert (vorwärtsgezählt). Somit dient die Sektoradresse zum Identifizieren des jeweiligen Sektorintervalls, in dem das Steuersignal aufgezeichnet ist. Zu dem erwünschten Sektorintervall kann Zugriff lediglich durch Adressieren der entsprechenden Sektoradresse erfolgen. Es zeigt sich,'daß 2 aufeinanderfolgende Sektorintervalle auf beispielsweise der Länge des Magnetbandes aufgezeichnet werden können., und daß die entsprechenden Sektoradressen, von einem Sektorintervall zum nächsten so inkrementiert werden, daß beispielsweise gilt-

[OOO...OOOJ, [OOO...OO1J, [OOO...OIOJ, £000.. .011J usw. Wie das erläutert werden wird, wird digitalisierte Information in den jeweiligen Datenspuren TD während jedes der aufeinanderfolgenden Sektorintervalle aufgezeichnet.

Das Synchronsignal besteht aus einem Muster oder Verlauf, der sich von irgendeinem Bitmuster oder -verlauf unterscheidet, das in dem Steuerwort, der Sektoradresse oder dem CRC-Code des Steuersignals enthalten ist .bzw. enthalten sein kann. Daher kann dieses Synchronmuster in einfacher Weise während eines Wiedergabebetriebes erfaßt werden, um den Beginn jedes aufeinanderfol-

genden Sektorintervalls zu identifizieren= Auch kann dieses Synchronmuster, wenn es erfaßt ist, zum Synchronisieren der Erfassung des Steuerwortes, der Sektoradresse und des CRC-Codes des Steuersignals verwendet werden und kann auch in einer Servosteu-. erschaltung zum Steuern des Bandantriebs während eines Wiedergabebetriebs verwendet werden. -

Das Steuerwort ist so ausgebildet, daß es Steuerdaten zum Zweck der Identifizierung des jeweiligen Formats wiedergibt, das zum Aufzeichnen der digitalisierten Information verwendet ist.

Die Sektoradresse kann beispielsweise durch einen typischen Zähler erzeugt werden, der synchron mit der Verarbeitung und dem Aufzeichnen jedes Sektorintervalls'.inkrementiert wird. Vorzugsweise werden die Steuerdaten und die Sektoradreßdaten zum Erzeugen eines geeigneten CRC-Codes oder eines anderen Fehlererfassungscodes verwendet, mittels dem das Vorliegen eines Fehlers in dem Steuerwort und/oder der Sektoradresse bei der Wiedergabe *j erfaßt werden kann. Die Bildung eines CRC-Codes,und die Art in ] der er verwendet wird, sind an sich bekannt, so daß eine f Erläuterung davon entbehrlich erscheint» ' >.

Wie das erläutert werden wird, wird das Steuersignal gemäß Fig. I 2B einer FM-Modulation unterworfen und wird das FM-modulierte j

Steuersingal dann in der Steuerspur TC aufgezeichnet. j

Fig. 2A ist ein representatives Zeitsteuer- oder Zeitdiagramm, j das die Art und Weise wiedergibt, in der digitalisierte Irifor- ! mation in einer jeweiligen Datenspur TD aufgezeichnet ist. Wie das erläutert werden wird, wird eine Kreuzverschachtelungs-Fehlerkorrekturcodierung verwendet, wobei aufeinanderfolgende Abtastungen eines eingangsseitigen Analogsignals wie eines Audiosignals in entsprechende digitale Informationsworte umgesetzt werden und diese digitalen Informationsworte zum Erzeugen von Fehlerkorrekturworten wie Paritätsworten P verwendet werden. Dann werden eine vorgegebene Anzahl von Informationsworten und Pa-

ritätsworten zur Bildung von Unterblöcken zeitverschachtelt und wird ein.- weiteres Fehlerkorrekturwort v;ie ein Q-Paritätswort von dem zeitverschachtelten; !Interblock abgeleitet. Ungeradzahlige und geradzahlige Infqrmationsworte und deren jeweilige P-Paritätsworte und. Q-Parit-S.fcswo.rt.e-. werden ^:zur Bildung eines Daten blocks kreuzverschachtelt,/- der. beispielsweise 12"Informationsworte, 4 Paritätsworte und ein Fehlererfassungswort wie ein CRC-Codewort, enthält, das-davon abgeleitet ist"(Fig. 2C). Einem jeweiligen Datenblock geht, ein Datensynchrönsignal* voraus und, wie in Fig. 2A dargestellt/ vier aufeinanderfolgende Datenblöcke sind in einem Sektorintervali aufgezeichnet. Selbstverständlich können die ,Datenblöcke^vor-dem'Aufzeichnen moduliert werden. Aufeinanderfolgende. IDatenblöcke werden seriell in einer entsprechenden Datenspur TD aufgezeichnet. Während jedes Sektor-Intervalls werden vier aufeinanderfolgende Datenblöcke aufgezeichnet, wobei jedem Datenfcrlpck- an Datensynchronsignal vorausgeht. ,.- ■;■-·-."'■ . . ■ - ,:

Vorteilhaft ist der Wandler, oder Kopf, der zum Aufzeichnen des Steuersignals verwendet-wird, in richtiger Ausrichtung zu den Aufzeichnungsköpfen, die zum Aufzeichnen des.Informationssignals verwendet werden, derart, daß alle ^:Datenspuren über der Breite des Magnetbandes ausgerichtet sind/ d.h. älle^: Datensynchronsignale ausgerichtet sind .und='die Xnforniatiönssignale ebenfalls zu dem Steuersignal, ausgerichtet sibd> '"das in der Steuerspur TC aurgezeichnet ist. .Andererseits kann der Steuersignal-Auf ζeichnungskopf gegenüber den Informationssignal-Äufzexchnungsköpfen um einen Abstand beabstandet sein, der einem ganzzahligen Vielfachen eines .Sektorintervalls gleich, ist.

Das Datensynchronsignal, das ;jedem Däteriblöek vorausgeht und in Fig. 2A und 2C schraffiert/dargestellt ist^¹zeigt ein Muster, das einzigartig-darin ist*, daß. dieses Muster Von'den Thformationsdaten nicht gezeigt werden, kann, die-in cen jeweiligen Datenblöcken enthalten sind, und_zwar selbst-nach .einer''Modulation. Dem Datensynchronmuster folgt eine Blockadresse aus Bit B_Q bis

Β2· Die Blockadresse JB2 B₁ B_Q j identifiziert die bestimmte Lage in einem Sektor, d.h. in einer Gruppe von vier Blöcken, in der der Datenblock aufgezeichnet ist. Vorzugsweise wird das höchstwertige Bit B~ der Blockadresse gleich dem niedrigstwertigen Bit S~ der Sektoradresse des jeweiligen Sektors gemacht, in dem der Datenblock aufgezeichnet ist.

Fig. 3 zeigt schematisch ein Beispiel der Aufzeichnungswandler oder Köpfe, die zum Aufzeichnen von digitalisierter Information in den jeweiligen Datenspuren sowie zum Aufzeichnen des Steuersignals in der Steuerspur TC auf dem Magnetband 1 verwendet werden. Die Anordnung gemäß Fig. 3 ist insbesondere so ausgebildet, daß es möglich ist, die in einer Spur aufgezeichnete Information in einer anderen Spur wieder, aufzuzeichnen . · und daß auch elektronisches Edieren möglich ist, bei dem Information von einer getrennten Quelle wie einem anderen Aufzeichnungsmedium in mindestens einer Soll-Datenspur an Einblendpunkten eingefügt wird. Bei dem Ausführungsbeispiel gemäß Fig. wird angenommen, daß das Magnetband 1 in der durch den Pfeil dargestellten Richtung angetrieben wird.

Die Köpfe gemäß Fig. 3 bestehen aus einem Satz von Aufzoiohnunqsköpfen HR, einem Satz von Abspiel- oder Wiedergabeköpfen HP und einem weiteren Satz von Aufzeichnungsköpfen HR¹» Jeder Satz von Köpfen besteht aus zueinander ausgerichteten Köpfen, die zum Aufzeichnen oder Wiedergeben von Information in den jeweiligen Datenspuren TD verwendet werden und auch dem Steuerkopf zum Aufzeichnen oder Wiedergeben des Steuersignals in der Steuerspur TC. Daher bestehen die Aufzeichnungsköpfe HR beim dargestellten Ausführungsbeispiel tatsächlich aus getrennten AufzeichBungsköpfen HR. bis HRg zusammen mit dem Steuersignal-Aufzeichnungskopf HRp,. die alle über der Breite des Bandes 1 ausgerichtet sind= In gleicher Weise bestehen die zusätzlichen Aufzeichnungsköpfe HR' tatsächlich aus Aufzeichnungsköpfen HR'^ bis HR'ο und dem Steuersignalaufzeichnunqskopf HR'„.

Die Aufzeichnungsköpfe HR werden zum Aufzeichnen- von.Originalinformation in den jeweiligen Daten- und Steuerspuren des Bandes 1 verwendet. Beispielsweise können diese Köpfe.zur. Bildung einer Originalaufzeichnung verwendet"werden. Die.in diesen Spuren aufgezeichnete Information wird ."durch Zugeordnete der RFiedergabeköpfe HP wiedergegeben. Wenn in mindestens, einer Spur aufgezeichnete Information zu edieren "ist/ d.h. wenn diese Information durch Zusatz- information geändert oder ersetzt, werden soll, werden die Aufzeichnuhgsköpfe'HR¹ selektiv betrieben, um solche zusätzliche Information in den" zugehörigen geeigneten Spuren aufzuzeichnen. Beispielsweise kann die in der Spur TD- aufgezeich nete digitalisierte Information durch Lokalisieren des_; erwünschten Einblendpunkts (puricrh-ih point) ediert werden_/v wobei dann, wenn dieser Einblendpunkt den Aufzeichnungskopf HR¹- erreicht, neue Information in der Datenspur TD^ aufgezeichnet wird. Wenn der erwünschte Ausblendpuhkt (punch-out point) erreicht ist, wird der Aufzeichnungskopf HR¹.. wieder gesperrt oder außer Betrieb gesetzt. In gleicher Weise wird, wenn Information, die in einem Kanal oder einer Spur aufgezeichnet ist, in einem anderen Kanal oder einer anderen Spur wiederauf.zuzeichnen ist^ Information von dem ersten Kanal oder der ersten Spur durch einen zugeordneten der Wiedergabeköpfe JiP wiedergegeben und wird dann die wiedergegebene'Information dann dem ,erwünschten einen der Auf zeichnungskopf e* HR¹ zum Wiederauf zeichnerL,. in den jeweiligen Spuren zugeführt. Die Kombination der Köpfe_rHP?und_;-HR' kann für sog. Synchronauf zeichnung verwendet werden, bei der-ein Kanal aufgezeichnet wird; während ein anderer Kanal.wiedergegeben wird. ------ .

Fig. 4 zeigt ein Blockschaltbild eines Äusführaingsbeispiel einer Vorrichtung, die zum Aufzeichnen" von digitalisier-teJC .information in einem ausgewählten mehreren verschiedenen Form.aten-^verwendet werden kann. Diese digitalisierte Information gibt .vorzugsweise digitale Audiosignale wieder wie PCM-Audiosignale, die .in digi-

tale Form umgesetzt worden sind. __,-_ , . =-_f,-· . ·; 5

Die dargestellte Aufzeichnungsvorrichtung ist so ausgebildet, daß sie bis zu acht Kanäle digitalisierter Information empfangt und die empfangenen Informationskanäle in jeweilige Datenspuren aufzeichnet. Folglich weist die dargestellte Vorrichtung acht Eingangsanschlüsse 2a ... 2h auf, deren jeder zum Empfang eines jeweiligen Kanals digitalisierter Information CH1...CH8 ausgebildet ist. Die Eingangsanschlüsse 2a bis 2h sind mit Codierern 3a bis 3h jeweils gekoppelt. Jeder Codierer kann einer der erläuterten Kreuzverschachtelungs-Fehlerkorrekturcodierer sein. Die von den Codieren 3a bis 3h erzeugte codierte digitalisierte Information wird jeweiligen Eingängen eines Demultiplexers 4 zugeführt. Dieser Demultiplexer 4 ist so ausgebildet, daß er die den jeweiligen Eingängen zugeführte digitalisierte Information auf vorgewählte Ausgänge verteilt abhängig von dem jeweiligen Format, das gewählt worden ist. Dies_bezüglich ist der Demultiplexer 4 mit einem Steuercodierer 8 verbunden, der wiederum mit einem Eingangsanschluß 7 zum Empfang des Formatsteuersignals verbunden ist.

Bei einem Ausführungsbeispiel enthält der Demultiplexer einen Satz von Schalteinrichtungen, deren Betrieb durch ein Formatbestimmungssignal gesteuert wird, das durch den Steuercodierer 8 erzeugt wird. Wenn beispielsweise das dem Eingangsanschluß 7 zugeführte Formatsteuersignal das Format A identifiziert, steuert das Formatbestiinmungssignal, das durch den Steuercodierer 8 erzeugt wird.,, die Schalteinrichtungen des Demultiplexers 4 derart, daß die jedem Eingang des Demultiplexers 4 von den Codierern 3a bis 3h jeweils zugeführte digitalisierte Information zu einem entsprechenden jeweiligen Ausgang gekoppelt ist. Das heißt, jeder Kanal digitalisierter Information wird auf lediglich einen einzigen Ausgang" dss Demultiplexers 4 verteilt. Wenn jedoch das dem Eingangsanschluß 7 zugeführte Formatsteuersignal das Format B identifiziert, wird äev Demultiplexer 4 so gesteuert, daß jeder Kanal digitalisierter Information, dexr einem jeweiligen Eingang zugeführt ist, auf zwoi Ausgänge verteilt wird. Diesbezüglich werden nur vier Kanäle

(CH1 bis CH4) digitalisierter Information der dargestellten Aufzeichnungsvorrichtung zugeführt, wobei jeder Kanal auf zwei jeweilige Ausgänge des Demultiplexers 4. verteilt wird. In gleicher Weise werden, wenn das FormatSteuersignal, das dem Eingangsan-Schluß 7 zugeführt ist, das Format C identifiziert, die Schalteinrichtungen des Demultiplexers 4 so gesteuert, daß jeder Kanal digitalisierter Eingangsinformation, der dem Demultiplexer 4 zugeführt ist, auf vier jeweilige Ausgänge verteilt wird. Wenn das Format C angenommen bzw. verwendet ist, ergibt sich, daß nur zwei Kanäle (CH1 und CH2) von digitalisierter Information der dargestellten Aufzeichnungsvorrichtung zugeführt werden.

Bei der vorstehenden Beschreibung ist festzuhalten, daß die jedem Eingang des Demultiplexers 4 zugeführtc digitalisierte Information vorzugsweise in dem Kreuzverschachtelungs-Fehlerkorrekturcode mittels der Codierer 3a bis 3h jeweils codiert ist. Das heißt, ein bestimmter Eingang des Demultiplexers 4 ist mit aufeinanderfolgenden Datenblb'cken der in Fig.2A bis 2C gezeigten Art.versorgt, wobei jeder unten erläuterten Weise gebildet ist.

Die Ausgänge des Demultiplexers 4, der auch als Verteilerscha_;l$Ä, tung bezeichnet werden kann, sind mit jeweiligen Modulatoren^'- j 5a bis 5h gekoppelt. Jeder Modulator kann die in der US-Serial ,'.

No. 222,278 erläuterte Bauart besitzen. Die Ausgänge der Mo-^t;'#

"-■%■·-3ä dulatoren 5a bis 5h sind mit Datenaufzeichnungsköpfen HRO HR7 über Aufzeichnungsverstärker 6a bis 6h zur jeweiligen zeichnung in Datenspuren TD _Q bis TD₇ gekooDelt. Daher wirdiedor empfanqen Kanal diaitalisierter Information in dem gewählten Format auf beispielsweise Maanetband aufgezeichnet*

Fia. 4 zeigt auch einen Steuerkanal, durch den das Steuersignal gemäß Fig. 2B erzeugt, moduliert und in einer getrennte Steuerspur TC aufgezeichnet wird. Der Steuerkanal ist mit dem Eingangsanschluß 7 gekoppelt und enthält einen Steuersignalcodierer 8, der beispielsweise einen Steuerwortgenerator ent-

34947

hält, der abhängig von dem Formatsteuersignal das erwähnte Steuerwort erzeugt, einen FM-Modulator 9, einen Aufzeichnungsverstärker 10 und einen Steuerkopf HR-,. Der Steuersignalcodierer 8 enthält auch einen Synchronsignal generator zum Erzeugen clos mit Bezug auf Fig. 2B erläuterten Synschronrousters. Zusätzlich enthält der Steuersignalcodierer 8 einen Sektoradreßgenerator, der vorzugsweise, einen Mehrfachbit-Binärzähler wie einen 30-Bit-Zähler enthält. Weiter ist in dem Steuersignalcodierer 8 ein CRC-Wort-Generator enthalten, der übliche Bauweise besitzen kann und der mit dem erzeugten Steuerwort und der Sektoradresse versorgt ist, um ein geeignetes CRC-Wort zu erzeugen.

Das durch den Steuercodierer 8 erzeugte Steuersignal wird dem Steueraufzeichnungskopf HR„ über den FM-Modulator 9 und den Auf-Zeichnungsverstärker 10 zugeführt. Vorzugsweise wird das Steuersignal als frequenzmoduliertes Signal aufgezeichnet, um die Wiedergabe und die Erfassung für alle Formate zu erleichtern.

Wenn auch in Fig. 4 nicht dargestellt, enthält jeder der Codierer 3a bis 3h einen Datensynchrongenerator zum Erzeugen des Daten-

^i ri C?

Synchronsignals, mit Bezug auf die Fig. 2A und 2B erläutert worden ist. Weiter ist jeder Codierer so ausgebildet, daß er die Blockadresse ^&2 B-i ^qJ ^zurn Identifizieren der jeweiligen Blöcke zuführt, die in jedem Sektorintervall in jeder Datenspur aufgezeichnet werden. Diese Blockadresse wird beispielsweise von den drei niedrigstwertigen Bit abgeleitet, die in dem 30-Bit-Zähler des Codierers 8 enthalten sind. Daher kann dieser 30-Bit-Zähler synchron zur Erzeugung oder Bildung jedes Datenblocks inkrementiert werden, der durch die Codierer 3a bis 3h erzeugt wird. Es zeigt sich, daß . ._t nach-dem vier Datenblöcke, erzeugt worden sind, die beiden niedrigstwertigen Bit des 30-Bit-Zählers ihren Zyklus wiederholen. In gleicher Weise werden, nachdem acht Datenblöcke erzeugt worden sind, die drei niedrigstwertigen Bit des 30-Bit-Zählers wiederholt. Daher werden die erwähnten Block- und Sektoradressen durch diesen 30-Bit-Zähler erzeuat.

ο ι

-22- : κ-

Fia. 5 zeiat ein Blockschaltbild einer Wiedergabevorrichtung zun Wiedergeben von digitalisierter Information von jeweiligen Spuren auf dem Aufzeichnungsmedium, wobei diese Vorrichtung mit irgendeinem der jeweiligen.Pormate kompatibel ist, die zum Aufzeichnen dieser Information verwendet werden können. Dieses AuS führungsbeispiel der Datenwiedergabevorrichtung besteht aus Wiedergabeköpfen HPq.bis HP₇, die so. ausgebildet sind, daß sie die digitalisierte Information wiedergeben, die in den jeweiligen Datenspuren TD_Q bis TD₇ aufgezeichnet ist. Die Köpfe HP_Q bis HP₇

sind mit Demodulatoren 15a bis,15h über-Wiedergabeverstärker 11a bis 11h und Taktsignalextrahiexschaltungen 13a bis 13h jeweils gekoppelt. Jede Taktsignalextrahierschaltung^ 13a bis 13h enthält einen Phasenregelkreis zum;Erzeugen eines. Taktsignals erwünschter Wiederholfrequenz, wobei der Phasenregelkreis beispielsweise mit der Bit-Zeits.teuerjrate oder -phase der wiedergegebenen Digitalsignale synchronisiert ist. Das Synchronmuster/ das in den jeweiligen Datenspuren am Kopfende jedes Datenblocks aufgezeichnet ist, kann zum Synchronisieren des Phasenregelkreises verwendet werden. Daher werden die Bit-Zeitsteuerung oder die Taktsignale von den Daten, extrahiert, die von jeder Spur wiedergegeben werden.

Jeder Demodulator ist so ausgebildet,-daß et mit der bestimmten Art der Modulation kompatibel .ist, die zum Aufzeichnen der. digitalisierten Information verwendet -worden xsfc. Die "Demodulatoren 15a bis 15h sind mit jeweiligen.Eingängen eines Multiplexers 16 über Zeitbasiskorrekturvorrichtungen 17a bis 17h jeweils verbunden. Der Multiplexer 16 wird durch einen geeigneten Steuerdecodierer 19 gesteuert, wobei dieser Decodierer 19 zum Decodieren des Formatidentifiziersignals dient, um die-geeigneten Schaltsequenzen für den Multiplexer -16- zu-, erreichen.-Die Ausgänge des Multiplexers 16 sind- mit jeweiligen¹ Decödierern 20a bis 20h verbunden, wobei diese Decodierer 20a bis 20h die erwähnte Bauart besitzen können , und zum Decodieren' des bevorzugten Kreuzverschachtelungs-Fehlerkorrekturcödes· ausgebildet sind, der zum Aufzeichnen der. digitalisierten Information ver-

wendet worden ist. Die Ausgänge der Decodierer 20a bis 20h sind mit Ausgangsanschlüssen 21a bis 21h jeweil_s verbunden, um die ursprünglichen oder Originalkanäle der digitalisierten Information CHI bis CH8 jeweils wiederzugewinnen. ■ Die Wiedergabevorrichtung gemäß Fig. 5 enthält auch einen Steuerkanal, der zum Wiedergewinnen des Steuersignals (Fig. 2B) ausgebildet ist, das in der Steuerspur TC aufgezeichnet ist. Diesbezüglich enthält der Steuerkanal- einen Steuerwiedergabekopf HPp/ der ^mit einem FM-Demodulator 18 über einen Abspiel- oder Wiedergabeverstärker 12 und eine Taktsignalextrahierschaltung 14 gekoppelt ist. Diese Taktsignalextrahierschaltung 14 kann ähnlich irgendeiner der erwähten Taktsignalextrahierschaltungen 13a bis 13h sein. Der FM-Demodulator 18 ist so ausgebildet, daß er das Steuersignal demoduliert, das vor dem Aufzeichnen frequenzmoduliert worden ist. Dieses demodulierte Steuersignal wird dann einer (nicht dargestellten) Fehlererfassungsschaltung (Fehlerdetektor) wie einer CRC-Prüfschaltung zugeführt, die in an sichjbekannter Weise abhängig von dem CRC-Codewort, das in dem Steuersignal enthalten ist, zum Zweck der Erfassung arbeitet, ob ein Fehler in dem Steuersignal vorliegt. Das heißt, die CRC-Prüfschaltung erfaßt, ob das Steuerwort oder die Sektoradresse einen Fehler enthält. Wenn kein Fehler erfaßt wird, arbeitet ein Decodierer 19 zum Wiedergewinnen des Steuerworts, der Sektoradresse und des Synchronmusters, die in dem Steuersignal enthalten sind« Wenn jedoch ein Fehler in dem wiedergegebenen Steuersignal erfaßt wird, wird ein unmittelbar vorhergehendes Steuerwort, das wegen der Möglichkeit, daß das nächstfolgende Steuersignal fehlerhaft sein kann, gespeichert worden ist, verwendet. Diesbezüglich kann eine Verzöqerunasschaltung mit einer Zeitverzögerung gleich einem Sektorintervall beisoielsweise dem Decodierer 19 enthalten sein.

Das wiedergewonnene Stenerwort erreicht die jeweilige Schaltan-Ordnung für den Multiplexer 16, durch die die digitalisierte Information, die von den Datenspuren TD„ bis TD₇ wiedergegeben

worden ist, auf die richtigen Kanäle zurück wieder_verteilt oder rückumgeformt wird.

Vorzugsweise gewinnt die Wiedergabevorrichtung gemäß Fig» 5 die ursprüngliche digitalisierte Information wieder, wobei diese Information dann einer geeigneten Umsetzerschaltung zugeführt w^:jrd, um die Digitalsignale in deren ursprüngliche oder originale analoge Form rückumzusetzen. Wenn beispielsweise die dargestellte Vorrichtung als sog. PCM-AudioaufZeichnungsgerät verwendet wird, liegt die an den Ausgängen der Decodierer 20a bis 20h erzeugte digitalisierte Information in Form von PCM-Signalen vor, wobei jedes PCM-Signal in einen entsprechenden Analogpegel umgesetzt wird, um das ursprüngliche analoge Audiosignal wiederzubilden. .

Der Decodierer 19 gewinnt auch das Steuersynchrohsignal „und die Sektoradresse wieder, die in jedem wiedergegebenen Steuersignal enthalten sind. Dieses- Steuersynchronsignal, das eine Wiederholrate bzw. -frequenz zeigt, die durch das Sektörintervall bestimmt ist, wird einer Servoschaltung für den Bandan-, triebs-Kapstan zugeführt, um eine Steuerung über diesen Kapstan derart zu erreichen, daß das Aufzeichnungsband gleichförmig für den Wiedergabebetrieb angetrieben wird. Die Sektoradresse wird zum Identifizieren eines bestimmten.Sektorinter- ; valls verwendet,· in dem ein erwünschter Datenblock aufgezeichnet ist, wodurch zu genauen Einblend- und Ausblendpunkten für einen Edierbetrieb Zugriff erfolgen kann. Die Sektoradresse kann auch zum Lokalisieren erwünschter Daten verwendet werden, die in mindestens einer der Datenspuren TD_Q bis TD- aufgezeichnet sind.

Jede der Zeitbasiskorrekturvorrichtungen 17a bisΊ7h ist so ausgebildet, daß Zeitbasisfehler korrigiert werden, die in die digitalisierte Information in mindestens einer der Datenspuren während der Wiedergabe eingeführt sein kann. Solche Zeitbasis- fehler können aufgrund von Band-Jitter, Dehnung Coder Schrumpfung] des Bandes _f nachdem die Daten aufgezeichnet worden sind, oder einer

Störung in der normalen synchronen Beziehung zwischen den Daten und den Steuerspuren aufgrund von beispielsweise Edieren von lediglich einem oder weniger als allen Kanälen auftreten. Jede Zeitbasiskorrekturvorrichtung enthält vorzugsweise einen adrcssierbaren Speicher wie einen Speicher mit wahlfreiem Zugriff (RAM), dessen Kapazität mindestens gleich einem Sektorintervall (d.h. vier Datenblöcken) ist und zweckmäßigerweise eine Speicherkapazität besitzt, die unter Berücksichtigung maximaler Zeitbasisschwankungen, die erwartet werden können, angemessen ist. üblicherweise ist eine Speicherkapazität, die zum Speichern von acht Datenblöcken geeignet ist, ausreichend.

Jeder Datenblock wird in dem RAM einer jeweiligen Zeitbasiskorrektiivorrichtung wortweise abhängig von dem extrahierten Taktsignal eingeschrieben, das von dem wiedergegebenen Signal abgeleitet ist. Daher werden die wiedergegebenen Daten in den RAM synchron zu den Zeitbasisschwankungen eingeschrieben, die in den wiedergegebenen Signalen enthalten sein können. Die Zeitbasiskorrekturvorrichtungen sind gemeinsam mit einem Lesetakt^feßSppelt, der ein Lesetaktsignal fester Bezugsfrequenz erzeugt. Folglich wird jeder Datenblock aus dem RAM mit konstanter Bezugsrate ausgelesen, wodurch davon Zeitbasisschwankungen beseitigt werden, die während der Wiedergabe vorgelegen haben können. Eine ausführlichere Erläutertung der hier verwendeten Zeitbasiskorrekturvorrichtung erfolgt weiter unten.

Die Decodierer 20a bis 20h, die weiter.unten näher erläutert" werden, enthalten CRC-Prüfschaltung zum Erfassen, ob ein Fehler in jedem zugeführten Datenblock enthalten ist, Entschachtelungsschaltungen zum Entschachteln der Digitalworte, die die.jeweiligen Datenblöcke bilden, Fehlerkorrekturschaltungen zum Korrigieren· von Fehlern, die in den entschachtelten Worten sein können,und Interpolierschaltungen zum Kompensieren oder überdecken solcher Fehler, die nicht korrigierbar sein können. Die sich'ergebenden Datenworte, die an den Ausganqsanschlüssen 21a bis 21h erzeugt werden, können PCM-Audiosig-

O I

nale sein, die in analoge Form mittels nicht dargestellter Digital/Analog-Wandler umgesetzt werden, die mit solchen Ausganqsanschlüssen gekopppelt sind.

Fig. 6 zeigt ein Blockschaltbild eines Ausführungsbeispiels eine Zeitverschachtelungs-Fehlerkorrekturcodierers, der für ieden der Codierer 3a bis 3h verwendet werden kann. Der Codierer besteht aus einer Gerade/Ungerade-Verteilerschaltung 23, Paritätswortgeneratoren 241, 242., Zeitverschachtelungsschaltungen 24A, 24B, Paritätswortgeneratoren 251, 252, weiteren Zeitverschachtelungsschaltungen 25A, 25B, einer. Verzögerungsschaltung 27, einer Synthetisierschaltung 26 und einem CRC-Codegenerator 28. Ein Eingangsanschluß 22 führt aufeinanderfolgende Informationsworte wie PCM-Worte W-, W₃₇ W₃, W. ... zur Gerade/üngerade-Verteiler-

schaltung 23, wo die.ungeraden bzw. uncreradzahligen Informationsworte von den geraden bzw. geradzahligen Informationsworten getrennt werden. Beispielsweise enthält die Gerade/Ungerade-Verteilerschaltung 23 eine obere Gruppe von sechs Ausrrangsanschlüssen, an denen ungoradzahlige Informationsworte erzeugt werden/ und eine untere Gruppe von sechs Ausgangsanschlüssen, an denen geradzahlige Informationsworte erzeugt werden. Daher werden, wenn beispielsweise 12 PCM-Worte sequentiell dem Eingangsanschluß 22 zugeführt werden, die sechs geradzahligen Informationsworte wie W~ / W., Wg, W„, W. _ und W₁ „ in der unteren Gruppe der Ausgangsanschlüsse der Verteilerschaltung 23 vorgesehen und werden gleichzeitig die sechs ungeradzahligen Informationsworte wie W₁, W₃, W₅, W_, Wg und W₁₁ an der oberen Gruppe der Ausgangsanschlüsse vorgesehen. Es zeigt sich, daß diese jeweiligen Informationsworte in Datenfolgen enthalten sind, die wie folgt wiedergegeben werden können:

w(i) ~	Wll· »23-	W25.
W(3) =	W27.
•	W35'

^W(2) ~ ^W2, ^W14, ^W26'
^W(4) ⁼ V ^W16' ^W28'

^W(12) ^W12' ^W24' ^W36'

Der Paritätswortgenerator 241 besteht aus einem Exklusiv-ODE.R-Glied oder Modulo-2-Addierer und ist mit den ungeradzahligen Informationsworten W- ...W₁₁ versorgt zum Erzeugen eines Paritätsworts P- davon. Dieses Paritätswort ist als P-ParitStswort dargestellt, wobei der Parxtätswortgenerator 241 eine Folge von P-Paritätsworten abhängig von jeder Gruppe aus sechs ungeradzahligen Informationsworten erzeugt, die der Verteiler-"schaltung 23 zugeführt sind. In ähnlicher Weise besteht der Paritätswortgenerator 242 aus einem Exklusiv-ODER-Glied oder

Modulo-2-Addierer, der mit den geradzahligen Informationsworten W^... W.,- versorgt ist, um ein Paritätswort P2 davon zu erzeugen. Es zeigt sich also, daß gilt, P₁ = W₁ (j) i^AU Θ ^c 0 ^-j© W_Q © W₁₁ ■ und P₀ = W₀ φ W. © W, (+) W_Q © W₁ „ @ W_{1 o} . Die ungeradzahligen Informationsworte zusammen mit dem ungeradzahligen P-Paritätswort P^ bilden einen ungeradzahligen P-Ünterblock. In ähnlicher Weise bilden die geradzahligen Informationsworte zusammen mit dem geradzahligen P-Paritätswort einen geradzahligen Unterblock. Die jeweiligen Datenworte, d.h. die Informations- · und Paritätsworte jedes P-Unterblocks werden durch Verzögerungsschaltungen 24A und 24B verschachtelt. Das heißt, das ungeradzahlige Informationswort W. wird nicht verzögert, das ungeradzahlige Informationswort W-, wird um d Zeiteinheiten in der Verzögerungsschaltung 24A verzögert, das Wort W₅ wird um 2d Zeiteinheiten verzögert, das .P-Paritätswort P₁ wird um 3d Zeiteinheiten verzögert und die VJorte W₇, Wg und W₁₁ werden um 5d, 6d bzw. 7d Zeiteinheiten verzögert, wodurch verzögerte Worte W₃, W₅, P^, W¹, W' und W-i-i- erzeugt werden. In ähnlicher Weise wird das geradzahlige Informationswort W₀ nicht verzögert, wird das geradzahlige Informationswort W₄ um d Zeiteinheiten in der

Verzöyerungsschaltung 25B verzögert, wird das Wort W,- um 2d Zeiteinheiten verzögert, wird_ P-Paritatswort P- um 3d Zeiteinheiten verzögert und werden die Worte W_fi, w. und W,_ um 5d, 6d bzw. 7d Zeiteinheiten verzögert, wodurch verzögerte Worte ^w<4' ^w'fi' ^pI2? ^'ß' ^w'in ^unc^ W^r ₁₂ erzeugt werden. Auf diese Weise werden die Datenworte in jedem P-Unterblock selektiv verzögert, so daß ein verschachtelter P-Unterblock gebildet wird.

Jeder verschachtelte Unterblock wird weiter codier^und es wird ein anderes Paritätswort abhängig, von jedem Datenwort, das der verschachtelte P-Unterblock enthält, erzeugt. Insbesondere empfängt ein weiterer Pairätswortgenerator' 251, der schematisch als Exklusiv-ODER-Glied oder Modulo-2-Addierer dargestellt ist, die verschachtelten Datenworte, die in dem ungeradzahligen P-Unterblock enthalten sind, zum Erzeugen eines Q-Paritätswörts abhängig davon. Dieses Q-Paritätswort ist als O- dargestellt. In gleicher Weise erzeugt ein Q-Paritätswortgenerator 252 ein Q-Paritätswort Q- abhängig von den verschachtelten Datenworten, die in dem geradzahligen P-Unterblock enthalten sind. Die verschachtelten Worte des ungeradzahligen P-Unterblocks zusammen mi I dem unyorailziihl i yen Q-ParitäL swort, das abhängig davon erzeugt ist, bilden einen geradzahligen Q-Unterblock, wobei die Worte dieses O-Unterblocks durch selektives Verzögern jedes Wortes verschachtelt sind. Tn gleicher Weise bilden die Worte des geradzahligen verschachtelten P-Unterblocks zusammen mit dem Q-Paritätswort, das abhängig davon erzeugt ist, einen geradzahligen Q-Unterblock. Die Worte des geradzahliqen Q-Unterblocks worden durch selektives Verzögern solcher Worte verschachtelt. Insbesondere wird in dem ungeradzahligen Q-Unterblock das ungeradzahl ige Informationswort W.. nicht verzögert. Das μηςβχβα-ζαίιΐί— ge Informationswort wl wird um (D-d) Zeiteinheiten in der Verzöyerunqsschaltunq 25A verzögert, wodurch ein -unqeradzahliqes Tnfoi in<)l j onswort W' qobildet wird. Das In forma ti ons wort Wc wird um 2 (D-d) Zeiteinheiten verzögert, um das verzögerte Informa ti onswort W'"₅ zu erzeugen. Das Paritätswort P¹ - wird um -; 3 (D-d) Zeiteinheiten verzögert, das Paritätswort Q₁wirdum

4 (D-d) Zeiteinheiten verzögert, und die Informal· i on .swoj; te W₇ W₉ und W₁₁ werden um 5 (D-d), 6 (D-d) bzw. 7 (D-d) Zeitein-' hei ten verzögert. Diese selektiwerzögerten Horte des unaeradzahJiaen Q-Unterblocks werden auf diese Weise verschachtelt. wodurch sich ein ungeradzahliger verschachtelter O-Unterblock ergibt, der besteht aus JTw₁W ' ₃W ' ₅P^I8-jQ'^W ' gW · ₁₁ J . In ähnlicher Weise verzögert die VerzögerungssrhaHung 25B r>eU-)(1iv die Worte des geradzahligen O-Unterblocks zum Erzeugen eines

. verschachtelten Q-Unterblocks der besteht aus [^W ₂ ^W''4^W?'6^P''2 O¹W¹W¹ W¹¹ 1
^{IU y} 2^W 8^W 10^W 12 J '

In den Verzögerungsschaltungen 24A, 24B, 25A, 25B sind die Zeiteinheiten d und D, die die erwünschte Zeitverschachtelung der, Informations- und Paritätsworte erzeugen^so gewählt, daß das kleinste gemeinsame. Vielfache von d und (D-d) 7D erreicht bzw. überschreitet. Beispielsweise gilt d = 2 Datenblöcke, d.h. dem Betrag der Zeit, der zum Empfangen oder Aufzeichnen eines Datenblocks erforderlich ist ,und D = 17 Datenblöcke.

Der verschachtelte geradzahlige Q-Unterblock, der durch die Verzögerungsschaltung 25B erzeugt ist, wird einer weiteren Verzögerung von K Zeiteinheiten in der Verzögerungsschaltung 27 unterworfen. Diese weitere Verzögerung streut die geradzahligen Datenworte bezüglich der ungeradzahligen Datenworte und überwindet dadurch ausgeprägte Fehler aufgrund beispielsweise von Schnitt-Edierpunkten. Als Beispiel gilt

Die ungeradzahligen und die geradzahligen verschachtelten O-Unterblöcke, wobei die letzteren weiter um K Zeiteinheiten verzögert sind, werden zur Bildung eines Datenblocks durch den Synthetisierer 26 synthetisiert bzw. zusammengesetzt, wobei dieser Datenblock wortseriell dem Fehlererfassungscodegenerator 28 gemäß Fig. 6 als CRC-Wortgenerator" 'ÄSugeführt wird. Dadurch werden die verschachtelten Informations- und Fehlerkorrekturworte (z.B. Paritätsworte) zur Bildung eines zyklischen Blockprüfcodeworts (CRC-Worts) verwendet. Dieses CRC-Wort wird zusammen mit

J'1

den verschachtelten Worten, die die geradzahligen und ungeradzahligen Q-Unterblöcke bilden, kombiniert mit einem Synchronwort (nicht dargestellt) zur Bildung eines vollständigen Datenblocks. Dieser Datenblock wird am Ausgangsanschluß 29 abgegeben und kann so, wie in Fig. 7 dargestellt, wiedergegeben werden. Es zeigt sich, daß diese Anordnung und insbesondere der Ort der Paritätsworte in dem mittigen Abschnitt des Datenblocks vorzuziehen ist jedoch, nicht eine wesentliche Anordnung darstellt und durch den Synthetisierer 26 gebildet ist. Aufeinanderfolgende Datonblöcke in jeweiligen Kanälen werden dem Demultiplexer 4 gemäß Fig. 4 zugeführt.

Fig. 8 ist eine graphische Darstellung der Zeitverschachtelungsbeziehung der Datenworte, die einen typischen Q-Unterblock bilden. Die schräge Vollinie, die durch Kreise hindurchtritt, kann die ursprünglichen verteilten ungeradzahligen Informationsworte W-...W₁- wiedergeben sowie auch das P-Paritätswort P₁, das davon gebildet worden ist. Diese Worte werden um jeweilige Beträge (d...7d) in der Verzogerungsschaltung 24A verzögert zur Erzeugung verzögerter Worte W¹3, W¹5, P'1, W¹7, Y!¹ 9, W 11. Solche verzögerten Worte bilden den P-Unterbloek, der durch die geneigte Linie wiedergegeben ist, die durch die mit Kreuz bezeichneten Punkte hindurchtritt. Die jeweiligen Verzögerungen, die auf diese Worte durch die Verzögerungsschaltung 24A ausgeübt ist, ist durch die horizontalen Strichlinien wiedergegeben. Schließlich werden die Datenworte, die in dem P-ünterblock enthalten sind, sowie die Q-Paritätsworte, die davon erzeugt sind, jeweils durch die Verzögerungsschaltung 25A verzögert zum Erzeugen verzögerter Worte W"₃, W₅P'^, (T₁, W"₇, W"₉, W₁₁, die den 0-ünterblock bilden, der durch die oberste horizontale Linie wiedergegeben ist. Es zeigt sich, daß die Informationsworte W₁ und W¹V₁₁ in dem gleichen 0-ünterblock enthalten sind sowie auch in dem gleichen Datenblock, jedoch voneinander zeitlich beabstandet sind, wobei dies gleich der Zeittrennung zwischen W₁₁ und W¹¹^₁ ist, und zwar um 7D = 119 Zeiteinheiten. Daher werden diese Worte ausreichend gestreut.

Ein Ausführungsbeispiel der Decodiorschaltung, die für jeden der Decodierer 20a bis 20h zum Wi tulorqrwj nnon der In foi m. rl iom; worte verwendet werde?η kann, die in der codierten Form .iiifijozeichnet sind, die durch die Vorrichtung gemäß Fig. 6 erzeugt ist, ist in Fig. 9 dargestellt. Diese Vorrichtung besteht aus einer Verteilerschaltung - 31, einer Verzögerungsschaltung 32, Entschachtelungs-Zeitverzögerungsschaltungen33A, 33B, Fehlerkorrekturdecodierern 34A, 34B, Entschachtelungs-Zeitverzögerungsschaltungen 35A, 35B, Fehlerkorrekturdecodxerern 36A, 3 6B, einer Syntheüsierschaltung 38 und einer überdeckungs- oder Kompensationsschaltung 37. Die Datenblöcke, die wortseriell aufgezeichnet sind, werden wiedergegeben und werden nach Durchtreten durch die Wiedergabeschaltung gemäß Fig. 5 von einem Eingangsanschluß 30 der Verteilerschaltung 31 zugeführt. Diese Schaltung führt den geradzahligen verschachtelten O-Unterblock, der aus geradzahligen Informal: ionswori on ^W ₂ ^W'' 4^W'' 6¹"⁷' ' 8^W'' 1 0^Τλ?'' 1 2' dem P-Paritätswort P'. ' ₂ und dem Q-Paritätswort 0'₂ besteht, wortparallel zur Entschachtelungs-Zeitverzögerungsschaltung 33B und führt den ungeradzahligen verschachtelten O-Unterblock, der aus ungeradzahligen Informationsworten T^W"^¹¹^"^¹^"^ zusammen mit dem ungeradzahligen P-Paritätswort P''- und dem ungeradzahligen Q-Paritätswort Q'* besteht, wortparallel der Verzögerungsschaltung 32 zu.iwenn auch nicht dargestellt, werden alle diese Datenworte einer CRC-Prüfschaltung vor der Verteilerschaltung 31 zugeführt, wo ein Fehler in dem wiedergegebenen Datenblock erfaßt wird. Wenn ein Fehler j η dem Dalonblock erfaßt ist, wird eine jcweiliqe Fehlßniwirkierunq (flaa) , die jedem der Datenworte zugeordnet ist, gesetzt und kann durch die Fehlerkorrekturdecodierer als Anzeige^ welche Datenworte zu korrigieren sind, verwendet werden.

Es zeigt sich, daß die verschachtelten Dat^nworte,die der ungeradzahlige Q-Un t erb .lock enthält, selektiv durch die Zeitverzögerungsschaltung 32, 33A und 35ä in einer Weise verzögert werden, die komplementär zu den Zeitverzögerungen des Codierers (^iq. 6) sind, um diese Datenworte zu entschachteln. Das heißt, die Ver-

H **

zögerungen, die durch die Verzögerungsschaltungen des Decod.ie.re3 {Fig. 9) erreicht werden, stehen in umgekehrter Beziehung zu dei Verzögerungen, die durch die Verzögerungsschaltungen in dem Fehlerkorrekturdecodierer erreicht werden. Daher löscht die Verzögerungsschaltung-32 die.-'-relative Verzögerung zwischen dem ungeradzahligen und dem geradzahligen Q-Unterblock aus und wird das ungeradzahlige Informationswort W₁, das keiner Verzögerung im Codierer unterworfen worden war, der größten Verzögerung 7 (D-d) in der Verzogerungsschaltung 33A unterworfen. Das ungeradzahlige Informationswort W·, wird einer Verzögerung von 6 (D-d) usw. unterworfen, wobei das ungeradzahlige Informationswort W ^l... keiner Verzögerung unterworfen wird. Die Paritätsworte werden ebenfalls Verzögerungen im Decodierer unterworfen, die in umgekehrter Beziehung zu den Verzögerungen sind, die auf sie in dem Codierer ausgeübt worden sind. Daher dient die Verzögerungsschaltung 33A zum Entschachteln der Datenworte, die der ungeradzahlige Q-Unterblock enthält. Derartige entschachtelte Datenworte werden dem Q-Paritätsdecodierer 34A zugeführt und zeigen im wesentlichen die gleiche Zeitausrichtung wie sie die Daten-^ worte hatten, die dem Paritätswortgenerator 251 im Codierer zugeführt worden sind.

In gleicher Weise dient die Verzögerungsschaltung 33B der gleichen Funktion wie die Verzogerungsschaltuna 33A, d.h. zum Entschachteln der Datenworte, die der geradzahlige Q-Unterblock enthält. Diese entschachtelten Datenworte, die aus den geradzahligen Informationsworten,dem geradzahligen P-Paritätswort und dem geradzahligen Q-Paritätswort bestehen, werden dem Q-Paritätsdecodierer 34B in im wesentlichen gleicher zeitlicher Ausrichtung zugeführt, wie sie die Datenworte besaßen, die dem Q-Paritätswortgenerator 252 im Codierer zugeführt wurden.

Die jeweiligen Q-raritatsdorodierer führen einen Fehlerkorrekturdecodierbetrieb durch zum Korrigieren solcher fehlerhaften Daten._worte, deren zugeordnete Fehlermarkierungssignale gesetzt worden waren. .

Es ist möglich, daß die Datenworte in den Q-Unterblöcken, die den Q-Paritätsdecodierern 34A und 34B zugeführt werden, Fehler enthalten können, die die Fehlerkorrekturfähigkeit der Paritätsdecodierer überschreiten. In diesem Fall bleibt mindestens eines der Datenworte, das am Ausgang des ungeradzahligen oder geradzahligen Q-Paritätsdecodierers erzeugt wird^unkorrigiert. Es zeigt sich, daß die Datenworte, die am Ausgang des Q-Paritätsdecodierers. erzeugt werden, einen verschachtelten P-Unterblock bilden. Daher bilden die Datenworte, die am Ausgang des Q-Paritätsdecodierers 34A erzeugt werden, einen ungeradzahltgen verschachtelten .P-Unterblock und bilden die Datenworte, die an den Ausgängen des Q-Paritätsdecodierers 34B erzeugt werden, einen geradzahligen verschachtelten P-Unterblock„ Mindestens eines der Datenworte in jedem dieser verschachtelten P-Unterblöcke kann fehlerhaft sein, d.h. solche Worte können durch den Q-Paritätsdecodierer nicht korrigiert worden sein. Die verschachtelten Datenworte in dem ungeradzahligen P-Unterblock werden durch die Verzögerungsschaltung 35A entschachtelt. Diese Verzögerungsschaltung übt Verzögerungen von 7d, 6d...2d bzw. d aus und steht in umgekehrter Beziehung zur Verzögerungsschaltung 24A, die im Fehlerkorrekturcodierer verwendet worden ist. Folglich sind die ungeradzahligen Informationsworte sowie das ungeradzahlige P-Paritätswort, die dem P-Paritätsdecodierer 3 6A zugeführt werden, alle in zeitlicher Ausrichtung und sind durch die Worte T"⁷., , !»7ο/ W₅, W₇, Wg, W₁₁ und P₁ gebildet* Es sei daran erinnert, daß diese ungeradzahligen Informations- und P-Paritätsworte den ungeradzahligen P-Unterblock bilden.

Der P-Paritätsdecodierer 36A arbeitet in einer Weise, die ähnlich der des Q-Paritätsdecodierers 34A ist* Folglich werden diejenigen Informationsworte, deren zugeordnete Fehlermarkierungssignale gesetzt sind, korrigiert. Wenn ein fehlerhaftes Tnformationswort korrigiert ist, wird .dessen zugeordnetes Fehlermarkierungssignal rückgesetzt.
35.

Ein ähnlicher Entschachtelungsbetrieb wird für den geradzahligen

P-Unterblock durch die Verzögerungsschaltung 35B durchgeführt, wobei ein ähnlicher Fehlerkorrekturbetrieb durch den P-Paritätsdecodierer 36B ausgeführt wird. Daher wird der entschachtelte geradzahlige P-U.nterblock diesem geradzahligen P-Parxtätsdecodierer zugeführt und werden diejenigen Informationsworte, die als fehlerhaft erfaßt worden sind, korrigiert. Weiter wird die Fehlermarkierung, die dem fehlerhaften geradzahligen Informationswort zugeordnet war, rückgesetzt.

Die Garade/Ungerade-Synthetisie.rschalt^ng 38 oder -Zusammensetzschaltung ordnet die entschachtelten korrigierten Informationsworte wieder in aufeinanderfolgender Ordnung, d.h. in der Folge W₁, W^...W...., W₁ „. Diese wiedergeordneten korrigierten Informationsworte werden der Fehlerkompensationsschaltung 37 zugeführt, die eine Interpolierschaltung aufweisen kann, wo unkorrigierte Informationsworte durch Interpolation kompensiert werden. Das heißt, wenn beispielsweise das geradzahlige Informationswort' W. unkorrigiert bleibt, wie das durch dessen zugeordnetes Fehlermarkierungssignal angezeigt ist, das nicht rückgesetzt ist, wird ein angenäherter Wert dieses Wortes erhalten durch Interpolieren benachbarter ungeradzahliger Informationsworte W^ und

Fig. 10 zeigt nun ein Blockschaltbild eines bevorzugten Ausführungsbeispiels. einer. Zeitbasiskorrekturvorrxchtung, die für jede der Zeitbasiskorrekturvorrichtungen 17a bis 17h im Wiedergabeabschnitt gemäß Fig. 5 verwendet werden kann- Dieses bevorzugte Ausführungsbeispiel der Zeitbasiskorrekturvorrxchtung weist auf einen Speicher 40 wie einen, adressierbaren Speicher mit wahlfreiem Zugriff (RAM), einen Schreibadreßgenerator 45W, 46W, 51, einen Leseadreßgenerator 45R, 46R, eine Schrei'bsteuerscha.ltung 43, ü0 und einen Fehlermarkierungsspeicher 52. Der RAM 40 ist vorzugsweise mit einer ausreichenden Anzahl von adressierbaren Speicherplätzen versehen", deren jeder so ausgebildet ist, daß er einen Datenblock speichert und insbesondere die 16 Datenworte und das CRC-Wort speichert, die in einem Datenblock enthalten

s.ind. Acht derartige adressierbare Speicherplätze genügen im Hinblick auf. erwartetes Jitter in den wiedergegeb'enen Digitalsignalen. Wie dargestellt, enthält der RAM 40 einen Eingangsanschluß, der mit den Datenblöcken versorgt ist, einen Schreibfreigabeanschluß, der mit dem Schreibfreigabesignal ^T>7E versorgt ist, einen Ausgangsanschluß und Einschreib- und Ausleseadreßanschlüsse, die zum Empfang von Einschreibadressen bzw. Ausleseadressen ausgebildet sind. Der Eingangsanschluß (IN) des RAM 4 0 ist mit einer. Verzögerungsschaltung 42 (DL) gekoppelt, die zum Empfang eines demodulierten Datenblocks WDT ausgebildet ist, der vom Eingangsanschluß 41 zugeführt wird. Die Verzögerungsschaltung 42 dient zum Verzögern dieses Datenblocks um annähernd die Dauer eines Datenblocks und zur Zufuhr des verzögerten Datenblocks WDT¹ zum Eingangsanschluß des RAM 40. Der verzögerte Datenblock WDT¹ wird auch einem Festwert- oder Lesespeicher 41 (ROM) zu einem weiter unten erläuterten Zweck zugeführt.

Der Schreibfreigabeanschluß des RAM 40 ist mit einem D-Flipflop 50 gekoppelt, das in der Schreibsteuerschaltung enthalten ist, und ist zum Empfang des Schreibfreigabesignals WE ausgebildet. Das D-Flipflop 50 enthält einen Dateneingang D, der mit einer CRC-Prüfschaltung 43 gekoppelt ist zum Empfang eines Fehlererfassungssignals EDTo Die CRC-Prüfschaltung 43 ist wiederum mit dem Eingangsanschluß 43 zum Empfang der demodulierten Datenblöcke gekoppelt« Es zeigt-sich, daß die CRC-Prüfschaltung 43 an sich bekannte Bauart besitzen kann für das Erfassen des Vorliegens eines Fehlers in dem wiedergegebenen Datenblock. Insbesondere erfaßt die CRC-Prüfschaltung 43 abhängig von dem CRC-Codewort, das in jedem Datenblock (Fig. 2C) enthalten ist, das Vorliegen eines Fehlers darin. Wenn ein Fehler erfaßt ist, ist das Fehlererfassungssignal EDT eine binäre "1

"1"

Das D-Flipflop 50 ist auch" mit einer Verzögerungsschaltung 4 9 (DL) gekoppelt f.ür den Empfang eines Synchronimpulses PSY" , wo bei der Synchronimpuls PSY' zum Triggern des D-Flipflops 49 dient, um einen Zustand einzunehmen, der durch d&n Zustand des

Fehlererfassungssignals EDT bestimmt ist. Die VerzögerungsschaI-tung 49 ist mit einem Eingangsanschluß 48 verbunden·» der mit . einem Synchronimpuls PSY versorgt ist, der von demSynchronsignal abgeleitet ist, der am Kopfende jedes Datenblocks enthalten ist, wie das in Fig. 2C dargestellt ist. Der Zweck der Verzögerungsschaltung 49 ist es, eine richtige zeitliche Ausrichtung zwischen dem verzögerten Synchronimpuls PSY¹ und dem verzögerten Datenblock EDT¹ zu erreichen, wie das erläutert wird.

Das durch das D-Flipflop 50 erzeugte Schreibfreigabesignal WE ist zusätzlich zum Schreibfreigabeanschluß des RAM 40 mit einer Wählschaltung 44 (SLCT) und einer Fehlermarkierungsspeichersteuerung 55 verbunden. Wie das· erläutert werden wird, führt, wenn das Schreibfreigabesignal WE eine binäre "0" ist, wie das auftritt, wenn die CRC-Prüfschaltung 43 das Nichtvorliegen eines Fehlers in dem wiedergegebenen Datenblock erfaßt, die Steuerung 44 eine Einschreibadresse dem RAM zu. Weiter ist, wenn das Schreibfreigabesignal WE eine binäre "0" ist, ein Multiplexer 53 (MUX) so gesteuert,daß er eine binäre "0" dem Feh- ' lermarkierungsspeicher 52 zuführt. Wenn andererseits das Schreibfreigabesignal WE eine binäre "1" ist, wird der Multiplexer 53 zur Zufuhr einer binären "1" zum Fehlermarkierungsspeicher 52 gesteuert.

Der Schreibadreßgenerator besteht aus einem Bitzähler 45W, einem Blockzähler 46W und dem ROM 51. Der Bitzähler 45W kann eine herkömmliche Zählschaltung aufweisen, die mit einem 3ittäktanschluß 47W verbunden ist, der mit Taktimpulsen versorgt ist, die mit der Bitwiederholfrequenz der empfangenenDatenblöcke synchronisiert sind. Es zeigt sich, daß die dem Bittaktanschluß 47W zugeführten Taktimpulse von der Taktextrahierschaltung, abgeleitet sein können, die weiter oben mit Bezug auf Fig. 5 erläutert worden ist. Der Bitzähler 4 5W enthält zusätzlich einen Löscheingang CL, der mit der Verzögerungsschaltung 49 gekoppelt ist zum Empfang des vorzögerten Synchronimpulses PSY¹ zum Löschen der Inhalte des Bitzählers 45W. Daher wird der Bitzähler 45W abhängig von

jedem verzögerten Synchronimpuls PSY' rückgesetzt und wird danach dessen Zählerstand abhängig von ,jedem Bittaktimpuls inkrementiert, der dem Bittaktanschluß 47W zugeführt ist. Der momentane Zählerstand des Bitzählers 45W wird von dessen Ausgangsan-Schluß OUT der Wählschaltung 44 zugeführt, um die Bit-Einschreibadresse für den RAM 40 zu erreichen. Dieser Zählerstand, der als Schreibbitzählerstand bezeichnet ist, wird auch der Steuerung 55 zu einem noch zu erläuterten Zweck zugeführt.

Der Blockzähler 46W kann einen,voreinstellbaren Zähler oder ein Register enthalten, das mit einer Einschreibadresse WA voreinstellbar Bt, die durch den ROM 51 zuführbar ist. Öer Blockzähler 46W wird getrigqert oder betätiqt abhänqiq von dem verzögerten Synchronimpuls PSY¹, der dessen Ladeanschluß LP,-zugeführt wird. Daher speichert bei Betätigung der „Blockzähler 46W die Einschreibadresse WA, die dann durch den RAM 51 erzeugt ist,bis ein folaender verzöaertes Synchronimpuls PSY¹ erzeugt wird. Die Blockzähler 4<SW gespeicherte Einschreibadresse WA wird von dessen Ausgangsanschluß OUT der Wählschaltung 44 zugeführt, um den bestimmten Speicherplatz im RAM 40 zu bestimmen oder zu

ein
identifiziere^, in den Datenblock einzuschreiben ist. Diese Einschreibadresse WA wird auch der Steuerung 55 zugeführt. Es zeigt sich daher, daß die Einschreibadresse WA den bestimmten Speicherplatz RAM 40 wählt, in den ein ankommender Datenblock einzuschreiben ist, und daß der durch den Bitzähler 45W erzeugte Bitzählerstand jede Bitstelle in dem adressierten Speicherplatz identifiziert, die ein jeweiliges Bit des ankommenden Datenblocks empfängt.. Daher wird jedes Bit des Datenblocks in eine entsprechende Bitstelle in dem adressierten Speicherplatz des RAM 40 eingeschrieben.

Der Leseadreßgenerator besteht aus einem Lesebitzähler 45.R und^f einem Leseblockzähler 46H. Der Lesebitzähler: 45R ist ähnlich¹*, dem vorstehend erläuterten Schreibbitzähler 45W und weist <|in%n Löschanschluß CL auf, der zum Empfang eines RücksetzimpuljSe"^ ₍ ^ gekoppelt ist, der periodisch von einer geeigneten (nic^ht ,,darge-

stellten) Zeitsteuerschaltung erzeugt werden kann. Der Lesebitzähler 45R enthält auch einen Taktimpulseingang, der mit einem Lesebittaktanschluß 45R- gekoppelt ist. Lesebitimpulse werden diesem Lesebittaktänschluß 47R₁ von einem Bezugstaktgenerator zugeführt, dessen Taktimpulse eine im wesentliche'feste Frequenz besitzen. Der momentane Zählerstand des Lesebitzählers ist zur Wählschaltung 44 von seinem Ausgangsanschluß OUT gekoppelt. Daher erzeugt der Lesebitzähler 45R aufeinanderfolgende Bitadressen, die die bestimmte Bitstelle in einem zum Auslesen adressier-. ten Speicherplatz des RAM 40 identifizieren, aus dem ein in diesem Speicherplatz gespeicherter Datenblock ausgelesen wird.

. Der Leseblockzähler 46R kann ähnlich dem Lesebitzähler 45R sein, und enthält einen Takteingang, der mit einem Leseblocktaktanschluß 47R₂ gekoppelt ist, der mit Bezugsimpulsen versorgt ist, die eine Wiederholfrequenz besitzen, die gleich der Frequenz ist, mit der aufeinanderfolgende Datenblöcke aus dem RAM 40 ausgelesen werden. Die Leseblocktaktimpulse können von der gleichen Zeitsteuerschaltung erzeugt werden, die zur Zufuhr der Rücksetz- und .Lesebittaktimpulse verwendet wird, die oben erläutert sind. Als Beispiel kann der Leseblockzähler 46R ein 3-Bit-Zähler sein, der zum Zählen von 0 bis 7 ausgebildet ist und dann diese Zählfolge wiederholt. Folglich werden aufeinanderfolgende Speicherplätze 0, 1, 2. ...7 im RAM 40 durch den Leseblockzähler 46 R adressiert zum Auslesen der in diesen Soeicherolätzen aest>eicherten Datenblöcke aus dem RAM 40. Die Ausleseadresse RA₁. die-durch den Leseblockzähler 46R erzeuat wird, wird auch der Steueruna 55 zuaefünrt. ebenso wie die Lesebitadresse, die durch den Lesebitzähler 45R erzeuat wird. Auch wird die Ausleseadresse RA von dem Leseblockzähler 46R zum ROM 51 gekoppelt.

Der ROM 51 ist mit dem verzögerten Datenblock WDT¹ versorgt, und ist so ausgebildet, daß er die in diesem Dätenblock enthaltene Blockadresse verwendet. Andererseits kann eine geeignete Verknüpfungsschaltung vorgesehen sein, um den ROM 51 lediglich mit der 3-Bit-Blockadresse zu versorgen, die in jedem verzögerten

Datenblock WDT' enthalten ist. Der ROM 51 enthält mehrere adressiere Speicherplätze, deren jeder eine Einschreibadresse WA speichert und deren jeder durch die Kombination dor Rlockadresse, die in einem verzögerten Datenblcck WTD' enthalten ist^und der Äusleseadresse RA adressiert bzw. gewählt wird. Fig. 12 ist eine Wiedergabe einer geeigneten Speichertafel, die die Einschreibadresse WA wiedergibt, die abhängig von der Block-und Ausleseadresse gewählt ist, die dem ROM 51 zugeführt sind. Zweckmäßig ist die Ausleseadresse RA in dezimaler Form 0, 1 ... 7, dargestellt und ist die Blockadresse BA ebenfalls in dezimaler Form dargestellt entsprechend den beiden niedrigstwertigen Bit, die, wie ausgeführt, sich wiederhol en gemäß 0, 1, 2, 3, 0, 1, 2, 3 ... bei jedem Sektorintervall. Daher wird abhängig von der bestimmten AusleseadressG RA,die erzeugt worden ist, und der bestimmten Blockadresse BA, die empfangen worden ist,, eine geeignete Einschreibadresse WA durch den ROM 51 erzeugt.

Der Fehlermarkierungsspeicher 52 enthält vorzugsweise eine Speichereinrichtung mit mehreren Speicherabschnitten, wobei jeder Speicherabschnitt einem entsprechenden Speicherplatz im RAM 40 zugeordnet.ist. Wenn beispielsweise der RAM 40 acht getrennte adressierbare Speicherplätze aufweist, kann der Fehlermarkierungsspeicher 52 ein achtstufiges adressierbares Register enthalten, wobei jede Stufe einem entsprechenden adressierbaren Speicherplatz in dem RAM 40 zugeordnet ist. Ein Eingangsanschluß des Fehlermarkierungsspeichers 52 ist mit dem Multiplexer 53 gekoppelt, der wie erläutert entweder eine binäre "0" odor cine binäre "1" dem Fehlermarkierungsspeicher 52 zuführt abhängig davon,ob das Schreibfreigabesignal WE eine binäre "0" bzw. eine binäre "1" ist. Der Multiplexer 53 kann aus einer Schalteinrichtung bestehen, die jeweilige Eingänge besitzt, die mit Spannungsquellen gekoppelt sind, die dem binären Pegel von "0" bzw. "1" entsprechen. Andererseits kann der Multiplexer ein Flipflop aufweisen, dessen Zustand durch dieSteuerung ' 55 abhängig vom Zustand des Schreibfreigabesignals WE bestimmt ist, das der Steuerung

zugeführt wird. Unabhängig vom tatsächlichen Aufbau des Multiplexers 53 wird eine binäre "0" oder "1" als Fehlersignal oder Fehlermarkierung dem Fehlermarkierungsspeicher 52 zugeführt. Es zeigt sich, daß dieses Fehlersignal oder diese Markierung anzeigt, ob ein Fehler in dem empfangenen Datenblock erfaßt wor den ist, was selbstverständlich durch den Zustand des Schreibfreigabesignals WE bestimmt ist.

Wie erläutert, ist die Steuerung 55 mit der Einschreibadresse WA , die durch den Blockzähler 46W erzeugt ist, de] Schreibbitadresse, die durch den Schreibbitzähler 45W erzeugt' ist, dem Schreibfreigabesignal.WE, der Leseadresse RA, die durch den Blockzähler 46R erzeugt ist,und der Lesebitadresse versorgt, die durch den Lesebitzähler 45R erzeugt ist. Die Steuerung 55, die eine geeignete Verknüpfungsschaltung aufweiset: kann, wählt den bestimmten Speicherabschnitt in dem Fehlermarkierungsspeicher 52, der der Speicherstelle im RAM 40 zugeordnet ist, in der ein Datenblock dann eingeschrieben wird. Das heißt, die Steuerung 55 wählt den bestimmten Speicherabschnitt in dem Fehlermarkierungsspeicher 52, der durch die Kinschreibadres- · se WA identifiziert ist, die dann der Steuerung 55 durch den Blockzähler 46W zugeführt wird. Die Steuerung 55 steuert auch abhängig von dem Schreibfreigabesignal WE, wenn letzteres eine binäre "0" ist, den Multiplexer 53 zur Zufuhr einer. Fehlermarkierung mit binärer "0" zum Einschreiben in den Speicherabschniti der dann durch die Einschreibadresse WA identifiziert ist. Vorzugsweise wird, um ein Speichern einer fehlerhaften Fehlermarkierung zu verhindern, wenn ein Streuimpuls fälschlich als Syn-' chronimpuls PSY identifiziert ist, der Fehlermarkierungs-Ein-.schreibbotrieb durchgeführt, wenn ein vorgegebenes Bit des.ankommenden Datenblocks in dem RAM 40 eingeschrieben wird. Insbesondere wird der Fehlermarkierungs-Einschreibbetrieb durchge-r führt, wenn im wesentlichen das letzte Bit des Datenblocks in den RAM eingeschrieben wird.bzw. ist. Folglich kann die Steuerung 55 einen Detektor enthalten, der zum Erfassen ausgebildet ist, wenn der Zählerstand des Schreibbitzählers 45W einen maximalen

Zählerstand entsprechend dessen letztem Bit entspricht. Selbstverständlich kann ggf. eine vorgegebene Bitzählerstandadresse durch die Steuerung 55 erfaßt werden, woraufhin die dom Fohl ormarkierungsspeicher 52 durch den Multiplexer 53 zuyoführte Fehlermarkierung 'in den Speicherabschnitt eingeschrieben wird, der dann durch die Einschreibadresse WA adressiert ist.

Die Steuerung 55 ist auch so ausgebildet, daß für einen Auslesebetrieb der Speicherabschnitt im , Fehlermarkierungsspeicher 52 gewählt wird, der dem Speicherplatz im RAM 40 zugeordnet ist, dessen Inhalte dann daraus ausgelesen werden. Zu diesem Zweck wird die Ausleseadresse RA",' die durch den Blockzähler 46R- erzeugt ist, durch die Steuerung 55 verwendet, um den adressierten Speicherabschnitt in dem Fehlermarkierungsspeicher 52 zu wählen, aus dem die darin gespeicherte Fehlermarkierung ausgelesen wird. Diese ausgelesene Fehlermarkierung wird einer Verriegelungsschaltung 54 (latch) zugeführt, in der sie als Fehlermarkierungssignal EFLG zwischengespeichert wird. Die Steuerung 55 führt einen Verriegelungsimpuls zur Verriegelungsschaltung 54 zu einem vorgegebenen Zeitpunkt. Vorzugsweise wird die Verriegelungsschaltung 54 zum Speichern der Fehlermarkierung verrisjelt, die dann aus dem Fehlermarkierungsspeicher 52 ausgelesen wird, wenn im wesentlichen das erste Bit eines Datenblocks aus dem zum Auslesen adressierten Speicherplatz des RAM 40 ausgelesen wird. Daher kann die Steuerung 55 eine weitere Erfassungsschaltung aufweisen, die zum Erfassen ausgebildet it, wenn der Bitzählerstand des Bitzählers 45R einen vorgegebenen Zählerstand besitzt, beispielsweise wenn dieser Auslesebitzählerstand das erste Bit des ausgelesenen Datenblocks wiedergibt. Danach, d.h. nachdem die Fehlermarkierung aus dem adressierten Speicherabschnitt des Fehlermarkierungsspeichers 52 ausgelesen ist, werden die Inhalte dieses adressierten Speicherabschnitts auf eine binäre "1" gesetzt. Es zeigt sich daher, daß ohne Rücksicht auf den Ist-Zustand, der dann aus dem Fehlermarkierungsspeicher 52 ausgelesenen Fehlermarkierung diese Fehlermarkierung zwangsweise in den Zustand deren binären "1" ist.

Die Art und Weise, in der die Zeitbasiskorrekturvorrichtung gemäß Fig. 10 arbeitet, wird im folgenden mit Bezug auf die Zeitsteuerdiagramme gemäß den Fig. 11 und 13 näher erläutert. Es wird daran erinnert, daß während jedes SektorIntervalls vier Datenblöcke aufgezeichnet sind. Daher werden während des Intervalls, das zum Wiedergeben des Steuersignals gemäß Fig. 2B erforderlich ist, vier aufeinanderfolgende Datenblöcke WDT wiedei gegeben. Das Synchronsignal, das in jedem Steuersignal enthalten ist, wird zum Erzeugen eines periodischen Kapstan-Steuersignals (CTL) gemäß Fig. 11A verwendet. Daher werden, wie in Fig. 11B dargestellt,.während jeder Periode des Kapstan-Steuersignals CTL Datenblöcke, die Blockadressen BA 0, 1, 2, 3, enthalten, wiedergegeben. Die sich wiederholenden Blockadressen werden dem ROM 51 zugeführt.

Fig. 11C zeigt die sich wiederholenden Leseadressen RA _t die dura den Blockzähler 46R des Leseadreegenerators erzeugt werden. Da der Bockzähler mit einem Blocktaktsignal mit fester Bezugsfrequenz versorgt ist, ergibt sich, daß die Ausleseadresse RA periodisch von 0 bis 7 inkrementiert- wird, wie das -dargestellt ist. Die zeitliche Beziehung der Fig. 11A bis 11C zeigt, daß die Datenblöcke mit nur wenig oder ohne Jitter wiedergegeben werden.

Die Ausleseadresse RA wird dem ROM 51 zugeführt. Aus der Speichertafel gemäß Fig. 12 ergibt sidh, daß der ROM 51 Einschreibadressen. WA abhängig von der Blockadresse ΒΑ_Λ die dann empfangen wird sowie von der Ausleseadresse RA, die dann durch den Blockzähler 46R erzeucrtwird, erzeugt. Folqlich erzeugt der ROM 51 die Einschreibadresse WA gemäß Fia. 11D. Die au^einander-Folrrenden Einschrej-badresson WA werden dem Blockzähler 46W zugeführt, flt'i- im Schreibadroßgenerator enthalten ist.

In Fig..13A sind aufeinanderfolgende Datenblöcke WDT, die dem Eingangsanschluß 51 der Zeitbasiskorrekturvorrichturig zugeführt sind, .dargestellt. Beispielsweise zeigt Fig. 13A den Datenblock,

der die Blockadresse BA Cl J enthalt, an den sich die Blockadresse BA C2 J anschließt. Jeder empfangene Datenblpck wird der CRC-Prüfschaltung 43 zugeführt, die zum Erfassen des Vorliegens eines Fehlers in diesem Datenblock arbeitet. Die CRC-Prüfschaltung 43 arbeitet abhängig von dem CRC-Codewort, das in jedem Datenblock enthalten ist und bewirkt abhängig von dem CRC-Codwort die Bestimmung, ob der Datenblock einen Fehler enthält. Daher erzeugt, wenn ein Fehler in beispielsweise der Blockadresse BA, die in diesem Datenblock, enthalten ist,oder wenn ein Fehler in den Informations- oder Paritätsworten ent- ^ halten ist, .die in dem Datenblock enthalten sind , wobei d-iese Worte in Fig. 13 zusammenfassend mit Daten bezeichnet sind, die CRC-Prüfschaltung 43 ein Fehlererfassungssignal EDT, das eine binäre "1" ist. Wenn andererseits kein Fehler in dem empfangenen Datenblock erfaßt ist, erzeugt die "CRC-Prüfschaltung ein Fehlererfassungssignal EDT mit binärer "0". Fig. 13B zeigt den Zeitpunkt des Auftretens jedes Fehlererfassungssignals EDT bezüglich den empfangenen Datenblöcken. Diese Fehlererfassungssignale sind in Strichlinien wiedergegeben, um darzustellen, .20 daß sie entweder eine binäre "1" oder eine binäre "0" sein können. Es zeigt sich, daß das Fehlererfassungssignal EDT erzeugt wird, nachdem ein vollständiger "Datenblock empfangen ist. Das heißt, das Fehlererfassungssignal EDT wird in Übereinstimmung mit dem Beginn des nächstfolgenden Datenblocks erzeugt. FoIglieh werden_/um eine richtige zeitliche Ausrichtung zwischen den empfangenen Datenblöcken und den davon erzeugten Fehlererfassungssignalen EDT zu erreichen, die empfangenen Datenblöcke um ein Zeitintervall, das annähernd einem Datenblockintervall gleich ist, durch die Verzögerungsschaltung 42 verzögert. Die verzögerten Datenblöcke EDT' sind in Fig. 13C dargestellt. Daher ergibt sich, daß das Fehlererfassungssignal EDT, das unmittelbar in Anschluß an den Empfang des Datenblocks erzeugt ist, der die Blockadresse BA C0J enthält, im wesentlichen in der Zeit mit dieser Blockadresse übereinstimmt., In gleicher Weise stimmt das Fehlererfassungssignal EDT, das für den Datenblock erzeugt worden ist, der die Blockadresse BA C13 enthält,

nun zeitlich mit dem Blockadressenäbschnitt dieses Datenblocks überein.

Fig. 13D gibt den Synchronimpuls PSY wieder, der dem Eingangsanschluß 58 abhängig von der Erfassung jedes Synchronmusters SYNC zugeführt wird, das in jedem empfangenen Datenbloc enthalten ist. Es zeigt sich, daß dieser Synchronimpuls PSY unmittelbar in Anschluß an das Auftreten dieses Synchronmustei erzeugt ist. Die Verzögerungsschaltung 49 dient zum Verzögern jedes erfaßten Synchronimpuls PSY zum Erzeugen des verzögerten Synchronimpulses PSY¹ mit im·wesentlichen zeitlicher Übereinstimmung zu jedem erzeugten"Fehlererfassungssignal EDT (Fig. 13B). Das heißt, das Fehlererfassungssignal EDT überlappt den verzögerten Synchron_impuls PSY¹. Es zeigt sich, daß trotzdem die verzögerten Synchronimpulse PSY¹ die gleiche Periode und Wiederholfrequenz wie die erfaßten Synchronimpulse PSY besitzen (Fig. 13D) . .-..-- ■ '■

Das Flipflop 50 wird durch, die verzögerten Synchronimpulse PSY' getriggert.zum Einnehmen des Zustandes, der dem Fehlererfassungs signal EDT entspricht, der durch die CRC-Prüfschaltung 43 erzeugt ist. Daher wird, wenn ein Fehler in dem empfangenen Datenblock erfaßt ist (EDT = "1"),das Flipflop 50.so gesetzt, daß - das Schreibfreigabesignal WE eine binäre "1" ist. Wenn anderer-" seits kein Fehler in dem empfangenen Datenblock erfaßt,ist (EDT - "0"), wird das Flipflop 50 rückgesetzt derart,, daß das Schreibfreigabesignal WE eine binäre "0" ist. Wegen der auf die ankommenden Datenblöcke durch die Verzögerungsschaltung 42 ausgeübte Zeitverzögerung ergibt sich, daß das den jeweiligen Dateriblöcken zugeordnete Schreibfreigabesignal WE mit im wesentlichen zeitlicher Koinzidenz bzw. Übereinstimmung dimit erzeugt wird, wie das in Fig. 13G dargestellt ist»

Vorzugsweise ist das Schreibfreigabesignal WE ein Impulssignal. Wenn die ankommenden Datenblöcke im wesentlichen fehlerfrei sind, kann dieses Impulssignal als periodischer negativ werdender

IiTipuls auftreten,dessen Wiederholfrequenz gleich der Frequenz ist, mit der aufeinanderfolgende Speicherplätze im RAM 40 für einen Einschreibbetrieb adressiert werden. Das Umschalten solcher Einschreibfreigabeimpulse steuert die WShlschnltung 44, die ihrerseits den RAM 40 steuert zum Durchführen des Einschreibbetriebs. Wenn der Einschreibfreigabeimpuls auf relativ niedrigem Pegel ist, ist der RAM 40 freigegeben, um diesen Einschreibbetrieb durchzuführen.

Der Schreibblock'zähler 46W wird durch verzögerte Synchronimpulse PSY¹ (Fig. 13E) getriggert, um die Einschreibadresse WA, die durch den ROM 51 erzeugt ist, zu laden oder zu speichern. Fig. 13F stellt daet^daß ohne Jitter die Einschreibadresse, die den Speicherplatz 4 im RAM 40 identifiziert, erzeugt wird, wenn der verzögerte Datenblock WDT¹, der die Blockadresse BACOJ enthält,zum Einschreiben in den RAM 40 zugeführt wird. Daher werden sowohl der Speicherplatz 4 im RAM 40 als auch der Speicherabschnitt 4 im Fehlermarkierungsspeicher 52 adressiert oder ausgewählt, um Daten einzuschreiben.

Der Schreibbitzähler 45W zählt nun die Schreibbittaktimpulse, die.dem Schreibbittakt—anschluß 47W zugeführt werden. Wenn der Zählerstand des Schreibbitzählers 45W inkrementiert wird, werden entsprechende Bitstellen in dem Speicherplatz des RAM 40/ der für den Einschreibbetrieb adressiert worden ist, sequentiell freigegeben, damit die aufeinanderfolgenden Bit des Datenblocks darin eingeschrieben werden. Daher wird der verzögerte Datenblock WDT" in den adressierten Speicherplatz des RAM 40 bitseriell eingeschrieben.

Es ist hier angenommen,, daß der verzögerte Datenblock WDT' fehlerfrei ist. Folglich ist das Fehlererfassungssignal WDT eine binäre "0" und tritt der Schreibfreigabeimpuls WE als negativ werdender Impuls auf. Folglich wird der RAM 40 freigegeben, damit der verzögerte Datenblock WDT' in den adressierten Speicherplatz eingeschrieben wird. Auch wird der Multiplexer 53 durch

die Steuerung 55 gesteuert, die von dem negativ werdenden Einschreibfreigabeiinpuls WE abhängt, um eine Fehlermarkierung mit binärer "0" dem Fehlermarkierungsspeicher 52 zuzuführen. Wenn der Zählerstand des Schreibbitzählers 45W seinen vorgegebenen Zählerstand erreicht, der wie ausgeführt, ein maximaler Zählerstand entsprechend dem letzten in den adressierten Speicherplatz des RAM 40 eingeschriebenen Bit ist, gibt die Steuerung . 55 den adressierten Speicherabschnitt des Fehlermarkierungsspeichers 52 frei, damit die Fehlermarkierung mit binärer "0" eingeschrieben wird. Folglich und übereinstimmend mit dem Beispiel gemäß Fig. 13F weist der Speicherplatz 4 im RAM 40 darin den Datenblock WDT' eingeschrieben auf und weist der Speicherabschnitt 4 in dem Fehlermarkierungsspeicher 52 eine Fehlermarkierung mit binärer "0" darin eingeschrieben auf.

Abhängig von dem nächstfolgenden verzögerten Synchronimpuls PSY¹ wird der vorstehende Betrieb wiederholt. Daher werden der Speicherplatz 5 im RAM 40 sowie der Speicherabschnitt 5 in dem Fehlermarkierungsspeicher 52 adressiert,. um darin den verzögerten Dabenblock WDT¹ bzw. die Fehlermarkierung einzuschreiben. Es ergibt sich aus Fig. 13B, daß der Datenblock, der die Blockadresse BA Π 2 enthält, in den adressierten Speicherplatz 5 eingeschrieben wird. Wenn dieser Datenblock fehlerfrei ist, ist das Fehlererfn.ssungssignal EDT eine binäre "0", WOtMUThin dor Schroibfreigabeimpuls WE ein negativ werdender Impials ist, um den Speicherplatz 5 des RAM 40 freizugeben, damit dieser Datenblock darin eingeschrieben wird. In gleicher Weise wird der Multiplexer 53 durch die Steuerung 55 abhängig von diesem negativ werdenden Schreibfreigabeimpuls gesteuert, um eine Fehlermarkierung mit binärer "0" in den Fehlermarkierungsspeicher 52 einzuschreiben, wobei diese Fehlermarkierung mit binärer "0" in den Speicherabschnitt 5 eingeschrieben wird, wenn der Schreibbitzählei 45W seinen maximalen Zählerstand erreicht.

Wenn jedoch ein Fehler in dem Datenblock erfaßt wird, der die Blockadresse BA Π13 enthält, wie wenn diese Blockadresse unrichtig ist, oder wenn ein Fehler in mindestens einem der Datenworte vorliegt, die in diesem Datenblock enthalten sind, ist das Fehlererfassungssignal EDT eine binäre "1", wodurch sich ein Schreibfreigabesignal WE mit binärer "1" ergibt. Das heißt, der negativ werdende Schreibfreigabeimpuls wird bei diesem Beispiel nicht erzeugt. Folglich wird der RAM 40 nicht freigegeben, um den Datenblock EDT¹ in den adressierten Speicherplatz 5 einzuschreiben. Folglich verbleibt, wenn angenommen ist, daß Daten aus dem RAM nicht_zerstörend ausgelesen werden, der Datenblock, der zuvor in dem Speicherplatz.5 gespeichert worden ist, darin. Das heißt, der fehlerhafte Datenblock WDT¹ ersetzt nicht oder überschreibt nicht den Datenblock, der zuvor in diesen adressierten Speicherplatz eingeschrieben worden ist.

Da das Schreibfreigabesignal WE eine binäre "1" ist, steuert die Steuerung 55 den Multiplexer 53 nun zum Zuführen der Fehlermarkierung mit binärer."1" zum Fehlermarkierungsspeicher 52. Daher erreicht, wenn der Schreibbitzähler 45W seinen maximalen Zählerstand erreicht, die Steuerung 55, daß die vom Multiplexer 53 zugeführte Fehlermarkierung mit binärer "1" in den Speicherabschnitt eingeschrieben wird, d.h. den Speicherabschnitt 5, der durch den Blockzähler 46^T*7 adressiert ist. Wie das erläutert werden wird, gibt die Fehlermarkierung mit binärer "1" wieder, daß der Datenblock, der in dem entsprechenden Speicherplatz des RAM 40 gespeichert ist, fehlerhaft ist und als fehlerhafte Daten zu interpretieren sind. Daher wird bei dem vorliegenden Beispiel, da der Speicherabschnitt 5 des Fehlermarkierungsspeichers 55 die Fehlermarkierung mit binärer "1" speichert, diese Fehlermarkierung verwendet, um anzuzeigen, daß der im Speicherplatz '5 des RAM 45 gespeicherte Datenblock fehlerhaft ist. Selbstverständlich soll , da der Datenblock der nun im Speicherplatz 5 gespeichert ist, dem Datenblock gleich ist, der zuvor darin gespeichert worden war, dieser

-t \J

zuvor gespeicherte Datenblock, ■ wenn er aus dem RAM 40 wiedergelesen wird, als fehlerhaft interpretiert werden.

Wie erwähnt, führt die Wählschaltung 44 abhängig von dem negativ werdenden Schreibfreigabeimpuls WE die Einschreibadresse WA, die durch denSchreibadreßgenerator erzeugt ist, dem HAM zu. Zu allen anderen Zeitpunkten, d.h. wenn das Schreibfreigabesignal WE eine binäre "1" ist, führt die Wählschaltung 44 die Ausleseadresse RA, die durch den Leseadreßgenerator erzeugt ist, dem RAM 40 zu. ·

Es zeigt sich, daß wenn eine Ausleseadresse dem RAM 40 durch die Wähl scha lt\ing 44 zugeführt ist, die Inhalte des adressierten Speicherplatzes in dem RAM 40 daraus bitseriell ausgelesen werden. Der Bitzählerstand des Lesebitzählers 45R identifiziert die bestimmte Bitstelle in diesem adressierten Speicherplatz, aus dem die Bit ausgelesen werden. Der ausgelesene Datenblock RDT wird dann dem Multiplexer 16 zugeführt, der mit Bezug auf Fig. 5 erläutert-worden ist. Es zeigt sich, daß die in den adressierten Speicherplätzen des RAM 40 gespeicherten Datenblöcke mit einer festen Bezugsrate oder -frequenz ausgelesen werden, die durch den Bezugsauslesetaktgenerator bestimmt ist. Weiter wird der Blockzähler 46R periodisch inkrementiert zum Erzeugen sequentieller Adressen, aus denen die gespeicherten Dntenblöcke ausgelesen werden.

Aus dem in den Fig. 13Abis 13G zusammen mit der Speichertafel gemäß Fig. 12 dargestellten Ausführungsbeispiel sei angenommen, daß der Speicherplatz 0 im RAM 40 für einen Auslesebetrieb adressiert sei. Gleichzeitig damit wird auch der Speicherabschnitt des FehlermarkierungsSpeichers 52 durch die Ausleseadresse RA adressiert, die durch den Blockzähler 46R erzeugt ist. Es sei weiter angenommen, daß der Datenblock, der im Speicherplatz 0 ycvspoic-hort ist, fehlerfrei ist. Daher zeigt sich aus der vorhergehenden Erläuterung, daß die im Speicherabschnitt 0 des Fehlermarkierungsspeichers 52 gespeicherte Fehlermarkierung eine

-49-binäre "0" ist.

Wenn nun der Speicherplatz 0 für den Auslesebetrieb adressiert ist, ist auch der Speicherabschnitt 0 adressiert. Die Steuerung 55 liest abhängig von dieser Ausleseadresse RA sowie der geringsten oder kleinsten Bitadresse,die durch den Lesebitzähler 45R erzeugt ist, die Fehlermarkierung mit binä_rer "0" aus dom Speicherabschnitt 0 aus. Die Steuerung 55 triggert auch die Verriegelungsschaltung 54 zum Speichern dieser ausgelesenen binären "0". Bei der nächstfolgenden Bitadresse oder innerhalb einiger Bitadressen danach setzt die Steuerung 55 die Fehlermarkierung im Speicherabschnitt 0 auf eine binäre "1". Daher wird bei dem vorliegenden Beispiel, nachdem die Fehlermarkierung aus dem adressierten Speicherabschnitt des Fehlermarkierungsabschnitt 52 ausgelesen"ist, diese Fehlermarkierung zu einer binären "1" geändert.

Der vorstehende Betrieb wird wiederholt bei jeder Änderung oder Fortschreibung in der Ausleseadresse RA. Daher wird, wenn ein bestimmter Speicherplatz im RAM 40 für einen Auslesebetrieb adressiert wird, der entsprechende Speicherabschnitt im Fehlermarkierungsspeicher 52 ebenfalls adressiert. Wenn das erste Bit des gespeicherten Datenblocks aus dem adressierten Speicherplatz des RAM 40 ausgelesen wird, wird die Ist-Fehler-Markierung ', die diesem Datenblock zugeordnet ist, in der Verriegelungsschaltung 54 verriegelt. Unmittelbar oder kurz darauf wird diese Fehlermarkierung in dem adressierten Speicherabschnitt zu einer binären "1" geändert. Daher ist, nachdem ein Datenblock aus einem Speicherplatz im RAM 40 ausgelesen ist, die dem Speicherplatz zugeordnete Fehlermarkierung, aus dem der Datenblock ausgelesen worden ist, so gesetzt, als ob angezeigt ist, daß die vorliegenden Inhalte in diesem Speicherplatz, d.h. die Inhalte an dieser Speicherstelle nach dem Auslesebetrieb nun als fehlerhaft gedeutet werden.

SeibsLverständlieh v/Xre, wenn ein fehlerhafter Datenblock WDT¹ dem RAM 40 zugeführt w.orden ist, das Schreibfreigabesignal WE eine binäre "1", um zu verhindern, daß dieser fehlerhafte Datenblock in den RAM eingeschrieben wird. Weiter ist auch der Speicherabschnitt des Fehlermarkierungsspeichers 52, der dem Speicherplatz in dem RAM zugeordnet ist, in den der Datenblock eingeschrieben würde, mit einer Fehlermarkierung mit binärere "1" versorgt. Wenn anschließend die Inhalte dieses Speicherplatzes ausgelesen werden, wird die zugeordnete Fehlermarkierung mit binärer "1" in der Verriegelungsschaltung 54 verriegelt Da der Datenblock WDT' fehlerhaft war und deshalb nicht in diesem Speicherplatz gespeichert worden ist, ergibt sich, daß die aus dem RAM 40 ausgelesenen Daten ein Datenblock sind, der zuvor 'in diesem Speicherplatz gespeichert worden ist, jedoch nicht durch den fehlerhften Datenblock WDT¹ ersetzt worden ist. Das heißt, die nun aus dem RAM 4 0 ausgelesenen Daten sind solche, die bereits ausgelesen waren. Da Daten, die aus dem RAM 40' wieder-ausgelesen werden als fehlerhaft gedeutet werden sollen, wird die Fehlermarkierung EFLG, die diesem wiedergelesenen Datenblock zugeordnet ist und nun in der Verriegelungsschaltung 54 gespeichert ist, verwendet, um diesen wiedergelesenen Datenblock als fehlerhaften Datenblock zu verarbeiten. Das heißt, diese Fehlermarkierung EFLG mit binärer-"!" wird als Decodierer verwendet (Fig. 5) zur Verarbeitung des ausgelesenen Datenblocks

als Fehler. .

Es zeigt sich, daß da jede Fehlermarkierung, die in dem Fehlermarkierungsspeicher 52 gespeichert ist , auf eine binäre "1" gesetzt ist, wenn deren zugeordneter Datenblock aus dem RAM 40 ausgelesen ist, diese Fehlermarkierungen nicht auf eine binäre "0" rückgesetzt werden, wenn nicht ein richtiger oder fehlerfreier Datenblock in den RAM 4 0 eingelesen wird. Deshalb besteht wegen der Tatsache, daß fehlerhafte Datenblöcke daran gehindert werden, daß sie in den RAM 40 eingeschrieben werden, die Möglichkeit, daß zuvor gelesene Daten aus dem RAM 40 wiedergelesen werden können. Jedoch werden solche wiedergelesenen Daten stets von

einer Fehlerinarkierung EFLG mit binärer "1" begleitet und werden deshalb von den Decodierern zur Deutung der wiedernelesenen Datenblöcke als fehlerhaltige Datenblöcke verwendet.

Aus der vorstehenden Beschreibung ergibt sich, daß durch Verzögern des Ladens eines adressierten Speicherabschnitts des Feh-" lermarkierungsspeichers 52 mit einer Fehlermarkierung bis das letzte Bit eines Datenblocks in dem RAM 40 eingeschrieben ist, verhindert wird, daß falsche Fehlermarkierungen in dem Fehlerm'arkierungsspeicher gespeichert werden. Wenn beispielsweise der Speicherplatz 3 im RAM 40 und der Speicherabschnitt 3 im Fehlermarkierungsspeicher52 beide adressiert sind,, jedoch ein Streuimpuls als Synchronimpuls PSY interpretiert wird, kann der Blockzähler 46W abhängig von diesem Streuimpuls getrirjcjertwrden, um beispielsweise die Adresse 7 zu erzeugen. Wenn der Schreibfreigabeimpuls WE auf seinem negativen Pegel bleibt, kann nun eine Fehlermarkierung mit binärer "0" fehlerhaft im Speicherabschnitt 7 gespeichert werden. Da jedoch eine Fehlermarkierung nicht in den Fehlermarkxerungsspeicher 52 eingeschrieben wird, bis der Schreibbitzähler 45W seinen maximalen Zählerstand erreicht und da der Zählerstand dieses Schreibbitzählers abhängig von dem Streusynchronimpuls rückgesetzt wird, wird die Fehlermarkierung mit binärer "0" nicht fehlerhaft in entweder den Speicherabschnitt 3· (der zuvor.adressiert worden ist) oder den Speicherabschnitt 7 (der nun durch den Blockzähler 46W adressiert ist) eingeschrieben. Vielmehr bleibt eine Fehlermarkierung mit binärer "1" in diesen beiden Speicherabschnitten gespeichert.

Da die durch den ROM 51 erzeugte Einschreibadresse WA als Funktion der Blockadresse BA, die in jedem empfangenen Datenblock enthalten ist, bestimmt ist, ergibt sich, daß genau die gleiche Sequenz _f in der richtige oder fehlerfreie Datenblöcke in den RAM 40 eingeschrieben worden sind, daraus ausgelesen werden. Weiter erfaßt die CRC-Prüfschaltung 43 das Vorliegen eines Fehlers in einer Blockadresse,um zu verhindern, daß ein Datenblock in einen fehlerhaften Speicherplatz des RAM 40 eingeschrieben wird. Folg- *

lieh wird die Integrität oder Vollständigkeit; der eingeschriebenen und ausgelesenen/ Dätönblocksequenzen ausrechterhalten.

Selbstverständlich sind noch andere Ausfuhrungsformen möglich.

Lg ι et en" "Von "Zeitbasisfehlern ausge-■- bildet ist, die 'Iri'—Dätie'nblödkBti e'htharteh sein können, die aus zeitverschachtelteri-Dätenworteh gebildet sind. Als bevor-,

. - r--'"-■■■ ■-' 'Ί ■■--''■'■':.'■■ i:=tsa£ zugte Anwendung der -Erfinding*wird die Z'eitbasiskorrekturyorrich·

.,=.,,,-■ i - ·- r-" .n.3d Or

tung zum Korrigieren von^;Zeitbasisfehlern verwendet, die in

wiedergegebenen PCM-Äudiösxgnalen vorliegen.

■■■v-^i ■ .i=i-;. ----'-' - SJSiq

In eine.¹

iiner herkömmlichen¹ "-Zeitbals'iäkorrekturvorrichtunq schaltet eine Speichereinriehtung^^wie ein Speicher mit wahlfreiem Zugriff (IiAM) abwechselnd zwischen Einschreib- und Auslese-Zyklen um. Während des Einscxireibzyklüs "werden "empfangene Da-" ten in einem Speicherplatz gespeichert,'der durch einen Schreib-

.....-■-■ .-. i"--: -- ; s-ivxe bxxw adreßgenerator adressiert ist.'- Während. Aüs"les*ezyklen wird ein

anderer Speicherplatz,■der darin Daten enthält, ausgelesen. Wenn . ein ankommendes Digitalsigna·!' fehlerhaft o'der fehlerhaltig ist,

, ...,.-■" -,". . -.-■=..--■ !■-■ηφ-ίβ naeii kann verhindert -werden, daß es' in die Einschreibadresse des

.·- - --.- ---.-/S TDfiü^eii"Sjsnitsi . RAM gespeichert wird * In diesem Fall" wird"entweder das Digital-

_)rsignal, das an diesem^;SpeichäfpIä'tz"zuvor gespeichert worden ist,

. -/-■■ ör'-I·"'·- ffoveo aIgnSrtcisiiu 25- anschließend ausgelesen odeir' wir d," wenn der "Zeitpunkt auftritt,

.-„·.„ --i.- ·, .-_e Γ^Si sssib _x.5nxa ei.

daß dieser Speicherplatz au sales'en "ist ^ das unmittelbar vorhergehende Digitalsignal wieder—gelesen„

Während die erwähnte Zeitbasrskorrekturvorrichtung allgemein befriedigend für die meisten Ahwlihdungs fälle arbeitet, köhneiir Feh-

,-j.-, .-·.. ■ - η:—j-- TOVüa IiJ^=? i"»^J"

... verschachtelte Datenblöcke gebiTdet sind",' wobei jeder Daten-

, ._.. ₌ . block aus · mehreren- Worten¹ besteht, ~ die" ursprünglich voneinander

.-, durch wesentlichen Zeitabstarid^eänltändet^wären. "Daher ist es, ■" '" ■-■-■■■ .- ■ .bass.

wenn zeitverschachtelte Datenblöcke verwendet werden, wenn ein fehlerhafter Datenblock daran gehindert wird, daß er im RAM

gespeichert wird, fehlerhaft_yirgendwelche Datenblöcke anstelle des verhinderten oder gesperrten Datenblocks wieder_zu_.lesen.

Die Erfindung überwindet diesen Nachteil dadurch/ daß ein Fehlermarkierungsspeicher 52 vorgesehen wird, der mehrere Speicherabschnitte aufweist, die den jeweiligen Speicherstellen im RAM 40 zugeordnet sind. Wenn ein Datenblock dem RAM zugeführt wird, wird eine Fehlcrmarkierung in den entsprechenden Sp'eicherabschnitt des Fehlermarkierungsspeichers 52 eingeschrieben. Wenn der zugeführte Datenblock richtig ist, wird eine s-~ rückgesetzte Fehlermarkierung (binäre "0") in den Speicherplatz des Fehlermarkierungsspeichers eingeschrieben. Daher wird, wenn dieser Datenblock anschließend aus dem RAM ausgelesen wird, die Fehlermarkierung mit binärer "O'^die zugeordnet ist, ebenfalls aus dem Fehlermarkierungsspeicher ausgelesen und wird zur Anzeige verwendet, daß der Datenblock richtig ist. Wenn jedoch ein fehlerhafter Datenblock dem RAM zugeführt wird, wird eine Fehlermarkierung in dem zugeordneten Speicherabschnitt des Fehlermarkierungsspeichers gesetzt (binäre "1") und wird der fehlerhafte Datenblock nicht in den RAM eingeschrieben.

Wenn anschließend der Speicherplatz,der dieser gesetzten Fehlermarkierung zugeordnet ist, ausgelesen wird, wird auch die Fehlermarkierung mit binärer "1" ausgelesen,um anzuzeigen, daß unabhängig davon.welche Daten aus dem RAM ausgelesen worden sind, diese fehlerhaft sind.

Ein weiterer Vorteil der Erfindung ist, daß, nachdem eine Fehlermarkierung aus dem Fehlermarkierungsspeicher 52 ausgelesen worden ist, diese auf die binäre "1" gesetzt wird unabhängig davon, wie der Ist-Zustand gewesen war. Auf diese Weise ist, wenn ein zuvor gespeicherter Datenblock wiedergelesen wird, die zugeordnete Fehlermarkierung eine binäre "1", um anzuzeigen, daß diese wiedergelesenen Daten als fehlerhaft zu deuten sind.

J I

Ein weiteres Merkmal der Erfindung ist, daß jeder dem RAM zugeführte Datenblock eine Dalenblockadresse RA enthält. Diese Blockadrcsse wird zusammen mit einer Ausleseadresse RA verwendet, um eine geeignete Einschreibadresse WA zu erzeugen. Unter Verwendung der Blockadresse BA zur Bestimmung der Einschreibadresse WA wird die genau gleiche Sequenz von Datenblöcken, die in dem RAM eingeschrieben ist, aus diesem ausgelesen. Dieses Merkmal ist wesentlich, wenn die Datenblöcke aus zeitverschachtelten.Worten gebildet sind.

Patentanwalt

Claims (1)

1. Dipl.-Ing. H. MfTSCH ERLICti "-* ".·" ·· '- *"* D-8000 MON'CHEN 22 Dipl.-Ing. K. GUNSCHMANN SteinsdoifslraßelO

   Dr.rer.not. W. KÖRBER ® '⁰⁸⁹J * ^{29 66}

   Dipl.-Ing. J. SCHMIDT-EVERS
   PATENTANWÄLTE

   3.9.19 81

   Sony Corporation

   7-35 Kitashinagawa 6-chome

   Shinagawa-ku, Tokyo / Japan

   ANSPRÜCHE

   1. Zeitbasiskorrektiivorrichtung zum Korrigieren von Zeitbasisfehlern in einem Digitalsignal, das in Form von aufeinanderfolgenden Datenblöcken zugeführt ist, mit einem Speicher mit mehreren adressierbaren Speicherol^tzen, deren jeder einen jeweiligen Datenblock speichert, einem Schreibadreßgenerator zum Erzeugen von Einschreibadressen zum Identifizieren der jeweiligen Speicherplätze, in die die zugeführten Datenblöcke eingeschrieben sind, einer Einschreibschaltung zum Einschreiben aufeinanderfolgender Datenblöcke in diejenigen Speicherplätze, die durch Schreibadreßgenerator identifiziert sind, einem Leseadreßgenerator zum Erzeugen von Äusleseadressen zum Identifizieren bestimmter SpeicherplStze₇aus denen ein • gespeicherter Datenblock ausgelesen wird, und einer Ausleseschaltung zum Auslesen der Inhalte eines Speicherplatzes, der durch den Leseadreßgenerator identifiziert ist,

   gekennzeichnet durch

   einen Fehlerdetektor (43, 50) zum Erfassen eines Fehlers in einem zugeführten Datenblock, wobei die Einschreibschaltung am Einschreiben eines Datenblocks in einen identifizierten Speicherplatz gehindert ist, wenn ein Fehler in dem Datenblock erfaßt ist, und

   einen Fehlerspeicher (52, 53, 55) zum Soeichern eines Fehlersignals, das anzeigt, ob ein zugeführter Datenblock einen erfaßten Fehler enthält und nicht in einen jeweiligen Speicherplatz eingeschrieben ist oder keinen erfaßten Fehler enthält und in dem jeweiligen Speicherplatz eingeschrieben

   ist, wobei das in dem Fehlerspeicher (52) gespeicherte Feh-* lersignal durch die Ausleseschaltung gesetzt ist, um anzuzeigen, daß die Inhalte des dann durch die Ausleseeinrichtung ausgelesenen Speicherplatzes einen .erfaßten Fehler enthält unabhängig von dem Ist-Zustand des Fehlersignals.

   2. Vorrichtung nach Anspruch T-,
   dadurch gekennzeichnet,

   daß der Fehlerspeicher aus mehreren Speicherabschnitten besteht, deren jeder einem jeweiligen Speicherplatz des Speichers zugeordnet ist.

   3. Vorrichtung nach Anspruch 1 oder 2,
   dadurch gekennzeichnet,

   daß das Fehlersignal ein Binärsignal ist mit einem ersten Zustand,um anzuzeigen, daß der zum Einschreiben in eine zugeordnete Speicherstelle zugeführte Datenblock einen erfaßten Fehler enthaltend mit einem zweiten Zustand_/um anzuzeigen, daß der Datenblock keinen erfaßten Fehler enthält.

   4. Vorrichtung nach Anspruch 3, ■ dadurch gekennzeichnet,

   daß der Fehlerspeicher eine Verriegelungsschaltung (54) zum Speichern des Binärsignals in dem Speicherabschnitt des Fehlerspeichers (52), der dann dem jeweiligen Speicherplatz zugeordnet ist, von dem ein Datenblock ausgelesen ist, aufweist und

   daß die Ausleseschaltung danach das Binärsignal in dem Speicherabschnitt auf den ersten Zustand setzt, derart, daß ein folgender Datenblock nicht in den bestimmten Speicherplatz einschreibbar ist, wobei das Wiederauslesen eines vorhergehenden Datenblocks daraus durch ein Binärsignal mit dem ersten Zustand begleitet ist.

   5. Vorrichtung nach Anspruch 3 oder 4, . dadurch gekennzeichnet,

   daß die Datenblöcke Mehrfachbit enthalten, daß der Schreibadreßgenerator einen Schreibbitadreßgenerator aufweist zum Erzeugen aufeinanderfolgender Bitadressen für jeden identifizierten Speicherplatz, in den ein zugeführter Datenblock einzuschreiben ist,und

   daß der Fehlerspeicher abhängig von einer relativ hohen Bitadresse das Binärsignal in den Speicherabschnitt speichert, der,dem Speicherplatz zugeordnet ist, der dann durch den " Schreibadreßgenerator identifiziert ist.

   6. Vorrichtung nach Anspruch 5,
   dadurch gekennzeichnet,

   daß die relativ hohe Bitadresse die letzte Bitadresse in einem Speicherplatz ist.

   7. Vorrichtung nach Anspruch 3 oder 4,
   dadurch gekennzeichnet,

   daß die Datenblöcke Mehrfachbit aufweisen, daß der Leseadreßgenerator einen Lesebitadreßgenerator zum Erzeugen aufeinanderfolgender Bitadressen für jeden identifizierten Speicherplatz aufweist, von dem ein gespeicherter Datenblock auslesbar ist,und

   daß die Verriegelungsschaltung abhängig von einer relativ niedrigen Bitadresse das Binärsignal in dem Speicherabschnitt speichert, der dem Speicherplatz zugeordnet ist, der dann durch den Leseadreßgenerator. identifiziert ist.

   8. Vorrichtung nach Anspruch 7,
   dadurch gekennzeichnet,

   daß die relativ niedrige Bitadresse die erste Bitadresse in einem Speicherplatz ist.

   9. Vorrichtung nach einem.der_; .Ansprüche _i 1 bis 8, dadurch gekennzeichnet, , ., ., _t. -.

   daß jeder zugeführte, JDa.tenblpck_{: ;}eine Blockadresse enthält, die die relative L,age -des. paten_tblpeks in einer vorgegebenen Gruppe von Blöcken wiedergibt..und,_;- ,,.-..- -,■.-·. .- ·

   daß der Fehlerdetektor, zum .^rfa^sen^eiiies-Eehlers in der Blockadresse arbeite^,; um, zu^v.erhijJT-d^fnyi _rda.ß der, die fehlerhafte Blockadresse aufweisende Datenblock in einen identifizierten Speicherplatz einschreibbar ist. 10

   10. Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,

   daß jeder zugeführte Datenblock eine Blockadresse wiedergibt, die die relative Lage des Datenblocks in einer vorgegebenen Gruppe von Blöcken wiedergibt und

   daß der Schreibadreßgenerator eine Schaltung (51) aufweist, die abhängig von der Blockadresse und der Ausleseadresse, die dann durch den Leseadreßgenerator erzeugt ist, eine Einschreib adresse erzeugt.

   11. Vorrichtung nach Anspruch 10,
   dadurch gekennzeichnet,

   daß die Schaltung (51) einen Lesespeicher (ROM) aufweist, der mehrere adressierbare Plätze enthält, in denen jeweilige eingeschriebene Adressen gespeichert sind, wobei eine vorgegebene Stelle in dem Lesespeicher durch die Kombination der Blockadresse und der Ausleseadresse adressierbar ist, damit die in dem adressierten Platz gespeicherte Einschreibadresse auslösbar ist.

   12. Vorrichtung nach einem der Ansprüche 3 bis 11, dadurch gekennzeichnet,

   daß die Einschreibschaltung .das Binärsignal in dem Abschnitt, der durch den Schreibadreßgenerator identifiziert ist, auf den zweiten Zustand nur zurücksetzt, wenn kein Fehler in dem Datenblock erfaßt ist.

   Vorrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß eine AusnutEungsvorrichtung vorgesehen ist, die mit dem Datenblock und dem Fehlersignal versorgt ist, die aus dem Speicher bzw. dem Fehlerspeicher ausgelesen sind,und daß der Datenblock als fehlerhaft verarbeitet wird, wenn das Fehlersignal gesetzt ist.