DE2721638A1 - Speicherverfahren und schaltungsanordnung fuer magnetische aufzeichnung - Google Patents

Description

• Speicherverfahren und Schaltungsanordnung für magnetische
• Aufzeichnung Die Erfindung betrifft ein Speicherverfahren gemäß Oberbegriff des Anspruchs 1 sowie eine Schaltungsanordnung zur Durchführung des Speicherverfahrens.
• Dem Bedarf an immer höherer Speicherkapazität in der Datenverarbeitung hat man in erster Linie durch Steigerung der Speicherdichte Rechnung getragen. Die bisher gebräuchlichen Massenspeicher, insbesondere Magnetbänder, in unveränderter Form dabei weiterzuverwenden, hat dazu geführt, daß neue Aufzeichnungsverfahren entwickelt werden mußten, durch die eine möglichst große Fehlersicherheit zu erreichen ist.
• Ein derartiges Verfahren ist aus der US-PS 3 226 685 bekannt, bei dem die zu speichernde Information, die vom Rechner üblicherweise in als Byte bezeichneten Gruppierungen von jeweils 8 parallel angeordneten bits mit einem Paritätsbit gesendet werden, für die Aufzeichnung, beispielsweise auf einem Magnetband, in eine binärcodierte, ternäre, quaternäre oder höher geordnete Parallelbitform umgewandelt und durch Hinzufügen des Binärwertes 1 erweitert wird. Die damit erzielte höhere Frequenz des Binärwertes "1" ermöglicht eine sich selbstsynchronisierende Aufzeichnung, wobei durch die Kodeumsetzung das Verhältnis zwischen den Informationssignalen und den durch die Binärwerte "1" gegebenen Zeitmarkensignalen erhöht wird und damit die Aufzeichnungsdichte höher gewählt werden kann.
• Bei einem weiteren, unter der Bezeichnung "Gruppenkodierte Aufzeichnung" (GCR = group coded recording) bekanntgewordenen Verfahren werden Datenblöcke aus jeweils 7 hintereinander angeordneten Informationsbytes und einem Korrekturbyte in je zwei vierstellige Subblöcke unterteilt und diese Subblöcke in fünfstellige Blöcke umkodiert. Die durch diese Umsetzung entstandene höhere Redundanz bringt eine höhere Fehlersicherheit bei höheren Aufzeichnungsschichten.
• Beide Verfahren erfordern einen hohen schaltungstechnischen Aufwand und damit für hohe Aufzeichnungsdichten wesentlich teuerere Speichergeräte mit größerem Platzbedarf. Ein weiterer Nachteil besteht darin, daß mehr Aufzeichnungsdaten erzeugt werden, als ursprünglich Informationsdaten vorhanden waren.
• Aus diesen Gründen wurden bisher diese neuen Aufzeichnungsverfahren für die mittlere Datentechnik, bei der der technische Aufwand gegenüber der Großdatenverarbeitung niedrig gehalten werden muß, nicht eingeführt.
• Es stellte sich daher die Aufgabe, ein Verfahren zum Speichern von digitalen Informationssignalen sowie eine Schaltungsanordnung zur Durchführung des Verfahrens zu entwickeln, die eine hohe Aufzeichnungsdichte bei großer Fehlersicherheit mit einem für die mittlere Datentechnik vertretbaren Aufwand gestatten, ohne dazu die Redundanz des für die Aufzeichnung verwendeten Kodes erhöhen zu müssen.
• Die erfindungsgemäße Lösung ergibt sich insbesondere aus dem Kennzeichnen des Patentanspruchs 1 und des Patentanspruchs 4.
• Die Erfindung bietet die Möglichkeit, für die Aufzeichnung und Wiedergabe von digitalen Informationssignalen auf magnetischen Aufzeichnungsträgern bei höheren Aufzeichnungsdichten mit geringem Aufwand an schaltungstechnischen Einrichtungen eine gesteigerte Fehlersicherheit zu erreichen, z.B. von etwa einem Fehler auf 1010 Datensignale bei einer Speicherdichte von 104 bpi. Eine Erhöhung der Redundanz ist dazu nicht erforderlich, so daß keine Vermehrung der Aufzeichnungsdaten vorgenomnen zu werden braucht. Somit sind die hohen Aufzeichnungsdichten durch die Erfindung nicht mehr alleine den großen Datenverarbeitungssystemen vorbehalten, sondern können nun auch in der mittleren Datentechnik bei kostengünstigen Massenspeichern, wie Magnetbandkassetten, angewendet werden.
• Die Erfindung ist nachfolgend anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels näher erläutert.
• Es zeigt Fig. 1 ein Blockschaltbild des Aufzeichnungsteils der erfindungsgemäßen Schaltungsanordnung Fig. 2 ein Blockschaltbild des Wiedergabeteils der erfindungsgemäßen Schaltungsanordnung Fig. 3 ein Blockschaltbild des Fehlerkorrekturteils der erfindungsgemäßen Schaltungsanordnung.
• Die Erfindung geht von dem Prinzip der verteilten Information aus. Die zueinandergehörenden, bekanntermaßen eine 8-bit-Datengruppe (Byte) bildenden Datensignale (bit) werden auf dem Aufzeichnungsträger verstreut aufgezeichnet. Eine Fehlstelle im Aufzeichnungsträger, beispielsweise ein drop-out, trifft dann zwar viele Datengruppen, dafür aber weniger zueinandergehörende Datensignale einer Datengruppe, so daß die fehlerhaften Datengruppen eher rekonstruierbar sind und mit einfachen Mitteln korrigiert werden können.
• Gemäß der Erfindung wird das Verstreuen der Datensignale "1" oder "O" in der Weise vorgenommen, daß zunächst aus den von einer Quelle, beispielsweise der Zentraleinheit der Datenverarbeitungsanlage, angebotenen Datengruppen, deren Datensignale nebeneinander, also parallel vorliegen, ein Datenblock aus N (z.B. 8) solcher Datengruppen gebildet wird. Zur Aufzeichnung werden sodann die jeweils zu einer Ordnungszahl gehörenden Datensignale aller Datengruppen, d.h. die Datensignale der einzelnen Reihen im Datenblock, die sich aus je einem Datensignal aller Datengruppen zusammensetzen, nacheinander, also seriell, abgerufen. Zur Wiedergabe des aufgezeichneten Datenblocks wird sinngemäß in umgekehrter Weise verfahren.
• Zur Durchführung dieses Verfahrens dient für das Aufzeichnen der Information eine Schaltung nach Fig. 1. Die angebotenen Datensignale D1-D8 einschließlich eines Prüfbits D9 werden in als Pufferspeicher dienende Register 1 bis 9 übernommen, die von einem Zeitgeber 10 getaktet werden. Der Zeitgeber 10 wird wiederum von einem Schreibtaktgeber 11 synchronisiert. Von diesen Registern 1 - 9 werden die Datensignale parallel in die einen Zwischenspeicher bildenden Schieberegister 1' - 9' fibernommen, von denen jedes N (8) Speicherplätze aufweist. Der Vorgang wird so oft wiederholt, bis ein kompletter Datenblock in den Schieberegistern 1'-9' gespeichert ist. ueber eine Zeitmulti#lexschaltung 12, die ebenfalls vom Zeitgeber 10 getaktet wird, werden die einzelnen Schieberegister nacheinander über einen Schreibverstärker 13 mit dem Magnetkopf 14 verbunden und dabei jeweils alle Datensignale eines Schieberegisters seriell auf ein Magnetband übertragen Als Aufzeichnungsmedium können selbstverständlich auch andere Datenträger, beispielsweise Magnetplatten, verwendet werden.
• Erfolgt die Übernahme der Datensignale aus den Registern 1-9 in die Schieberegister 1'-9' im Schreibtakt, so kann das Schieberegister entfallen, dessen Inhalt zuerst auf das Magnetband übertragen wird, z.B. Schieberegister 1'.
• Wie aus Figur 2 zu erkennen ist, wird bei der Wiedergabe der aufgezeichneten Datensignale zur Serien-Parallel-Umwandlung eine Schaltung des oben beschriebenen Aufbaus in umgekehrter Richtung betrieben, jedoch sind zusätzlich zwischen den Schieberegistern 1'-9' lmd den Register 1-9 für die Fehlerkorrektur der jeweiligen Datengruppe eine Inverterstufe bildende Inverterregister 1"-9" eingefügt, die von einer später erläuterten Fehlerkorrekturschaltung 26 angesteuert werden.
• Die vom Magnetkopf 15 abgegebenen Datensignale, die zur Erzeugung eines Taktsignals über den Leseverstärker 17 auch dem Triggereingang eines Taktgenerators 16 zugeleitet werden, gelangen über den Leseverstärker und die von dem Taktgenerator 16 getriebene Zeitmultiplexschaltung 18 nacheinander in die Schieberegister 1'-9' und von dort mit dem Takt eines dem Taktgenerator 16 nachgeschalteten Zeitgebers 19 grunsenweise in die Inverterregister 1"-9". Für den Fall, daß letztere über gabe der Datensignale im Lesetakt erfolgt, kann das Schieberegister weggelassen werden, das zuletzt geladen wird, beispielsweise Schieberegister 9'.
• Zur Erkennung von Fehlern, die beispielsweise durch Unregelmäßigkeiten in der Magnetschicht verursacht sein können, werden die Datensignale einer dem Leseverstärker 17 nachgeschalteten und vom Taktgenerator 16 synchronisierten Fehlerhinweisschaltung 20 zugeführt. Eine derartige Schaltung ist dem Fachmann auf diesem Gebiet bekannt und daher nicht weiter beschrieben.
• Zur Veranschaulichung sei angenommen, daß die mit ~X" gekennzeichneten Dstensignale im Schieberegister 9' in Fig. 2 falsch seien. Die durch diese Schaltung 20 erzeugten Fehlerhinweissignale werden in deren Matrixspeicher 21 (Fig. 3) übernommen, dessen Speicherplatzanordnung identisch ist mit der des Zwischenspeichers 1'-9' und bei dem die fehlerhaften Datensignale durch den Binärwert 1 gekennzeichnet sind. Durch eine Moduloadressierung, die durch zwei den Koordinaten des Matrixspeichers 21 zugeordneten und vom Taktgenerator 16 gesteuerten Zählern 22, 23 durchführbar ist, wird gleichzeitig mit der Übergabe einer Datengruppe vom Zwischenspeicher 1'-9' in die Inverterregister 1"-9" die zu dieser Datengruppe gehörende Fehlerhinweisgruppe angesteuert und mittels des Taktes der Leseschaltung aus dem Matrixspeicher 21 in ein Register 25 der in Figur 3 schematisch dargestellten Fehlerkorrekturschaltung 26 übertragen. Der Ausgang dieses Registers 25 ist mit dem einen Eingang einer aus NAND-Gliedern bestehenden Verknüpfungsschaltung 27 verbunden, deren anderer Eingang zusammen mit dem Eingang einer bei Magnetbandspeichern üblichen Paritätsprüfschaltung 28 an den Ausgang des Zwischenspeichers 1'-9' angeschlossen ist. Stellt die Paritätsprüfschaltung 28 einen Fehler in der Datengruppe fest, so wird das Kennsignal an deren fehleranzeigenden Ausgang dazu benutzt, in der Verknüpfungsschaltung 27 die Verknüpfung der Datengruppe mit der zugehörigen Fehlerhinweisgruppe zu veranlassen. Das Ergebnis der Verknüpfung wird an die Inverterregister 1"-9" geleitet, so daß die fehlerhaften Datensignale invertiert werden. Mit dem nächsten Takt des Zeitgebers 19 wird dann die korrigierte Datengruppe für die weitere Verarbeitung in die Register 1-9 und gleichzeitig die nächste Datengruppe des Datenblocks aus dem Zwischenspeicher 1'-9' in die Inverterregister 1"-9" übernommen.
• Der schaltungstechnische Aufbau der einzelnen #unktionsblöcke, wie Register, Schieberegister, Taktgenerator usw., ist dem Fachmann auf diesem Gebiet geläufig und daher nicht näher beschrieben. Vorzugsweise werden dazu handelsübliche integrierte Schaltkreise verwendet.
• Zeichn.
• L e e r s e i t e

Claims (7)

1. Patentansprüche Speicherverfahren für codierte, in einzelne Datenblöcke unterteilte Daten, bei dem die zueinandergehörenden und in Parallelform gruppierten, eine Information bildenden Datensignale auf einem Aufzeichnungsträger aufgezeichnet und bei der Wiedergabe einer Fehlererkennungs- und einer Fehlerkorrekturschaltung zugeführt werden, dadurch gekennzeichnet, daß zum Aufzeichnen der Daten jeder Datenblock (D11-D98) aus mehrfach in Parallelform gruppierten Datensignalen (Dl-D9) zunächst zwischengespeichert wird und danach die jeweils zu einer Ordnungszahl aller Parallelgruppierungen gehörenden Datensignale (D11-Dl8) seriell vom Zwischenspeicher (1'-9') auf den Aufzeichnungsträger übertragen werden, und daß zur Wiedergabe des Datenblocks (D11-D98) die Datensignale vom Aljfzeichnungsträger in einen Zwischenspeicher Reihe für Reihe, die jeweils den einzelnen Ordnungszahlen der Parallelgruppierungen entsprechen, seriell übertragen werden und die im Zwischenspeicher (1'-9') auf diese Weise wieder aufgebauten Datengruppen aus diesem in Parallelform ausgelesen und einer Fehlerkorrekturschaltung (26) sowie einer von dieser gesteuerten Inverterstufe (l"-9t') zugeführt werden, in der im Fehlerfall eine Inversion der falschen Datensignale durchgeführt wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus der vom Aufzeichnungsträger gelesenen Folge der Datensignale ein Taktsignal abgeleitet wird.
3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß aus den gelesenen Datensignalen in an sich bekannter Weise abgeleitete Fehlerhinweissignale synchron mit dem Taktsignal in einen Fehlermatrixspeicher (21) Ubernommen werden, wobei mit Hilfe von durch das Taktsignal gesteuerten Zählern die Zuordnung zwischen der Pehlermatrix und dem Datenblock im Zwischenspeicher (1'-9') hergestellt wird, daß sodann jede Datengruppe des Datenblocks mit der zu ihr gehörenden Gruppe der Fehlermatrix verknüpft und das Verknüpfungsergebnis im Fehlerfalle, der durch eine gleichzeitige Paritätsprüfung der Datengruppe festgestellt wird, als Inversionssignal an die Inverterstufe (1"-9") geleitet wird, in dem sich die gerade überprüfte Datengruppe befindet.
4. 4. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß sowohl im Aufzeichnungsteil als auch im Wiedergabeteil ein Zwischenspeicher aus Schieberegistern (1'-9') vorhanden ist, die den einzelnen Ordnungszahlpositionen (D1-D9) der Datensignale der Datengruppen zugeordnet sind und deren Speicherplatzanzahl (D11-Dl8) gleich der Anzahl der Datengruppen in einem Datenblock ist, daß weiterhin die Ausgänge der Schieberegister (1'-9') zum Aufzeichnungsträger hin mit den Eingängen einer Zeitmultiplexschaltung (12, 18) verbunden sind, deren Ausgang auf einen dem Aufzeichnungsträger zugeordneten Magnetkopf (14, 15) geführt ist, wobei zur Steuerung der Zeitmultiplexschaltung (12, 18) ein Zeitgeber (10, 19) vorgesehen ist und zur Synchronität der Vorgänge in der gesamten Schaltungsanordnung der Zeitgeber (10, 19) und der Magnetkopf (14, 15) mit einem Taktgeber (11, 16) verbunden sind.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß dem Zwischenspeicher (1'-9') auf der Seite, an der die Datensignale in Parallelform einzugeben bzw. abzunehmen sind, ein Pufferspeicher (1-9) vor- bzw. nachgeschaltet ist, der mit dem Zeitgeber (10, 19) verbunden ist.
6. 6. Schaltungsanordnung nach Anspruch 4 und 5, dadurch gekennzeichnet, daß im Wiedergabeteil zwischen den Ausgängen der Schieberegister (1'-9') und den Eingängen des Pufferspeichers (1-Q) eine Invertstufe (1"-@") eingeffigt ist, die zu ihrer Steuerung mit einer Fehlerkorrekturschaltung (26) in Verbindung steilt,
7. 7. Schaltungsanordnung nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß dem Magnetkopf (15) außer der Zeitmultiplexschaltung (18) der Triggereingang eines Taktgenerators (16) und der Eingang der Fehlerhinweisschaltung (20) nachgeschaltet sind, der Taktgenerator (16) den Zeitgeber (19) sowie die Fehlerkorrekturschaltung (26) unmittelbar steuert, so daß synchron mit dem Lesetakt das Fehlerhinweissignal in einem der Anordnung der natensig nale im natenbloclc entsprechenden Matrixspeicher (21) der Fehlerhinweisschaltung (20) gebildet werden kann, dem zur Adressierung entsprechend den beiden Koordinaten zwei Zähler (22, 23) angeschaltet sind, und daß zur gruppenweise Übernahme des wehlerhinweises der Matrixspeicher (21) zu einem Register (25) der Fehlerkorrekturschaltung (26) geschaltet ist, den zur Erzeugung des Inversionssignals eine mit einem Eingang für jeweils eine Datengruppe versehene VerknüDfunzsschaltung (27) zugeordnet ist, deren Ausgang auf den Steuereingang der Inverterstufe (1"-9") geschaltet ist, wobei die Verknüpfung durch eine Paritätsprüfschaltung (28) für die Datengruppe ausgelöst wird.