JP3428327B2 - データ同期信号検出装置 - Google Patents
データ同期信号検出装置Info
- Publication number
- JP3428327B2 JP3428327B2 JP28918896A JP28918896A JP3428327B2 JP 3428327 B2 JP3428327 B2 JP 3428327B2 JP 28918896 A JP28918896 A JP 28918896A JP 28918896 A JP28918896 A JP 28918896A JP 3428327 B2 JP3428327 B2 JP 3428327B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- data
- output
- pattern
- signal detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信号処理装置に係
り、特に、同期信号部にデータ弁別誤りが有っても同期
信号が検出できる様に、同期信号検出率を向上させたデ
ータ同期信号検出装置に関する。
り、特に、同期信号部にデータ弁別誤りが有っても同期
信号が検出できる様に、同期信号検出率を向上させたデ
ータ同期信号検出装置に関する。
【０００２】
【従来の技術】従来の同期信号検出装置の一例として、
図９、図１０を用いて説明する。従来の方法について、
磁気ディスク装置を例にして、説明する。図９は、磁気
ディスク装置の記録フォーマットの一例である。データ
は、単位記憶領域であるセクタ毎にＩＤ部とＤＡＴＡ部
がある。ＩＤ部とＤＡＴＡ部には、それぞれＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の引き込みのため
のＰＬＯ ＳＹＮＣ領域９１、ＩＤ（アドレス情報）ま
たはＤＡＴＡの開始位置を検出して変調されたコードの
復調タイミング信号を得るためのＳＹＮＣ ＢＹＴＥ
（同期信号）９２、実際にＩＤ情報を記録再生するＩＤ
またはデータを記録再生するＤＡＴＡ領域９３、さら
に、エラー検出や訂正のためのＣＲＣまたはＥＣＣ９４
がある。また、ＩＤ部とＤＡＴＡ部の間、あるいはセク
タとセクタの間には、各種の遅延時間を吸収するための
パターンであるＧＡＰ９５がある。ここで、上記した同
期信号９２の正確な検出は、その後のＩＤやＤＡＴＡ９
３のコード復調のために非常に重要であることは、良く
知られている。つまり、ＩＤやＤＡＴＡ９３でコード復
調されたデータが非常に良いエラー率でも、通常数バイ
ト程度である同期信号９２の検出を誤るとその後の数十
から数百バイトのＩＤやＤＡＴＡ９３のコード復調が正
しく行われず、ＩＤやＤＡＴＡ９３が全てが誤り、全体
のエラー率が著しく劣化する。具体的には、図１０に示
すような構成の同期信号検出は、入力されてくるデータ
４を等化器１により等化し、等化された信号５をデータ
同期信号検出器に入力し、あらかじめ定めた同期パター
ン１２と照合し、それらが一致することにより同期信号
の検出を行う。従って、この同期信号部９２に１ビット
のデータ誤りが生じると、同期信号検出を誤り、その後
のＩＤとＤＡＴＡ９３の全てが誤ることになる（同期信
号部に媒体の欠陥等により恒久的に生じるビット欠けが
発生すれば、１セクタ分のデータを正しく再生すること
が出来なくなる）。
図９、図１０を用いて説明する。従来の方法について、
磁気ディスク装置を例にして、説明する。図９は、磁気
ディスク装置の記録フォーマットの一例である。データ
は、単位記憶領域であるセクタ毎にＩＤ部とＤＡＴＡ部
がある。ＩＤ部とＤＡＴＡ部には、それぞれＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の引き込みのため
のＰＬＯ ＳＹＮＣ領域９１、ＩＤ（アドレス情報）ま
たはＤＡＴＡの開始位置を検出して変調されたコードの
復調タイミング信号を得るためのＳＹＮＣ ＢＹＴＥ
（同期信号）９２、実際にＩＤ情報を記録再生するＩＤ
またはデータを記録再生するＤＡＴＡ領域９３、さら
に、エラー検出や訂正のためのＣＲＣまたはＥＣＣ９４
がある。また、ＩＤ部とＤＡＴＡ部の間、あるいはセク
タとセクタの間には、各種の遅延時間を吸収するための
パターンであるＧＡＰ９５がある。ここで、上記した同
期信号９２の正確な検出は、その後のＩＤやＤＡＴＡ９
３のコード復調のために非常に重要であることは、良く
知られている。つまり、ＩＤやＤＡＴＡ９３でコード復
調されたデータが非常に良いエラー率でも、通常数バイ
ト程度である同期信号９２の検出を誤るとその後の数十
から数百バイトのＩＤやＤＡＴＡ９３のコード復調が正
しく行われず、ＩＤやＤＡＴＡ９３が全てが誤り、全体
のエラー率が著しく劣化する。具体的には、図１０に示
すような構成の同期信号検出は、入力されてくるデータ
４を等化器１により等化し、等化された信号５をデータ
同期信号検出器に入力し、あらかじめ定めた同期パター
ン１２と照合し、それらが一致することにより同期信号
の検出を行う。従って、この同期信号部９２に１ビット
のデータ誤りが生じると、同期信号検出を誤り、その後
のＩＤとＤＡＴＡ９３の全てが誤ることになる（同期信
号部に媒体の欠陥等により恒久的に生じるビット欠けが
発生すれば、１セクタ分のデータを正しく再生すること
が出来なくなる）。
【０００３】このため、同期信号の検出率を高める方法
が幾つか提案されている。例えば、特開昭５８−１６９
３４１号公報には、データ語対コード語の比が、０．５
である場合についての同期信号検出の高信頼化を図る技
術が開示されている。この方法は、データ語対コード語
の比が０．５である場合に特に有効であると考えられ
る。また、データ語対コード語の比が低いため、実際に
記録再生するコードのビット数がデータのビット数の２
倍になり、記録密度の点で不利である。さらに、最尤復
号器による高い弁別性能を利用する構成とはなっていな
い。
が幾つか提案されている。例えば、特開昭５８−１６９
３４１号公報には、データ語対コード語の比が、０．５
である場合についての同期信号検出の高信頼化を図る技
術が開示されている。この方法は、データ語対コード語
の比が０．５である場合に特に有効であると考えられ
る。また、データ語対コード語の比が低いため、実際に
記録再生するコードのビット数がデータのビット数の２
倍になり、記録密度の点で不利である。さらに、最尤復
号器による高い弁別性能を利用する構成とはなっていな
い。
【０００４】また、特開平５−３３４８１０号公報に
は、伝送系路がパーシャルレスポンス方式の伝送特性を
持っていて、同期パターンがブロック符号化された場合
についての同期信号検出の高信頼化を図る技術が開示さ
れている。これは、同期信号検出回路の入力に多値のデ
ータを用いていることで、同期信号検出の高信頼化を図
っている。しかし、そのため、回路規模が大きくなるこ
とが予想される。
は、伝送系路がパーシャルレスポンス方式の伝送特性を
持っていて、同期パターンがブロック符号化された場合
についての同期信号検出の高信頼化を図る技術が開示さ
れている。これは、同期信号検出回路の入力に多値のデ
ータを用いていることで、同期信号検出の高信頼化を図
っている。しかし、そのため、回路規模が大きくなるこ
とが予想される。
【０００５】さらに、特開平７−１８２７８６号公報に
は、ＰＲ４（パーシャルレスポンスクラス４）のデータ
チャネルを持つ場合についての同期信号検出の高信頼化
を図る技術が開示されている。これは、照合する同期パ
ターンに予め誤りを想定したパターンも加えることによ
り、同期信号検出の高信頼化を図っている。この場合
も、照合する同期パターンが多くなるため、回路規模が
大きくなることが予想される。
は、ＰＲ４（パーシャルレスポンスクラス４）のデータ
チャネルを持つ場合についての同期信号検出の高信頼化
を図る技術が開示されている。これは、照合する同期パ
ターンに予め誤りを想定したパターンも加えることによ
り、同期信号検出の高信頼化を図っている。この場合
も、照合する同期パターンが多くなるため、回路規模が
大きくなることが予想される。
【０００６】上記の２つの技術は、データ弁別器と独立
に、同期信号検出回路を設けているため、データ弁別器
の弁別性能と無関係に同期信号の検出性能が決まる。従
って、将来、データ弁別器の性能が向上したとしても、
同期信号の検出性能は変わらず、相対的に同期信号の検
出性能が低下することになる。このことの具体的な例と
しては、データ弁別器の構成を、ＰＲ４（パーシャルレ
スポンスクラス４）の最尤復号回路から、ＥＰＲ４（拡
張パーシャルレスポンスクラス４）の最尤復号回路にす
ることで、データ弁別性能を向上させることが可能であ
るが、同期信号の検出性能は変わらない。従って、デー
タ弁別の性能が向上した分が、そのまま同期信号の検出
性能の低下に見える。また、別の対応としては、データ
弁別の性能が向上した分を記録密度の向上のために適用
し、そのために入力信号の品質（例えば、信号対雑音の
比など）を低下させて使うことも考えられ、このときに
は、データ弁別の性能が向上した分以上に同期信号の検
出性能が低下して見える可能性がある。
に、同期信号検出回路を設けているため、データ弁別器
の弁別性能と無関係に同期信号の検出性能が決まる。従
って、将来、データ弁別器の性能が向上したとしても、
同期信号の検出性能は変わらず、相対的に同期信号の検
出性能が低下することになる。このことの具体的な例と
しては、データ弁別器の構成を、ＰＲ４（パーシャルレ
スポンスクラス４）の最尤復号回路から、ＥＰＲ４（拡
張パーシャルレスポンスクラス４）の最尤復号回路にす
ることで、データ弁別性能を向上させることが可能であ
るが、同期信号の検出性能は変わらない。従って、デー
タ弁別の性能が向上した分が、そのまま同期信号の検出
性能の低下に見える。また、別の対応としては、データ
弁別の性能が向上した分を記録密度の向上のために適用
し、そのために入力信号の品質（例えば、信号対雑音の
比など）を低下させて使うことも考えられ、このときに
は、データ弁別の性能が向上した分以上に同期信号の検
出性能が低下して見える可能性がある。
【０００７】
【発明が解決しようとする課題】データの先頭にある同
期信号の検出を誤る（正しい位置で検出できない、ある
いは、誤った位置で検出する）と、同期信号の検出誤り
だけではなく、その後の数百バイトのデータのコード復
調の全てが誤り、全体のエラー率を著しく劣化させる、
という技術的課題がある。
期信号の検出を誤る（正しい位置で検出できない、ある
いは、誤った位置で検出する）と、同期信号の検出誤り
だけではなく、その後の数百バイトのデータのコード復
調の全てが誤り、全体のエラー率を著しく劣化させる、
という技術的課題がある。
【０００８】従って、本発明では、同期信号検出におい
て、検出誤りを少なくすることが必要である。またデー
タ弁別器のデータ弁別性能の向上により、同期信号検出
器の同期信号検出性能が低下して見える懸念がある。し
かし、その場合にも、データ弁別性能に対して、確実に
同期信号の検出性能を向上させることが必要である。さ
らに、同期信号検出器の構成が容易で、その回路規模を
小さくすることも必要である。本発明は、以上のような
課題を解決し、検出誤りの少ないデータ同期信号検出装
置を提供することができる。
て、検出誤りを少なくすることが必要である。またデー
タ弁別器のデータ弁別性能の向上により、同期信号検出
器の同期信号検出性能が低下して見える懸念がある。し
かし、その場合にも、データ弁別性能に対して、確実に
同期信号の検出性能を向上させることが必要である。さ
らに、同期信号検出器の構成が容易で、その回路規模を
小さくすることも必要である。本発明は、以上のような
課題を解決し、検出誤りの少ないデータ同期信号検出装
置を提供することができる。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、データ弁別器から出力されたデータのビ
ット列を用いてデータ同期信号検出を行うデータ同期信
号検出装置において、前記データ弁別器から出力された
同期信号検出パターンを含むデータのビット列を奇数番
目ビット列と偶数番目ビット列に分離し、さらに該奇数
番目ビット列と偶数番目ビット列をそれぞれのビット列
の中で１個以上のグループに分けて出力する手段と、該
各グループごとに設けられ、該グループの出力をそれぞ
れ対応する所定の同期信号パターンと照合し一致を取る
照合手段と、該各照合手段の出力を入力し、一致したグ
ループの個数が所定のしきい値以上の場合にデータ同期
信号を検出する手段を備えるようにしている。
め、本発明は、データ弁別器から出力されたデータのビ
ット列を用いてデータ同期信号検出を行うデータ同期信
号検出装置において、前記データ弁別器から出力された
同期信号検出パターンを含むデータのビット列を奇数番
目ビット列と偶数番目ビット列に分離し、さらに該奇数
番目ビット列と偶数番目ビット列をそれぞれのビット列
の中で１個以上のグループに分けて出力する手段と、該
各グループごとに設けられ、該グループの出力をそれぞ
れ対応する所定の同期信号パターンと照合し一致を取る
照合手段と、該各照合手段の出力を入力し、一致したグ
ループの個数が所定のしきい値以上の場合にデータ同期
信号を検出する手段を備えるようにしている。
【００１０】また、前記データ弁別器から出力された同
期信号検出パターンを含むデータのビット列の先行する
ビット列と、該先行するビット列に続く１ビット以上の
任意のパターンのビット列の後に続く後行するビット列
の両ビット列のそれぞれを奇数番目ビット列と偶数番目
ビット列に分離し、さらに該奇数番目ビット列と偶数番
目ビット列をそれぞれのビット列の中で２個以上のグル
ープに分けて出力する手段と、該各グループごとに設け
られ、該グループの出力をそれぞれ対応する所定の同期
信号パターンと照合し一致を取る照合手段と、該各照合
手段の出力を入力し、一致したグループの個数が所定の
しきい値以上の場合にデータ同期信号を検出する手段を
備えるようにしている。
期信号検出パターンを含むデータのビット列の先行する
ビット列と、該先行するビット列に続く１ビット以上の
任意のパターンのビット列の後に続く後行するビット列
の両ビット列のそれぞれを奇数番目ビット列と偶数番目
ビット列に分離し、さらに該奇数番目ビット列と偶数番
目ビット列をそれぞれのビット列の中で２個以上のグル
ープに分けて出力する手段と、該各グループごとに設け
られ、該グループの出力をそれぞれ対応する所定の同期
信号パターンと照合し一致を取る照合手段と、該各照合
手段の出力を入力し、一致したグループの個数が所定の
しきい値以上の場合にデータ同期信号を検出する手段を
備えるようにしている。
【００１１】また、前記データ弁別器から出力された同
期信号検出パターンを含むデータのビット列における同
期信号検出パターンを、先行するビット列と、該先行す
るビット列に続く１ビット以上の任意のパターンのビッ
ト列の後に続く後行するビット列で構成し、両ビット列
のそれぞれを奇数番目ビット列と偶数番目ビット列に分
離し、さらに該奇数番目ビット列と偶数番目ビット列を
それぞれのビット列の中で２個以上のグループに分け、
前記データ弁別器から出力されたデータのビット列の奇
数番目ビット列を入力する少なくとも前記グループのビ
ット数の段数を有する奇数側シフト手段と、前記データ
弁別器から出力されたデータのビット列の偶数番目ビッ
ト列を入力する少なくとも前記グループのビット数の段
数を有する偶数側シフト手段と、前記各グループごとに
設けられ、前記奇数側シフト手段の各段の出力を入力し
グループ対応の所定の同期信号パターンと照合し一致を
取る奇数側照合手段と、前記各グループごとに設けら
れ、前記偶数側シフト手段の各段の出力を入力しグルー
プ対応の所定の同期信号パターンと照合し一致を取る偶
数側照合手段と、前記先行するビット列のグループの奇
数側照合手段および偶数側照合手段の出力を入力し、一
致したグループの個数が所定のしきい値以上の場合に出
力を出す先行側手段と、前記後行するビット列のグルー
プの奇数側照合手段および偶数側照合手段の出力を入力
し、一致したグループの個数が所定のしきい値以上の場
合に出力を出す後行側手段と、前記先行側手段の出力を
遅延する遅延手段と、該遅延手段の出力と前記後行側手
段の出力との論理和を取りデータ同期信号を検出する手
段を備えるようにしている。
期信号検出パターンを含むデータのビット列における同
期信号検出パターンを、先行するビット列と、該先行す
るビット列に続く１ビット以上の任意のパターンのビッ
ト列の後に続く後行するビット列で構成し、両ビット列
のそれぞれを奇数番目ビット列と偶数番目ビット列に分
離し、さらに該奇数番目ビット列と偶数番目ビット列を
それぞれのビット列の中で２個以上のグループに分け、
前記データ弁別器から出力されたデータのビット列の奇
数番目ビット列を入力する少なくとも前記グループのビ
ット数の段数を有する奇数側シフト手段と、前記データ
弁別器から出力されたデータのビット列の偶数番目ビッ
ト列を入力する少なくとも前記グループのビット数の段
数を有する偶数側シフト手段と、前記各グループごとに
設けられ、前記奇数側シフト手段の各段の出力を入力し
グループ対応の所定の同期信号パターンと照合し一致を
取る奇数側照合手段と、前記各グループごとに設けら
れ、前記偶数側シフト手段の各段の出力を入力しグルー
プ対応の所定の同期信号パターンと照合し一致を取る偶
数側照合手段と、前記先行するビット列のグループの奇
数側照合手段および偶数側照合手段の出力を入力し、一
致したグループの個数が所定のしきい値以上の場合に出
力を出す先行側手段と、前記後行するビット列のグルー
プの奇数側照合手段および偶数側照合手段の出力を入力
し、一致したグループの個数が所定のしきい値以上の場
合に出力を出す後行側手段と、前記先行側手段の出力を
遅延する遅延手段と、該遅延手段の出力と前記後行側手
段の出力との論理和を取りデータ同期信号を検出する手
段を備えるようにしている。
【００１２】また、前記データ弁別器が最尤復号器（ビ
タビ復号器）であるようにしている。
タビ復号器）であるようにしている。
【００１３】また、使用する同期信号検出パターンとし
て、誤り発生が１箇所とその誤り伝播が１箇所の誤り
で、正規の同期信号検出位置以前に同期信号検出パター
ンに一致するグループ数が、常にこれを判定するしきい
値よりも少なくなるパターンの組合せを用いるようにし
ている。
て、誤り発生が１箇所とその誤り伝播が１箇所の誤り
で、正規の同期信号検出位置以前に同期信号検出パター
ンに一致するグループ数が、常にこれを判定するしきい
値よりも少なくなるパターンの組合せを用いるようにし
ている。
【００１４】
【発明の実施の形態】図１を用い本発明のデータ同期信
号検出装置の基本的構成を示す基本実施例について説明
する。図１は、入力データ４を等化器１に入力し、等化
して、その出力５が最尤復号器２に入力される。最尤復
号器２で弁別されたデータの出力６は、データ同期信号
検出器１００と符号復調器３に入力される。出力６に含
まれるデータ同期信号として同期信号検出パターンが用
いられている。データ同期信号検出器１００では、弁別
データ６が所定の同期信号パターン（または同期パター
ンという）７と照合され、その照合結果が、所定のしき
い値８と比較され、それがしきい値以上であれば、同期
信号検出出力９が出力される。同期信号検出出力９は、
符号復調器３に入力され、弁別データ６の復調タイミン
グを与える。同期信号検出出力９が正しいタイミングで
あれば、弁別データ６の符号復調は、正しくなされ、出
力データ１０が得られる。
号検出装置の基本的構成を示す基本実施例について説明
する。図１は、入力データ４を等化器１に入力し、等化
して、その出力５が最尤復号器２に入力される。最尤復
号器２で弁別されたデータの出力６は、データ同期信号
検出器１００と符号復調器３に入力される。出力６に含
まれるデータ同期信号として同期信号検出パターンが用
いられている。データ同期信号検出器１００では、弁別
データ６が所定の同期信号パターン（または同期パター
ンという）７と照合され、その照合結果が、所定のしき
い値８と比較され、それがしきい値以上であれば、同期
信号検出出力９が出力される。同期信号検出出力９は、
符号復調器３に入力され、弁別データ６の復調タイミン
グを与える。同期信号検出出力９が正しいタイミングで
あれば、弁別データ６の符号復調は、正しくなされ、出
力データ１０が得られる。
【００１５】データ同期信号検出器１００の詳細な構成
について、図２を用いて説明する。最尤復号器で弁別さ
れた出力データ６は、まず、シフトレジスタ１１８に入
力され、順次シフトレジスタ１１７〜１０１へとシフト
されて保持される。出力データ６に含まれるデータ同期
信号として同期信号検出パターンが用いられている。シ
フトレジスタ１０１〜１１８の出力１２１〜１３８は、
奇数系列と偶数系列とに分けられてパターン照合回路１
４１〜１４４に入力される。つまり、シフトレジスタ出
力１２１、１２３、１２５、１２７、…は、パターン照
合回路１４１に、シフトレジスタ出力１２２、１２４、
１２６、１２８、…は、パターン照合回路１４２に、シ
フトレジスタ出力…、１３１、１３３、１３５、１３７
は、パターン照合回路１４３に、シフトレジスタ出力
…、１３２、１３４、１３６、１３８は、パターン照合
回路１４４に、という具合に奇数系列と偶数系列とに分
けられる。例えば、ＰＲ４（パーシャルレスポンスクラ
ス４）の最尤復号回路では、偶奇の系列にインターリー
ブされた構造を持つ。すなわち、偶数系列の信号と奇数
系列の信号はそれぞれ別々に復号される（この特徴は、
ＥＰＲ４（拡張パーシャルレスポンス）のチャネル構成
でも適用できる）。すなわち、エラー伝番は、弁別され
たデータの奇数系列と偶数系列に分けた場合、そのどち
らかの同じ系列に現れ、別の系列には、現れない。この
点を考慮して、同期信号検出パターン系列を奇数系列と
偶数系列とに分ける。パターン照合１４１〜１４４で
は、それぞれ、所定の同期信号パターン（同期パター
ン）と比較照合され、その結果を１４５〜１４８として
出力する。照合結果は、例えば、一致した場合には、
“１”を、一致しなかった場合には、“０”を出力する
ようにする。照合結果１４５〜１４８は、一致数加算器
・多数決回路１５１に入力されて、所定の同期信号パタ
ーンと一致した個数が求められ、さらに、所定のしきい
値８と比較される。一致数がしきい値以上であれば同期
信号検出出力が出力され、一致数がしきい値未満であれ
ば同期信号検出出力は出力されない。また、図１の構成
の中で、最尤復号器６の出力が、符号復調器３に直接入
力される構成になっているが、符号復調器３への入力
は、シフトレジスタ１２１〜１３８の何れかの途中から
の信号を用いることも可能である。
について、図２を用いて説明する。最尤復号器で弁別さ
れた出力データ６は、まず、シフトレジスタ１１８に入
力され、順次シフトレジスタ１１７〜１０１へとシフト
されて保持される。出力データ６に含まれるデータ同期
信号として同期信号検出パターンが用いられている。シ
フトレジスタ１０１〜１１８の出力１２１〜１３８は、
奇数系列と偶数系列とに分けられてパターン照合回路１
４１〜１４４に入力される。つまり、シフトレジスタ出
力１２１、１２３、１２５、１２７、…は、パターン照
合回路１４１に、シフトレジスタ出力１２２、１２４、
１２６、１２８、…は、パターン照合回路１４２に、シ
フトレジスタ出力…、１３１、１３３、１３５、１３７
は、パターン照合回路１４３に、シフトレジスタ出力
…、１３２、１３４、１３６、１３８は、パターン照合
回路１４４に、という具合に奇数系列と偶数系列とに分
けられる。例えば、ＰＲ４（パーシャルレスポンスクラ
ス４）の最尤復号回路では、偶奇の系列にインターリー
ブされた構造を持つ。すなわち、偶数系列の信号と奇数
系列の信号はそれぞれ別々に復号される（この特徴は、
ＥＰＲ４（拡張パーシャルレスポンス）のチャネル構成
でも適用できる）。すなわち、エラー伝番は、弁別され
たデータの奇数系列と偶数系列に分けた場合、そのどち
らかの同じ系列に現れ、別の系列には、現れない。この
点を考慮して、同期信号検出パターン系列を奇数系列と
偶数系列とに分ける。パターン照合１４１〜１４４で
は、それぞれ、所定の同期信号パターン（同期パター
ン）と比較照合され、その結果を１４５〜１４８として
出力する。照合結果は、例えば、一致した場合には、
“１”を、一致しなかった場合には、“０”を出力する
ようにする。照合結果１４５〜１４８は、一致数加算器
・多数決回路１５１に入力されて、所定の同期信号パタ
ーンと一致した個数が求められ、さらに、所定のしきい
値８と比較される。一致数がしきい値以上であれば同期
信号検出出力が出力され、一致数がしきい値未満であれ
ば同期信号検出出力は出力されない。また、図１の構成
の中で、最尤復号器６の出力が、符号復調器３に直接入
力される構成になっているが、符号復調器３への入力
は、シフトレジスタ１２１〜１３８の何れかの途中から
の信号を用いることも可能である。
【００１６】さらに具体的なデータ同期信号検出器の構
成と動作を、図３を用いて、本発明の第１の実施例とし
て説明する。この第１の実施例は、全グループ数が２
で、しきい値が１、各グループの構成が５ビットの例で
ある。最尤復号器出力データ６は、シフトレジスタ３１
０に入力されて、３０９〜３０１に順次シフトされて保
持される。シフトレジスタ出力３２１〜３３０は、奇数
系列と偶数系列とに分けられてパターン照合回路３４１
〜３４２に入力される。つまり、奇数系列のシフトレジ
スタ出力３２１、３２３、３２５、３２７、３２９は、
パターン照合回路３４１に、偶数系列のシフトレジスタ
出力３２２、３２４、３２６、３２８、３３０は、パタ
ーン照合回路３４２に入力される。奇数系列は、所定の
同期信号パターンとして、“０１００１”と照合され、
その結果３４３を出力する。偶数系列は、所定の同期信
号パターンとして、“０１０１１”と照合され、その結
果３４４を出力する。パターン照合回路３４１〜３４２
は、簡単な論理演算回路で構成できる。ここでは、一致
した場合には、“１”を、一致しなかった場合には、
“０”を出力するようにする。照合結果３４３、３４４
は、一致数加算器・多数決回路３５１に入力される。一
致数加算器・多数決回路３５１の中の加算結果は、０、
１、２の何れかであり、しきい値は１であるので、照合
結果３４３、３４４の何れか一方が一致しているなら
ば、同期信号検出出力９が出力され、照合結果３４３、
３４４のどちらも一致していなければ、同期信号検出出
力９が出力しないようにする。従って、一致数加算器・
多数決回路３５１は、図３に示した様に２入力論理和で
構成できる。
成と動作を、図３を用いて、本発明の第１の実施例とし
て説明する。この第１の実施例は、全グループ数が２
で、しきい値が１、各グループの構成が５ビットの例で
ある。最尤復号器出力データ６は、シフトレジスタ３１
０に入力されて、３０９〜３０１に順次シフトされて保
持される。シフトレジスタ出力３２１〜３３０は、奇数
系列と偶数系列とに分けられてパターン照合回路３４１
〜３４２に入力される。つまり、奇数系列のシフトレジ
スタ出力３２１、３２３、３２５、３２７、３２９は、
パターン照合回路３４１に、偶数系列のシフトレジスタ
出力３２２、３２４、３２６、３２８、３３０は、パタ
ーン照合回路３４２に入力される。奇数系列は、所定の
同期信号パターンとして、“０１００１”と照合され、
その結果３４３を出力する。偶数系列は、所定の同期信
号パターンとして、“０１０１１”と照合され、その結
果３４４を出力する。パターン照合回路３４１〜３４２
は、簡単な論理演算回路で構成できる。ここでは、一致
した場合には、“１”を、一致しなかった場合には、
“０”を出力するようにする。照合結果３４３、３４４
は、一致数加算器・多数決回路３５１に入力される。一
致数加算器・多数決回路３５１の中の加算結果は、０、
１、２の何れかであり、しきい値は１であるので、照合
結果３４３、３４４の何れか一方が一致しているなら
ば、同期信号検出出力９が出力され、照合結果３４３、
３４４のどちらも一致していなければ、同期信号検出出
力９が出力しないようにする。従って、一致数加算器・
多数決回路３５１は、図３に示した様に２入力論理和で
構成できる。
【００１７】最尤復号器で弁別された同期信号の出力デ
ータに誤りがなければ、図３に示した様に、シフトレジ
スタ３０１〜３１０には、同期信号検出パターンとして
“００１１０００１１１”という値が保持されたとき
に、同期信号検出出力９が出力される。ここで、チャネ
ル特性がＰＲ４であるとし、例えば、偶数系列のシフト
レジスタ３０２のデータが、“１”に誤ったときには、
その誤り伝播が発生し、同じ偶数系列のシフトレジスタ
３０４のデータが、“０”に誤ることが起きる。このと
きには、偶数系列のパターン照合結果は、一致しない。
但し、奇数系列のパターンには、誤り伝播が発生しない
ので、照合結果は、一致する。従って、どちらかの系列
に誤りが発生したとしても、同期信号検出出力９が出力
できる。弁別誤りの発生パターンは、他にも沢山考えら
れるが、同期信号データ内での弁別誤りが、どちらか一
方の系列にだけ有るような誤り方の場合には、同期信号
検出が可能であることが分かる。
ータに誤りがなければ、図３に示した様に、シフトレジ
スタ３０１〜３１０には、同期信号検出パターンとして
“００１１０００１１１”という値が保持されたとき
に、同期信号検出出力９が出力される。ここで、チャネ
ル特性がＰＲ４であるとし、例えば、偶数系列のシフト
レジスタ３０２のデータが、“１”に誤ったときには、
その誤り伝播が発生し、同じ偶数系列のシフトレジスタ
３０４のデータが、“０”に誤ることが起きる。このと
きには、偶数系列のパターン照合結果は、一致しない。
但し、奇数系列のパターンには、誤り伝播が発生しない
ので、照合結果は、一致する。従って、どちらかの系列
に誤りが発生したとしても、同期信号検出出力９が出力
できる。弁別誤りの発生パターンは、他にも沢山考えら
れるが、同期信号データ内での弁別誤りが、どちらか一
方の系列にだけ有るような誤り方の場合には、同期信号
検出が可能であることが分かる。
【００１８】ここで、この第１の実施例で使用した同期
信号検出パターンについて、図１１を用いて説明する。
なお、データに付されているパターンを同期信号検出パ
ターンと呼び、パターン照合回路に与えられるパターン
を同期信号パターンと呼ぶことにする。図１１（ａ）
は、同期信号パターンが“０１００１”である場合の同
期信号検出パターンを、図１１（ｂ）は、同期信号パタ
ーンが“０１０１１”である場合の同期信号検出パター
ンを示す。ここでは、ＰＬＯ ＳＹＮＣパターンが、
“…１１１…”であり、その後に同期信号検出パターン
が繋がる。ＰＬＯ ＳＹＮＣパターンが５ビット、同期
信号検出パターンが５ビットの１０ビットについて、発
生頻度の高い一重の誤りが発生した状態を表す。図１１
（ａ）について、Ｎｏ．０が誤りの無い状態であり、Ｎ
ｏ．１〜１５が誤りの有る状態を表す。これは、この
“０１００１”の同期信号検出パターンで誤り易いパタ
ーンになる。これらのパターン全てについて、シフトし
ながら５ビット毎に区切り、その５ビットを１０進数で
表したのが、実線で囲まれた２１の部分である。この２
１の部分の正規の同期信号検出位置以外で、同期信号検
出パターン（ここでは、９）が現れてはならない。これ
は、しきい値が１であるため、誤って一致する同期信号
検出パターンのグループを０にするためである。この２
１の部分には、１０進数で、９（当該のパターン）と１
１は、現れていない。また、同様にして、図１１（ｂ）
について、Ｎｏ．０が誤りの無い状態であり、Ｎｏ．１
〜１３が誤りの有る状態を表す。これは、この“０１０
１１”の同期信号検出パターンで誤り易いパターンにな
る。これらのパターン全てについて、シフトしながら５
ビット毎に区切り、その５ビットを１０進数で表したの
が、実線で囲まれた２２の部分である。この２２の部分
の正規の同期信号検出位置以外で、同期信号検出パター
ン（ここでは、１１）が現れてはならない。これは、し
きい値が１であるため、誤って一致する同期信号検出パ
ターンのグループを０にするためである。この２２の部
分には、１０進数で、０、４、９、１１（当該のパター
ン）、１２、２３は、現れていない。このことから、パ
ターン“０１００１”と“０１０１１”は、発生頻度の
高い一重の誤りが発生しても、互いに他のパターンに一
致することはなく、また、それぞれ自分自身のパターン
にも一致しない。従って、同期信号検出パターンとして
上述の同期信号検出パターン“０１００１”と同期信号
検出パターン“０１０１１”の組合せを使い、“０１０
０１”を奇数系列のパターとし、“０１０１１”を偶数
系列のパターンとすることで、弁別誤りに強い同期信号
検出が可能となる。この場合、パターン照合回路で用い
られる同期信号パターン（同期パターン）は“０１００
１”と“０１０１１”となる。尚、５ビットの２グルー
プの構成のものは、この同期信号検出パターンの組合せ
のみで、他の組合せは無い。
信号検出パターンについて、図１１を用いて説明する。
なお、データに付されているパターンを同期信号検出パ
ターンと呼び、パターン照合回路に与えられるパターン
を同期信号パターンと呼ぶことにする。図１１（ａ）
は、同期信号パターンが“０１００１”である場合の同
期信号検出パターンを、図１１（ｂ）は、同期信号パタ
ーンが“０１０１１”である場合の同期信号検出パター
ンを示す。ここでは、ＰＬＯ ＳＹＮＣパターンが、
“…１１１…”であり、その後に同期信号検出パターン
が繋がる。ＰＬＯ ＳＹＮＣパターンが５ビット、同期
信号検出パターンが５ビットの１０ビットについて、発
生頻度の高い一重の誤りが発生した状態を表す。図１１
（ａ）について、Ｎｏ．０が誤りの無い状態であり、Ｎ
ｏ．１〜１５が誤りの有る状態を表す。これは、この
“０１００１”の同期信号検出パターンで誤り易いパタ
ーンになる。これらのパターン全てについて、シフトし
ながら５ビット毎に区切り、その５ビットを１０進数で
表したのが、実線で囲まれた２１の部分である。この２
１の部分の正規の同期信号検出位置以外で、同期信号検
出パターン（ここでは、９）が現れてはならない。これ
は、しきい値が１であるため、誤って一致する同期信号
検出パターンのグループを０にするためである。この２
１の部分には、１０進数で、９（当該のパターン）と１
１は、現れていない。また、同様にして、図１１（ｂ）
について、Ｎｏ．０が誤りの無い状態であり、Ｎｏ．１
〜１３が誤りの有る状態を表す。これは、この“０１０
１１”の同期信号検出パターンで誤り易いパターンにな
る。これらのパターン全てについて、シフトしながら５
ビット毎に区切り、その５ビットを１０進数で表したの
が、実線で囲まれた２２の部分である。この２２の部分
の正規の同期信号検出位置以外で、同期信号検出パター
ン（ここでは、１１）が現れてはならない。これは、し
きい値が１であるため、誤って一致する同期信号検出パ
ターンのグループを０にするためである。この２２の部
分には、１０進数で、０、４、９、１１（当該のパター
ン）、１２、２３は、現れていない。このことから、パ
ターン“０１００１”と“０１０１１”は、発生頻度の
高い一重の誤りが発生しても、互いに他のパターンに一
致することはなく、また、それぞれ自分自身のパターン
にも一致しない。従って、同期信号検出パターンとして
上述の同期信号検出パターン“０１００１”と同期信号
検出パターン“０１０１１”の組合せを使い、“０１０
０１”を奇数系列のパターとし、“０１０１１”を偶数
系列のパターンとすることで、弁別誤りに強い同期信号
検出が可能となる。この場合、パターン照合回路で用い
られる同期信号パターン（同期パターン）は“０１００
１”と“０１０１１”となる。尚、５ビットの２グルー
プの構成のものは、この同期信号検出パターンの組合せ
のみで、他の組合せは無い。
【００１９】この同期信号検出方法による検出性能の効
果をシミュレーションにて確認した結果を、図８にグラ
フで示す。このシミュレーションは、図１の等化器出力
（最尤複号器入力）５に対して、等化誤差の無い完全に
等化された波形に白色ガウス雑音を加えた波形を入力
し、その結果としての最尤複号器の出力６を、図３で構
成されるデータ同期信号検出器１００に入力し、その結
果の同期信号検出出力９について、正誤を調べたもので
ある。尚、最尤複号器２は、ＰＲ４（パーシャルレスポ
ンスクラス４）の最尤複号器の構成としている。図８の
グラフは、横軸を最尤複号器入力のＳＮＲ（信号と雑音
との比）とし、縦軸を同期信号検出の誤り率とする。こ
こで、１．Ｅ+０は１０~0、１．Ｅ-１は１０~1、１．Ｅ
-２は１０~2を表し、以下同様である。すなわち、上か
ら順番に、１，０.１，０.０１，０.００１，０.０００
１，………となる。１０ビットの同期信号検出パターン
と全ビットが一致したときの結果（偶奇に分離しない場
合）が８２であり、本発明によるものが、８１である。
このグラフから分かるように、最尤複号器入力のＳＮＲ
で、約３ｄＢの改善効果があることがわかる。また、同
様にして、所定の同期信号検出パターンとして“０１０
０１”“０１０１１”のパターンの組合せを用いて、シ
フトレジスタ３０１〜３１０に、図３の場合とは異なる
“００１１００１０１１”という値が保持されたとき
に、同期信号検出出力９が出力される構成も可能であ
る。このとき、奇数系列のパターン照合回路３４１は、
同期パターン“０１０１１”と照合され、その結果３４
３を出力する。偶数系列のパターン照合回路３４２は、
同期パターン“０１００１”と照合され、その結果３４
４を出力する。
果をシミュレーションにて確認した結果を、図８にグラ
フで示す。このシミュレーションは、図１の等化器出力
（最尤複号器入力）５に対して、等化誤差の無い完全に
等化された波形に白色ガウス雑音を加えた波形を入力
し、その結果としての最尤複号器の出力６を、図３で構
成されるデータ同期信号検出器１００に入力し、その結
果の同期信号検出出力９について、正誤を調べたもので
ある。尚、最尤複号器２は、ＰＲ４（パーシャルレスポ
ンスクラス４）の最尤複号器の構成としている。図８の
グラフは、横軸を最尤複号器入力のＳＮＲ（信号と雑音
との比）とし、縦軸を同期信号検出の誤り率とする。こ
こで、１．Ｅ+０は１０~0、１．Ｅ-１は１０~1、１．Ｅ
-２は１０~2を表し、以下同様である。すなわち、上か
ら順番に、１，０.１，０.０１，０.００１，０.０００
１，………となる。１０ビットの同期信号検出パターン
と全ビットが一致したときの結果（偶奇に分離しない場
合）が８２であり、本発明によるものが、８１である。
このグラフから分かるように、最尤複号器入力のＳＮＲ
で、約３ｄＢの改善効果があることがわかる。また、同
様にして、所定の同期信号検出パターンとして“０１０
０１”“０１０１１”のパターンの組合せを用いて、シ
フトレジスタ３０１〜３１０に、図３の場合とは異なる
“００１１００１０１１”という値が保持されたとき
に、同期信号検出出力９が出力される構成も可能であ
る。このとき、奇数系列のパターン照合回路３４１は、
同期パターン“０１０１１”と照合され、その結果３４
３を出力する。偶数系列のパターン照合回路３４２は、
同期パターン“０１００１”と照合され、その結果３４
４を出力する。
【００２０】次に、図４を用いて、本発明の第２の実施
例について説明する。この第２の実施例は、全グループ
数が２で、しきい値が１、各グループの構成が６ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ４１２に入力されて、４１１〜４０１に順次シフトさ
れて保持される。シフトレジスタ出力４２１〜４３２
は、奇数系列と偶数系列とに分けられてパターン照合回
路４４１〜４４２に入力される。つまり、奇数系列のシ
フトレジスタ出力４２１、４２３、４２５、４２７、４
２９、４３１は、パターン照合回路４４１に、偶数系列
のシフトレジスタ出力４２２、４２４、４２６、４２
８、４３０、４３２は、パターン照合回路４４２に入力
される。奇数系列は、所定の同期パターンとして、“０
１００１１”と照合され、その結果４４３を出力する。
偶数系列は、所定の同期パターンとして、“０１０１１
１”と照合され、その結果４４４を出力する。以下、第
１の実施例と同様にして、照合結果４４３、４４４は、
２入力論理和で構成でされる一致数加算器・多数決回路
４５１に入力され、照合結果４４３、４４４の何れか一
方が一致しているならば、同期信号検出出力９が出力さ
れる。最尤復号器で弁別された同期信号の出力データに
誤りがなければ、図４に示した様に、シフトレジスタ４
０１〜４１２には、同期信号検出パターン“００１１０
００１１１１１”という値が保持されたときに、同期信
号検出出力９が出力される。
例について説明する。この第２の実施例は、全グループ
数が２で、しきい値が１、各グループの構成が６ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ４１２に入力されて、４１１〜４０１に順次シフトさ
れて保持される。シフトレジスタ出力４２１〜４３２
は、奇数系列と偶数系列とに分けられてパターン照合回
路４４１〜４４２に入力される。つまり、奇数系列のシ
フトレジスタ出力４２１、４２３、４２５、４２７、４
２９、４３１は、パターン照合回路４４１に、偶数系列
のシフトレジスタ出力４２２、４２４、４２６、４２
８、４３０、４３２は、パターン照合回路４４２に入力
される。奇数系列は、所定の同期パターンとして、“０
１００１１”と照合され、その結果４４３を出力する。
偶数系列は、所定の同期パターンとして、“０１０１１
１”と照合され、その結果４４４を出力する。以下、第
１の実施例と同様にして、照合結果４４３、４４４は、
２入力論理和で構成でされる一致数加算器・多数決回路
４５１に入力され、照合結果４４３、４４４の何れか一
方が一致しているならば、同期信号検出出力９が出力さ
れる。最尤復号器で弁別された同期信号の出力データに
誤りがなければ、図４に示した様に、シフトレジスタ４
０１〜４１２には、同期信号検出パターン“００１１０
００１１１１１”という値が保持されたときに、同期信
号検出出力９が出力される。
【００２１】この第２の実施例でも第１の実施例と同様
に、例えば、奇数系列のシフトレジスタ４０７のデータ
が、“１”に誤ったときには、その誤り伝播が発生し、
同じ奇数系列のシフトレジスタ４０９のデータが、
“０”に誤る。このときには、奇数系列のパターン照合
結果は一致しない。但し、偶数系列のパターンには、誤
り伝播が発生しないので、照合結果は一致する。従っ
て、どちらかの系列に誤りが発生したとしても、同期信
号検出出力９が出力できる。このように、この実施例で
も同期信号データ内での弁別誤りがあっても、同期信号
検出が可能であることが分かる。同期信号の検出能力も
図８に示す第１の実施例の性能と同程度である。
に、例えば、奇数系列のシフトレジスタ４０７のデータ
が、“１”に誤ったときには、その誤り伝播が発生し、
同じ奇数系列のシフトレジスタ４０９のデータが、
“０”に誤る。このときには、奇数系列のパターン照合
結果は一致しない。但し、偶数系列のパターンには、誤
り伝播が発生しないので、照合結果は一致する。従っ
て、どちらかの系列に誤りが発生したとしても、同期信
号検出出力９が出力できる。このように、この実施例で
も同期信号データ内での弁別誤りがあっても、同期信号
検出が可能であることが分かる。同期信号の検出能力も
図８に示す第１の実施例の性能と同程度である。
【００２２】また、ここで使用した同期信号検出パター
ンも、第１の実施例で図１１を用いて説明した方法で、
同様に見つけることが出来る。第２の実施例では、第１
の実施例に比較して、１つのグループ当たりのビット数
が増えたため、同期信号検出パターンの候補として選べ
るパターンが増やせる。つまり、第２の実施例と同等性
能を引き出せるパターンとして、図１６に示す８８通り
の組合せが可能であり、さらに、第１の実施例と同様に
それらのパターンを入れ換えた構成も可能なので、１７
６通りの同期信号検出パターンの候補が存在する。図４
で説明したのは、図１６の項番６０の同期信号検出パタ
ーン例である。このように、同期信号検出パターンの１
つのグループ当たりのビット数を大きくとることで、同
期信号検出パターンの候補は、多くすることが可能であ
る。しかし、実際に信号処理装置の中で使用する場合に
は、フォーマット効率や回路規模の観点から、短い同期
信号検出パターンが望まれることは、言うまでもない。
ンも、第１の実施例で図１１を用いて説明した方法で、
同様に見つけることが出来る。第２の実施例では、第１
の実施例に比較して、１つのグループ当たりのビット数
が増えたため、同期信号検出パターンの候補として選べ
るパターンが増やせる。つまり、第２の実施例と同等性
能を引き出せるパターンとして、図１６に示す８８通り
の組合せが可能であり、さらに、第１の実施例と同様に
それらのパターンを入れ換えた構成も可能なので、１７
６通りの同期信号検出パターンの候補が存在する。図４
で説明したのは、図１６の項番６０の同期信号検出パタ
ーン例である。このように、同期信号検出パターンの１
つのグループ当たりのビット数を大きくとることで、同
期信号検出パターンの候補は、多くすることが可能であ
る。しかし、実際に信号処理装置の中で使用する場合に
は、フォーマット効率や回路規模の観点から、短い同期
信号検出パターンが望まれることは、言うまでもない。
【００２３】次に、図５を用いて、本発明の第３の実施
例について説明する。この第３の実施例は、全グループ
数が４で、しきい値が２、各グループの構成が４ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ５１６に入力されて、５１５〜５０１に順次シフトさ
れて保持される。シフトレジスタ出力５２１〜５３６
は、奇数系列と偶数系列とに分けられてパターン照合回
路５４１〜５４４に入力される。つまり、奇数系列のシ
フトレジスタ出力５２１、５２３、５２５、５２７は、
パターン照合回路５４１に、後半の奇数系列のシフトレ
ジスタ出力５２９、５３１、５３３、５３５は、パター
ン照合回路５４３に入力される。偶数系列のシフトレジ
スタ出力５２２、５２４、５２６、５２８は、パターン
照合回路５４２に、後半の偶数系列のシフトレジスタ出
力５３０、５３２、５３４、５３６は、パターン照合回
路５４４に入力される。つまり、奇数系列の所定の同期
パターンとしては、“００１０”と“０１１１”に照合
され、その結果５４５、５４７を出力する。偶数系列の
所定の同期パターンとしては、“０１００”と“１０１
１”に照合され、その結果５４６、５４８を出力する。
第１の実施例と同様にして、同期パターンと一致した場
合には、“１”を、一致しなかった場合には、“０”を
出力するようにする。照合結果５４５〜５４８は、一致
数加算器・多数決回路５５１に入力される。一致数加算
器・多数決回路５５１の中の加算結果は、０、１、２、
３、４の何れかであり、しきい値は２であるので、照合
結果５４５〜５４８の何れか２個以上が一致しているな
らば、同期信号検出出力９が出力され、照合結果５４５
〜５４８の一致数が０か１のときには、同期信号検出出
力９を出力しないようにする。
例について説明する。この第３の実施例は、全グループ
数が４で、しきい値が２、各グループの構成が４ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ５１６に入力されて、５１５〜５０１に順次シフトさ
れて保持される。シフトレジスタ出力５２１〜５３６
は、奇数系列と偶数系列とに分けられてパターン照合回
路５４１〜５４４に入力される。つまり、奇数系列のシ
フトレジスタ出力５２１、５２３、５２５、５２７は、
パターン照合回路５４１に、後半の奇数系列のシフトレ
ジスタ出力５２９、５３１、５３３、５３５は、パター
ン照合回路５４３に入力される。偶数系列のシフトレジ
スタ出力５２２、５２４、５２６、５２８は、パターン
照合回路５４２に、後半の偶数系列のシフトレジスタ出
力５３０、５３２、５３４、５３６は、パターン照合回
路５４４に入力される。つまり、奇数系列の所定の同期
パターンとしては、“００１０”と“０１１１”に照合
され、その結果５４５、５４７を出力する。偶数系列の
所定の同期パターンとしては、“０１００”と“１０１
１”に照合され、その結果５４６、５４８を出力する。
第１の実施例と同様にして、同期パターンと一致した場
合には、“１”を、一致しなかった場合には、“０”を
出力するようにする。照合結果５４５〜５４８は、一致
数加算器・多数決回路５５１に入力される。一致数加算
器・多数決回路５５１の中の加算結果は、０、１、２、
３、４の何れかであり、しきい値は２であるので、照合
結果５４５〜５４８の何れか２個以上が一致しているな
らば、同期信号検出出力９が出力され、照合結果５４５
〜５４８の一致数が０か１のときには、同期信号検出出
力９を出力しないようにする。
【００２４】ここで使用した同期信号検出パターンも、
第１の実施例で図１１を用いて説明したものと同様な方
法で見つけることが出来る。但し、グループ数が４、し
きい値を２としている。このため発生頻度の高い一重の
誤りが発生した場合に、正規の同期信号検出位置以前
に、４個のグループのうちの何れか１個のパターンは、
同期信号検出パターンと一致しても良い。
第１の実施例で図１１を用いて説明したものと同様な方
法で見つけることが出来る。但し、グループ数が４、し
きい値を２としている。このため発生頻度の高い一重の
誤りが発生した場合に、正規の同期信号検出位置以前
に、４個のグループのうちの何れか１個のパターンは、
同期信号検出パターンと一致しても良い。
【００２５】一致数加算器・多数決回路５５１の具体的
な回路構成例を図７に示す。４入力で、しきい値２の一
致数加算器・多数決回路は、論理演算のＮＯＲ回路７個
で構成できる。最尤復号器で弁別された同期信号の出力
データに誤りがなければ、図５に示した様に、シフトレ
ジスタ５０１〜５１６には、同期信号検出パターとして
“０００１１００００１１０１１１１”という値が保持
されたときに、同期信号検出出力９が出力される。この
第３の実施例でも第１の実施例と同様に、例えば、奇数
系列のシフトレジスタ５０７のデータが、“１”に誤っ
たときには、その誤り伝播が発生し、同じ系列のシフト
レジスタ５０９のデータが、“１”に誤る。このときに
は、奇数系列のパターン照合結果は、２つとも一致しな
い。但し、偶数系列のパターンには、誤り伝播が発生し
ないので、照合結果は一致する。従って、どちらかの系
列に誤りが発生したとしても、同期信号検出出力９が出
力できる。このように、この実施例でも同期信号データ
内での弁別誤りがあっても、同期信号検出が可能である
ことが分かる。同期信号の検出能力も図８に示す第１の
実施例の性能と同程度である。
な回路構成例を図７に示す。４入力で、しきい値２の一
致数加算器・多数決回路は、論理演算のＮＯＲ回路７個
で構成できる。最尤復号器で弁別された同期信号の出力
データに誤りがなければ、図５に示した様に、シフトレ
ジスタ５０１〜５１６には、同期信号検出パターとして
“０００１１００００１１０１１１１”という値が保持
されたときに、同期信号検出出力９が出力される。この
第３の実施例でも第１の実施例と同様に、例えば、奇数
系列のシフトレジスタ５０７のデータが、“１”に誤っ
たときには、その誤り伝播が発生し、同じ系列のシフト
レジスタ５０９のデータが、“１”に誤る。このときに
は、奇数系列のパターン照合結果は、２つとも一致しな
い。但し、偶数系列のパターンには、誤り伝播が発生し
ないので、照合結果は一致する。従って、どちらかの系
列に誤りが発生したとしても、同期信号検出出力９が出
力できる。このように、この実施例でも同期信号データ
内での弁別誤りがあっても、同期信号検出が可能である
ことが分かる。同期信号の検出能力も図８に示す第１の
実施例の性能と同程度である。
【００２６】また、所定の同期信号検出パターンとして
は、“００１０”、“０１１１”、“０１００”及び
“１０１１”のパターンを使う他のコードについても、
同様に用いることが出来る。例えば、シフトレジスタ５
０１〜５１６には、図５の場合とは異なる同期信号検出
パターンとして“００１００１００１００１１１１１”
という値が保持されたときに、同期信号検出出力９が出
力されるようにすることも可能であり、性能についても
同程度である。従って、コードとしては、採用する信号
処理系の特性に合ったものを選ぶことが可能である。
は、“００１０”、“０１１１”、“０１００”及び
“１０１１”のパターンを使う他のコードについても、
同様に用いることが出来る。例えば、シフトレジスタ５
０１〜５１６には、図５の場合とは異なる同期信号検出
パターンとして“００１００１００１００１１１１１”
という値が保持されたときに、同期信号検出出力９が出
力されるようにすることも可能であり、性能についても
同程度である。従って、コードとしては、採用する信号
処理系の特性に合ったものを選ぶことが可能である。
【００２７】次に、図６を用いて、本発明の第４の実施
例について説明する。この第４の実施例は、全グループ
数が４で、しきい値が２、各グループの構成が５ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ６２１に入力されて、６２０〜６０１に順次シフトさ
れて保持される。シフトレジスタ出力６２２〜６４２
は、奇数系列と偶数系列とに分けられてパターン照合回
路６４３〜６４６に入力される。つまり、奇数系列のシ
フトレジスタ出力６２２、６２６、６２８、６３０、６
３２は、パターン照合回路６４３に、後半の奇数系列の
シフトレジスタ出力６３４、６３６、６３８、６４０、
６４２は、パターン照合回路６４５に入力される。偶数
系列のシフトレジスタ出力６２３、６２５、６２７、６
２９、６３１は、パターン照合回路６４４に、後半の偶
数系列のシフトレジスタ出力６３３、６３５、６３７、
６３９、６４１は、パターン照合回路６４６に入力され
る。つまり、奇数系列の所定の同期パターン（照合パタ
ーン）としては、“１０１１０”と“０１１０１”に照
合され、その結果６４７、６４９を出力する。偶数系列
の所定の同期パターン（照合パターン）としては、“１
０１０１”と“００１１１”に照合され、その結果６４
８、６５０を出力する。第１の実施例と同様にして、同
期信号パターンと一致した場合には、“１”を、一致し
なかった場合には、“０”を出力するようにする。照合
結果６４７〜６５０は、一致数加算器・多数決回路５５
１に入力される。ここで、一致数加算器・多数決回路５
５１は、照合結果の入力ビット数、しきい値が同じであ
る第３の実施例と同じものが使える。一致数加算器・多
数決回路５５１の中の加算結果は、０、１、２、３、４
の何れかであり、しきい値は２であるので、照合結果６
４７〜６５０の何れか２個以上が一致しているならば、
同期信号検出出力９が出力され、照合結果６４７〜６５
０の一致数が０か１のときには、同期信号検出出力９を
出力しない。
例について説明する。この第４の実施例は、全グループ
数が４で、しきい値が２、各グループの構成が５ビット
の例である。最尤復号器出力データ６は、シフトレジス
タ６２１に入力されて、６２０〜６０１に順次シフトさ
れて保持される。シフトレジスタ出力６２２〜６４２
は、奇数系列と偶数系列とに分けられてパターン照合回
路６４３〜６４６に入力される。つまり、奇数系列のシ
フトレジスタ出力６２２、６２６、６２８、６３０、６
３２は、パターン照合回路６４３に、後半の奇数系列の
シフトレジスタ出力６３４、６３６、６３８、６４０、
６４２は、パターン照合回路６４５に入力される。偶数
系列のシフトレジスタ出力６２３、６２５、６２７、６
２９、６３１は、パターン照合回路６４４に、後半の偶
数系列のシフトレジスタ出力６３３、６３５、６３７、
６３９、６４１は、パターン照合回路６４６に入力され
る。つまり、奇数系列の所定の同期パターン（照合パタ
ーン）としては、“１０１１０”と“０１１０１”に照
合され、その結果６４７、６４９を出力する。偶数系列
の所定の同期パターン（照合パターン）としては、“１
０１０１”と“００１１１”に照合され、その結果６４
８、６５０を出力する。第１の実施例と同様にして、同
期信号パターンと一致した場合には、“１”を、一致し
なかった場合には、“０”を出力するようにする。照合
結果６４７〜６５０は、一致数加算器・多数決回路５５
１に入力される。ここで、一致数加算器・多数決回路５
５１は、照合結果の入力ビット数、しきい値が同じであ
る第３の実施例と同じものが使える。一致数加算器・多
数決回路５５１の中の加算結果は、０、１、２、３、４
の何れかであり、しきい値は２であるので、照合結果６
４７〜６５０の何れか２個以上が一致しているならば、
同期信号検出出力９が出力され、照合結果６４７〜６５
０の一致数が０か１のときには、同期信号検出出力９を
出力しない。
【００２８】ここで、さらに特筆すべきことは、シフト
レジスタ６０３の出力６２４を同期パターンと照合して
いないことである。最尤復号器で弁別された同期信号の
出力データに誤りがなければ、図６に示した様に、シフ
トレジスタ６０１〜６２１には、“１１＊００１１０１
１００００１１１１０１１”という値が保持されたとき
に、同期信号検出出力９が出力される。ここで、＊は、
１であっても０であっても良いことを表す。つまり、
“１１１００１１０１１００００１１１１０１１”、
“１１０００１１０１１００００１１１１０１１”のど
ちらのパターンでも同期信号検出出力９が得られるとい
うことである。この第４の実施例でも第１の実施例と同
様に、例えば、奇数系列のシフトレジスタ６０９のデー
タが、“０”に誤ったときには、その誤り伝播が発生
し、同じ奇数系列のシフトレジスタ６１３のデータが、
“１”に誤る。このときには、奇数系列のパターン照合
結果は、２つとも一致しない。但し、偶数系列のパター
ンには、誤り伝播が発生しないので、照合結果は一致す
る。従って、どちらかの系列に誤りが発生したとして
も、同期信号検出出力９が出力できる。このように、こ
の実施例でも同期信号データ内に弁別誤りがあっても、
同期信号検出が可能であることが分かる。同期信号の検
出能力も図８に示す第１の実施例の性能と同程度であ
る。
レジスタ６０３の出力６２４を同期パターンと照合して
いないことである。最尤復号器で弁別された同期信号の
出力データに誤りがなければ、図６に示した様に、シフ
トレジスタ６０１〜６２１には、“１１＊００１１０１
１００００１１１１０１１”という値が保持されたとき
に、同期信号検出出力９が出力される。ここで、＊は、
１であっても０であっても良いことを表す。つまり、
“１１１００１１０１１００００１１１１０１１”、
“１１０００１１０１１００００１１１１０１１”のど
ちらのパターンでも同期信号検出出力９が得られるとい
うことである。この第４の実施例でも第１の実施例と同
様に、例えば、奇数系列のシフトレジスタ６０９のデー
タが、“０”に誤ったときには、その誤り伝播が発生
し、同じ奇数系列のシフトレジスタ６１３のデータが、
“１”に誤る。このときには、奇数系列のパターン照合
結果は、２つとも一致しない。但し、偶数系列のパター
ンには、誤り伝播が発生しないので、照合結果は一致す
る。従って、どちらかの系列に誤りが発生したとして
も、同期信号検出出力９が出力できる。このように、こ
の実施例でも同期信号データ内に弁別誤りがあっても、
同期信号検出が可能であることが分かる。同期信号の検
出能力も図８に示す第１の実施例の性能と同程度であ
る。
【００２９】また、所定の同期信号検出パターンとして
は、“１０１１０”、“１０１０１”、“０１１０１”
及び“００１１１”を使う他のコードについても、同様
に用いることが出来る。例えば、シフトレジスタ６０１
〜６２１には、図６の場合とは異なる“１１＊００１１
０１１０００１０１１０１１１”という値が保持された
ときに、同期信号検出出力９が出力されるようにするこ
とも可能であり、性能についても同程度である。従っ
て、同期信号として用いる同期信号検出パターンとして
は、採用する信号処理系の特性に合ったものを選ぶこと
が可能であり、また、途中の任意のビットを参照しない
構成も可能である。このことは、ここで実施例として示
している同期信号検出パターン以外にも、同様にて構成
可能な同期信号検出パターンは、沢山有るということで
ある。
は、“１０１１０”、“１０１０１”、“０１１０１”
及び“００１１１”を使う他のコードについても、同様
に用いることが出来る。例えば、シフトレジスタ６０１
〜６２１には、図６の場合とは異なる“１１＊００１１
０１１０００１０１１０１１１”という値が保持された
ときに、同期信号検出出力９が出力されるようにするこ
とも可能であり、性能についても同程度である。従っ
て、同期信号として用いる同期信号検出パターンとして
は、採用する信号処理系の特性に合ったものを選ぶこと
が可能であり、また、途中の任意のビットを参照しない
構成も可能である。このことは、ここで実施例として示
している同期信号検出パターン以外にも、同様にて構成
可能な同期信号検出パターンは、沢山有るということで
ある。
【００３０】また、上記の実施例の他にも、全グループ
数が４で、しきい値が２、各グループの構成が６ビット
の場合には、所定の同期信号検出パターンとして、“０
０１０００”、“０１００１１”、“０１０１１０”、
“１０１１１０”の組合せ、または、“００１００
０”、“０１００１１”、“１０１０１１”、“１０１
１１０”の組合せ、または、“００１０００”、“０１
０１１０”、“１０１００１”、“１０１１１０”の組
合せ、または、“００１０００”、“１０１００１”、
“１０１０１１”、“１０１１１０”の組合せ、また
は、“０１０００１”、“０１００１１”、“０１０１
１０”、“０１１１００”の組合せの、５つの組合せに
ついて、それぞれ、実施例３乃至４と同様に構成可能で
ある。
数が４で、しきい値が２、各グループの構成が６ビット
の場合には、所定の同期信号検出パターンとして、“０
０１０００”、“０１００１１”、“０１０１１０”、
“１０１１１０”の組合せ、または、“００１００
０”、“０１００１１”、“１０１０１１”、“１０１
１１０”の組合せ、または、“００１０００”、“０１
０１１０”、“１０１００１”、“１０１１１０”の組
合せ、または、“００１０００”、“１０１００１”、
“１０１０１１”、“１０１１１０”の組合せ、また
は、“０１０００１”、“０１００１１”、“０１０１
１０”、“０１１１００”の組合せの、５つの組合せに
ついて、それぞれ、実施例３乃至４と同様に構成可能で
ある。
【００３１】次に、図１２を用いて、本発明の第５の実
施例について説明する。この第５の実施例は、全グルー
プ数が４で、しきい値が１、各グループの構成が６ビッ
トであり、さらに、同期信号を２個の部分に分割し、離
して配置した場合の例である。最尤複号器出力データ６
は、シフトレジスタ８３８に入力されて、シフトレジス
タ８３７〜８０１に順次シフトされて保持される。シフ
トレジスタ出力８４１〜８６４は、奇数系列と偶数系列
とに分けられてパターン照合回路８７１〜８７４に入力
される。つまり、奇数系列のシフトレジスタ出力８４
１、８４３、８４５、８４７、８４９、８５１は、パタ
ーン照合回路８７１に入力され、偶数系列のシフトレジ
スタ出力８４２、８４４、８４６、８４８、８５０、８
５２は、パターン照合回路８７２に入力される。後半の
奇数系列のシフトレジスタ出力８５３、８５５、８５
７、８５９、８６１、８６３は、パターン照合回路８７
３に入力され、後半の偶数系列のシフトレジスタ出力８
５４、８５６、８５８、８６０、８６２、８６４は、パ
ターン照合回路８７４に入力される。奇数系列と偶数系
列のそれぞれの同期信号検出パターン部分の間は、各系
列で７ビット分を離している。奇数系列の所定の同期パ
ターン（照合パターン）としては、“１０１００１”と
“０１０１１０”に照合され、その結果８７１、８７３
を出力する。偶数系列の所定の同期パターン（照合パタ
ーン）としては、“０１１１００”と“０１０００１”
に照合され、その結果８７２、８７４を出力する。ここ
では、パターン照合回路として、入力側の一部に論理否
定の有る論理積回路を使用している。第１の実施例と同
様にして、同期信号パターンと一致した場合には、
“１”を、一致しなかった場合には、“０”を出力する
ようにする。照合結果８７１〜８７４は、一致数加算器
・多数決回路８８１に入力される。一致数加算器・多数
決回路８８１の中の加算結果は、０、１、２、３、４の
何れかである。しかも、しきい値は１であるので、一致
数加算器・多数決回路８８１は、４入力の論理和回路と
することが出来る。照合結果８７５〜８７８の少なくと
も何れか１個以上が一致しているならば、同期信号検出
出力９が出力され、照合結果８７５〜８７８の一致数が
０のときには、同期信号検出出力９が出力しない。
施例について説明する。この第５の実施例は、全グルー
プ数が４で、しきい値が１、各グループの構成が６ビッ
トであり、さらに、同期信号を２個の部分に分割し、離
して配置した場合の例である。最尤複号器出力データ６
は、シフトレジスタ８３８に入力されて、シフトレジス
タ８３７〜８０１に順次シフトされて保持される。シフ
トレジスタ出力８４１〜８６４は、奇数系列と偶数系列
とに分けられてパターン照合回路８７１〜８７４に入力
される。つまり、奇数系列のシフトレジスタ出力８４
１、８４３、８４５、８４７、８４９、８５１は、パタ
ーン照合回路８７１に入力され、偶数系列のシフトレジ
スタ出力８４２、８４４、８４６、８４８、８５０、８
５２は、パターン照合回路８７２に入力される。後半の
奇数系列のシフトレジスタ出力８５３、８５５、８５
７、８５９、８６１、８６３は、パターン照合回路８７
３に入力され、後半の偶数系列のシフトレジスタ出力８
５４、８５６、８５８、８６０、８６２、８６４は、パ
ターン照合回路８７４に入力される。奇数系列と偶数系
列のそれぞれの同期信号検出パターン部分の間は、各系
列で７ビット分を離している。奇数系列の所定の同期パ
ターン（照合パターン）としては、“１０１００１”と
“０１０１１０”に照合され、その結果８７１、８７３
を出力する。偶数系列の所定の同期パターン（照合パタ
ーン）としては、“０１１１００”と“０１０００１”
に照合され、その結果８７２、８７４を出力する。ここ
では、パターン照合回路として、入力側の一部に論理否
定の有る論理積回路を使用している。第１の実施例と同
様にして、同期信号パターンと一致した場合には、
“１”を、一致しなかった場合には、“０”を出力する
ようにする。照合結果８７１〜８７４は、一致数加算器
・多数決回路８８１に入力される。一致数加算器・多数
決回路８８１の中の加算結果は、０、１、２、３、４の
何れかである。しかも、しきい値は１であるので、一致
数加算器・多数決回路８８１は、４入力の論理和回路と
することが出来る。照合結果８７５〜８７８の少なくと
も何れか１個以上が一致しているならば、同期信号検出
出力９が出力され、照合結果８７５〜８７８の一致数が
０のときには、同期信号検出出力９が出力しない。
【００３２】ここで、第４の実施例と同様にシフトレジ
スタ８１３〜８２６の出力は、使用していない。さら
に、この実施例では、前半の同期信号パターン部と後半
の同期信号パターン部の間に、１４ビット分という長い
期間、パターン照合しないことが特徴となる。これは、
例えば、前半の同期信号パターン部に誤りが発生した場
合には、その誤り伝播が発生するが、それはパターン照
合しない部分に必ず発生するようになる（但し、パター
ン照合しない部分の長さは、誤り伝播の長さを考慮し
て、それよりも長くする必要がある）。従って、図１２
に示すように、独立の誤りが３個発生しても、それら
は、他の同期信号検出パターン部分に誤り伝播しないの
で、同期信号検出が可能であり、検出性能を向上させる
ことが出来る。
スタ８１３〜８２６の出力は、使用していない。さら
に、この実施例では、前半の同期信号パターン部と後半
の同期信号パターン部の間に、１４ビット分という長い
期間、パターン照合しないことが特徴となる。これは、
例えば、前半の同期信号パターン部に誤りが発生した場
合には、その誤り伝播が発生するが、それはパターン照
合しない部分に必ず発生するようになる（但し、パター
ン照合しない部分の長さは、誤り伝播の長さを考慮し
て、それよりも長くする必要がある）。従って、図１２
に示すように、独立の誤りが３個発生しても、それら
は、他の同期信号検出パターン部分に誤り伝播しないの
で、同期信号検出が可能であり、検出性能を向上させる
ことが出来る。
【００３３】この第５の実施例の同期信号検出方法によ
る検出性能の効果をシミュレーションにて確認した結果
を、図１３にグラフで示す。このシミュレーションは、
第１の実施例と同様にして行った。図１の等化器出力
（最尤複号器入力）５に対して、等化誤差の無い完全に
等化された波形に白色ガウス雑音を加えた波形を入力
し、その結果としての最尤複号器の出力６を、図１２で
構成されるデータ同期信号検出器１００に入力し、その
結果の同期信号検出出力９について、正誤を調べたもの
である。尚、最尤複号器２は、ここでもＰＲ４（パーシ
ャルレスポンスクラス４）の最尤複号器の構成としてい
る。図１３のグラフは、横軸を最尤複合器入力のＳＮＲ
（信号と雑音との比）とし、縦軸を同期信号検出の誤り
率とする。２４ビットの同期信号パターンと全ビットが
一致したときの結果が８４であり、本発明の方法による
ものが、８３である。これを図８と比較すると、全ビッ
トが一致したときの条件では、同期信号パターンが長い
ので、８４の方が同期信号検出の誤り率が若干大きくな
っている。しかし、本発明による方法によるものは、最
尤複号器入力のＳＮＲで、約６ｄＢの改善効果があるこ
とがわかる。また、図８の８３に比べても、これは約２
ｄＢの改善効果があることがわかる。
る検出性能の効果をシミュレーションにて確認した結果
を、図１３にグラフで示す。このシミュレーションは、
第１の実施例と同様にして行った。図１の等化器出力
（最尤複号器入力）５に対して、等化誤差の無い完全に
等化された波形に白色ガウス雑音を加えた波形を入力
し、その結果としての最尤複号器の出力６を、図１２で
構成されるデータ同期信号検出器１００に入力し、その
結果の同期信号検出出力９について、正誤を調べたもの
である。尚、最尤複号器２は、ここでもＰＲ４（パーシ
ャルレスポンスクラス４）の最尤複号器の構成としてい
る。図１３のグラフは、横軸を最尤複合器入力のＳＮＲ
（信号と雑音との比）とし、縦軸を同期信号検出の誤り
率とする。２４ビットの同期信号パターンと全ビットが
一致したときの結果が８４であり、本発明の方法による
ものが、８３である。これを図８と比較すると、全ビッ
トが一致したときの条件では、同期信号パターンが長い
ので、８４の方が同期信号検出の誤り率が若干大きくな
っている。しかし、本発明による方法によるものは、最
尤複号器入力のＳＮＲで、約６ｄＢの改善効果があるこ
とがわかる。また、図８の８３に比べても、これは約２
ｄＢの改善効果があることがわかる。
【００３４】ここで使用した同期信号検出パターンも、
第１の実施例で図１１を用いて説明したものと同様な方
法で見つけることが出来る。但し、グループ数が４、し
きい値を１としている。このため発生頻度の高い一重の
誤りが発生した場合に、正規の同期信号検出位置以前
に、４個のグループのうちの何れのパターンにも一致し
てはならない。このようにして検索したパターンの例を
図１７に示す。この実施例では、図１７のパターン例の
項番２４のビット列を使用した。同様に同期信号検出パ
ターンを照合するグループのビット数を７ビットにした
場合には、図１８に示す３６組のパターンも同様に適用
できる。また、ここで実施例として示している同期信号
検出パターン以外にも適用できるパターンはある。各グ
ループのビット数を８、９、…としたり、グループ数を
６、８、…としたりと、同様にしていろいろな構成が可
能である。
第１の実施例で図１１を用いて説明したものと同様な方
法で見つけることが出来る。但し、グループ数が４、し
きい値を１としている。このため発生頻度の高い一重の
誤りが発生した場合に、正規の同期信号検出位置以前
に、４個のグループのうちの何れのパターンにも一致し
てはならない。このようにして検索したパターンの例を
図１７に示す。この実施例では、図１７のパターン例の
項番２４のビット列を使用した。同様に同期信号検出パ
ターンを照合するグループのビット数を７ビットにした
場合には、図１８に示す３６組のパターンも同様に適用
できる。また、ここで実施例として示している同期信号
検出パターン以外にも適用できるパターンはある。各グ
ループのビット数を８、９、…としたり、グループ数を
６、８、…としたりと、同様にしていろいろな構成が可
能である。
【００３５】図１４は、本発明の第５の実施例の他の構
成法を示した図である。図１４は、図１２で構成された
実施例と同じ機能、性能を有する。図１４について、以
下その動作を説明する。最尤複号器出力データは、奇数
系列のデータ６−１と偶数系列のデータ６−２に分けら
れて入力される。データの分離は、分配器によって実施
してもよいし、また、最尤複号器内で奇数系列と偶数系
列に分離された状態で処理した結果をそのまま使用する
こともできる。入力された最尤複号器出力データ６−１
は、奇数系列のシフトレジスタ９０６〜９０１に順次シ
フトされて保持される。また、最尤複号器出力データ６
−２は、偶数系列のシフトレジスタ９１３〜９０７に順
次シフトされて保持される。奇数系列のシフトレジスタ
出力９２１〜９２６は、パターン照合回路９４１〜９４
４により所定の４個のパターンとパターン照合される。
同様に、偶数系列のシフトレジスタ出力９２７〜９３３
は、パターン照合回路９４５〜９４８により所定の４個
のパターンとパターン照合される。所定の同期パターン
（照合パターン）としては、奇数系列、偶数系列ともに
“１０１００１”、“０１１１００”、“０１０１１
０”、“０１０００１”に照合する。ここでも、パター
ン照合回路として、入力側の一部に論理否定の有る論理
積回路を使用している。第１の実施例と同様にして、同
期信号パターンと一致した場合には、“１”を、一致し
なかった場合には、“０”を出力するようにする。
成法を示した図である。図１４は、図１２で構成された
実施例と同じ機能、性能を有する。図１４について、以
下その動作を説明する。最尤複号器出力データは、奇数
系列のデータ６−１と偶数系列のデータ６−２に分けら
れて入力される。データの分離は、分配器によって実施
してもよいし、また、最尤複号器内で奇数系列と偶数系
列に分離された状態で処理した結果をそのまま使用する
こともできる。入力された最尤複号器出力データ６−１
は、奇数系列のシフトレジスタ９０６〜９０１に順次シ
フトされて保持される。また、最尤複号器出力データ６
−２は、偶数系列のシフトレジスタ９１３〜９０７に順
次シフトされて保持される。奇数系列のシフトレジスタ
出力９２１〜９２６は、パターン照合回路９４１〜９４
４により所定の４個のパターンとパターン照合される。
同様に、偶数系列のシフトレジスタ出力９２７〜９３３
は、パターン照合回路９４５〜９４８により所定の４個
のパターンとパターン照合される。所定の同期パターン
（照合パターン）としては、奇数系列、偶数系列ともに
“１０１００１”、“０１１１００”、“０１０１１
０”、“０１０００１”に照合する。ここでも、パター
ン照合回路として、入力側の一部に論理否定の有る論理
積回路を使用している。第１の実施例と同様にして、同
期信号パターンと一致した場合には、“１”を、一致し
なかった場合には、“０”を出力するようにする。
【００３６】パターン照合結果９５１〜９５８は、一致
数加算器・多数決回路である９６１、９６２及び９６３
に入力される。しきい値は１であるので、一致数加算器
・多数決回路９６１、９６２は、４入力の論理和回路と
することが出来る。
数加算器・多数決回路である９６１、９６２及び９６３
に入力される。しきい値は１であるので、一致数加算器
・多数決回路９６１、９６２は、４入力の論理和回路と
することが出来る。
【００３７】一致数加算器・多数決回路９６１は、同期
パターン“１０１００１”、“０１１１００”に照合し
た結果９５１、９５２、９５５、９５６が入力され、９
６４を出力する。一致数加算器・多数決回路９６２は、
同期信号パターン“０１０１１０”、“０１０００１”
に照合した結果９５３、９５４、９５７、９５８が入力
され、９６５を出力する。同期信号検出パターン部分の
“１０１００１”と“０１１１００”は、同期信号検出
パターン部分の“０１０１１０”と“０１０００１”よ
りも２６サンプル分早く入力されるため、照合結果も早
く出力される。従って、９６４の信号は、遅延器９６７
により２６サンプル分の時間を遅延させて、９６６とし
てタイミングを合わせて出力される。９６５、９６６
は、２入力論理和回路の一致数加算器・多数決回路９６
３に入力される。照合結果９５１〜９５８の少なくとも
何れか１個以上が一致しているならば、同期信号検出出
力９が出力され、照合結果９５１〜９５８の一致数が０
のときには、同期信号検出出力９が出力されない。
パターン“１０１００１”、“０１１１００”に照合し
た結果９５１、９５２、９５５、９５６が入力され、９
６４を出力する。一致数加算器・多数決回路９６２は、
同期信号パターン“０１０１１０”、“０１０００１”
に照合した結果９５３、９５４、９５７、９５８が入力
され、９６５を出力する。同期信号検出パターン部分の
“１０１００１”と“０１１１００”は、同期信号検出
パターン部分の“０１０１１０”と“０１０００１”よ
りも２６サンプル分早く入力されるため、照合結果も早
く出力される。従って、９６４の信号は、遅延器９６７
により２６サンプル分の時間を遅延させて、９６６とし
てタイミングを合わせて出力される。９６５、９６６
は、２入力論理和回路の一致数加算器・多数決回路９６
３に入力される。照合結果９５１〜９５８の少なくとも
何れか１個以上が一致しているならば、同期信号検出出
力９が出力され、照合結果９５１〜９５８の一致数が０
のときには、同期信号検出出力９が出力されない。
【００３８】図１２では、１４ビット分のパターン照合
をしない部分があったが、図１４では、その機能を遅延
器９６７が実現している。つまり、図１２では入力され
るデータ列の時間差を利用しているのに対し、図１４で
は一方の照合結果を遅延させることで、同じ機能を実現
している。また、同期信号パターンの最初のビットが、
シフトレジスタ９０６、９１３のどちらに入力されるか
不定であるため、奇数系列と偶数系列のそれぞれに４個
のパターン照合回路が設けられている。例えば、同期信
号パターンの最初のビットが、シフトレジスタ９０６に
入力されたとすると、シフトレジスタ９０６には、弁別
誤りがなければ、１、０、１、０、０、１と順次入力さ
れる。そのとき、シフトレジスタ９１３には、弁別誤り
がなければ、０、１、１、１、０、０と順次入力され
る。そして、パターン照合回路９４１と９４６でパター
ンが一致し、照合結果“１”を出力する。しかし、パタ
ーン照合回路９４２と９４５は、パターンが一致しな
い。その結果は、一致数加算器・多数決回路９６１、遅
延器９６７を通過する。さらに、時間が経過すると、シ
フトレジスタ９０６には、弁別誤りがなければ、０、
１、０、１、１、０と順次入力される。また、そのと
き、シフトレジスタ９１３には、弁別誤りがなければ、
０、１、０、０、０、１と順次入力される。そして、パ
ターン照合回路９４３と９４８でパターンが一致し、照
合結果“１”を出力する。しかし、パターン照合回路９
４４と９４７は、パターンが一致しない。その結果は、
一致数加算器・多数決回路９６２を通過する。その信号
９６５と遅延器から出力される信号９６６は、一致数加
算器・多数決回路９６３に入力する。従って、同期信号
検出パターンの最初のビットが、シフトレジスタ９０６
に入力された場合には、パターン照合回路９４１、９４
３、９４６、９４８の４個のパターン照合結果で、同期
信号検出がされることがわかる。同様に、同期信号検出
パターンの最初のビットが、シフトレジスタ９１３に入
力された場合には、パターン照合回路９４２、９４４、
９４５、９４７の４個のパターン照合結果で、同期信号
検出をする。
をしない部分があったが、図１４では、その機能を遅延
器９６７が実現している。つまり、図１２では入力され
るデータ列の時間差を利用しているのに対し、図１４で
は一方の照合結果を遅延させることで、同じ機能を実現
している。また、同期信号パターンの最初のビットが、
シフトレジスタ９０６、９１３のどちらに入力されるか
不定であるため、奇数系列と偶数系列のそれぞれに４個
のパターン照合回路が設けられている。例えば、同期信
号パターンの最初のビットが、シフトレジスタ９０６に
入力されたとすると、シフトレジスタ９０６には、弁別
誤りがなければ、１、０、１、０、０、１と順次入力さ
れる。そのとき、シフトレジスタ９１３には、弁別誤り
がなければ、０、１、１、１、０、０と順次入力され
る。そして、パターン照合回路９４１と９４６でパター
ンが一致し、照合結果“１”を出力する。しかし、パタ
ーン照合回路９４２と９４５は、パターンが一致しな
い。その結果は、一致数加算器・多数決回路９６１、遅
延器９６７を通過する。さらに、時間が経過すると、シ
フトレジスタ９０６には、弁別誤りがなければ、０、
１、０、１、１、０と順次入力される。また、そのと
き、シフトレジスタ９１３には、弁別誤りがなければ、
０、１、０、０、０、１と順次入力される。そして、パ
ターン照合回路９４３と９４８でパターンが一致し、照
合結果“１”を出力する。しかし、パターン照合回路９
４４と９４７は、パターンが一致しない。その結果は、
一致数加算器・多数決回路９６２を通過する。その信号
９６５と遅延器から出力される信号９６６は、一致数加
算器・多数決回路９６３に入力する。従って、同期信号
検出パターンの最初のビットが、シフトレジスタ９０６
に入力された場合には、パターン照合回路９４１、９４
３、９４６、９４８の４個のパターン照合結果で、同期
信号検出がされることがわかる。同様に、同期信号検出
パターンの最初のビットが、シフトレジスタ９１３に入
力された場合には、パターン照合回路９４２、９４４、
９４５、９４７の４個のパターン照合結果で、同期信号
検出をする。
【００３９】このように、図１４の構成では、パターン
照合回路が２倍必要となる。さらに、それに伴い、一致
数加算器・多数決回路も増加する。従って、図１４の構
成では、データのためのシフトレジスタを削除すること
が出来るが、パターン照合回路、一致数加算器・多数決
回路及び遅延器が増加する。しかし、遅延器は、最初に
一致した照合結果のみが必要であるため、カウンタ回路
等で容易に実現できる。これらのことから、図１４のよ
うな構成をした場合、回路規模、消費電力を低減できる
可能性がある。特に、同期信号検出パターン中の照合し
ないパターンが多い場合に有効であることは、容易に想
像できる。尚、この図１４に示した照合結果を遅延させ
る構成は、実施例１〜４についても同様に適用できる。
その場合、パターン照合結果を遅延させる時間を照合す
るパターン長に合わせて変えれば良い。
照合回路が２倍必要となる。さらに、それに伴い、一致
数加算器・多数決回路も増加する。従って、図１４の構
成では、データのためのシフトレジスタを削除すること
が出来るが、パターン照合回路、一致数加算器・多数決
回路及び遅延器が増加する。しかし、遅延器は、最初に
一致した照合結果のみが必要であるため、カウンタ回路
等で容易に実現できる。これらのことから、図１４のよ
うな構成をした場合、回路規模、消費電力を低減できる
可能性がある。特に、同期信号検出パターン中の照合し
ないパターンが多い場合に有効であることは、容易に想
像できる。尚、この図１４に示した照合結果を遅延させ
る構成は、実施例１〜４についても同様に適用できる。
その場合、パターン照合結果を遅延させる時間を照合す
るパターン長に合わせて変えれば良い。
【００４０】さらに、本発明によるデータ同期信号検出
装置は、情報処理用の信号処理回路、集積回路、また、
磁気ディスク装置、光磁気ディスク装置、光ディスク装
置、フロッピーディスク装置等の外部記憶装置にも用い
ることができることはいうまでもない。
装置は、情報処理用の信号処理回路、集積回路、また、
磁気ディスク装置、光磁気ディスク装置、光ディスク装
置、フロッピーディスク装置等の外部記憶装置にも用い
ることができることはいうまでもない。
【００４１】図１５は、本発明によるデータ同期信号検
出装置を使用した磁気ディスク装置の例を示したもので
ある。磁気ディスク装置２０１は、磁気ディスク２１
１、磁気ヘッド２１２、Ｒ／ＷＡＭＰ２１３、ＨＤＣマ
イコン２１４、データバッファ２１５、サーボ処理回路
２１６、機構系ドライバ２１７、ＶＣＭ２１８、モータ
２１９、信号処理手段２２０等を持つ。信号処理手段２
２０は、本発明によるデータ同期信号検出器２２１を含
む。この構成の磁気ディスク装置２０１は、データ同期
信号検出誤りの少ない磁気ディスク装置を実現すること
ができる。
出装置を使用した磁気ディスク装置の例を示したもので
ある。磁気ディスク装置２０１は、磁気ディスク２１
１、磁気ヘッド２１２、Ｒ／ＷＡＭＰ２１３、ＨＤＣマ
イコン２１４、データバッファ２１５、サーボ処理回路
２１６、機構系ドライバ２１７、ＶＣＭ２１８、モータ
２１９、信号処理手段２２０等を持つ。信号処理手段２
２０は、本発明によるデータ同期信号検出器２２１を含
む。この構成の磁気ディスク装置２０１は、データ同期
信号検出誤りの少ない磁気ディスク装置を実現すること
ができる。
【００４２】
【発明の効果】本発明により、最尤複合器入力のＳＮＲ
で、約３〜６ｄＢの改善効果があり、従って、高精度の
同期情報をえることが可能である。また、それを用いた
信号処理回路、情報記録再生装置、情報伝送装置等の同
期情報が誤ることによるデータ誤りを、減少させること
も可能となる。
で、約３〜６ｄＢの改善効果があり、従って、高精度の
同期情報をえることが可能である。また、それを用いた
信号処理回路、情報記録再生装置、情報伝送装置等の同
期情報が誤ることによるデータ誤りを、減少させること
も可能となる。
【図１】本発明の構成を説明するためのブロック図であ
る。
る。
【図２】本発明のデータ同期信号検出装置の基本的実施
例を説明するための図である。
例を説明するための図である。
【図３】本発明の第１の実施例を示す図である。
【図４】本発明の第２の実施例を示す図である。
【図５】本発明の第３の実施例を示す図である。
【図６】本発明の第４の実施例を示す図である。
【図７】本発明の第３、４の実施例に用いる一致数加算
器・多数決回路を示す図である。
器・多数決回路を示す図である。
【図８】本発明の効果を説明するための図である。
【図９】データのフォーマットを示す図である。
【図１０】従来の構成を説明するためのブロック図であ
る。
る。
【図１１】本発明に使用する同期信号検出パターンを説
明する図。
明する図。
【図１２】本発明の第５の実施例を示す図である。
【図１３】本発明の第５の実施例の効果を説明するため
の図である。
の図である。
【図１４】本発明の第５の実施例の他の構成例を示す図
である。
である。
【図１５】本発明による磁気ディスク装置を説明するた
めの図である。
めの図である。
【図１６】データ同期検出のためのコード組合せを示す
図である。
図である。
【図１７】データ同期検出のための他のコード組合せを
示す図である。
示す図である。
【図１８】データ同期検出のためのさらに他のコード組
合せを示す図である。
合せを示す図である。
１ 等化器
２ 最尤復号器
３ 符号復調器
５ 等化器出力（最尤復号器入力）
６ 最尤復号器出力
１１ １００ データ同期信号検出器
９１ ＰＬＯ ＳＹＮＣ
９２ ＳＹＮＣ ＢＹＴＥ（データ同期信号）
９３ ＩＤ領域またはデータ領域
９４ ＣＲＣ部またはＥＣＣ部
９５ ＧＡＰ部
２０１ 磁気ディスク装置
２０２ 上位装置
２１１ 磁気ディスク
２１２ 磁気ヘッド
２１３ Ｒ／Ｗ ＡＭＰ
２１４ ＨＤＣ、マイコン
２１５ データバッファ
２１６ サーボ処理回路
２１７ 機械系ドライバ
２１８ ＶＣＭ
２１９ モーター
２２０ 信号処理手段
２２１ データ同期信号検出器
１０１〜１１８，３０１〜３１０，４０１〜４１２，５
０１〜５１６，６０１〜６２１，８０１〜８３８，９０
１〜９１３ シフトレジスタ １２１〜１３８，３２１〜３３０，４２１〜４３２，５
２１〜５３６，６２２〜６４２，８４１〜８６４，９２
１〜９３３ シフトレジスタ出力 １４１〜１４４，３４１〜３４２，４４１〜４４２，５
４１〜５４４，６４３〜６４６，８７１〜８７４，９４
１〜８９４８ パターン照合回路 １４５〜１４８，３４３〜３４４，４４３〜４４４，５
４５〜５４８，６４７〜６５０，８７５〜８７８，９５
１〜９５８ パターン照合結果 １５１，３５１，４５１，５５１，８８１，９６１，９
６２，９６３ 一致数加算器・多数決回路 ９６７ 遅延回路（Ｄｅｌａｙ） ７０１〜７０７ ＮＯＲゲート ７１１〜７１６ ＮＯＲゲート出力
０１〜５１６，６０１〜６２１，８０１〜８３８，９０
１〜９１３ シフトレジスタ １２１〜１３８，３２１〜３３０，４２１〜４３２，５
２１〜５３６，６２２〜６４２，８４１〜８６４，９２
１〜９３３ シフトレジスタ出力 １４１〜１４４，３４１〜３４２，４４１〜４４２，５
４１〜５４４，６４３〜６４６，８７１〜８７４，９４
１〜８９４８ パターン照合回路 １４５〜１４８，３４３〜３４４，４４３〜４４４，５
４５〜５４８，６４７〜６５０，８７５〜８７８，９５
１〜９５８ パターン照合結果 １５１，３５１，４５１，５５１，８８１，９６１，９
６２，９６３ 一致数加算器・多数決回路 ９６７ 遅延回路（Ｄｅｌａｙ） ７０１〜７０７ ＮＯＲゲート ７１１〜７１６ ＮＯＲゲート出力
フロントページの続き
(56)参考文献 特開 平６−350960（ＪＰ，Ａ)
特開 平５−41034（ＪＰ，Ａ)
特開 平５−12809（ＪＰ，Ａ)
特開 平４−34769（ＪＰ，Ａ)
特開 昭63−160070（ＪＰ，Ａ)
特開 平４−90169（ＪＰ，Ａ)
特開 昭62−264744（ＪＰ，Ａ)
特開 平５−159462（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 20/10
G11B 20/12
G11B 20/14
G11B 20/18
Claims (15)
- 【請求項１】 データ弁別器から出力されたデータのビ
ット列を用いてデータ同期信号検出を行うデータ同期信
号検出装置において、 前記データ弁別器から出力された同期信号検出パターン
を含むデータのビット列を奇数番目ビット列と偶数番目
ビット列に分離し、さらに該奇数番目ビット列と偶数番
目ビット列をそれぞれのビット列の中で１個以上のグル
ープに分けて出力する手段と、 該各グループごとに設けられ、該グループの出力をそれ
ぞれ対応する所定の同期信号パターンと照合し一致を取
る照合手段と、 該各照合手段の出力を入力し、一致したグループの個数
が所定のしきい値以上の場合にデータ同期信号を検出す
る手段を備えることを特徴とするデータ同期信号検出装
置。 - 【請求項２】 請求項１記載のデータ同期信号検出装置
において、 前記データ弁別器が最尤復号器（ビタビ復号器）である
ことを特徴とするデータ同期信号検出装置。 - 【請求項３】 データ弁別器から出力されたデータのビ
ット列を用いてデータ同期信号検出を行うデータ同期信
号検出装置において、 前記データ弁別器から出力された同期信号検出パターン
を含むデータのビット列の先行するビット列と、該先行
するビット列に続く１ビット以上の任意のパターンのビ
ット列の後に続く後行するビット列の両ビット列のそれ
ぞれを奇数番目ビット列と偶数番目ビット列に分離し、
さらに該奇数番目ビット列と偶数番目ビット列をそれぞ
れのビット列の中で２個以上のグループに分けて出力す
る手段と、 該各グループごとに設けられ、該グループの出力をそれ
ぞれ対応する所定の同期信号パターンと照合し一致を取
る照合手段と、 該各照合手段の出力を入力し、一致したグループの個数
が所定のしきい値以上の場合にデータ同期信号を検出す
る手段を備えることを特徴とするデータ同期信号検出装
置。 - 【請求項４】 データ弁別器から出力されたデータのビ
ット列を用いてデータ同期信号検出を行うデータ同期信
号検出装置において、 前記データ弁別器から出力された同期信号検出パターン
を含むデータのビット列における同期信号検出パターン
を、先行するビット列と、該先行するビット列に続く１
ビット以上の任意のパターンのビット列の後に続く後行
するビット列で構成し、両ビット列のそれぞれを奇数番
目ビット列と偶数番目ビット列に分離し、さらに該奇数
番目ビット列と偶数番目ビット列をそれぞれのビット列
の中で２個以上のグループに分け、 前記データ弁別器から出力されたデータのビット列の奇
数番目ビット列を入力する少なくとも前記グループのビ
ット数の段数を有する奇数側シフト手段と、 前記データ弁別器から出力されたデータのビット列の偶
数番目ビット列を入力する少なくとも前記グループのビ
ット数の段数を有する偶数側シフト手段と、 前記各グループごとに設けられ、前記奇数側シフト手段
の各段の出力を入力しグループ対応の所定の同期信号パ
ターンと照合し一致を取る奇数側照合手段と、 前記各グループごとに設けられ、前記偶数側シフト手段
の各段の出力を入力しグループ対応の所定の同期信号パ
ターンと照合し一致を取る偶数側照合手段と、 前記先行するビット列のグループの奇数側照合手段およ
び偶数側照合手段の出力を入力し、一致したグループの
個数が所定のしきい値以上の場合に出力を出す先行側手
段と、 前記後行するビット列のグループの奇数側照合手段およ
び偶数側照合手段の出力を入力し、一致したグループの
個数が所定のしきい値以上の場合に出力を出す後行側手
段と、 前記先行側手段の出力を遅延する遅延手段と、 該遅延手段の出力と前記後行側手段の出力との論理和を
取りデータ同期信号を検出する手段を備えることを特徴
とするデータ同期信号検出装置。 - 【請求項５】 請求項３または請求項４記載のデータ同
期信号検出装置において、 前記データ弁別器が最尤復号器（ビタビ復号器）である
ことを特徴とするデータ同期信号検出装置。 - 【請求項６】 請求項１乃至請求項５のいずれかの請求
項記載のデータ同期信号検出装置において、 使用する同期信号検出パターンとして、誤り発生が１箇
所とその誤り伝播が１箇所の誤りで、正規の同期信号検
出位置以前に同期信号検出パターンに一致するグループ
数が、常にこれを判定するしきい値よりも少なくなるパ
ターンの組合せを用いることを特徴とするデータ同期信
号検出装置。 - 【請求項７】 請求項１または請求項２記載のデータ同
期信号検出装置において、 前記奇数番目と偶数番目のビット列に分離したそれぞれ
を１個のグループとし、また、前記所定のしきい値を１
とし、一致したグループの個数が１個以上の場合にデー
タ同期信号を検出することを特徴とするデータ同期信号
検出装置。 - 【請求項８】 請求項７記載のデータ同期信号検出装置
において、 前記１個のグループのビット列の長さを５ビットとし、
また、前記所定の同期信号パターンとして“０１０１
１”および“０１００１”を用いることを特徴とするデ
ータ同期信号検出装置。 - 【請求項９】 請求項１または請求項２記載のデータ同
期信号検出装置において、 前記奇数番目と偶数番目のビット列に分離したそれぞれ
を２個のグループとし、また、前記所定のしきい値を２
とし、一致したグループの個数が２個以上の場合にデー
タ同期信号を検出することを特徴とするデータ同期信号
検出装置。 - 【請求項１０】 請求項３乃至請求項５のいずれかの請
求項記載のデータ同期信号検出装置において、 前記所定のしきい値を１とすることを特徴とするデータ
同期信号検出装置。 - 【請求項１１】 請求項９または請求項１０記載のデー
タ同期信号検出装置において、 １個の前記グループのビット列の長さを４ビットとし、
また、前記所定の同期信号パターンとして“００１
０”、“０１００”、“０１１１”および“１０１１”
を用いることを特徴とするデータ同期信号検出装置。 - 【請求項１２】 請求項９または請求項１０記載のデー
タ同期信号検出装置において、 １個の前記グループのビット列の長さを５ビットとし、
また、前記所定の同期信号パターンとして“１０１１
０”、“１０１０１”、“０１１０１”および“００１
１１”を用いることを特徴とするデータ同期信号検出装
置。 - 【請求項１３】 請求項９または請求項１０記載のデー
タ同期信号検出装置において、１個の前記グループのビ
ット列の長さを６ビットとし、また、前記所定のデータ
同期信号パターンとして“００１０００”、“０１００
１１”、“０１０１１０”および“１０１１１０”の組
合せ、または、“００１０００”、“０１００１１”、
“１０１０１１”および“１０１１１０”の組合せ、ま
たは、“００１０００”、“０１０１１０”、“１０１
００１”および“１０１１１０”の組合せ、または、
“００１０００”、“１０１００１”、“１０１０１
１”および“１０１１１０”の組合せ、または、“０１
０００１”、“０１００１１”、“０１０１１０”およ
び“０１１１００”の組合せの何れかを用いることを特
徴とするデータ同期信号検出装置。 - 【請求項１４】 請求項１乃至請求項１３のいずれかの
請求項記載のデータ同期信号検出装置を集積化した集積
回路。 - 【請求項１５】 データ同期信号検出装置として請求項
１乃至請求項１３のいずれかの請求項記載のデータ同期
信号検出装置を備えることを特徴とする外部記憶装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918896A JP3428327B2 (ja) | 1996-10-11 | 1996-10-11 | データ同期信号検出装置 |
| US08/948,942 US6125156A (en) | 1996-10-11 | 1997-10-10 | Data synchronizing signal detecting device |
| US09/400,856 US6856660B1 (en) | 1996-10-11 | 1999-09-21 | Signal processing method and apparatus and disk device using the method and apparatus |
| US09/570,037 US6259753B1 (en) | 1919-10-11 | 2000-05-12 | Data synchronizing signal detecting device |
| US09/837,264 US6473477B2 (en) | 1996-10-11 | 2001-04-19 | Data synchronizing signal detecting device |
| US10/244,516 US6823030B2 (en) | 1996-10-11 | 2002-09-17 | Data synchronizing signal detecting device |
| US10/969,951 US7184505B2 (en) | 1996-10-11 | 2004-10-22 | Data synchronizing signal detecting device |
| US11/028,047 US20050117871A1 (en) | 1996-10-11 | 2005-01-04 | Signal processing method and apparatus and disk device using the method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918896A JP3428327B2 (ja) | 1996-10-11 | 1996-10-11 | データ同期信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125002A JPH10125002A (ja) | 1998-05-15 |
| JP3428327B2 true JP3428327B2 (ja) | 2003-07-22 |
Family
ID=17739921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28918896A Expired - Fee Related JP3428327B2 (ja) | 1919-10-11 | 1996-10-11 | データ同期信号検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US6125156A (ja) |
| JP (1) | JP3428327B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3428327B2 (ja) * | 1996-10-11 | 2003-07-22 | 株式会社日立製作所 | データ同期信号検出装置 |
| US6856660B1 (en) * | 1996-10-11 | 2005-02-15 | Hitachi, Ltd. | Signal processing method and apparatus and disk device using the method and apparatus |
| US6449325B1 (en) * | 1998-03-13 | 2002-09-10 | Samsung Electronics Co., Ltd. | Circuitry operative on selected symbol slicing results for synchronizing data fields in a digital television receiver |
| US6519304B1 (en) * | 1998-03-13 | 2003-02-11 | Samsung Electronics Co., Ltd. | Circuitry operative on selected symbol slicing results for synchronizing data fields in a digital television receiver |
| JP2001184806A (ja) | 1999-12-27 | 2001-07-06 | Toshiba Corp | 同期信号検出装置、同検出装置を備えた情報記憶装置、及び同期信号検出方法 |
| JP2001332035A (ja) | 2000-05-19 | 2001-11-30 | Hitachi Ltd | データ同期信号検出装置、及びこれを用いた信号処理装置、並びにこれらを備えた情報記録再生装置、並びにデータ同期信号検出方法とこの方法に使用される情報記録媒体 |
| US7010065B2 (en) * | 2001-05-25 | 2006-03-07 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems |
| EP1420697A4 (en) * | 2001-06-05 | 2007-05-30 | Barnev Ltd | BIRTH CONTROL SYSTEM |
| US7012965B2 (en) * | 2001-12-26 | 2006-03-14 | Hewlett-Packard Development Company, L.P. | High speed leading or trailing bit value detection |
| CN1640033A (zh) | 2002-03-08 | 2005-07-13 | 艾威尔公司 | 用于高速率正交频分复用通信的***和方法 |
| JP3643822B2 (ja) * | 2002-09-20 | 2005-04-27 | 沖電気工業株式会社 | インタフェース回路 |
| KR100677106B1 (ko) * | 2002-12-10 | 2007-02-01 | 삼성전자주식회사 | 정보저장매체 및 그 기록/재생방법 |
| JP4395455B2 (ja) * | 2005-02-24 | 2010-01-06 | 太陽誘電株式会社 | 光情報記録装置および方法および信号処理回路 |
| US7660076B2 (en) * | 2005-09-02 | 2010-02-09 | International Business Machines Corporation | Helical gear actuator for tape drive systems |
| US7606498B1 (en) * | 2005-10-21 | 2009-10-20 | Nortel Networks Limited | Carrier recovery in a coherent optical receiver |
| KR101212856B1 (ko) * | 2006-01-07 | 2012-12-14 | 삼성전자주식회사 | 통신 시스템에서 데이터를 복호하는 방법 및 장치 |
| CN101312349B (zh) * | 2007-05-26 | 2010-08-25 | 华为技术有限公司 | 信息块编码及同步检测的方法和装置 |
| US9431457B1 (en) * | 2015-08-25 | 2016-08-30 | HGST Netherlands B.V. | Implementing deposition growth method for magnetic memory |
| CN116866108B (zh) * | 2023-07-31 | 2024-03-12 | 苏州纳芯微电子股份有限公司 | 总线通信方法、通信***控制方法和通信*** |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3428327B2 (ja) | 1996-10-11 | 2003-07-22 | 株式会社日立製作所 | データ同期信号検出装置 |
| NL8003477A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Inrichting voor het verwerken van serieele informatie welke is voorzien van synchronisatiewoorden. |
| JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
| JPH0648582B2 (ja) | 1982-03-31 | 1994-06-22 | 株式会社日立製作所 | 光学的情報記録再生方法 |
| JPS59169341A (ja) * | 1983-03-14 | 1984-09-25 | Matsushita Electric Ind Co Ltd | 軸方向空隙誘導モ−タ |
| JPS61158780U (ja) * | 1985-03-22 | 1986-10-01 | ||
| US4937843A (en) * | 1986-03-28 | 1990-06-26 | Ampex Corporation | Digital data block synchronizer |
| US5218691A (en) | 1988-07-26 | 1993-06-08 | Disk Emulation Systems, Inc. | Disk emulation system |
| US5331618A (en) * | 1989-12-14 | 1994-07-19 | Asaca Corporation | Synchronizing signal detector for multi-beam optical disk unit |
| US5289476A (en) * | 1991-05-10 | 1994-02-22 | Echelon Corporation | Transmission mode detection in a modulated communication system |
| JPH0574051A (ja) * | 1991-09-18 | 1993-03-26 | Nikon Corp | 同期情報検出装置 |
| JPH05159462A (ja) * | 1991-12-03 | 1993-06-25 | Canon Inc | 情報伝送または記録方法、情報記録再生装置および情報伝送装置 |
| JPH05325431A (ja) * | 1992-05-22 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 磁気ディスク装置 |
| JP3383986B2 (ja) * | 1992-05-29 | 2003-03-10 | ソニー株式会社 | ブロック同期パターン検出装置及びその検出方法 |
| US5341249A (en) | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| JPH0765513A (ja) * | 1993-08-27 | 1995-03-10 | Canon Inc | 同期マーク検出装置及び情報再生装置 |
| JP3351163B2 (ja) * | 1994-07-27 | 2002-11-25 | 株式会社日立製作所 | 情報記録再生装置及び信号処理回路 |
| US5596956A (en) * | 1994-12-16 | 1997-01-28 | Honda Giken Kogyo Kabushiki Kaisha | Electromagnetically driven valve control system for internal combustion engines |
| US5590159A (en) * | 1995-02-07 | 1996-12-31 | Wandel & Goltermann Technologies, Inc. | Digital data sequence pattern filtering |
| JPH09223365A (ja) * | 1996-02-16 | 1997-08-26 | Hitachi Ltd | データ記録再生装置 |
| US5844920A (en) * | 1996-11-07 | 1998-12-01 | Cirrus Logic, Inc. | Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system |
| US5852630A (en) | 1997-07-17 | 1998-12-22 | Globespan Semiconductor, Inc. | Method and apparatus for a RADSL transceiver warm start activation procedure with precoding |
| JPH11251927A (ja) | 1998-03-04 | 1999-09-17 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
| DE19860197A1 (de) * | 1998-12-24 | 2000-06-29 | Fev Motorentech Gmbh | Verfahren zur Erkennung von Zündaussetzern an einer Kolbenbrennkraftmaschine |
| JP2001173468A (ja) * | 1999-12-17 | 2001-06-26 | Honda Motor Co Ltd | 内燃機関の電磁バルブ装置の制御方法 |
-
1996
- 1996-10-11 JP JP28918896A patent/JP3428327B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-10 US US08/948,942 patent/US6125156A/en not_active Expired - Fee Related
-
2000
- 2000-05-12 US US09/570,037 patent/US6259753B1/en not_active Expired - Fee Related
-
2001
- 2001-04-19 US US09/837,264 patent/US6473477B2/en not_active Expired - Fee Related
-
2002
- 2002-09-17 US US10/244,516 patent/US6823030B2/en not_active Expired - Fee Related
-
2004
- 2004-10-22 US US10/969,951 patent/US7184505B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6473477B2 (en) | 2002-10-29 |
| US20030012319A1 (en) | 2003-01-16 |
| US6823030B2 (en) | 2004-11-23 |
| US20050053181A1 (en) | 2005-03-10 |
| US20010022825A1 (en) | 2001-09-20 |
| JPH10125002A (ja) | 1998-05-15 |
| US6125156A (en) | 2000-09-26 |
| US6259753B1 (en) | 2001-07-10 |
| US7184505B2 (en) | 2007-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428327B2 (ja) | データ同期信号検出装置 | |
| US5635933A (en) | Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel | |
| US5938790A (en) | Sequence error event detection and correction using fixed block digital sum codes | |
| US6201652B1 (en) | Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection | |
| JP3886300B2 (ja) | 信号処理装置及びその信号処理方法 | |
| JP3084916B2 (ja) | ディスクプレーヤの再生データ処理回路 | |
| JP2780612B2 (ja) | 磁気記録再生装置 | |
| US6581184B1 (en) | Method and circuit for including parity bits in write data of a mass data storage device, or the like, using a 48/54 mtr (3:k) code constraint, and post-processing circuit and method for processing read back data that includes said code constraint | |
| US7020833B2 (en) | Data synchronization detection method, information recording method, and information reproduction method | |
| JP4029498B2 (ja) | ビタビ検出方法並びにビタビ検出装置 | |
| JP2003123400A (ja) | データ記録装置、データ再生装置並びにデータ記録再生装置 | |
| JPH0421943B2 (ja) | ||
| JP2508471B2 (ja) | アドレスデ−タの処理装置 | |
| KR100244190B1 (ko) | 동기신호 검출회로 | |
| US6856660B1 (en) | Signal processing method and apparatus and disk device using the method and apparatus | |
| JP2001184806A (ja) | 同期信号検出装置、同検出装置を備えた情報記憶装置、及び同期信号検出方法 | |
| US5365382A (en) | Synchronization to different fields in a storage device | |
| JP3878644B2 (ja) | 信号処理装置及び磁気ディスク装置 | |
| JP3648360B2 (ja) | データ同期信号検出装置及び磁気ディスク装置 | |
| JP4131050B2 (ja) | データ伝送方法 | |
| JP4238425B2 (ja) | ディスクドライブ装置およびサーボ情報検出方法 | |
| US6583941B1 (en) | Method and apparatus for thermal asperity recovery for word sync detection in data channels | |
| JP2000100084A (ja) | 信号処理装置および磁気ディスク装置 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| JPH10134524A (ja) | 媒体欠陥検出・登録方法及びこれを用いた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040316 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20040706 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |