DE2737073C3

DE2737073C3 - Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle

Info

Publication number: DE2737073C3
Application number: DE2737073A
Authority: DE
Inventors: Kurt Dipl.-Ing. Dr. 8021 Taufkirchen Hoffmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-08-17
Filing date: 1977-08-17
Publication date: 1981-09-17
Also published as: DE2737073A1; DE2737073B2; GB2002958A; FR2400771A1; GB2002958B; FR2400771B1; US4194283A; JPS5445578A

Description

Die Erfindung geht von einem Stand der Technik aus, wie er in der Literaturstelle »Electronics« (April. 1. 1976). S. 77 und 78. und in der DE-OS 26 30 571 beschrieben ist. Dort ist ein Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine EinTransistor-Speicherzelle eines aus gleichartigen Speicherzellen zusammengeselzten monolithisch integrierten Halbleiterspeichers gezeigt, wobe^; in einem Halbleiterkörper eines Leitungstyps zunächst zwei Zonen des entgegengesetzten Leitungstyps erzeugt werden, von denen die eine an eine ebene Oberfläche des Halbleiterkörpers angrenzt und die andere im Innern des Halbleiterkörpers angeordnet ist, wobei dann eine von der ebenen Oberfläche ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart angebracht wird, daß von jeder der beiden Zontn des entgegengesetzten Leitjngutyps ein Teil entfernt wird, und wobei schließlich die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und eine Gaieelektrode aufgebracht wird, die einen an die Vertiefung angrenzenden, zwischen den beiden Zonen des entgegengesetzten Leitunguvps liegenden Bereich des Halbleiterkörpers vom einen Leitungstyp überdeckt. Das Produkt eines solchen Verfahrens ist ein sogenannter »VMOS«- Transistor.

Vorzugsweise geht man bei seiner Herstellung von einem p'dotierten scheibenförtinigen Siliciumeinkristall aus, an dessen Oberfläche am Ort der zu erzeugenden Ein-Transistor-Speicherzelle eine n⁺-dolierte lokal begrenzte Zone durch entsprechendes maskiertes

Umdotieren hergestellt wird.

Anschließend wird der mit den umdotierteh Zonen versehene ebene Oberflächenteil der Siliciumscheibe mit einer p-dotierten einkristallinen Siliciumschicht epitaktisch abgedeckt, so daß die umdotierten Zonen sich nunmehr im Inneren des resultierenden Halbleiterkörpers, umgeben von einer p-leitenden Umgebung, befinden. Oberhalb jeder der umdotierten η⁺-Zonen wird nun an der ebenen Oberfläche der epitaktischen Schicht je eine weitere η-Zone derart hergestellt, daß die neu entstandenen Zonen durch einen p-Dereich von der η ⁺ -Zone im Inneren des Halbleiterkörpers getrennt sind. Die im Inneren des Halbleiterkörpers befindliche n*-Zone bildet die Sourcezone, die an der Oberfläche der epilaktischen Schicht erzeugte η-Zone die Drainzohe des herzustellenden Isolierschicht-Feldeffekttransistors. Zur Vervollständigung wird im Bereich der Drainzone unter Verwendung einer Ätzmaske eine Vertiefung mit v-förmigem Längssirhniiipruiii ei/eugi, dessen tiefste Stelle bis in die innere η *-Zone hineinreicht. Die Siliciumoberfläche in der Vertiefung wird dann mit einer dünnen Oxydschicht bedeckt, auf der dann die Gateclektrode des Feldeffekttransistors aufgebracht wird. Die Bezeichnung VMOS rührt von der V-förmigen Vertiefung her.

Um nun einen solchen VMOS-Transistor zu einer Ein-Transistor-Speicherzelle geeignet zu machen gibt man z. B. der Sourcezone eine stärkere Dotierung als der Drainzone und sorgt dafür, daß ihr pn-Übergang großflächiger als der der Drainzone wird. Dies bedeutet, daß der Hauptteil der Speicherkapazität der Ein-Transistor-Speicherzelle durch den die Sourcezone begrenzenden pn-übergang gegeben ist. Man ordnet außerdem diese Source/one der einzelnen Speicherzelle in einer aus solchen Speicherzellen aufgebauten integrierten Speichermatrix individuell zu, während die Drainzone häufig auch dazu verwendet wird, um als Bit-Leitung die Verbindung zu innerhalb derselben Matrixspalte als die betrachtete Zelle angeordneten weiteren Speicherzellen derselben Art zu dienen.

Ersichtlich liegt der Vorteil der diese Speicherzellen liefernden VMOS-Technik darin, daß man inteßrierte Halbleiterspeicher mit besonders hoher Zellendichte herstellen kann. Die bekannten Herstellungsverfahren arbeiten jedoch mit Epitaxie. Es ist Aufgabe der Erfindung, einen hiervon abweichenden Weg anzugeben.

Die Erfindung betrifft ein Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine EinTransistor-Speicherzelle eines aus gleichartigen Speicherzellen 'usammengesetzten monolithisch integrierten Halbleiterspeichers entsprechend dem Oberbegriff der Patentansprüche 1 oder 15. Um die angegebene Aufgabe zu lösen, wird erfindungsgemäß entsprechend den Kennzeichen der Patentansprüche 1 oder 15 dabei vorgegangen.

Es wird also im Gegensatz zu der üblichen Technik von einem Halbleiterkörper ausgegangen, dessen Material ohne weitere Umdotierung die kanalbildende Zone des Feldeffekttransistors der Speicherzelle bildet. während sowohl die Source- als auch die Drainzone durch lokales Umdotieren erzeugt werden. Damit entfällt vor allem die Epitaxie.

Die verschiedenen Durchführungsarten des erfindungsgemäßen Verfahrens werden nun an Hand der F i g. 1 bis 16 näher beschrieben. Dabei dient F i g. i bis Fig. 14 zur Beschreibung einer ersten Durchführungsart des erfindungsgemäßen Verfahrens an Hand verschiedener Ausführungsbeispiele und Fig. 15 und Fig. 16 zur Erläuterung einer zweiten Ausführungsart der Erfindung.

Ein erstes Ausführungsbeispiel der ersten Purchfühfungsart der Erfindung besteht darin, daß an einem ebenen Oberflächenteil des Halbleilerköfpefs H ein Gebiet A in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkörper erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe Teine Umdotierung des Halbleiterkorpers unter Entstehung eines der Gestalt und Größe des Gebiets A entsprechenden umdotierten Bereichs U\ bewirkt, daß außerdem ein von außen an das Gebiet A angrenzendes zweites Gebiet B in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkorpers erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe ! unter Entstehung Eines von der

in bestimmten umdotierten Bereichs Ut eine Umdotierung des Halbleiterkorpers bewirkt und daß dabei die Tiefe t kleiner als die Tiefe T bemessen wird, und daß schließlich die Vertiefung V an den Gebieten A und B der Halbleiteroberfläche derart erzeugt wird, daß aus

r» den umdotierten Bereichen U\ und lh mindestens zwei getrennte Zonen Z-t und Z\ entstehen, von denen die eine die Halbleiteroberfläche in der Vertiefung längs deren Rand /id die andere an ihrer tiefsten Stelle erreicht. Dabei wird man zum Beispiel die Gebiete A und B an

in der Halbleiteroberfläche zweckmäßig derart wählen, daß das Gebiet A die Gestalt eines Rechtecks und das Gebiet ßdie Gestalt eines angranzenden Streifens hat, und daß die Vertiefung Vdie Gestalt einer umgekehrten quadratischen Pyramide oder Trichters erhält, deren

η Rand das Gebiet A innerhalb des Gebiets Sumgibt.

Diese Variante des erfindungsgemäßen Verfahrens wird zweckmäßig angewendet, wenn entweder eine einzelne Speicherzelle erzeugt werden soll, oder wenn bei der Herstellung einer integrierten Matrix aus

An solchen Speicherzellen die Verbindung zwischen benachbarten Zellen der Matrix durch äußere Mittel erfolgt Sie ist mittels der F i g. 1 und 3 dargestellt.

Fine 'weite Variante der ersten D'rchführungsart des erfindungsgemäßen Verfahrens Si · Mir. daß das

ΐϊ Gebiet A die Gestalt eines gesti-tkun rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind

in und jedes Gebiet B eine gemeinsame Grenze zum Gebiet A erhält, und daß schließlich die Vertie^r>ng die Gestalt eines umgekehrten Daches erhält, dessen Länge mindestens gleich der Länge des Gebiets A ist und dessen beide Ränder parallel zur Begrenzung des

v> Gebiets A durch je eines der beiden Gebiete B hindurchgeführt werden.

Bei einer dritten Variante der ersten Ausführungsform des erfindungsgemäßen Verfahrens wird vorgesehen, daß das Gebiet A die Gestalt eines gestreckten

*> rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind und jedes Gebiet B eine gemeinsame

«ö Grenze zum Gebiet A erhält, und daß schließlich je eine die Gestalt einer umgekehrten quadratischen Pyramide aufweisende Vertiefung je Paar von zusammengehörigen Gebieten B derart erzeugt wird, daß die Vertiefung

mit parallel und senkrecht zur Begrenzung des Gebiets A verlaufendem Rande symmetrisch zu der durch die Längssymmetrieachse des Gebiets A senkrecht zur Halbleiteroberfläche gelegten Ebene ausgebildet ist.

Diese beiden Varianten werden vor allem angewen- % det, wenn es sich um die Herstellung einer Speichermatrix handelt und eine der beiden Zonen der Ein-Transistör-Speicherzellen zugleich als Bit-Leilung ausgestaltet werden- soll. Die beiden Varianten werden an Hand der Fig. 2 bis 7 näher beschrieben.

Gemäß Fig. 1 werden an einer Oherfliichenseite eines p-leitenden Siliciumeinkristalls //zusammengehörende umdotierte Bereiche U\, U₂ vom enlgegengeset? ten Leitungstyp durch Diffusion beziehungsweise Implantation von Donatormaterial erzeugt. Jedes Paar von umdotierten Bereichen Ui. U₂ wird dann infolge der Erzeugung einer Vertiefung V in Gestalt einer Umgekehrten, das heißt auf der Spitze stehenden Pyramide mit quadratischem Querschnitt in zwei getrennte Zonen Zi und Z₂ umgeformt, von denen die eine, nämlich Zi. die Source-Zone und zugleich die Speicherkapazität der Zelle bildet, während die andere Zone Z₂ die Drainzone darstellt. Entsprechend den obigen allgemeinen Ausführungen werden hierzu zwei konzentrische Quadrate an der ebenen Halblciteroberfläche mit parallel zueinander orientierten Seiten pro zu erzeugender Speicherzelle abgegrenzt. Das Innere dieser beiden Quadrate stellt das Gebiet A, die Differenz zwischen dem inneren und dem äußeren Quadrat das Gebiet ßdar. Definitionsgemäß wird durch die ausschließlich über das Gebiet A erfolgende Umdotierung der bis zu einer größeren Tiefe T reichende umdotierte Bereich U\ und durch die ausschließlich über das Gebiet B erfolgende Umdotierung der bis nur zu einer kleineren Tiefe reichende Ji umdotierte Bei eich U₂ geschaffen. Bevorzugt erhält der nur die geringere Tiefe ι erreichende der beiden umdotierten Bereiche, nämlich der Bereich U₂. die höhere Dotierungskonzentration. Er wird also im Vergleich zum anderen Bereich U\ η *-dotiert, so daß der ihn begrenzende pn-übergang eine größere Steilheit und damit eine höhere spezifische Kapazität als uti utii uCtCivn u»i uCgiCüZCriut pü-wüci'^äfig ΟΓιιαιΐ.

Außerdem wird, indem man das Gebiet B größer als das Gebiet A wählt, automatisch dafür gesorgt, daß der den umdolierten Bereich U₂ und die spätere Kapazitätszone Zi begrenzende pn-Übergang absolut eine merklich größere Kapazität als die die spätere, insbesondere den Drain der Speicherzelle darstellende, zweite umdotierte Zone der Speicherzelle Z₂ erhält.

Die für die Dotierung des Bereichs Ut zu verwendende Oiffusions- oder Implantierungsmaske muß ersichtlich so ausgestaltet sein, daß sie die Halbleiteroberfläche mit Ausnahme des beziehungsweise der Gebiete A abdeckt, so daß nur dort der darzubietende Donator in den Halbleiterkörper eindringen kann. Anders ist es bei der für die Dotierung des Bereichs Lh zu verwendenden Maske. Diese kann so ausgestaltet sein, daß sie lediglich die Gebiete B frei läßt. Sie kann aber auch so ausgestaltet sein, daß sie die Gebiete A und B frei läßt, ta Zwar dringt dann bei der Herstellung des Bereichs U₂ und bei der Herstellung des Bereichs U\ Dotierungsstoff in einen bis zur Tiefe / unter dem Oberflächenbereich A reichenden Bereich ein. so daß dieser stärker als der ausschließlich dem Gebiet B zugeordnete Bereich U₂ und erst recht stärker als der eine größere Tiefe als t aufweisende Teil des Bereichs Uj dotiert sind. Dieser besonders stark dotierte Bereich unmittelbar unter der Halbleiteroberfläche des Gebiets A wird jedoch bei der Erzeugung der Vertiefung A automatisch entfernt, wie man unmittelbar aus F i g. 3 erkennt.

Zur Erzeugung von Vertiefungen mit konvergierenden ebenen Begrenzungsflächen nützt man zum Beispiel die Tatsache aus, daß die Ätzgeschwindigkeit in einem Siliciumeinkristall richtungsabhängig ist, derart, daß die Abtragungsgeschwindigkeit Senkrecht zu defl (Hl)-Ebenen am kleinsten ist. Aus diesem Grunde lassen sich bei Verwendung entsprechend abgestimmter Ätzmittel spontan Vertiefungen erzeugen, deren vier Begrenzungsflächen je einer der vier Scharen von (111)-Ebenen des Kristallgitters angehören. Demzufolge treffen sich je zwei solcher Begrenzungsflächen unter einem Winkel, dessen Cosinus den Wert 1/3 hat (etwas mehr als 70°).

Es ist deshalb zweckmäßig, wenn man die zur Erzeugung der Vertiefungen V zu verwendenden Ätzrnasken derart auf einem nicht mit einer (1 U)-Ebene koinzidierenden Kristalloberflächenteil ausrichtet, daß die Begrenzungen der Ätzfenster parallel zu je einer Schar von (lll)-Ebenen liegen. Da andererseits die Orientierung und Anordnung der Fenster, wie aus den Figuren der Zeichnung hervorgeht, in jeweils einer spezifischen Anordnung in bezug auf die beiden umdotierten Bereiche U\ und U₂ zu wählen ist, um aus den beiden Bereichen Ui und U₂ die Kapazitätszone Zi und die andere Zone Z₂ der einzelnen Speicherzellen zu erhalten, empfiehlt es sich, wenn man die Begrenzungen der umdotierten Bereiche Ut und U₂ (und damit die der Gebiete A und ß^derart festlegt, daß sie parallel zu den Schnittlinien der vier Scharen von (IU)-Ebenen auf der ausgewählten ebenen Halbleiteroberfläche verlaufen. Dasselbe gilt auf Grund der vorstehenden Ausführungen für Orientierung und Begrenzungsfenster in der zum Ätzen der Vertiefungen V zu verwendenden Ätzmaske.

Als Ätzmaske kann man zum Beispiel eine auf Grund einer Photolack-Ätztechnik mit quadratischen oder rechteckigen Ätzfenstern versehene SiO2-Schicht oder Metallschicht verwenden, die zum Beispiel durc* Aufsputtern auf der ausgewählten ebenen Halbleitergemäßen Verfahren zu unterwerfenden ebenen Oberflächenteil verwendet man besonders zweckmäßig eine mit einer (100)-Ebene des Siliciumgitters zusammenfallende Fläche. Als Ätzmittel dient zum Beispiel verdünnte Alkalilauge, zum Beispiel KOH. Ist dann t/die Weite des zur Ätzung der Vertiefung V verwendeten Fensters in der Ätzmaske, so wird die Tiefe / der Pyramiden- bzw. grabenförmigen Vertiefung durch die ■Beziehung

bestimmt. Ist nun s die Breite des Gebiets B und a die Breite des Gebiets A, gemessen längs der mit Fig. 1 gegebenen Dimension, so muß für die Breite d der Vertiefung Van der Halbleiteroberfläche die Relation

(5+ a/2)> dl2> all

eingehalten werden. Ferner darf d/2 nicht kleiner als a+£/2 werden, wobei t die Tiefe des unterhalb des Gebiets B entstandenen umdotierten Bereichs U₂Ki.

In F i g. 1 ist die Zuordnung der beiden umdotierten Bereiche U\ und Ui ersichtlich, wobei der Bereich U\ eine merklich geringere Donatorkonzentration als der über das Gebiet B erzeugte Bereich U₂ erhält In F i g. 2 sieht man die Art wie die Vertiefung Vin bezug auf die

beiden Bereiche U\ und U₂ zu erzeugen ist, um eine Trennung der beiden Bereiche U\ und U₂ in zwei getrennte Zonen Z\ und Z₂ zu erhalten. Für die Bereiche U{ und U₂ und für die Vertiefung Kwird jeweils zunächst die quadratische Ausgestaltung angenommen. Wählt ffian nun die Tiefe /der Vertiefung K so, daß sie größer als die Tiefe T des umdotierten Bereichs U\ wird, so erkennt man unmittelbar, daß man aus geometrischen Gründen die Bedingung l<(T+a ■ ][2) einhalten muß, damit nicht bei der Erzeugung der Vertiefung V es zu einer Bildung einer Zone Z₇ aus dem umdotierten Bereich Lh kommt. Zu bemerken ist, daß die zuletzt gebrachten geometrischen Betrachtungen von dem Fall •usgehen, daß die umdotierten Bereiche U\ und U₂ und die Vertiefung Van einer (lOO)-orientierten Silicium-•berfläche erzeugt werden. In dem aus F i g. 2 ersichtlichen Beispielsfall ist für die Tiefe /von Vdie Bedingung

(T+a/2)>l>T

eingehalten.

Zur Vervollständigung der Anordnung muß die Halbleiteroberfläche mit einer Isolierschicht überzogen »erden, die außerhalb der Vertiefungen V dick, in der Vertiefung hingegen dünn sein muß. Man erreicht dies turn Beispiel, wenn man zur Ätzung der Vertiefungen V eine aus SiO₂ bestehende Ätzmaske verwendet, die dann •n der Halbleiteroberfläche verbleibt und den Grund-Itock der dicken Teile der Isolierschicht bildet. Nach der Herstellung der Vertiefungen V wird dann die tJesamtoberfläche der erhaltenen Anordnung Bedingungen ausgesetzt, bei denen sich in den Vertiefungen V •ine dünne SiOj-Schicht ausbildet und sich die bereits »orhandenen Teile der SiO₂-Schicht verstärken. Die Isolierschicht ist in den Figuren mit O bezeichnet. Schließlich wird die Isolierschicht O in den Vertiefungen »lit je einer Gateelektrode G versehen. Diese kann, wie ti den Ausführungsbeispielen, Bestandteil einer Leitlahn L sein, die die Verbindung zwischen den Speicherzellen einer Matrixzeile bewirkt.

Bei der in Fig.2 erkennbaren Arbeitsweise ist das Gebiet B in zwei Teilgebiete B aufgeteilt, die jeweils beiderseits der streifenfulYnitren Gphietp A angpnrdnpt lind. Diese bereits oben definierte Art der Anordnung <er Gebiete A und B entspricht den beiden anderen der •benerwähnten Varianten der ersten Ausführungsform <cs erfindungsgemäßen Verfahrens. Beide Varianten •nterscheiden sich nicht in der Ausgestaltung der beiden Cebiete A und B und damit der beiden umdotierten Itereiche U, und U₂, sondern lediglich darin, daß im •inen Fall die Vertiefungen V die Gestalt von eingekehrten Pyramiden, im anderen Fall die Gestalt •ines symmetrischen umgekehrten Daches erhalten. t>er erste Fall ist an Hand der F i g. 4, der zweite Fall an Hand der Fig.5 bis 7 dargestellt Fig.3 und 4 stellt je eine Aufsicht dar. Für den Fall der Verwendung von grabenförmigen Vertiefungen V ist nur folgende Möglichkeit von Bedeutung, die an Hand der F i g. 5, 6 und 7 erläutert wird.

Wählt man nämlich die Tiefe / der die Gestalt eines umgekehrten symmetriehen Daches aufweisenden und symmetrisch zu dem die Gestalt eines rechteckigen Streifens aufweisenden Gebiets A anzuordnenden Vertiefung V so, daß sie größer als die Tiefe des umdotierten Bereichs U_t ist, so entstehen aus dem umdotierten Bereich U\ gleichzeitig zwei Zonen Z_c, also zwei Bit-Leitungen. Man wendet diese Möglichkeit zweckmäßig dann an, wenn man die Speicherkapazität der zweiten Zonen Z₂ der einzelnen Speicherzellen irr Vergleich zu 'ler Kapazität der anderen Zone '.1\ möglichst klein halten will.
Dann wird man auch, wie F i g. 6 im Schnitt zeigt, pro

■5 Vertiefung V jeweils zwei Gateelektroden G\ und G₂ vorsehen, die dann auf je einer der beiden Begrenzungsflächen der grabenförmigen Vertiefung V angeordnet werden, um den Zwischenraum zwischen der jeweiligen Zone Z₂ und der aus je einer der beiden umdotierten

in Bereiche U₂ entstandenen Kapazitätszonen Z\ kapazitiv zu überbrücken. Man hat also pro Vertiefung im Gegensatz zu der in Fig. 4 dargestellten Anordnung jeweils zwei Feldeffekttransistoren, also zwei Ein-Transistor-Speicherzellen Si und S₂. Diese können dann durch entsprechende Wortleitungen L die auf der Isolierschicht abseits von den Zonen Z\ aufgebracht werden, zeilenweise zusammengefaßt werden. (M;m wird zu diesem Zweck die Oxydschicht O in den Gräben V dünn bemessen, wo die Kapazitätszonen Z\ die

ι» ι ιαιυη.ιαιυυι.ι iinCiiG in "Cn L>"aDCn V CrrCiCiiCfi, während man sie andererseits abseits von diesen Stellen auch in den Gräben V dick einstellt, um eine ausreichende kapazitive Entkopplung zwischen den dort zu führenden Wortleitungen L und dnn durch die Zonen Z₂ gegebenen Bit-Leitungen zu erreichen.)

Verwendet man hingegen bei der aus Fig. 2 ersichtlichen Ausgestaltung der Gebiete A und B Vertiefungen V, die lediglich die Gestalt einer umgekehrten Pyramide aufweisen, so entsteht aus jeder der umdotierten Bereiche U\ lediglich eine einzige Bit-Leitung und pro Vertiefung jeweils eine Speicherzelle, die allerdings zwei voneinander getrennte Kapazitätszonen aufweist, die jeweils die halbe Speicherkapazität der Speicherzelle darstellen.

F i g. 7 stellt einen senkrecht zu den Bit-Leitungen Z₂ bei der in Fig. 5 dargestellten Anordnung abseits der Kapazitätszonen Z\ geführten Schnitt dar, während der in F i g. 6 dargestellte Schnitt gleichzeitig durch die Kapazitätszonen beiderseits der beiden Bit-Leitungen

-to Z₂ geführt ist.

Zu bemerken ist noch abschließend, daß man bei der zur Aufspaltung der beiden umdotierten Bereiche U\ und U-, durch eine srabenförmiee Vertiefung V führenden Variante des erfindungsgemäßen Verfahrens

•»5 eine besonders hohe Bit-Dichte eines durch Anwendung des erfindungsgemäßen Verfahrens hergestellten VMOS-Speichers erhält

Bei dem nun zu besprechenden zweiten Ausführungsbeispiel der ersten Durchführungsform des erfindungs- gemäßen Verfahrens ist vorgesehen, daß an einem ebenen Teil der Oberfläche eines poder n-leitenden Halbleiterkörpers H zwei den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers //aufweisende umdotierte diskrete Bereiche U und dann die Vertiefung V im Gebiet des einen dieser beiden Bereiche U derart erzeugt werden, daß die ursprüngliche Halbleiteroberfläche im Gebiet dieses einen Bereichs U abgetragen und sich die Abtragung mindestens in den anderen Bereich U erstreckt, während andererseits durch die Führung der Vertiefung V die Kapazität des pn-Obergangs des der stärkeren Abtragung bei der Erzeugung der Vertiefung V unterworfenen der beiden umdotierten Bereiche U gegenüber der Kapazität des pn-Obergangs des anderen umdotierten Bereichs t/stark reduziert *vird

Zweckmäßig führt man, wie aus Fig.8, 9 und 10 ersichtlich, das Verfahren durch, indem man in einem gemeinsamen unter Verwendung einer entsprechend

geformten Dotierungsmaske vorzunehmenden Dotierungsprozeß drei einander gieiche Bereiche U mit quadratischem oder rechteckigem Querschnitt mit (! + -Dotierung an einem mit einer(IOO)-Ebene koinzidierenden Oberflächenteil eines p-leitenden scheibenför- ι migen Siliciumkristalls /7 derart erzeugt, daß die drei Bereiche in einer Reihe liegen und die beiden äußeren Bereiche von dem mittleren Bereich jeweils denselben Abstand haben, und indem man dann eine grabenförmif e Vertiefung Vsymmetrisch zu der durch das Zentrum in des mittleren der drei Bereiche gehenden Symmetrieebene der Anordnung derart erzeugt, daß die Öffnungs-Weite d der Vertiefung V größer als die in gleicher Richtung wie d gemessene Breite des mittleren der drei «mdotierten Bereiche L/wird. Insbesondere ist vorgesehen, daß die Öffnungsweite d mindestens gleich der Summe der Breite des mittleren Bereichs U und des doppelten Abstands zweier benachbarter Bereiche U ist.

Osrni? erhält msn die sus den Fi". 8 M^c !* ^ln trsichtlichen Verhältnisse, wobei man es wiederum, wenn man L'.-i Tiefe /des Grabens Vgrößer als die Tiefe der drei umdotierten Bereiche L/wählt, erreicht, daß der mittlere Bereich U in zwei getrennte Zonen aufgeteilt wird. Voraussetzung ist allerdings, ebenso wie im Falle der F i g. 5 bis 7. daß die Länge der grabenförmigen Vertiefung größer als die Länge des aufzutrennenden Bereichs t/bemessen wird.

Es empfiehlt sich auch bei der an Hand der F i g. 8 bis 11 beschriebenen Durchfiihrunrsform des erfindungsgemäßen Verfahrens, daß man wegen ihres größeren pn-Übergangs die aus den beiden äußeren der drei Bereiche U entstandenen Restzonen als Kapazitätszonen Zi. die aus dem mittleren dieser Bereiche nach Abzug der Vertiefung verbleibende Zone bzw. verbleibenden Zonen als Bit-Leitungen bei der Anwendung des Verfahrens auf die Herstellung einer Speichermatrix verwendet. Hat man infolge einer entsprechend großen Tiefe / der grabenförmigen Vertiefung V aus dem mittleren Bereich zwei Bit-Leitungen erhalten, so kann «o man wiederum, wie in F i g. 6 dargestellt, pro Vertiefung eine oder zwei Gateelektroden anwenden, so daß man im ersten Fall auf zwei durch eine gemeinsame Wortleitung (Gateelektrode) gesteuerte Speicherzellen, im zweiten Fall auf zwei völlig entkoppelte Speicherzel- -»5 len kommt. Der erste Fall ist in Fig.9, der zweite in F i g. 10 und 11 dargestellt.

Es ist nun möglich, die Kapazität der die Speicherkapazität der einzelnen Speicherzelle darstellenden Zone Z\ durch Dotierungsmaßnahmen zu vergrößern, wie sie in der deutschen Patentanmeldung P 27 30 798.8 be- »chrieben sind. Eine dieser Möglichkeiten wird an Hand der Fig. 12 beschrieben. Sie besteht darin, daß man — »usgehend von einer Anordnung der drei Bereiche U tntsprechend F i g. 8 — einen nicht bis zur Tiefe Tdieser tereiche reichenden und nicht die ganze Oberfläche des betreffenden Bereichs umfassenden Teilbereich jeder der beiden äußeren Bereiche U durch maskierte Diffusion bzw. Implantation umdotiert Dies bedingt «ine Verlängerung_ des den betreffenden Bereich so eingrenzenden pn-übergang und damit eine Vergrößerung der Speicherkapazität der die durch die teilweise Umdotierung erhaltenen Zone Z_x enthaltenden Speicherzelle.

Entsprechend der aus Fig. 12 ersichtlichen Arbeitsweise werden zunächst die drei umdotierten Bereiche U mit rechteckförmigem oder quadratischem Querschnitt erzeugt. Da es sich in der Regel um die Herstellung einer Speichermatrix handelt, wird man derartige Triplets ν jn Bereichen U an jeweils den Knotenpunkten der zu erzeugenden Matrix (also den Schnittstellen der einzelnen Zeilen mit den einzelnen Spalten) erzeugen und die Orientierung der Anordnung der drei Zonen in Richtung der betreffenden Matrixzeile ausrichten Dann wird man unter Verwendung einer neuen Dotierungsmaske zwischen je zwei benachbarten Triplets von Bereichen U je eine je einen Teil der einander zugewandten äußeren Bereiche der beiden Tripleu erfassende, jedoch nicht die Tiefe dieser beiden Bereiche erreichende p ⁺ -dotierte Zone P erzeugen. Schließlich wird die grabenförmige Vertiefung mit V-förmigem Schnittprofil am Ort des mittleren der drei Bereiche Uerzeugt, wie dies bereits an Hand der F i g. 8 und 9 dargelegt wurde. Die mit der Oxydschicht O und jeweils zwei aneinander gegenüberliegend angeor.lneten Gateelektroden G_x und Gi <n der Vertiefung V versehene Speicheranordnung ist im Ausschnitt in

F ! ". ,2 IJuT^eStSUt Mu" h°* öler* u'iorlnriirn i*¹

Vertiefung zwei Speicherzellen S_x und Sj, wenn man dafür sorgt, daß die Tiefe / der grabenförmigen Vertiefung V giößer als die Tiefe der umdotierten Bereiche U eingestellt wird, so daß der mittlere umdotierte Bereich durch die Vertiefung wiederum in zwei — als Bit-Leitungen verwendbare — Zonen Z; aufgeteilt wird. Die a-js den beiden äußeren Bereichen L' entstandenen beiden Kapazitätszonen Z_x haben das aus F i g. 12 ersichtliche L-Profil.

Eine weitere Möglichkeit, die Kapazität der Speicherzellen zu erhöhen, wird mittels Fig. 13 dargelegt. Auch hier ist es das Ziel, drei nebeneinander in einer Reihe an der Halbleiteroberfläche angeordnete Bereiche mit einem Leitungstypus zu erzeugen, der dem des Halbleiterkristalls entgegengesetzt ist. Demzufolge wird in einem ersten Arbeitsschritt mittels entsprechender Maskentechnik durch Implantation bzw. Diffusion in dem p-leitenden Halbleiterkristall Weinen quaderförmigen n + -Bereich Ö erzeugt, welcher das Gebiet der drei n ⁺ -Bereiche U o°.r Fig.8 einschließlich der Zwischenräume zwischen diesen Bereichen erfaßt. Dann wird mittels einer zweiten Dotierungsmaske und Diffusion bzw. Implantation das Gebiet der Zwischenräume in p-dotiertes Material umgewandelt, so daß aus dem Bereich D drei voneinander getrennte Btn eiche U mit n ⁺ -Dotie-ung entstehen. Um eine völlige Trennung der drei Bereiche U zu erreichen, müssen die zwischen ihnen erzeugten p-Zonen P bis zu einer größeren Tiefe als der ursprüngliche Bereich U vorgetrieben werden. Die Überlappung mit dem die ursprüngliche Dotierung aufweisenden Bereich des Halbieiterkristalls H führt dann zur Entstehung von pMnseln, die zwar in der Figur angegeben sind, die aber für die fertige Speicherzelle keine Bedeutung haben. Die weitere Bearbeitung führt zu den vollständigen Speicherzellen, die beispielsweise entsprechend der F i g. 14 ausgebildet sein können.

Bei den bisherigen Ausführungsbeispielen ist die Kapazitätszone Z_x der einzelnen Ein-Transistor-Speicherzelle an der ursprünglichen Halbleiteroberfläche am Rande der Vertiefung V, die die Bit-Leitung bildende Zone Zi hingegen am Grunde der Vertiefung angeordnet Mitunter kann es aber auch interessant sein, statt der Zone Ζχ die Kapazitätszone am Grunde der Vertiefung V anzuordnen. Dann wird man zweckmäßig die zweite Ausführungsform der Erfindung zur Anwendung bringen:

Ausgehend von dem ρ⁺-dotierten Siliciumeinkristall

H wird zunächst der η-dotierte Oberfläcbenbereich U durch Implantation oder Diffusion hergestellt und dann ausschließlich innerhalb der zu dem Oberflächenbereich U gehörenden Halbleiteroberfläche und mit Abstand von dessen Grenze die Vertiefung Verzeugt. Schließlich wird die Halbleiteroberfläche mit Ausnahme der unteren Bereiche der Vertiefungen Vmit einer auch die Reste des Oberflächenbereichs U völlig abdeckenden Dotierungsmaske maskiert und in den Grund der Vertiefungen V Donatormaterial unter Entstehung je einer π+ -dotierten Zone Z\ eingebracht. Die im Vergleich zu den bisherigen Ausführungsbeispielen stärkere Konzentration der Dotierung des Ausgangskristalls sowie eine entsprechend groß gewählte Eindringtiefe der während des zweiten Umdotierungsprozesses entstandenen Zone Z\ sorgt für eine

ausreichende Kapazität des pn-Obergangs der Kapazitätszone einer solchen Speicherzelle. Die fertige Zelle ist in F i g. 16 im Schnitt, der Zustand unmittelbar nach dem ersten Umdotierungsprozeß in Fi g. 15 dargestellt.

Anstelle eines einzigen Oberflächenbereichs U kann man auch zwei nebeneinander angeordnete solcher Bereiche erzeugen und die Vertiefung in den Zwischenraum dieser beiden η-Bereiche legen, und ihre Weite so bemessen, daß die beiden Oberflächenbereiche an den

ίο Rand der Vertiefung Kgelangen.

Die Ausführungsbeispiele sind so gewählt, daß die Kapazitätszonen Z_x und die Bit-Leitungszonen Z₂ der Speicherzellen vom η-Typ, das Substrat H hingegen vom p-Typ ist. Der umgekehrte Fall ist ebenfalls

is möglich. Jedoch sind derartige Speicher etwas langsa-

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle eines aus gleichartigen Speicherzellen zusammengesetzten Halbleiterspeichers, bei dem in einem Halbleiterkörper von einem Leitungstyp zwei den entgegengesetzten Leitungstyp aufweisende Zonen und eine von einem ebenen Oberflächenteil des Halbleiterkörpers ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart angeordnet werden, daß die eine der beiden Zonen an den ebenen Oberflächenteil des Halbleiterkörpers angrenzt, daß von jeder der is beiden Zonen infolge der Erzeugung der Vertiefung ein Teil entfernt wird und daß v/enigstens eine der konvergierenden ebenen Flächen der Vertiefung an die an die ebene Oberfläche des Halbleiterkörper angrenzende Zone des entgegengesetzten Leitungstyps, darusur an einen Bereich des Halbleiterkörpers mit dem einen Leitungstyp und in der Tiefe an die andere Zone angrenzt, bei dem dann die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und auf dieser eine Gate-Elektrode derart aufgebracht wird, daß diese den an die konvergierende Fläche der Vertiefung angrenzenden und zwischen den beiden Zonen des entgegengesetzten Leitungstyp liegenden Bereich des Halbleiterkörpers überdeckt, dadurch ge- so kennzeichnet, daß zur Bildung der in der Tiefe an die konvergierende Fläche angrenzenden anderen Zone vom entgegengesetzten Leitungstyp lunächst ein von eisiem Gebiet A des ebenen Oberflächenteils des Haioleiterkörpers ausgehender ^ «nd bis zu einer entsprec. enden Tiefe sich erstreckender Bereich des entgegengesetzten Leitungstyps hergestellt wird und daß dann die Vertiefung derart angeordnet wird, daß bei ihrer Erzeugung ein Teil des genannten Gebietes A sowie ein Teil des Bereichs des entgegengesetzten Leitungstyps entfernt werden und diejenige konvergierende Fläche der Vertiefung, die an die an die Oberfläche des Halbleiterkörpers angrenzende Zone des entgegengesetzten Leitungstyps angrenzt, ki der Tiefe unterhalb des Gebietes A an den Rest des genannten Bereiches, der die andere Zone bildet, angrenzt.

2. Verfahren nach Anspruch 1. dadurch gekennleichnet, daß an einem ebenen Oberflächenteil des Halbleiterkörpers (H) das Gebiet A in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) erzeugenden Dotierungs-Itoff derart gebracht wird, daß dort der Dotierungs-Itoff bis zu einer Tiefe T eine Umdotierung des " Halbleiterkörpers unter Entstehung eines der Gestalt und Größe des Gebiets A entsprechenden •mdotierten Bereichs U\ bewirkt, daß außerdem ein ton außen her an das Gebiet A angrenzendes !weites Gebiet B ebenfalls in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe t< runter Entstehung eines von der Gestalt und Größe des Gebiets B bestimmten umdotierten Bereichs U₂ eine Umdotierung des Halbleiterkörpers (H) bewirkt, und daß schließlich die Vertiefung (V) an den Gebieten A und B des ebenen Oberflächenteils des Halbleiterkörpers (H) derart erzeugt wird, daß aus den umdotierter Bereichen U\ und Lh mindestens zwei getrennte Zonen Z\ und Zi entstehen, von denen die eine die konvergierende Fläche der Vertiefung (V) an der Oberfläche des Halbleiterkörpers und die andere etwa an ihrer tiefsten Stelle erreicht (F i g. 1 bis 3).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines Quadrats und das Gebiet S die Gestalt eines rings an das Gebiet A angrenzenden Streifens gleicher Breite und die Vertiefung (V) d\e Gestalt einer umgekehrten quadratischen Pyramide erhält, deren Rand das Gebiet A innerhalb des Gebietes S umgibt.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete 3 durch Spiegelung an der Längssymmetrieachse des Gebietes A aufeinander abbildbar sind sowie jedes Gebiet Seine gemeinsame Grenze mit dem Gebiet 4 erhält, und daß schließlich die Vertiefung (V) die Gestalt eines umgekehrten Daches erhält, dessen Länge mindestens gleich der Länge des Gebietes A ist und dessen beide Ränder parallel zur Begrenzung des Gebiets A durch je eines der beiden Gebiete B hindurchgeführt werden (F i g. 5 bis 7).

5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind und jedes Gebiet B eine gemeinsame Grenze mit dem Gebiet A erhält, und daß schließlich je eine die Gestalt einer umgekehrten Pyramide aufweisende Vertiefung (V) je Paar von zusammengehörigen Gebieten B derart erzeugt wird, daß die Vertiefung f V) mit parallel und senkrecht zur Begrenzung des Gebiets A verlaufenden Rändern symmetrisch zu der durch die Längssymmetrieachse des Gebietes A senkrecht zur Halbleiteroberfläche gelegten Ebene ausgebildet ist (F ig. 4).

6. Verfahre nach einem der Ansprüche I bis 5. dadurch gekennzeichnet, daß das Maximum / der Tiefe der Vertiefungen (V) größer als die Tiefe Tdes umdotierten Bereiches U, unterhalb des Gebietes A gewählt wird.

7. Verfahren nach einem der Ansprüche 2 bis b, dadurch gekennzeichnet, daß die Gebiete B als Rechtecke bzw. als Quadrate ausgebildet werden.

8. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß an einem ebenen Teil der Oberfläche eines p- oder η-leitenden Halbleiterkörper (H)/wet den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) aufweisende, umdotierte diskrete Bereiche U und dann die Vertiefung (V) am Ort des einen dieser beiden umdotierten Bereiche V derart erzeugt werden, daß die ursprüngliche Halbleiteroberfläche im Bereich dieses umdotierten Bereiches U abgetragen wird und sich die Abtragung mindestens bis in den anderen der beiden umdotierten Bereiche U hinein erstreckt, während andererseits durch die Führung der Vertiefung (V) die Kapazität des pn-Übergangs Zwischen dem Halbleiterkörper und dem der stärkeren Abtragung

bei der Erzeugung der Vertiefung f ^unterworfenen umdotierten Bereich LJgegenüber der Kapazität des pn-Übergangs zwischen dem Halbleiterkörper und dem zweiten umdotierten Bereich LJ stark reduziert \vird(F i g. 8 bis 11). '.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in einem gemeinsamen Dotierungsprozeß drei einander gleiche umdotierte Bereiche U mit quadratischem oder rechteckigem Querschnitt mit einem zu dem des Halbleiterkörpers (H) entgegen- to gesetzten Leitungstyp derart erzeugt werden, daß diese drei umdotierten Bereiche LJ mit gleichem Abstand in einer Reihe liegen und daß die die grabenförmige Vertiefung bestimmenden Maßnahmen derart ausgerichtet werden, daß die grabenför- i^r. mige Vertiefung (V) an der Oberfläche des mittleren umdotierten Bereichs (U) symmetrisch zu der durch das Zentrum des mittleren Bereichs U gehenden Symrsietrieebene derart entsteht, daß die öffnungsweite dder Vertiefung (V)größer als die in derselben Richtung wie die öffnungsweite dgemessene Breite des mittleren umdotierten Bereichs U wird (Fig. 8 bis 11).

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die öffnungsweite c/der Vertiefung (V; .?■> mindestens gleich der Summe der Breite des mittleren umdotierten Bereichs L/und des doppelten Abstands zweier benachbarter dieser umdotierten Bereiche Uisl.

11. Verfahren nach einem der Ansprüche 8 bis 10, «> dadurch gekennzeichnet, daß in dem Halbleiterkörper (H) zunächst nur ein umdotierter Bereich (LJ) durch lokales Umdotieren eines entsprechenden quaderförmigen Halbleiterbereichs hergestellt und dann durch lokales neues Umdotieren von Teilen des r> umdotierten Bereiches (U)dieser in mindestens zwei einander gleiche und durch aufgrund der zweiten Umdotierung entstandene Bereiche vom Leitungstyp des Halbleiterkörpers völlig getrennte Bereiche U unterteilt wird und daß dann die Vertiefung (V) erzeugt "'ird (Fig. 13).

12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die als Kapazitätszone vorgesehene Zone Z\ der Speicherzelle durch lokales Umdotieren des ihre Grundlage bildenden 4¹; umdotierten Bereiches U eine Vergrößerung ihres pn-Übe-gangs erfährt (F i g. 12).

13. Verfahren nach einem der Ansprüche 8 bis 12. dadurch gekennzeichnet, daß das Maximum / der Tiefe in den Vertiefungen f V^größer als die Tiefe der vi umdotierten Bereiche 'U)eingestellt wird.

14 Verfahren nach Anspruch 7 oder 13, dadurch gekennzeichnet, daß d-e umdotierten Bereiche (U) durch die Vertiefung (V)m jeweils zwei voneinander getrennte Paare von Zonen des entgegengesetzten « Leitungstyps aufgespalten werden und jedem Zonenpaar Zi. Zi je eine innerhalb der Vertiefung (V) anzubringende Gate-Elektrode zugeordnet wird (Fig. 6 und 12).

15. Verfahren zum Herstellen eines Isolierschicht Feldeffekttransistors für eine Ein-Transistor-Speicherzelle eines aus gleichartigen Speicherzellen zusammengesetzten Halbleiterspeichers, bei dem in einem Halbleiterkörper von einem Leitungstyp zwei den entgegengesetzten Leitungstyp aufweisende Zonen und eine von einem ebenen Oberflächenleil des Halbleiterkürpers ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart erzeugt werden, daß die eine Zone an den ebenen Oberflächenteil und die andere Zone an die Halbleiteroberfläche in der Vertiefung angrenzt, und bei dem die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und auf dieser eine Gate-Elektrode derart aulgebracht wird, daß diese den an die konvergierende Fläche der Vertiefung angrenzenden und zwischen den beiden Zonen des entgegengesetzten Leitungstyp liegenden Bereich des Halbleiterkörpers überdeckt, dadurch gekennzeichnet, daß zuerst an dem ebenen Oberflächenteil des Halbleiterkörpers ein die Grundlage der ersten Zone (Zi) vom entgegengesetzten Leitungstyp bildender umdotierter Bereich (U) und dann von der Oberfläche dieses umdotierten Bereiches (L/Jausgehend die Vertiefung (V) erzeugt und bis in den nichtumdotierten Bereich des Halbleiterkörpers vorgetrieben wird und daß schließlich am Grund der Vertiefung (V) die die Speicherkapazität liefernde zweite umdotierte Zone (Z_x) erzeugt wird (F ig. 15 und 161.

16. Anwendung des Verfahr^..·, nach einem der Ansprüche 1 bis 15 zur Herstellung einer Vielzahl von Ein-Transistor-Speicherzellen an der Oberfläche des scheibenförmigen Halbleiterkörp.-rs in Form einer Speichermatrix, dadurch gekennzeichnet, daß die jeweils die kleinere Kapazität liefernden Zonen Zi der einzelnen Speicherzellen mit einer gleichen Zone Zi mindestens einer weiteren Speicherzelle in einer zusammenhängenden und zugleich eine elektrische Verbindung zu dieser Speicherzelle bildenden Zone vom entgegengesetzten Leitungstyp zusammengefaßt wird.