DE2618760A1 - Halbleiter-speichervorrichtung - Google Patents

Halbleiter-speichervorrichtung

Info

Publication number
DE2618760A1
DE2618760A1 DE19762618760 DE2618760A DE2618760A1 DE 2618760 A1 DE2618760 A1 DE 2618760A1 DE 19762618760 DE19762618760 DE 19762618760 DE 2618760 A DE2618760 A DE 2618760A DE 2618760 A1 DE2618760 A1 DE 2618760A1
Authority
DE
Germany
Prior art keywords
data
switching element
signal
field effect
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762618760
Other languages
English (en)
Other versions
DE2618760C3 (de
DE2618760B2 (de
Inventor
Kiyofumi Ochii
Yasoji Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP50050792A external-priority patent/JPS51127628A/ja
Priority claimed from JP50144522A external-priority patent/JPS5818711B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2618760A1 publication Critical patent/DE2618760A1/de
Publication of DE2618760B2 publication Critical patent/DE2618760B2/de
Application granted granted Critical
Publication of DE2618760C3 publication Critical patent/DE2618760C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

EDUARD-SCHMID-STRASSE 2 D-8000 MÜNCHEN 90
Tokyo Shibaura Electric Co., Ltd.
Kawasaki-shiy Japan
UNSER ZEICHEN:
BETRIFFT:
MÜNCHEN, DEN
2 8. April 1976
Halbleiter-Speichervorrichtung
Die Erfindung betrifft eine Halbleiter-Speichervorrichtung, insbesondere eine durch Oberflächen-Feldeffekttransistoren bzw. sog. IGFETs gebildete Halbleiter-Speichervorrichtung.
Derzeit wird als Halbleiter-Speichervorrichtung ein auf der Verwendung von komplementären statischen Speicherzellen beruhender komplementärer Speicher verwendet. Bei einer derartigen Vorrichtung stellen Jedoch die Integration mit hoher Dichte und die Verkürzung der Zugriffszeit der diese Vorrichtung bildenden Halbleiterelemente ein großes Problem dar.
Zur Erzielung einer Integration der Halbleiterelemente mit hoher Dichte werden herkömmlicherweise bevorzugt sog. Siliziumgate-Feldeffekttransistoren (silicon gate field effect transistors) verwendet·, weil bei einer derartige Transistoren verwendenden Halbleitervorrichtung eine polykristalline Siliziumschicht, die einer Fremdatomdiffusion unterworfen wird, vorteilhaft für Verdrahtungszwecke benutzt werden kann. Da diese bisher verwendete Halbleiter-Speichervorrichtung jedoch
vl/Bl/ro
— O
609845/0825
so aufgebaut ist, daß die Datenauslesung der Reihe nach über ein Schaltelement aus IGPETs erfolgt, deren Souree-Elektroden nicht mit dem Substrat verbunden sind und deren Source-Potential variiert wird, wird bei der Datenauslesung in diesen IGPETs eine Gate-Gegenvorspannwirkung (back gate bias effect) erzeugt, wodurch der Schaltvorgang des oder der IGFETs verzögert und dadurch die Zugriffszeit erheblich beeinträchtigt wird.
Aufgabe der Erfindung ist damit die Schaffung einer Halbleiter-Speichervorrichtung mit verkürzter Zugriffszeit.
Diese Aufgabe wird bei einer Halbleiter-Speichervorrichtung mit zwei Dateneingangsleitungen, zwei Datenleitungen, in Form einer Matrix angeordneten Speicherzellen, von denen die Speicherzellen jeder Matrix-Spalte zwischen die betreffenden beiden Datenleitungen geschaltet sind, einem für jede Spalte vorgesehenen Schaltkreis mit einer ersten Ansteuer- bzw. Treiberklemme zur Aufnahme eines Spaltenwählsignals sowie Schaltelementen, die jeweils zwischen die betreffende Datenleitung in der betreffenden Matrix-Spalte und die zugeordnete Dateneingangsleitung geschaltet sind und die auf das Spaltenwählsignal ansprechen und jedes Datenleitungspaar mit dem Dateneingangsleitungspaar verbinden, und mit einer für jede Spalte vorgesehenen Datendetektorschaltung zur Feststellung eines Datensignals von der Speicherzelle, erfindungsgemäß dadurch gelöst, daß die Datendetektorschaltung eine zweite Ansteuer- bzw. Treiberklemme zur Aufnahme eines Signals entsprechend dem Spaltenwählsignal aufweist, die an mindestens eine der beiden Datenleitungen angeschlossen ist und bei Eingang des dem Spaltenwählsignal entsprechenden Signals ein Signal zu liefern vermag, das einem Signal auf mindestens dieser einen Datenleitung entspricht.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
509845/0825
Fig. 1 ein Schaltbild eines Teils einer Halbleiter-Speichervorrichtung mit Merkmalen nach der Erfindung,
Fig. 2 und j5 graphische Darstellungen der Zugriffszeit bei jeder Speicherzelle der Vorrüitung gemäß Fig. 1 im Vergleich zu derjenigen bei einer äquivalenten herkömmlichen Vorrüitung für den Fall der Verwendung von Aluminiumgate-IGFETs bzw. polykristallinen Siliziumgate-IGFETs und
Fig. 4 bis 7 Schaltbilder abgewandelter Datendetektorschaltungen für die Vorrichtung gemäß -Fig. 1 ·
Fig. 1 veranschaulicht einen Teil einer Halbleiter-Speichervorrichtung mit in Matrixform angeordneten Speicherzellen und einer für jede (Matrix-)Spalte vorgesehenen Datendetektorschaltung. Obgleich in Fig. 1 zur deutlicheren Veranschaulichung der Speichervorrichtung nur eine Speicherzelle 10 dargestellt ist, sind bei einer tatsächlichen Speichervorrichtung der Speicherzelle 10 entsprechende Speicherzellen in Form einer Matrix angeordnet, während für jede Spalte jeweils eine der Schaltung 20 entsprechende Datendetektorschaltung vorgesehen ist.
Die Speicherzelle 10 weist einen p-Kanal-IGFET 11 und einen n-Kanal-IGFET 12, die zwischen einer Stromversorgungsklemme V0. und Masse in Reihe geschaltet sind, sowie eiien p-Kanal-IGFET 15 und einen n-Kanal-IGFET 14 auf, die auf ähnliche Weise in Reihe geschaltet sind. Der Verbindungspunkt bzw. die Verzweigung p1 zwischen den IGFETs 11 und 12 ist an die Gate-Elektroden der IGFETs 15 und 14 angeschlossen, während die Verzweigung p2 zwischen den IGFETs 13 und 14 mit den Gate-Elektroden der IGFETs 11 und 12 verbunden ist, so daß ein Flip-Flop gebildet wird. Die Speicherzelle 10 weist weiterhin einen zwischen eine Datenleitung 41 und die Verzweigung p1 eingeschalteten n-Kanal-IGFET
609845/0825
15 sowie einen zwischen eine Datenleitung 42 und die Verzweigung p2 eingeschalteten n-Kanal-IGFET 16 auf. Die jeweiligen Gate-Elektroden der IGFETs 15 und 16 sind mit einer Zeilenwählleitung 43 verbunden.
Ein Schaltkreis 30 weist η-Kanal-IGFETs 31 und 32 zur Verbindung der Datenleitungen 41 und 42 mit Dateneingangsleitungen bzw. 45 sowie eine Ansteuer- bzw. Treiberklemme 33 zur Aufnahme eines Spaltenwählsignals S von einer nicht dargestellten Spaltenwähl schaltung auf. Die Gate-Elektroden der IGFETs 3I und sind dabei an die Treiberklemme 33 angeschlossen. Die Dateneingangsleitungen 44 und 45 vermögen ein Datensignal bzw. ein invertiertes Signal dieses Datensignals von einer nicht dargestellten Datenquelle zu übertragen.
Die Datendetektorschaltung 20 umfaßt p-Kanal-IGFETs 21 und 22 sowie n-Kanal-IGFETs 23 und 24, die zwischen einer Stromversorgungsklemme VjJ2 und Masse in Reihe geschaltet sind, und
. weiterhin p-Kanal-IGFETs 25 und 26 sowie n-Kanal-IGFETs 27 und 28, die zwischen der Stromversorgungsklemme V~p und Masse in Reihe geschaltet sind, sowie eine Treiberklemme 29 zur Aufnahme eines invertierten Signals S* eines Spaltenwählsignals von der Spaltenwählschaltung. Die Treiberklemme 29 ist mit den Gate-Elektroden der IGFETs 21 und 25 verbunden, während die Gate-Elektroden der IGFETs 24 und 28 an die Treiberklemme 33 angeschlossen sind. Während die jeweiligen Gate-Elektroden der IGFETs 22, 23 und diejenigen der IGFETs 2.6, 27 mit den Datenleitungen 41 bzw. 42 verbunden sind, sind die Verzweigung zwischen den IGFETs 22 und 23 sowie die Verzweigung zwischen den
IGFETs 26 und 27 mit Datenausgangsleitungen 46 bzw. 47 verbunden.
Nachstehend ist die Arbeitsweise der Halbleiter-Speichervorrichtung auf der Grundlage positiver logischer Operation erläutert.
Beim Einschreiben einer Information in die Speicherzelle 10 wird eine Zeilenwählleitung 43 durch eine nicht dargestellte Zeilenwählschaltung erregt bzw. an Spannung gelegt, und gleichzeitig wird das Spaltenwählsignal S von der nicht dargestellten Spaltenwähl schaltung an die Ansteuer- bzw. Treiberklemme 33 angelegt. Bei Eingang dieses Spaltenwählsignals schalten die IGPETs 31 und 32 durch, so daß die Datensignale auf den Dateneingangsleitungen 44- und 45 zu den Datenleitungen 41 bzw. 42 übertragen werden. Die IGFETs 15 und 16 der Speicherzelle 10 werden durch die auf beschriebene Weise an Spannung gelegte Zeilenwählleitung 43 durchgeschaltet. Im folgenden sei angenommen, daß ein Datensignal auf der Datenleitung 41 einen Pegel oder Wert entsprechend einer "1" und ein Datensignal auf der Datenleitung 42 einen Pegel entsprechend einer "0" besitzt. Das an der Datenleitung 41 anliegende "1"-Signal wird dann über den durchgeschalteten IGPET 15 an die Gate-Elektroden der IGPETs 13 und 14 angelegt, wodurch der IGFET 14 durchschaltet und der IGFET 13 sperrt, während das an der Datenleitung 42 anliegende "O"-Signal über den durchgeschalteten IGPET 16 an die Gate-Elektroden der IGPETs 11 und 12 angelegt wird, so daß der IGPET 11 durchschaltet und der IGPET 12 sperrt. Der Verbindungspunkt bzw. die Verzweigung p1 wird daher auf einem "1"-Pegel gehalten, während der Punkt p2 auf einem "O"-Pegel bleibt.
Im Verlauf des beschriebenen Einschreibvorgangs wird über die Ansteuer- oder Treiberklemme 33 des Schaltkreises 30 ein Spaltenwählsignal an die Gate-Elektroden der IGPETs 24 und 28 der Datendetektorschaltung 20 angelegt, wodurch die IGPETs 24 und 28 zum Durchschalten gebracht werden. Andererseits wird ein invertiertes Signal des Spaltenwählsignals über die Ansteuerbzw. Treiberklemme 29 der Detektorschaltung 20 an die Gate-Elektroden der IGPETs 21 und 25 angelegt, wodurch die IGFETs 21 und 25 durchgeschaltet werden. Falls das Signal auf der Datenleitung 41 einen "1"-Pegel besitzt, bleibt der IGPET 22 gesperrt, während der IGPET 23 durchgeschaltet wird. Gleich-
609845/0825
zeitig wird bei Eingang des "θ"-Signals auf der Datenleitung " 42 der IGFET 26 durchgeschaltet und der IGPET 27 gesperrt.Infolgedessen werden die invertierten Signale der Datensignale auf den Dateneingangsleitungen 44 und 45 zu den Datenausgangsleitungen 46 bzw. 47 übertragen.
Beim Auslesen von Informationen bzw. Daten aus der Speicherzelle 10 wird, ebenso wie beim Einschreibvorgang, die Zeilenwählleitung 43 an Spannung gelegt, wobei gleichzeitig ein S pal« tenwählsignal und ein invertiertes Signal des Spaltenwählsignals an die Treiberklemmen 33 bzw. 29 angelegt werden. Infolgedessen wird das einen logischen Pegel von z.B. "1" besitzende Datensignal vom Punkt p1 der Speicherzelle 10 über den IGPET 15 und die Datenleitung 41 an die Gate-Elektrode des IGPETs 23 angelegt, um dadurch letzteren durchzuschalten. Gleichzeitig wird das einen logischen Pegel bzw. Wert von "O" besitzende Datensignal vom Punkt p2 über den IGPET 16 und die Datenleitung 42 an die Gate-Elektrode des IGPETs 26 angelegt, wodurch letzterer durchgeschaltet wird. Auf diese Weise werden auf den Datenausgangsleitungen 46 und 47 ein "0"-Pegelsignal bzw. ein "1"-Pegelsignal übertragen.
Da erfindungsgemäß das aus der Speicherzelle ausgelesene Datensignal ohne reihenweisen Durchlaß durch einen IGFET übertragen wird, ist es - im Gegensatz zum Datensignal bei der bisher verwendeten Vorrichtung - frei vom Gate-Gegenvorspanneffekt, wodurch die Zugriffszeit erheblich verkürzt wird.
Die Fig. 2 und 3 veranschaulichen in ausgezogenen Linien die Schwankungen oder Änderungen der Spannungen auf den Datenleitungen beim Auslesen eines "O"-Signals aus der Speicherzelle 10, und zwar für den Fall des Aufbaus der Halbleiter-Speichervorrichtung gemäß Fig. 1 aus IGFETs mit einer Gate-Elektrode aus Aluminium bzw. einer monokristallinen Gate-Elektrode. Die gestrichelten Linien geben dabei die Spannungsänderungen auf
609845/0825
den Datenleitungen einer bisher verwendeten, äquivalenten HaIbleiter-Speichervorriehtung an. Zu den Zeitpunkten, an denen die Informations-Auslese- bzw. -Einschreibzyklen beginnen, werden die Datenleitungen 41 und 42 zwangsweise so erregt, daß sie ein Signal mit einem Pegel "1" führen. Wenn daher ein Datensignal mit einem Pegel "θ" aus der Speicherzelle 10 ausgelesen wird, ist bis zu dem Zeitpunkt, an welchem die Detektorschaltung 20 dieses Datensignal als ein "0"-Pegel-Datensignal ausliest, nämlich bis zu dem Zeitpunkt, an welchem das "1"-Signal auf der Datenleitung auf einen vorbestimmten Pegel oder Wert reduziert wird, eine bestimmte Zeitspanne erforderlich.
Wenn, wie in Fig. 2 angegeben, bei der erfindungsgemäßen Vorrichtung IGFETs mit Aluminium-Gate-Elektrode verwendet werden, wird zu einem Zeitpunkt to nach Abschluß der Adressenbezeichnungsoperation das "O"-Signal von der Speieherzelle 10 an die Datenleitung angelegt, wobei der Signalpegel auf dieser Datenleitung allmählich abfällt und die Detektorschaltung 20 zu einem Zeitpunkt ti das an dieser Datenleitung anliegende Signal als Datensignal mit einem logischen Pegel entsprechend "0" ausliest. Bisher war eine lange Zeitspanne vom Beginn der Adressenbezeichnungsoperation nötig, bis der Inhalt der Speicherzelle an eine Datendetektorschaltung angekoppelt war und zu einem Zeitpunkt t2 der Inhalt der Speicherzelle durch die" Detektorschaltung ausgelesen wurde. Im Vergleich zu einer herkömmlichen Halbleiter-Speichervorrichtung mit einer Zugriffszeit von z.B. 1 ms wird bei der äquivalenten Halbleiter-Speichervorrichtung gemäß der Erfindung die Zugriffszeit um etwa 300 Nanosekunden verkürzt.
Auch bei Verwendung von IGFETs mit einer Gate-Elektrode aus polykristallinem Silizium wird die Zugriffszeit ti bei der erfindungsgemäßen Vorrichtung im Vergleich zur Zugriffszeit t2 bei der bisher verwendeten Vorrichtung erheblich verkürzt.
809845/0825
Die Fig. 4 bis 7 veranschaulichen abgewandelte Datendetektorschal tungen für die Halbleiter-Speichervorrichtung gemäß Fig.
Die Datendetektorschaltung gemäß Fig. 4 umfaßt p-Kanal-IGFETs 121 und 122, die zwischen einer Stromversorgungsklemmfc V,™ und einer Datenausgangsleitung 46 in Reihe geschaltet sind, sowie zwischen der Stromversorgungsklemme V^, und einer Datenausgangsklemme 47 in Reihe geschaltete p-Kanal-IGFETs 123 und 124. Die Gate-Elektroden der IGFETs 121 und 125 sind jeweils mit einer Ansteuer- oder Treiberklemme 129 zur Aufnahme eines Spaltenwählsignals S verbunden, während die Gate-Elektroden der IGFETs 122 und 124 mit den Datenleitungen 41 und 42 verbunden sind. Die Datendetektorschaltung weist weiterhin n-Kanal-IGFETs 125 und 126 auf, die zwischen den Datenausgangsleitungen 46 bzw. 47 und Masse angeordnet sind, so daß die Datenausgangsleitungen 46 und 47 normalerweise im Zustand einer logischen "O" gehalten werden. An die Gate-Elektroden der IGFETs 125 und 126 wird über eine Ansteuer- bzw. Treiberklemme I30 ein invertiertes Signal ü eines Chip-Wählsignals C angelegt, wobei die IGFETs 125 und 126 während der Zeitspanne, während welcher die Chip-Wähloperation nicht durchgeführt wird, durchgeschaltet sind, so daß das Potential der Datenausgangsleitungen 46, 47 auf eine logische "θ" eingestellt wird. Mit den IGFETs 125 und 126 sind n-Kanal-IGFETs 129 bzw. 128 mit niedriger Steilheit parallelgeschaltet. Den IGFETs 127 und 128 wird an ihren Gate-Elektroden über eine Klemme V^h eine Spannung aufgeprägt, und sie werden ständig im Durchschaltzustand gehalten, um den Teil der Aufladung an den Datenausgangsleitungen 46 und 47 zu kompensieren, der während der Spaltenwähloperation abgeflossen (leaked) ist.
Wenn an die Treiberklemme 129 ein invertiertes Signal Ϊ3 des Spaltenwählsignals S angelegt wird, schalten die IGFETs 121 und 123 durch. Wenn unter diesen Bedingungen auf den Datenleitungen 41 und 42 z.B. "1"- bzw. "O"-Signale erscheinen, schaltet der . IGFET 122 nicht durch, so daß das Signal auf der Datenausgangs-
60984 5/0825
leitung 46 auf einem "O"-Pegel verbleibt. Andererseits schaltet der IGPET 124 bei Eingang des "O"-Signals auf der Datenleitung 42 durch, so daß der Signalpegel auf der Datenausgangsleitung 47 durch die Stromversorgungsklemme V0-, auf einen "1"-Pegel geändert wird. Die If1n- und "O"-Pegel-Datensignale auf den Datenleitungen 41 bzw. 42 werden somit auf den Datenausgangsleitungen 46 bzw. 47 als "0"- bzw. "1"-Pegel-Datensignale ausgelesen.
Die Datendetektorschaltung gemäß Fig. 4 wird durch eine kleinere Zahl von Elementen als bei der Schaltung gemäß Fig. 1 gebildet. Bei der Datendetektorschaltung gemäß Fig. 1 sind nämlich η χ 8 Elemente für die in Form einer Matrix mit η Spalten angeordneten Speicherzellen nötig, während die Schaltung gemäß Fig. 4 nur (η χ 4 + 4) Elemente für die Speicherzellen in der Matrix mit η Spalten benötigt.
Die Schaltung gemäß Fig. 5, bei welcher die IGFETs 121 und 123 sowie die IGFETs 122 und 124 der Datendetektorschaltung gemäß Fig. 4 gegeneinander ausgetauscht sind, erfüllt die gleiche Aufgabe wie die Schaltung gemäß Fig. 4.
Es ist zu beachten, daß bei der Schaltung gemäß Fig. 4 die Datenausgangsleitung an einem "O"-Pegel liegt, während die Daten-Detektorschaltung gemäß Fig. 6 so ausgebildet ist, daß die Datenausgangsleitung in der Weise an Spannung gelegt wird, daß sie normalerweise in Potential entsprechend einem Pegel "1" führt. Gemäß Fig. 6 sind n-Kanal-IGFETs 221 und 222 sowie n-Kanal-IGFETs 223, 224 zwischen den Datenausgangsleitungen 46 bzw. 47 und Masse in Reihe geschaltet. Die Gate-Elektroden der IGFETs 221 und 223 sind mit den Datenleitungen 41 bzw. 42 verbunden, und die Gate-Elektroden der IGFETs 222 und 224 sind an eine Ansteuer- bzw. Treiberklemme 229 zur Aufnahme eines Spaltenwählsignals angeschlossen. Die Datendetektorschaltung gemäß Fig. 6 weist weiterhin ρ-Kanal-IGFETs 225 und 226 auf, die zwischen eine Stromversorgungsklemme VDC- und die Datenausgangs-
609845/0825
leitungen 46 bzw. 47 eingeschaltet sind. Den Gate-Elektroden der IGFETs 225 und 226 wird über eine Ansteuer- bzw. Treiberklemme 230 ein Chiρ-Wählsignal C aufgeprägt, und während der Zeitspanne, während welcher die Chip-Wahloperation nicht durchgeführt wird, sind die IGPETs 225 und 226 durchgeschaltet, so daß die Datenausgangsleitungen 46 und 47 über die Stromversorgungsklemme Vpe- auf ein Potential entsprechend einem "1 "-Pegel erregt werden. Mit den IGFETs 225 und 226 sind p-Kanal-IGFETs 227 bzw. 228 parallelgeschaltet, die eine niedrige Steilheit besitzen. Die Gate-Elektroden der IGFETs 227 und 228 bleiben an Massepotential, und diese IGFETs sind ständig durchgeschaltet, um den Teil der Aufladung der Datenausgangsleitungen 46 und 47 zu kompensieren, der während der Chip-Wähloperation abgeflossen (leaked) ist.
Die Datendetektorschaltung gemäß Fig. 6 arbeitet nach dem gleichen Prinzip wie die Schaltung gemäß Fig. 4, wobei sie die gleiche Funktion und Wirkung wie letztere gewährleistet. Weiterhin gewährleistet die Datendetektorschaltung gemäß Fig. 7> bei welcher die IGFETs 221 und 22^ sowie die IGFETs 222 und 224 der Datendetektorschaltung gemäß Fig. 6 gegeneinander vertauscht sind, die gleiche Funktion wie die Schaltung gemäß Fig. 6.
Obgleich die Erfindung vorstehend in Verbindung mit einer einzigen Ausführungsform dargestellt und beschrieben ist, ist sie keineswegs darauf beschränkte Beispielsweise ist es bei den Datendetektorschaltungen gemäß den Fig. 1 und 4 bis 7 möglich, die an die einen Datenleitungen 41 und 42 angeschlossenen IGFETs, z.B. die IGFETs 25, 26, 27 und 28, und auch die entsprechende Ausgangsleitung, z.B. die Datenausgangsleitung 47, wegzulassen, Bei den Datendetektorschaltungen gemäß den Fig. 4 bis 7 können zudem die eine niedrige Steilheit besitzenden IGFETs 127, 128, 227 und 228 weggelassen werden. Außerdem kann die Ansteuer-
609845/0825
bzw. Treiberklernme 229 gemäß Fig. β und 7 an die Ansteuer- bzw, Treiberklemme 33 des Schaltkreises 30 gemäß Fig. 1 angeschlossen sein. In Fig. 1 ist es darüber hinaus möglich, die IGFETs 21, 24, 25 und 28 sowie die IGFETs 22, 23, 2β und 27 entsprechend zu vertauschen.
609845/0825

Claims (1)

  1. - 12 Patentansprüche
    1JHalbleiter-Speichervorrichtung mit zwei Dateneingangsleitungen, zwei Datenleitungen, in Form einer Matrix angeordneten Speicherzellen, von denen die Speicherzellen jeder Matrix-Spalte zwischen die betreffenden beiden Datenleitungen geschaltet sind, einem für jede Spalte vorgesehenen Schaltkreis mit einer ersten Ansteuer- bzw. Treiberklemme zur Aufnahme eines Spaltenwählsignals sowie Schaltelementen, die jeweils zwischen die betreffende Datenleitung in der betreffenden Matrix-Spalte und die zugeordnete Dateneingangsleitung geschaltet sind und d:fe auf das Spaltenwählsignal ansprechen und jedes Datenleitungspaar mit dem Dateneingangsleitungspaar verbinden, und mit einer für jede Spalte vorgesehenen Datendetektorschaltung zur Feststellung eines Datensignals von der Speicherzelle, dadurch gekennzeichnet, daß die Datendetektorschultung (20) eine zweite Ansteuerbzw. Treiberklemme (29, 129, 229) zur Aufnahme eines Signals entsprechend dem Spaltenwählsignal aufweist, die an mindestens eine der beiden Da t'enl ei tungen (2M, 42) angeschlossen ist und bei Eingang des dem Spaltenwählsignal entsprechenden Signals ein Signal zu liefern vermag, das einem Signal auf mindestens dieser einen Datenleitung entspricht.
    2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzelle, die Datendetektorschaltung und der Schaltkreis jeweils durch Oberflächen-Feldeffekttransistoren bzw. IGFETs gebildet sind.
    J. "Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Oberflächen-Feldeffekttransistor aus einem Feldeffekttransistor mit Aluminium-Gate-Elektrode besteht.
    809845/08 2
    4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Oberflächen-Feldeffekttransistor durch einen Feldeffekttransistor mit einer polykristallinen Silizium-Gate-Elektrode gebildet ist.
    5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datendetektorschaltung eine erste Reihenschaltung mit zwei Schaltelementen und eine an die erste Reihenschaltung angeschlossene zweite Reihenschaltung mit einem dritten und einem vierten Schaltelement aufweist, daß die beiden Reihenschaltungen zwischen eine eine erste Spannung aufnehmende Klemme zum Empfang einer ersten vorbestimmten Spannung und eine eine zweite Spannung aufnehmende Klemme zum Empfang einer zweiten vorbestimmten Spannung, die niedriger ist als die erste Spannung, eingeschaltet sind, daß das erste und das vierte Schaltelement auf das Spaltenwählsignal ansprechen und daß bei Eingang eines Datensignals auf einer der beiden Datenleitungen das zweite oder das dritte Schaltelement durchschaltet und das andere sperrt, wobei das zweite und das dritte Schaltelement einen mit einer Eingangsklemme an die eine Datenleitung angeschlossenen Umsetzer bilden, der als Ausgangssignal ein invertiertes Signal des Datensignals auf der genannten Datenleitung von einem Verbindungspunkt oder -abschnitt zwischen der ersten und der zweiten Reihenschaltung zu liefern vermag.
    6. Vorrichtung nach Anspruch 5* dadurch gekennzeichnet, daß das erste und das zweite Schaltelement jeweils durch einen p-Kanal-Feldeffekttransistor gebildet sind, daß das dritte und das vierte Schaltelement jeweils aus einem η-Kanal-Feldeffekttransistor bestehen und daß an die Gate-Elektroden der das erste und das vierte Schaltelement bildenden Feldeffekttransistoren ein Signal bzw. ein invertiertes Signal davon anlegbar sind.
    60984 5/0825
    7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß ■ die Datendetektorschaltung weiterhin eine dritte Reihenschaltung mit einem fünften und einem sechsten Schaltelement sowie eine an die dritte Reihenschaltung angeschlossene vierte Reihenschaltung mit einem siebten und einem achten Schaltelement aufweist, daß die dritte und die vierte Reihenschaltung zwischen die erste und die zweite Spannungsaufnahmeklemme eingeschaltet sind, daß das fünfte und das achte Schaltelement auf das Spaltenwählsignal ansprechen und daß bei Eingang eines Datensignals auf der anderen der beiden Datenleitungen das sechste oder das siebte Schaltelement durchschaltbar und das andere Schaltelement sperrbar ist, so daß das sechste und das siebte Schaltelement einen Umsetzer bilden, dessen Eingangsklemme mit der anderen Datenleitung verbunden ist und der als Ausgangssignal ein invertiertes Signal eines auf der anderen Datenleitung liegenden Signals von einem Verbindungspunkt oder -abschnitt zwischen der dritten und der vierten Reihenschaltung liefert.
    8. Vorrichtung nach Anspruch J, dadurch gekennzeichnet, daß . das erste, das zweite, das fünfte und das sechste Schalelement jeweils durch einen p-Kanal-Feldeffekttransistor gebildet sind, daß das dritte, das vierte, das siebte und das achte Schaltelement jeweils aus einem η-Kanal-Feldeffekttransistor bestehen und daß an die Gate-Elektroden der das erste und das fünfte Schaltelement bildenden Feldeffekttransistoren ein invertiertes Signal eines Signals anlegbar ist, das an die Gate-Elektroden der das vierte und das achte Schaltelement bildenden Feldeffekttransistoren angelegt ist.
    9. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Datenausgangsleitung vorgesehen ist, daß die Datendetektorschaltung eine erste Reihenschaltung mit einem ersten und einem zweiten Schaltelement aufweist, die zwischen eine erste Spannungsaufnahmeklemme zum Empfang einer ersten
    809845/0825
    vorbestimmten Spannung und die erste Datenausgangsleitung eingeschaltet sind, daß das erste Schaltelement auf das Spaltenwählsignal anspricht, daß das zweite Schaltelement eine an eine der beiden Datenleitungen angeschlossene Steuerklemme aufweist, und daß ein drittes Schaltelement zwischen die erste Datenausgangsleitung und eine zweite. Spannungsaufnahmeklemme zum Empfang einer zweiten vorbestimmten Spannung, die niedriger ist als die erste vorbestimmte Spannung eingeschaltet ist, von den Speicherzellen gemeinsam benutzt wird und auf ein Chip-Wählsignal anspricht.
    10. Vorrichtung nach Anspruch 9» dadurch gekennzeichnet, daß die Datendetektorschaltung weiterhin ein mit dem dritten Schaltelement parallelgeschaltetes Element mit hohem Widerstand aufweist.
    11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß das Element mit hohem Widerstand durch einen Feldeffekttransistor mit niedriger Steilheit gebildet ist.
    12. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß weiterhin eine zweite Datenausgangsleitung vorgesehen ist, daß die Datendetektorschaltung zusätzlich eine zweite Rei-. henschaltung mit einem vierten und einem fünften Schaltelement aufweist, die zwischen die erste Spannungsaufnahmeklemme und die zweite Datenausgangsleitung eingeschaltet sind und von denen das vierte Schaltelement auf das Spaltenwählsignal anspricht und das fünfte Schaltelement eine an die andere der beiden Datenleitungen angeschlossene Steuerklemme aufweist, und daß ein sechstes Schaltelement zwischen die zweite Datenausgangsleitung und die zweite Spannungsaufnahmeklemme eingeschaltet ist, von den Speicherzellen gemeinsam benutzt wird und auf das Chip-Wählsignal anspricht.
    60984 5/0825
    13. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß das erste und das zweite Schaltelement jeweils durch einen p-Kanal-Feldeffekttransistor gebildet sind und daß das dritte Schaltelement durch einen η-Kanal-Feldeffekttransistor gebildet ist.
    1^. Vorrichtung nach Anspruch 1 mit einer ersten Datenausgangsleitung, dadurch gekennzeichnet, daß die Datendetektorschaltung eine erste Reihenschaltung mit einem ersten und einem zweiten Schaltelement, die zwischen eine erste Spannungsaufnahmeklemme zum Empfang einer ersten vorbestimmten Spannung und die erste Datenausgangsleitung eingeschaltet sind und von denen das erste Schaltelement auf das Spaltenwählsignal anspricht und das zweite Schaltelement eine mit einer der beiden Datenleitungen verbundene Steuerklemme aufweist, und mit einem dritten Schaltelement aufweist, das zwischen die erste Datenausgangsleitung und eine zweite Spannungsaufnahmeklemme zum Empfang einer zweiten vorbestimmten, über der ersten Spannung liegenden Spannung eingeschaltet ist, von den Speicherzellen gemeinsam benutzt wird und auf ein Chip-Wählsignal anspricht.
    15· Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Datendetektorschaltung weiterhin ein mit dem dritten Schaltelement parallelgeschaltetes Element mit hohem Widerstand aufweist.
    16. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Element mit hohem Widerstand durch einen Feldeffekttransistor mit niedriger Steilheit gebildet ist.
    17. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß das erste und das zweite Schaltelement jeweils durch einen n-Kanal-Feldeffekttransistor gebildet sind und daß das dritte Schaltelement aus einem p-Kanal-Feldeffekttransistor besteht.
    60984R/0825
    18. Vorrichtung nach Anspruch 14 mit einer zweiten Datenausgangsleitung, dadurch gekennzeichnet, daß die Datendetektorschaltung eine zweite Reihenschaltung mit einem vierten und einerpfünften Schaltelement, die zwischen die erste Spannungseingangsklemme und die zweite Datenausgangsleitung eingeschaltet sind und von denen das vierte Schaltelement, auf das Spaltenwählsignal anspricht und das fünfte Schaltelement eine mit der anderen der beiden Datenleitungen verbundene Steuerklemme aufweist, und einem zwischen die zweite Datenausgangsleitung und die zweite Spannungsaufnahme- oder -eingangsklemme eingeschalteten fünften Schaltelement aufweist, das von den Speicherzellen gemeinsam benutzt wird und auf das Chip-Wählsignal anspricht.
    809845/0825
    Leerseite
DE2618760A 1975-04-28 1976-04-28 Halbleiter-Speichervorrichtung Expired DE2618760C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP50050792A JPS51127628A (en) 1975-04-28 1975-04-28 Semiconductor memory
JP50144522A JPS5818711B2 (ja) 1975-12-03 1975-12-03 ハンドウタイキオクソウチノ デンアツセンスカイロ

Publications (3)

Publication Number Publication Date
DE2618760A1 true DE2618760A1 (de) 1976-11-04
DE2618760B2 DE2618760B2 (de) 1978-04-06
DE2618760C3 DE2618760C3 (de) 1978-11-30

Family

ID=26391263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2618760A Expired DE2618760C3 (de) 1975-04-28 1976-04-28 Halbleiter-Speichervorrichtung

Country Status (5)

Country Link
US (1) US4103345A (de)
DE (1) DE2618760C3 (de)
FR (1) FR2309953A1 (de)
GB (1) GB1522753A (de)
MY (1) MY8100312A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032912B2 (ja) * 1979-09-13 1985-07-31 株式会社東芝 Ｃｍｏｓセンスアンプ回路
JPS59218696A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体メモリ
JPS59221891A (ja) * 1983-05-31 1984-12-13 Toshiba Corp スタテイツク型半導体記憶装置
JPS6061985A (ja) * 1983-09-14 1985-04-09 Mitsubishi Electric Corp 半導体記憶装置
KR920013458A (ko) * 1990-12-12 1992-07-29 김광호 차동감지 증폭회로
JPH04214297A (ja) * 1990-12-13 1992-08-05 Mitsubishi Electric Corp 増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720922A (en) * 1971-03-17 1973-03-13 Rca Corp Charge coupled memory
US3778782A (en) * 1971-07-12 1973-12-11 Texas Instruments Inc Igfet dynamic address decode circuit
US3838295A (en) * 1973-02-05 1974-09-24 Lockheed Electronics Co Ratioless mos sense amplifier
GB1502270A (en) * 1974-10-30 1978-03-01 Hitachi Ltd Word line driver circuit in memory circuit
US3964031A (en) * 1975-05-05 1976-06-15 Rca Corporation Memory cell
US4045785A (en) * 1975-11-05 1977-08-30 American Microsystems, Inc. Sense amplifier for static memory device

Also Published As

Publication number Publication date
FR2309953A1 (fr) 1976-11-26
DE2618760C3 (de) 1978-11-30
DE2618760B2 (de) 1978-04-06
FR2309953B1 (de) 1981-12-04
GB1522753A (en) 1978-08-31
US4103345A (en) 1978-07-25
MY8100312A (en) 1981-12-31

Similar Documents

Publication Publication Date Title
DE3007155C2 (de) Speichervorrichtung
DE2727419A1 (de) Matrixspeicher
DE2712735C2 (de)
DE3802363A1 (de) Halbleiterspeicher
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE3932442A1 (de) Halbleiterspeicheranordnung
DE2556832B2 (de) Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung
DE4128918A1 (de) Leseverstaerker fuer nichtfluechtige halbleiterspeichereinrichtungen
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE2022622C2 (de) Halbleiterspeichermatrix
DE2647892A1 (de) Eingabepufferschaltung
DE3623516A1 (de) Ausgangspufferschaltung
DE3236729C2 (de)
DE2646653C3 (de)
DE4108996C2 (de) Halbleiterspeichereinrichtung
DE68915018T2 (de) Halbleiterspeicherschaltung.
DE2129687A1 (de) Digitale Speicherschaltung
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE1959870A1 (de) Teilerlose Speicherschaltung mit Feldeffekttransistoren
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen
DE2106623A1 (de) Schaltungsanordnung zur Erzeugung eines Spannungssignals mit drei unterschied liehen Pegeln
DE2739110C2 (de)
DE2618760A1 (de) Halbleiter-speichervorrichtung
DE2609714A1 (de) Speicherzellenanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP